[go: up one dir, main page]

DE102005031678A1 - Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür - Google Patents

Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102005031678A1
DE102005031678A1 DE102005031678A DE102005031678A DE102005031678A1 DE 102005031678 A1 DE102005031678 A1 DE 102005031678A1 DE 102005031678 A DE102005031678 A DE 102005031678A DE 102005031678 A DE102005031678 A DE 102005031678A DE 102005031678 A1 DE102005031678 A1 DE 102005031678A1
Authority
DE
Germany
Prior art keywords
layer
dielectric
hfo
zro
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005031678A
Other languages
English (en)
Inventor
Yong-Kuk Gwanak Jeong
Seok-Jun Gwanak Won
Dae-Jin Guro Kwon
Min-Woo Seongnam Song
Weon-Hong Suwon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005031678A1 publication Critical patent/DE102005031678A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10P14/69392—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10P14/662—
    • H10P14/69395—
    • H10P14/69397—
    • H10P14/69398—
    • H10P14/6339—

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung bezieht sich auf ein integriertes Halbleiterschaltkreisbauelement und einen Kondensator sowie auf zugehörige Herstellungsverfahren. DOLLAR A Erfindungsgemäß wird eine dielektrische Hybridschicht für das integrierte Halbleiterschaltkreisbauelement und den Kondensator bereitgestellt, die eine untere dielektrische Schicht (7a), die Hafnium (Hf) oder Zirkonium (Zr) enthält, eine dielektrische Zwischenschicht (9a) auf der unteren dielektrischen Schicht mit einer geringeren spannungabhängigen Kapazitätsänderung als jener der unteren dielektrischen Schicht und eine obere dielektrische Schicht (11a), die Hafnium oder Zirkonium enthält, auf der dielektrischen Zwischenschicht beinhaltet. DOLLAR A Verwendung z. B. für integrierte Halbleiterschaltkreisbauelemente mit Kondensatorstrukturen.

Description

  • Die Erfindung bezieht sich auf ein integriertes Halbleiterschaltkreisbauelement und einen Kondensator sowie auf entsprechende Herstellungsverfahren.
  • Integrierte Halbleiterschaltkreisbauelemente beinhalten üblicherweise Metall-Oxid-Halbleiter(MOS)-Transistoren, Widerstände und Kondensatoren. Kondensatoren bestehen aus oberen und unteren Elektroden, die einander überlappen, sowie einer dielektrischen Schicht, die dazwischen angeordnet ist. Die Elektroden können aus einer dotierten Polysiliciumschicht gebildet sein. Die Polysiliciumschicht kann jedoch während eines nachfolgenden Wärmebehandlungsprozesses zusätzlich oxidiert werden, wodurch elektrische Eigenschaften des Kondensators degradiert werden. Außerdem kann der Kondensator eine ungleichmäßige Kapazität entsprechend der Höhe einer Spannung aufweisen, die an die Polysiliciumelektroden angelegt wird. Wenn zum Beispiel die oberen und unteren Elektroden aus einer mit n-leitenden Störstellen dotierten Polysiliciumschicht gebildet werden und eine negative Spannung an die obere Elektrode angelegt wird, werden an einer Oberfläche der unteren Elektrode Löcher induziert. Demgemäß wird an der Oberfläche der unteren Elektrode eine Verarmungsschicht gebildet. Die Breite der Verarmungsschicht ändert sich in Abhängigkeit von der Höhe der negativen Spannung, die an die obere Elektrode angelegt wird. Als Ergebnis kann sich die Kapazität des Kondensators in Abhängigkeit von der Höhe der an die Elektroden angelegten Spannung ändern. Somit sind Kondensatoren, die Polysilicium-Elektroden verwenden, für integrierte Halbleiterschaltkreisbauelemente nicht geeignet, welche die präzisen Kondensatoreigenschaften erfordern, wie zum Beispiel integrierte Halbleiterschaltkreisbauelemente mit Analog-Schaltkreisen.
  • Des Weiteren ist es zur Erhöhung der Integrationsdichte der integrierten Halbleiterschaltkreisbauelemente wünschenswert, die dielektrische Schicht des Kondensators unter Verwendung eines Materials mit einer hohen Dielektrizitätskonstante zu bilden. Eine dielektrische Schicht mit hohem k weist jedoch einen hohen Leckstrom im Vergleich zu einer dielektrischen Schicht mit niedrigem k auf, wie einer Siliciumoxidschicht.
  • Verfahren zur Herstellung eines Kondensators, der eine dielektrische Schicht mit hohem k aufweist, sind in der Patentschrift US 6.071.771 offenbart. Gemäß dieser Veröffentlichung wird eine verdichtete Ta2O5-Schicht als dielektrische Schicht mit hohem k verwendet, die einen geringen Leckstrom aufweist, und eine Nitridschicht ist zwischen die Ta2O5-Schicht und eine Elektrode zwischengefügt, um eine Oxidationsreaktion an einer Grenzfläche dazwischen zu unterdrücken.
  • Außerdem sind Verfahren zur Verbesserung der Leckstromcharakteristika einer dielektrischen Schicht mit hohem k in der Patentschrift US 6.660.660.B2 offenbart. Gemäß dieser Veröffentlichung sind eine Aluminiumoxid(Al2O3)-Schicht oder eine Lanthanoxid(LaO)-Schicht als Grenzflächenschicht zwischen der dielektrischen Schicht mit hohem k und den Elektroden vorgesehen. Diese Grenzflächenschichten wirken als Oxidationsbarrierenschicht und als Diffusionsbarrierenschicht.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines integrierten Halbleiterschaltkreisbauelements und eines Kondensators sowie zugehöriger Herstellungsverfahren zugrunde, die in der Lage sind, wenigstens teilweise die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu überwinden, insbesondere ein solches Bauelement und einen solchen Kondensator mit vergleichsweise geringem Leckstrom und gleichmäßiger Kapazität zu erzielen.
  • Die Erfindung löst dieses Problem durch Bereitstellen eines integrierten Halbleiterschaltkreisbauelements mit den Merkmalen von Anspruch 1, eines Kondensators mit den Merkmalen von Anspruch 5, eines Verfahrens zur Herstellung eines integrierten Halbleiterschaltkreisbauelements mit den Merkmalen von Anspruch 11 und eines Verfahrens zur Herstellung eines Kondensators mit den Merkmalen von Anspruch 18. Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Das integrierte Halbleiterschaltkreisbauelement und der Kondensator gemäß der Erfindung beinhalten eine spezifische dielektrische Hybridschicht, die zur Verbesserung der Gleichmäßigkeit der Kapazität in Reaktion auf eine angelegte Spannung und zur Verbesserung der Leckstromcharakteristik geeignet ist.
    •
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen gezeigt und werden im Folgenden beschrieben. Es zeigen:
  • 1 und 2 Querschnittansichten, die ein Verfahren zur Herstellung eines Kondensators darstellen,
  • 3 und 4 Querschnittansichten, die ein Verfahren zur Herstellung eines weiteren Kondensators darstellen,
  • 5 eine graphische Darstellung, die Leckstromcharakteristika von gemäß einer herkömmlichen Vorgehensweise hergestellten und von gemäß der Erfindung hergestellten Kondensatoren vergleicht,
  • 6 eine graphische Darstellung, die eine spannungsabhängige Kapazitätscharakteristik von gemäß der herkömmlichen Vorgehensweise und von gemäß der Erfindung hergestellten Kondensatoren darstellt.
  • Gemäß dem durch die 1 und 2 dargestellten Verfahren wird ein Kondensator gemäß der Erfindung hergestellt, indem zuerst eine isolierende Zwischenschicht 3 auf einem integrierten Schaltkreissubstrat 1 gebildet wird. Dann werden sequentiell eine untere Elektrodenschicht 5, eine untere dielektrische Schicht 7, eine dielektrische Zwischenschicht 9, eine obere dielektrische Schicht 11 und eine obere Elektrodenschicht 13 auf der isolierenden Zwischenschicht 3 gebildet. Die untere dielektrische Schicht 7, die dielektrische Zwischenschicht 9 und die obere dielektrische Schicht 11 bilden eine dielektrische Hybridschicht 12. Die untere Elektrodenschicht 5 und die obere Elektrodenschicht 13 können aus Metallschichten gebildet werden. Zum Beispiel kann jede der unteren Elektrodenschicht 5 und der oberen Elektrodenschicht 13 aus wenigstens einer Schicht gebildet werden, die aus der Gruppe ausgewählt ist, die aus einer Titan(Ti)-Schicht, einer Tantal(Ta)-Schicht, einer Titannitrid(TiN)-Schicht, einer Tantalnitrid(TaN)-Schicht, einer Wolfram(W)-Schicht, einer Wolframnitrid(WN)-Schicht, einer Aluminium(Al)-Schicht, einer Kupfer(Cu)-Schicht, einer Ruthenium(Ru)-Schicht, einer Rutheniumoxid(RuO)-Schicht, einer Platin(Pt)-Schicht, einer Iridium(Ir)-Schicht und einer Iridiumoxid(IrO)-Schicht besteht. Außerdem können die untere Elektrodenschicht 5 und die obere Elektrodenschicht 13 zum Beispiel unter Verwendung einer physikalischen Gasphasenabscheidungstechnik, einer atomaren Schichtdepositionstechnik (ALD-Technik) oder einer metallorganischen CVD-Technik gebildet werden.
  • Die untere dielektrische Schicht 7 und die obere dielektrische Schicht 11 werden aus einer Materialschicht gebildet, die im Vergleich zur dielektrischen Zwischenschicht 9 einen relativ geringeren Leckstrom aufweist. Mit anderen Worten, die untere dielektrische Schicht 7 und die obere dielektrische Schicht 11 werden aus einer Materialschicht mit einer Energiebandlücke gebildet, die größer als jene der dielektrischen Zwischenschicht 9 ist. Die untere dielektrische Schicht 7 und die obere dielektrische Schicht 11 können zum Beispiel aus einer Materialschicht gebildet werden, die Hafnium (Hf) oder Zirkonium (Zr) enthält. Im Detail können die untere dielektrische Schicht 7 und die obere dielektrische Schicht 11 aus einer Hafniumoxid(HfO)-Schicht, einer Zirkoniumoxid(ZrO)-Schicht oder einer Hafniumzirkoniumoxid(HfZrO)-Schicht gebildet werden. Alternativ kann die untere dielektrische Schicht 7 aus einer Kombinationsschicht der HfO-Schicht und der ZrO-Schicht gebildet werden. Die untere dielektrische Schicht 7 kann zum Beispiel gebildet werden, indem alternierend und wiederholt die HfO-Schicht und die ZrO-Schicht aufgebracht werden. Das heißt, die untere dielektrische Schicht kann aus einer Laminatschicht der HfO-Schicht und der ZrO-Schicht gebildet werden. Die obere dielektrische Schicht kann ebenfalls aus der Laminatschicht der HfO-Schicht und der ZrO-Schicht gebildet werden. Die untere dielektrische Schicht 7 und die obere dielektrische Schicht 11 können unter Verwendung einer atomaren Schichtdepositionstechnik (ALD-Technik) oder einer CVD-Technik bei einer niedrigen Temperatur von 25°C bis 500°C gebildet werden.
  • Die dielektrische Zwischenschicht 9 wird aus einer Materialschicht gebildet, die eine spannungsabhängige Kapazitätsänderung aufweist, die ge ringer als jene der unteren dielektrischen Schicht 7 und der oberen dielektrischen Schicht 11 ist. Die spannungsabhängige Kapazitätsänderung meint eine Änderung einer normierten Kapazität der dielektrischen Schicht, wenn eine Spannung, die an die dielektrische Schicht angelegt wird, zunimmt oder abnimmt. Demgemäß wird die dielektrische Zwischenschicht 9 vorzugsweise aus einer dielektrischen Schicht mit hohem k gebildet, die eine Kapazität aufweist, die unabhängig von der Spannung konstant ist. Die dielektrische Zwischenschicht 9 kann zum Beispiel aus wenigstens einer Schicht gebildet werden, die aus der Gruppe ausgewählt ist, die aus einer Tantaloxidschicht, einer Titanoxidschicht, einer BST(Ba,Sr,TiO3)-Schicht, einer STO(Sr,TiO3)-Schicht, einer PZT(Pb,Zr,TiO3)-Schicht, einer TaON-Schicht, einer mit Nb dotierten TaO-Schicht und einer mit Ti dotierten TaO-Schicht besteht.
  • Die dielektrische Zwischenschicht 9 kann optional unter Verwendung einer atomaren Schichtdepositionstechnik oder einer CVD-Technik bei einer niedrigen Temperatur von 25°C bis 500°C gebildet werden. Außerdem kann die dielektrische Zwischenschicht 9 unter Verwendung eines Sauerstoff enthaltenden Gases vor der Bildung der oberen dielektrischen Schicht 11 thermisch behandelt werden. Die dielektrische Zwischenschicht 9 kann zum Beispiel unter Verwendung eines Ozongases, eines Sauerstoffplasmas oder eines N2O-Plasmas bei einer niedrigen Temperatur von 100°C bis 500°C thermisch behandelt werden. Der Wärmebehandlungsprozess verbessert die Leckstromcharakteristik der dielektrischen Zwischenschicht 9.
  • Bezugnehmend auf 2 werden die obere Elektrodenschicht 13, die dielektrische Hybridschicht 12 und die untere Elektrodenschicht 5 strukturiert, um eine untere Elektrode 5a, eine untere dielektrische Schichtstruktur 7a, eine dielektrische Zwischenschichtstruktur 9a, eine obere dielektrische Schichtstruktur 11a und eine obere Elektrode 13a zu bilden, die sequentiell gestapelt sind. Die untere dielektrische Schichtstruktur 7a, die dielektrische Zwischenschichtstruktur 9a und die obere dielektrische Schichtstruktur 11a bilden eine dielektrische Hybridschichtstruktur 12a.
  • Hierbei kann es, wenn die untere Elektrodenschicht 5 aus einer Metallschicht wie einer Kupferschicht gebildet wird, schwierig sein, die Kupferschicht unter Verwendung herkömmlicher Photolithographie- und Ätzprozesse zu strukturieren. In diesem Fall kann die untere Elektrode 5a unter Verwendung eines Damaszener-Prozesses gebildet werden, wie in den 3 und 4 gezeigt.
  • Bezugnehmend auf die 3 und 4 wird eine isolierende Zwischenschicht 23 auf einem integrierten Schaltkreissubstrat 21 gebildet. Ein vorgegebener Bereich der isolierenden Zwischenschicht 23 wird teilweise geätzt, um einen Grabenbereich zu bilden. Eine untere Elektrodenschicht, die den Grabenbereich füllt, zum Beispiel eine Kupferschicht, wird auf dem Substrat mit dem Grabenbereich gebildet. Vor der Bildung der Kupferschicht kann eine Diffusionsbarrierenschicht gebildet werden. Die Diffusionsbarrierenschicht kann aus einer Metallnitridschicht gebildet werden, wie einer TiN-Schicht oder einer TaN-Schicht. Die untere Elektrodenschicht und die Diffusionsbarrierenschicht werden dann unter Verwendung einer chemisch-mechanischen Poliertechnik (CMP-Technik) planarisiert, um eine Oberseite der isolierenden Zwischenschicht 23 freizulegen. Als Ergebnis werden eine Diffusionsbarrierenschichtstruktur 25, die eine Innenwand des Grabenbereichs bedeckt, und eine untere Elektrode 27 (d.h. eine Kupfer-Elektrode) gebildet, die von der Diffusionsbarrierenschichtstruktur 25 umgeben ist. Die Diffusionsbarrierenschichtstruktur 25 verhindert, dass Kupferatome in der Kupferelektrode 27 in die isolierende Zwischenschicht 23 diffundieren.
  • Nachfolgend werden die dielektrische Hybridschichtstruktur 12a und die obere Elektrode 13a auf der Kupferelektrode 27 unter Verwendung der gleichen Verfahren gebildet, wie unter Bezugnahme auf die 1 und 2 beschrieben.
  • Im Folgenden werden die elektrischen Eigenschaften der gemäß den vorstehend erwähnten Ausführungsformen und gemäß dem Stand der Technik hergestellten dielektrischen Hybridschichten beschrieben.
  • 5 ist eine graphische Darstellung, die Leckstromcharakteristika von Kondensatoren vergleicht, die gemäß Ausführungsformen der vorliegenden Erfindung und gemäß dem Stand der Technik hergestellt wurden. In 5 zeigt die Abszisse eine Spannung VA, die an obere Elektroden der Kondensatoren angelegt wird, und die Ordinate zeigt eine Leckstromdichte IL, die durch die dielektrischen Schichten fließt. Die Leckstromdichte IL wurde bei einer Temperatur von 125°C gemessen.
  • Tabelle 1
    Figure 00080001
  • Es wurden Kondensatoren, welche die Messergebnisse von 5 aufweisen, unter Verwendung der wesentlichen Prozessbedingungen hergestellt, die in der vorstehenden Tabelle 1 beschrieben sind.
  • Wie aus Tabelle 1 ersichtlich, werden alle dielektrischen Schichten unabhängig davon, ob sie gemäß der herkömmlichen Vorgehensweise oder gemäß der vorliegenden Erfindung gebildet wurden, mit einer äquivalenten Oxiddicke von etwa 8,4nm gebildet.
  • Bezugnehmend auf Tabelle 1 und 5 weist ein herkömmlicher Kondensator, der eine einzelne Tantaloxidschicht als dielektrische Schicht verwendet, bei Anlegen einer Spannung VA von –8V oder +8V eine Leckstromdichte IL von etwa 1 × 10–3 Ampere/cm2 bis 1 × 10–1 Ampere/cm2 auf. Im Gegensatz dazu weist ein weiterer herkömmlicher Kondensator, der eine einzelne Hafniumoxidschicht als dielektrische Schicht verwendet, bei einer Spannung VA von –8V oder +8V eine niedrige Leckstromdichte IL von etwa 1 × 10–7 Ampere/cm2 auf. Außerdem weist der Kondensator, der eine dielektrische Hybridschicht mit einer Stapelstruktur aus einer Hafniumoxidschicht, einer Tantaloxidschicht und einer Hafniumoxidschicht gemäß der vorliegenden Erfindung verwendet, ebenfalls eine niedrige Leckstromdichte IL von etwa 1 × 10–7 Ampere/cm2 bei einer Spannung VA von –8V oder +8V auf. Als Ergebnis wiesen die einzelne Hafniumoxidschicht oder die dielektrische Hybridschicht, welche die einzelne Hafniumoxidschicht enthält, eine signifikant niedrige Leckstromdichte IL im Vergleich zu der einzelnen Tantaloxidschicht auf.
  • 6 ist eine graphische Darstellung, welche Kennlinien der Kapazität in Abhängigkeit von der Spannung (CV-Kurven) von Kondensatoren, die gemäß Ausführungsformen der vorliegenden Erfindung hergestellt wurden, und von Kondensatoren vergleicht, die gemäß dem Stand der Technik hergestellt wurden. Mit anderen Worten ist 6 eine graphische Darstellung, die spannungsabhängige Kapazitätsänderungscharak teristika veranschaulicht. Die Kapazität wurde gemessen, indem ein Signal mit einer Frequenz von 100kHz an die Kondensatoren angelegt wurde. In 6 zeigt die Abszisse eine Spannung VA, die an obere Elektroden der Kondensatoren angelegt wurde, und die Ordinate zeigt eine normierte Kapazität (CN) der Kondensatoren.
  • Es wurden Kondensatoren, welche die Messergebnisse von 6 aufwiesen, unter den gleichen Prozessbedingungen hergestellt, wie in Tabelle 1 beschrieben.
  • Bezugnehmend auf 6 wurde, wenn die Spannung VA, die an eine einzelne Hafniumoxidschicht angelegt wurde, von 0V auf +8V erhöht wurde, die normierte Kapazität CN um etwa 0,0075 erhöht. Im Gegensatz dazu wurde, wenn die Spannung VA, die an eine einzelne Tantaloxidschicht angelegt wurde, von 0V auf +8V erhöht wurde, die normierte Kapazität CN um etwa 0,0015 erhöht. Außerdem wurde, wenn eine Spannung, die an eine dielektrische Hybridschicht mit einer Stapelstruktur aus einer Hafniumoxidschicht, einer Tantaloxidschicht und einer Hafniumoxidschicht angelegt wurde, von 0V auf +8V erhöht wurde, die normierte Kapazität (CN) um etwa 0,0025 erhöht. Als Ergebnis wies die Tantaloxidschicht oder die dielektrische Hybridschicht, welche die Tantaloxidschicht enthielt, im Vergleich zu der einzelnen Hafniumoxidschicht eine vergleichsweise geringe spannungsabhängige Kapazitätsänderung auf.
  • Zusammenfassend wies die dielektrische Hybridschicht mit einer Stapelstruktur aus einer Hafniumoxidschicht, einer Tantaloxidschicht und einer Hafniumoxidschicht, wie aus den 5 und 6 ersichtlich, nicht nur einen geringen Leckstrom, sondern auch eine geringe spannungsabhängige Kapazitätsänderung auf.
  • Gemäß der Erfindung, wie vorstehend erwähnt, wird eine dielektrische Hybridschicht aus einer dielektrischen Zwischenschicht mit einer ver gleichsweise geringen spannungsabhängigen Kapazitätsänderung sowie einer oberen und einer unteren dielektrischen Schicht mit einem vergleichsweise geringen Leckstrom bereitgestellt. Demgemäß kann ungeachtet der Änderung der Spannung, die an den Kondensator angelegt wird, der die dielektrische Hybridschicht verwendet, ein Hochleistungskondensator implementiert werden, der einen niedrigen Leckstrom und eine gleichmäßige Kapazität aufweist.

Claims (26)

  1. Integriertes Halbleiterschaltkreisbauelement, gekennzeichnet durch eine dielektrische Hybridschicht, die beinhaltet: – eine untere dielektrische Schicht (7a), die Hafnium (Hf) oder Zirkonium (Zr) enthält, – eine dielektrische Zwischenschicht (9a) auf der unteren dielektrischen Schicht, wobei eine spannungsabhängige Kapazitätsänderung der dielektrischen Zwischenschicht geringer als jene der unteren dielektrischen Schicht ist, und – eine obere dielektrische Schicht (11a), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf der dielektrischen Zwischenschicht.
  2. Integriertes Halbleiterschaltkreisbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die untere dielektrische Schicht eine Hafniumoxid(HfO)-Schicht, eine Zirkoniumoxid(ZrO)-Schicht, eine Hafniumzirkoniumoxid(HfZrO)-Schicht oder eine Laminatschicht der HfO-Schicht und der ZrO-Schicht ist.
  3. Integriertes Halbleiterschaltkreisbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dielektrische Zwischenschicht wenigstens eine Schicht ist, die aus der Gruppe ausgewählt ist, die aus einer Tantaloxidschicht, einer Titanoxidschicht, einer BST(Ba,Sr,TiO3)-Schicht, einer STO(Sr,TiO3)Schicht, einer PZT(Pb,Zr,TiO3)-Schicht, einer TaON-Schicht, einer mit Nb dotierten TaO-Schicht und einer mit Ti dotierten TaO-Schicht besteht.
  4. Integriertes Halbleiterschaltkreisbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die obere dielektrische Schicht eine HfO-Schicht, eine ZrO-Schicht, eine HfZrO- Schicht oder eine Laminatschicht der HfO-Schicht und der ZrO-Schicht ist.
  5. Kondensator mit – einer unteren Elektrode (5a) auf einem integrierten Schaltkreissubstrat (1), gekennzeichnet durch – eine untere dielektrische Schichtstruktur (7a), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf der unteren Elektrode, – eine dielektrische Zwischenschichtstruktur (9a) auf der unteren dielektrischen Schichtstruktur, wobei eine spannungsabhängige Kapazitätsänderung der dielektrischen Zwischenschicht geringer als jene der unteren dielektrischen Schichtstruktur ist, – eine obere dielektrische Schichtstruktur (11a), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf der dielektrischen Zwischenschichtstruktur und – eine obere Elektrode (13a) auf der oberen dielektrischen Schichtstruktur.
  6. Kondensator nach Anspruch 5, dadurch gekennzeichnet, dass die untere Elektrode und die obere Elektrode aus einer Metallschicht bestehen.
  7. Kondensator nach Anspruch 6, dadurch gekennzeichnet, dass die Metallschicht wenigstens eine Schicht ist, die aus der Gruppe ausgewählt ist, die aus einer Titan(Ti)-Schicht, einer Tantal(Ta)-Schicht, einer Titannitrid(TiN)-Schicht, einer Tantalnitrid(TaN)-Schicht, einer Wolfram(W)-Schicht, einer Wolframnitrid (WN)-Schicht, einer Aluminium(Al)-Schicht, einer Kupfer(Cu)-Schicht, einer Ruthenium(Ru)-Schicht, einer Rutheniumoxid(RuO)-Schicht, einer Platin(Pt)-Schicht, einer Iridium(Ir)-Schicht und einer Iridiumoxid(IrO)-Schicht besteht.
  8. Kondensator nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die untere dielektrische Schichtstruktur eine Hafniumoxid(HfO)-Schicht, eine Zirkoniumoxid(ZrO)-Schicht, eine Hafniumzirkoniumoxid(HfZrO)-Schicht oder eine Laminatschicht der HfO-Schicht und der ZrO-Schicht ist.
  9. Kondensator nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die dielektrische Zwischenschichtstruktur wenigstens eine Schicht ist, die aus der Gruppe ausgewählt ist, die aus einer Tantaloxidschicht, einer Titanoxidschicht, einer BST(Ba,Sr,TiO3)-Schicht, einer STO(Sr,TiO3)-Schicht, einer PZT(Pb,Zr,TiO3)-Schicht, einer TaON-Schicht, einer mit Nb dotierten TaO-Schicht und einer mit Ti dotierten TaO-Schicht besteht.
  10. Kondensator nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die obere dielektrische Schichtstruktur eine Hafniumoxid(HfO)-Schicht, eine Zirkoniumoxid(ZrO)-Schicht, eine Hafniumzirkoniumoxid(HfZrO)-Schicht oder eine Laminatschicht der HfO-Schicht und der ZrO-Schicht ist.
  11. Verfahren zur Herstellung eines integrierten Halbleiterschaltkreisbauelements, gekennzeichnet durch folgende Schritte: – Bilden einer unteren dielektrischen Schicht (7), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf einem integrierten Schaltkreissubstrat, – Bilden einer dielektrischen Zwischenschicht (9) auf der unteren dielektrischen Schicht, wobei die dielektrische Zwischenschicht aus einer Materialschicht mit einer spannungsabhängigen Ka pazitätsänderung gebildet wird, die geringer als jene der unteren dielektrischen Schicht ist, und – Bilden einer oberen dielektrischen Schicht (11), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf der dielektrischen Zwischenschicht.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die untere dielektrische Schicht aus einer Hafniumoxid(HfO)-Schicht, einer Zirkoniumoxid(ZrO)-Schicht, einer Hafniumzirkoniumoxid(HfZrO)-Schicht oder einer Laminatschicht der HfO-Schicht und der ZrO-Schicht gebildet wird.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die untere dielektrische Schicht unter Verwendung einer atomaren Schichtdepositions(ALD)-Technik oder einer chemischen Gasphasenabscheidungs(CVD)-Technik gebildet wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die dielektrische Zwischenschicht aus wenigstens einer Schicht gebildet wird, die aus der Gruppe ausgewählt wird, die aus einer Tantaloxidschicht, einer Titanoxidschicht, einer BST(Ba,Sr,TiO3)-Schicht, einer STO(Sr,TiO3)-Schicht, einer PTZ(Pb,Zr,TiO3)-Schicht, einer TaON-Schicht, einer mit Nb dotierten TaO-Schicht und einer mit Ti dotierten TaO-Schicht besteht.
  15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die dielektrische Zwischenschicht unter Verwendung einer ALD-Technik oder einer CVD-Technik gebildet wird.
  16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass die obere dielektrische Schicht aus einer Hafniumoxid(HfO)-Schicht, einer Zirkoniumoxid(ZrO)-Schicht, einer Hafni umzirkoniumoxid(HfZrO)-Schicht oder einer Laminatschicht der HfO-Schicht und der ZrO-Schicht gebildet wird.
  17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die obere dielektrische Schicht unter Verwendung einer ALD-Technik oder einer CVD-Technik gebildet wird.
  18. Verfahren zur Herstellung eines Kondensators, gekennzeichnet durch folgende Schritte: – Bilden einer unteren Elektrodenschicht (5) auf einem integrierten Schaltkreissubstrat, – Bilden einer unteren dielektrischen Schicht (7), die Hafnium (Hf) oder Zirkonium (Zr) enthält, auf der unteren Elektrode, – Bilden einer dielektrischen Zwischenschicht (9) auf der unteren dielektrischen Schicht, wobei die dielektrische Zwischenschicht aus einer Materialschicht mit einer spannungsabhängigen Kapazitätsänderung gebildet wird, die geringer als jene der unteren dielektrischen Schicht ist, – Bilden einer oberen dielektrischen Schicht (11), die Hf und/oder Zr enthält, auf der dielektrischen Zwischenschicht, – Bilden einer oberen Elektrodenschicht (13) auf der oberen dielektrischen Schicht und – Strukturieren der oberen Elektrodenschicht, der oberen dielektrischen Schicht, der dielektrischen Zwischenschicht, der unteren dielektrischen Schicht und der unteren Elektrodenschicht, um eine untere Elektrode (5a), eine untere dielektrische Schichtstruktur (7a), eine dielektrische Zwischenschichtstruktur (9a), eine obere dielektrische Schichtstruktur (11a) und eine obere Elektrode (13a) zu bilden, die sequentiell gestapelt sind.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die untere Elektrodenschicht und die obere Elektrodenschicht aus einer Metallschicht gebildet werden.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die Metallschicht aus wenigstens einer Schicht gebildet wird, die aus der Gruppe ausgewählt wird, die aus einer Titan(Ti)-Schicht, einer Tantal(Ta)-Schicht, einer Titannitrid(TiN)-Schicht, einer Tantalnitrid(TaN)-Schicht, einer Wolfram(W)-Schicht, einer Wolframnitrid(WN)-Schicht, einer Aluminium(Al)-Schicht, einer Kupfer(Cu)-Schicht, einer Ruthenium(Ru)-Schicht, einer Rutheniumoxid(RuO)-Schicht, einer Platin(Pt)-Schicht, einer Iridium(Ir)-Schicht und einer Iridiumoxid(IrO)-Schicht besteht.
  21. Verfahren nach einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die untere dielektrische Schicht aus einer Hafniumoxid(HfO)-Schicht, einer Zirkoniumoxid(ZrO)-Schicht, einer Hafniumzirkoniumoxid(HfZrO)-Schicht oder einer Laminatschicht der HfO-Schicht und der ZrO-Schicht gebildet wird.
  22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die untere dielektrische Schicht unter Verwendung einer atomaren Schichtdepositions(ALD)-Technik oder einer chemischen Gasphasenabscheidungs(CVD)-Technik gebildet wird.
  23. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass die dielektrische Zwischenschicht aus wenigstens einer Schicht gebildet wird, die aus der Gruppe ausgewählt wird, die aus einer Tantaloxidschicht, einer Titanoxidschicht, einer BST(Ba,Sr,TiO3)-Schicht, einer STO(Sr,TiO3)-Schicht, einer PZT(Pb,Zr,TiO3)-Schicht, einer TaON-Schicht, einer mit Nb dotierten TaO-Schicht und einer mit Ti dotierten TaO-Schicht besteht.
  24. Verfahren nach einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, dass die dielektrische Zwischenschicht unter Verwendung einer ALD-Technik oder einer CVD-Technik gebildet wird.
  25. Verfahren nach einem der Ansprüche 18 bis 24, dadurch gekennzeichnet, dass die obere dielektrische Schicht aus einer Gruppe gebildet wird, die eine Hf- und Zr-Oxid(HfO)-Schicht, eine Zirkoniumoxid(ZrO)-Schicht, eine Hafniumzirkoniumoxid(HfZrO)-Schicht und eine Laminatschicht der HfO-Schicht und der ZrO-Schicht enthält.
  26. Verfahren nach einem der Ansprüche 18 bis 25, dadurch gekennzeichnet, dass die obere dielektrische Schicht unter Verwendung einer ALD-Technik oder einer CVD-Technik gebildet wird.
DE102005031678A 2004-07-06 2005-07-05 Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür Withdrawn DE102005031678A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040052414A KR100642635B1 (ko) 2004-07-06 2004-07-06 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
KR10-2004-0052414 2004-07-06

Publications (1)

Publication Number Publication Date
DE102005031678A1 true DE102005031678A1 (de) 2006-03-16

Family

ID=36093561

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005031678A Withdrawn DE102005031678A1 (de) 2004-07-06 2005-07-05 Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür

Country Status (4)

Country Link
US (1) US20060006449A1 (de)
KR (1) KR100642635B1 (de)
CN (1) CN100388488C (de)
DE (1) DE102005031678A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037863B2 (en) * 2002-09-10 2006-05-02 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
KR20140139636A (ko) * 2006-03-10 2014-12-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 티타네이트, 란타네이트 및 탄탈레이트 유전막의 원자층 증착 및 화학 증기 증착용 전구체 조성물
KR101499260B1 (ko) * 2006-05-12 2015-03-05 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 상 변화 메모리 재료의 저온 증착
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
KR100809336B1 (ko) * 2006-10-02 2008-03-05 삼성전자주식회사 메모리 소자의 제조 방법
KR20120118060A (ko) * 2006-11-02 2012-10-25 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US9337054B2 (en) * 2007-06-28 2016-05-10 Entegris, Inc. Precursors for silicon dioxide gap fill
US8455049B2 (en) * 2007-08-08 2013-06-04 Advanced Technology Materials, Inc. Strontium precursor for use in chemical vapor deposition, atomic layer deposition and rapid vapor deposition
US20090087561A1 (en) * 2007-09-28 2009-04-02 Advanced Technology Materials, Inc. Metal and metalloid silylamides, ketimates, tetraalkylguanidinates and dianionic guanidinates useful for cvd/ald of thin films
US8834968B2 (en) 2007-10-11 2014-09-16 Samsung Electronics Co., Ltd. Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device
KR101458953B1 (ko) 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
WO2009059237A2 (en) * 2007-10-31 2009-05-07 Advanced Technology Materials, Inc. Novel bismuth precursors for cvd/ald of thin films
SG178736A1 (en) * 2007-10-31 2012-03-29 Advanced Tech Materials Amorphous ge/te deposition process
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US20090215225A1 (en) 2008-02-24 2009-08-27 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US8330136B2 (en) 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
KR101607263B1 (ko) * 2009-02-06 2016-03-30 삼성전자주식회사 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법
US20110124182A1 (en) * 2009-11-20 2011-05-26 Advanced Techology Materials, Inc. System for the delivery of germanium-based precursor
TW201132787A (en) 2010-03-26 2011-10-01 Advanced Tech Materials Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
WO2012005957A2 (en) 2010-07-07 2012-01-12 Advanced Technology Materials, Inc. Doping of zro2 for dram applications
WO2013177326A1 (en) 2012-05-25 2013-11-28 Advanced Technology Materials, Inc. Silicon precursors for low temperature ald of silicon-based thin-films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US10186570B2 (en) 2013-02-08 2019-01-22 Entegris, Inc. ALD processes for low leakage current and low equivalent oxide thickness BiTaO films
KR101639261B1 (ko) * 2015-05-21 2016-07-13 서울시립대학교 산학협력단 하이브리드 반도체 소자 및 하이브리드 반도체 모듈
US10256191B2 (en) 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration
CN109637809B (zh) * 2018-12-21 2022-03-11 广州天极电子科技股份有限公司 一种陶瓷储能电容器及其制备方法
CN110349750B (zh) * 2019-07-10 2021-03-19 四川大学 一种提高强电场下电介质薄膜器件工作电压的方法
KR102733324B1 (ko) * 2019-08-30 2024-11-25 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264720A (ja) * 1995-03-27 1996-10-11 Murata Mfg Co Ltd 混成集積回路
US5786248A (en) * 1995-10-12 1998-07-28 Micron Technology, Inc. Semiconductor processing method of forming a tantalum oxide containing capacitor
US6407435B1 (en) * 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US20030096473A1 (en) * 2001-11-16 2003-05-22 Taiwan Semiconductor Manufacturing Company Method for making metal capacitors with low leakage currents for mixed-signal devices
CN1306599C (zh) * 2002-03-26 2007-03-21 松下电器产业株式会社 半导体装置及其制造方法
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
KR100468852B1 (ko) 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
JP2004119832A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
KR100469158B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP4734823B2 (ja) * 2003-06-11 2011-07-27 富士通株式会社 膜多層構造体及びこれを用いるアクチュエータ素子、容量素子、フィルタ素子
KR100541551B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법
US6885056B1 (en) 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
JP2006005006A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 不揮発性半導体メモリ装置
KR100630687B1 (ko) * 2004-07-05 2006-10-02 삼성전자주식회사 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법
US7138680B2 (en) * 2004-09-14 2006-11-21 Infineon Technologies Ag Memory device with floating gate stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007002962B3 (de) * 2007-01-19 2008-07-31 Qimonda Ag Verfahren zum Herstellen einer dielektrischen Schicht und zum Herstellen eines Kondensators

Also Published As

Publication number Publication date
CN1741271A (zh) 2006-03-01
US20060006449A1 (en) 2006-01-12
KR100642635B1 (ko) 2006-11-10
KR20060003509A (ko) 2006-01-11
CN100388488C (zh) 2008-05-14

Similar Documents

Publication Publication Date Title
DE102005031678A1 (de) Integriertes Halbleiterschaltkreisbauelement, Kondensator und Herstellungsverfahren hierfür
DE102019128268B4 (de) Verfahren zum reduzieren von durchschlagausfällen in einem mim-kondensator
DE60224379T2 (de) Methode, eine dielektrische Schicht abzuscheiden
EP1186030B1 (de) Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
DE10226381B4 (de) Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE112011102446B4 (de) 3D-Durchkontaktierungskondensator mit einer potentialfreien leitfähigen Platte für eine verbesserte Zuverlässigkeit
EP1517360B1 (de) Analogkondensator und dessen Herstellungsverfahren
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE102014119156B4 (de) Integrierte Schaltkreisvorrichtung und Verfahren zu ihrer Herstellung
DE102006012772A1 (de) Halbleiterspeicherbauelement mit dielektrischer Struktur und Verfahren zur Herstellung desselben
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
US20100172065A1 (en) Capacitor structure
DE102007006596A1 (de) Abscheideverfahren für ein Dielektrikum auf Übergangsmetalloxidbasis
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
DE102020110480A1 (de) Middle-of-line-interconnect-struktur und herstellungsverfahren
EP1294021A1 (de) Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE102006030707B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10064067A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungskondensatoren
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102006026954A1 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10032210B4 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee