DE102008000003A1

DE102008000003A1 - Halbleiteranordnungen und Verfahren zur Herstellung derselben

Info

Publication number: DE102008000003A1
Application number: DE102008000003A
Authority: DE
Inventors: Shrinivas Govindarajan
Original assignee: Qimonda North America Corp
Current assignee: Polaris Innovations Ltd
Priority date: 2007-01-05
Filing date: 2008-01-02
Publication date: 2008-07-31
Also published as: US20080164582A1

Abstract

Halbleiteranordnungen und Verfahren zur Herstellung derselben werden offenbart. In einem Ausführungsbeispiel beinhaltet ein Verfahren zur Herstellung einer Halbleiteranordnung ein Bereitstellen eines Werkstücks und ein Ausbilden einer dielektrischen Schicht über dem Werkstück. Die dielektrische Schicht umfasst eine kristalline Phase. Das Verfahren beinhaltet ein Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht.

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Halbleitern und insbesondere auf Isoliermaterialien mit hoher dielektrischer Konstante und Verfahren zur Ausbildung derselben.
Hintergrund
Halbleiteranordnungen werden allgemein in einer Vielzahl von elektronischen Anwendungen verwendet, wie z. B. Computern, Mobiltelefonen, persönlichen Datenverarbeitungsgeräten und vielen anderen Anwendungen. Heim-, Industrie- und Kraftfahrzeuggeräte, welche in der Vergangenheit lediglich mechanische Komponenten aufwiesen, besitzen heutzutage z. B. elektronische Teile, die Halbleiteranordnungen erfordern.
Halbleiteranordnungen werden durch Abscheiden vieler verschiedener Arten von Materialschichten über einem Halbleiterwerkstück oder Wafer und Strukturieren der verschiedenen Materialschichten mittels Lithographie hergestellt. Die Materialschichten umfassen üblicherweise dünne Schichten von leitenden, halbleitenden und Isoliermaterialien, welche zum Ausbilden integrierter Schaltungen (IC, integrated circuit) strukturiert und geätzt werden. Eine Vielzahl von Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen Schaltungen und anderen elektronischen Komponenten kann auf einem einzelnen Halbleiterplättchen (die) oder Chip ausgebildet werden.
Isoliermaterialien umfassen dielektrische Materialien, die in vielen Arten von Halbleiteranordnungen verwendet werden. Siliziumdioxid (SiO₂) ist ein übliches dielektrisches Material, das z. B. in der Halbleiteranordnungsherstellung verwendet wird, welches eine dielektrische Konstante oder k-Wert von ungefähr 3,9 hat. Einige Halbleiteranwendungen erfordern die Verwendung eines dielektrischen Materials mit hohem k mit einem höheren k-Wert als z. B. dem k-Wert von Siliziumdioxid. Einige Transistoren erfordern ein dielektrisches Material mit hohem k als ein Gatedielektrikummaterial und einige Kondensatoren erfordern ein dielektrisches Material mit hohem k beispielsweise als ein Isoliermaterial zwischen zwei leitenden Platten, um den Leckstrom zu reduzieren und die Kapazität zu reduzieren.
Ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM, dynamic random access memory) ist eine Speicherandordnung, die zum Speichern von Information verwendet werden kann. Eine DRAM-Zelle in einem Speicherfeld beinhaltet üblicherweise zwei Elemente: einen Speicherkondensator und einen Auswahltransistor. Daten können in den Speicherkondensator eingespeichert und ausgelesen werden, indem eine Ladung durch den Auswahltransistor und in den Kondensator tritt. Die Kapazität oder die Menge an Ladung, die durch den Kondensator pro angelegte Spannung gehalten wird, wird in Farad gemessen und hängt z. B. von der Fläche der Platten, der Entfernung zwischen ihnen und dem dielektrischen Wert des Isolators ab.
Dielektrische Materialien mit hohem k werden üblicherweise als ein Isoliermaterial in dem Speicherkondensator von DRAM-Zellen verwendet. Beispiele von einigen Materialien mit hoher dielektrischer Konstante, die als Kondensatordielektrikummaterialien vorgeschlagen worden sind, sind Hafniumoxid und Hafniumsilikat. Jedoch sind diese Materialien auf eine maximale dielektrische Konstante von z. B. ungefähr 30 limitiert.
Es besteht ein Bedarf an verbesserten dielektrischen Materialien mit hoher dielektrischer Konstante (k) und Verfahren zur Ausbildung derselben in Halbleiteranordnungen.
Zusammenfassung der Erfindung
Diese und andere Probleme werden allgemein durch bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, welche verbesserte Verfahren zur Ausbildung von dielektrischen Materialien mit hohem k und Strukturen derselben bereitstellt, gelöst oder umgangen und technische Vorteile werden allgemein erzielt.
In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beinhaltet ein Verfahren zur Herstellung einer Halbleiteranordnung ein Bereitstellen eines Werkstücks und ein Ausbilden einer dielektrischen Schicht über dem Werkstück. Die dielektrische Schicht umfasst eine kristalline Phase. Das Verfahren beinhaltet ein Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht.
Das Vorangegangene hat die Merkmale und technischen Vorteile von Ausführungsbeispielen der vorliegenden Erfindung eher breit umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsbeispielen der Erfindung, welche den Gegenstand der Ansprüche der Erfindung darstellen, werden nachfolgend beschrieben. Vom Fachmann sollte wahrgenommen werden, dass die offenbarte Idee und spezifischen Ausführungsbeispiele leicht als Grundlage verwendet werden können, um andere Anordnungen oder Prozesse, welche die gleiche Zielsetzung wie die vorliegende Erfindung erfüllen, abzuändern oder zu entwickeln. Vom Fachmann sollte ebenso wahrgenommen werden, dass solche gleichwertigen Entwicklungen nicht vom Kern und Umfang der Erfindung, wie in den Ansprüchen dargelegt, abweichen.
Kurzbeschreibung der Zeichnungen
Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
1 ein Flussdiagramm ist, das Verfahren zur Herstellung von Halbleiteranordnungen in Übereinstimmung mit bevorzugten Ausführungsbeispielen der vorliegenden Erfindung darstellt;
2 bis 11 Schnittansichten einer Halbleiteranordnung in Übereinstimmung mit bevorzugten Ausführungsbeispielen der vorliegenden Erfindung zu verschiedenen Stadien der Herstellung zeigen;
12 und 13 Schnittansichten einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung zeigen, wobei die neuen Verfahren von erfindungsgemäßen Ausführungsbeispielen in einer Metall-Isolator-Metall (MIM, metal-insulator-metal)-Kondensatorstruktur implementiert sind;
14 eine Schnittansicht einer Halbleiteranordnung zeigt, wobei die neuen Verfahren von erfindungsgemäßen Ausführungsbeispielen in einer Transistorstruktur implementiert sind; und
15 und 16 Schnittansichten einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung zeigen, wobei die neuen Verfahren von erfindungsgemäßen Ausführungsbeispielen in einer DRAM-Struktur implementiert sind.
Übereinstimmende Ziffern und Symbole der verschiedenen Figuren beziehen sich im Allgemeinen, sofern nicht anders gekennzeichnet, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele klar darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet.
Detaillierte Beschreibung beispielhafter Ausführungsformen
Die Herstellung und Verwendung der derzeitig bevorzugten Ausführungsbeispiele wird nachfolgend im Detail erläutert. Al lerdings sollte wahrgenommen werden, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Ideen bereitstellt, die in einer breiten Vielfalt von spezifischen Zusammenhängen ausgeführt werden können. Die erläuterten spezifischen Ausführungsbeispiele dienen hauptsächlich dazu, spezifische Wege, die Erfindung herzustellen und zu verwenden, zu erläutern und beschränken nicht den Umfang der Erfindung.
Die Entwicklung von dielektrischen Materialien mit hohem k hat sich herkömmlicherweise auf die Entwicklung von amorphen Materialschichten mit hohem k konzentriert, weil nach bisheriger Ansicht die amorphen Materialien Korngrenzen verhindern, welche mögliche Pfade für einen hohen Leckstrom sind.
Einige Ausführungsbeispiele der vorliegenden Erfindung stellen neue Verfahren zum Ausbilden von und Strukturen für kristalline(n) Materialschichten mit hohem k bereit. Ich habe Prozessierungswege mit den neuen, hierin beschriebenen kristallinen Materialien mit hohem k herausgefunden, die extrem niedrige Leckströme bereitstellen. Andere Ausführungsbeispiele der vorliegenden Erfindung stellen neue Verfahren zum Ausbilden von und Strukturen für Mehrschicht- oder Getterelektroden bereit.
Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben, nämlich der Ausbildung von dielektrischen Materialien mit hohem k und Elektroden in Halbleiteranordnungen, wie z. B. Kondensatoren und Transistoren. Die Erfindung kann jedoch ebenso beispielsweise zum Ausbilden von dielektrischen Materialien in anderen Anwendungen, wo dielektrische Materialien mit hohem k erforderlich sind, und in anderen Anwendungen, wo Elektroden verwendet werden, angewendet werden.
Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch das Bereitstellen neuer Prozessierungslösungen für das Ausbilden von dielektrischen Materia lien mit hohem k und Elektroden. Die neuen, hierin zu beschreibenden, dielektrischen Materialien haben hohe k-Werte, niedrige Leckströme, gute Einheitlichkeit und hohe thermische Wärmebeständigkeit. Die neuen Elektrodenmaterialien und Verfahren zum Ausbilden derselben haben erhöhte Diffusionsbarriere-Eigenschaften, haben einen verringerten Leckstrom, und beeinflussen minimal die effektive Oxiddicke (EOT, effektive Oxide thickness) der dielektrischen Materialschichten, die unterhalb der Elektrodenmaterialien angeordnet sind.
1 ist ein Flussdiagramm 100, das Verfahren zur Herstellung einer Halbleiteranordnung 120 (s. 2) in Übereinstimmung mit bevorzugten Ausführungsbeispielen der vorliegenden Erfindung darstellt. Das Flussdiagramm 100 wird zunächst im Allgemeinen beschrieben, und später werden die Schritte des Flussdiagramms 100 mit Bezug auf verschiedene bevorzugte Ausführungsbeispiele der vorliegenden Erfindung im Detail beschrieben.
Zunächst wird ein Werkstück 122 bereitgestellt (Schritt 102), und das Werkstück 122 wird gereinigt (Schritt 104). Eine Nitrid-Grenzflächenschicht 124 wird über dem Werkstück ausgebildet (Schritt 106). Ein dielektrisches Material 126 mit hohem k wird über der Nitrid-Grenzflächenschicht 124 ausgebildet (Schritt 108). Ein optionaler Ausheilprozess wird durchgeführt (Schritt 110), und eine Leckstrom-reduzierende (leakage-reducing) Schicht 128 kann optional über dem dielektrischen Material 126 mit hohem k ausgebildet werden (Schritt 112). Ein Elektrodenmaterial 130 wird über dem dielektrischen Material 126 mit hohem k ausgebildet, oder über der Leckstrom-reduzierenden Schicht 128, sofern vorhanden (Schritt 114). Ein Ausheilprozess wird dann durchgeführt (Schritt 116).
In einigen Ausführungsbeispielen umfasst das Elektrodenmaterial 130 eine Doppelschicht-oben-Metall-Elektrode (double layer top metal electrode). In anderen Ausführungsbeispielen beinhaltet das Elektrodenmaterial 130 eine Getterschicht, die darin oder in einer oberen Oberfläche davon angeordnet ist. In anderen Ausführungsbeispielen umfasst das dielektrische Material 126 mit hohem k eine kristalline Phase mit hohem k eines dielektrischen Materials 126, wie z. B. in-situ nitridiertes Hafniumsiliziumoxinitrid (HfSiON), Hafniumsilikat (HfSiO) oder andere Isoliermaterialien. Es können beispielsweise ein oder mehrere dieser Merkmale zur Herstellung von Halbleiteranordnungen in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung verwendet werden. Diese neuen Merkmale und Kombinationen davon erzielen vorteilhafterweise Anordnungen mit niedrigem Leckstrom und mit einer reduzierten EOT.
Mehrere bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend beschrieben. In Übereinstimmung mit einem ersten Ausführungsbeispiel umfasst das Elektrodenmaterial 130 eine Doppelschicht-oben-Metall-Elektrode. Eine Schnittansicht einer Halbleiteranordnung 120 zu verschiedenen Stadien der Herstellung in diesem Ausführungsbeispiel ist in den 2 bis 7, 9 und 11 gezeigt.
Die Halbleiteranordnung 120 wird vorzugsweise, wie in 2 gezeigt, durch Bereitstellen eines Werkstücks 122 hergestellt (Schritt 102 von 1). Das Werkstück 122 kann ein Halbleitersubstrat beinhalten, das z. B. durch eine Isolierschicht bedecktes Silizium oder andere Halbleitermaterialien umfasst. Das Werkstück 122 kann ebenso andere, nicht gezeigte, aktive Komponenten oder Schaltungen beinhalten. Das Werkstück 122 kann z. B. Siliziumoxid über einkristallinem Silizium umfassen. Das Werkstück 122 kann andere leitende Schichten oder andere Halbleiterelemente, wie z. B. Transistoren, Dioden, usw. beinhalten. Verbundhalbleiter, wie z. B. GaAs, InP, Si/Ge, oder SiC, können an Stelle von Silizium verwendet werden. Das Werkstück 122 kann z. B. ein Silizium-auf-Isolator (SOI, silicon an insulator)-Substrat umfassen.
Das Werkstück 122 wird gereinigt (Schritt 104 von 1). Beispielsweise kann das Werkstück 122 zum Entfernen von Fremdkörpern, natürlichen Oxiden und/oder Verunreinigungen gereinigt werden. In einem bevorzugten Ausführungsbeispiel wird das Werkstück 122 z. B. mittels eines "letzten" oder endgültigen Fluorwasserstoff (HF)-Reinigungsschritts gereinigt. Alternativ können beispielsweise andere Chemikalien und Prozesse zum Reinigen des Werkstücks 122 verwendet werden.
Eine Nitrid-Grenzflächenschicht 124 wird, wie in 2 gezeigt, über dem Werkstück 122 ausgebildet (Schritt 106 von 1). Die Nitrid-Grenzflächenschicht 124 umfasst vorzugsweise Siliziumoxinitrid (SiO_xN), obwohl die Grenzflächenschicht 124 alternativ z. B. andere Stickstoff-beinhaltende Isoliermaterialien umfassen kann. In einem bevorzugten Ausführungsbeispiel wird die Nitrid-Grenzflächenschicht 124 vorzugsweise z. B. durch Aufwachsen eines Oxids unter Verwendung eines gut-gesteuerten Wachstumsprozesses ausgebildet, gefolgt von einem Nitridieren des gut-gesteuerten Oxids durch Aussetzen des Oxids einem Kurzzeittemper-(RTA, rapid thermal anneal) Prozess z. B. in einer Umgebung von NH₃ bei einem Druck von ungefähr 2666 bis 5332 Pa (20 bis 40 Torr) für ungefähr 45 bis 75 Sekunden bei einer Temperatur von ungefähr 500°C bis 900°C, obwohl alternativ andere Prozessierungsparameter ebenso verwendet werden können. Dieser Temperprozess wird hierin ebenso z. B. als ein Vor-Ausheilprozess bezeichnet. Die Nitrid-Grenzflächenschicht 124 umfasst vorzugsweise eine Dicke von z. B. ungefähr 1 nm oder weniger, obwohl die Nitrid-Grenzflächenschicht 124 alternativ andere Abmessungen umfassen kann. Die Nitrid-Grenzflächenschicht 124 umfasst in einigen Ausführungsbeispielen vorzugsweise z. B. ein Oxinitrid-Material.
Als Nächstes wird eine dielektrische Schicht 126, wie in 3 gezeigt, über der Nitrid-Grenzflächenschicht 124 ausgebildet (Schritt 108 von 1). Die dielektrische Schicht 126 umfasst vorzugsweise z. B. ein dielektrisches Material mit einer hohen dielektrischen Konstante (k), z. B. mit einem k-Wert von größer als ungefähr 3,9. Die dielektrische Schicht 126 wird hierin ebenso z. B. als ein dielektrisches Material 126 mit hohem k bezeichnet.
Der Abscheidungsprozess 140 für die dielektrische Schicht 126 umfasst in einigen Ausführungsbeispielen vorzugsweise z. B. eine in-situ Nitridierung eines dielektrischen Materials und/oder ein Ausbilden eines dielektrischen Materials mit einer kristallinen Phase. Die dielektrische Schicht 126 umfasst in einigen Ausführungsbeispielen z. B. zumindest eine Schicht von HfSiON, obwohl andere Materialien ebenso verwendet werden können, wie z. B. ZrSiON, LaSiON oder andere Materialien. Die dielektrische Schicht 126 umfasst vorzugsweise eine Dicke von z. B. ungefähr 20 nm oder weniger, obwohl die dielektrische Schicht 126 alternativ andere Abmessungen umfassen kann. Die Zieldicke der dielektrischen Schicht 126, so wie abgeschieden, kann z. B. ungefähr 8 bis 18 nm für DRAM-Anwendungen umfassen, und kann ungefähr 2 bis 5 nm für Transistoranwendungen umfassen.
In einigen Ausführungsbeispielen umfasst das Ausbilden der dielektrischen Schicht 126 vorzugsweise ein Ausbilden der dielektrischen Schicht 126 unter Verwendung von Atomlagenabscheidung (ALD, atomic layer deposition). Der Abscheidungsprozess 140 kann eine Vielzahl von abwechselnden ALD-Zyklen umfassen, z. B. für das Ausbilden eines dielektrischen Materials wie z. B. HfSiON kann er die Schritte umfassen: Einströmen von Hf- und Si-beinhaltenden Präkursoren, wie z. B. einer Mischung von Tetrakis Ethylmethylamido Hafnium (TemaHf) und Tetrakis Ethylmethylamido Silizium (TemaSi) über die Nitrid-Grenzflächenschicht 124 in einer Kammer; Reinigen der Kammer von der Mischung von TemaHf und TemaSi; Einbringen eines Recktanten wie z. B. NH₃ in die Kammer; Reinigen der Kammer von dem NH₃; Ausheilen des Werkstücks nach ungefähr fünf ALD-Zyklen (oder alternativ nach anderen vorbestimmten Anzahlen von ALD-Zyklen) in einer Umgebung von O₃ z. B. bei einer Tem peratur von ungefähr 250 bis 400°C; und Wiederholen der Schritte des Einströmens der Mischung von TemaHf und TemaSi, Reinigens der Kammer von der Mischung von TemaHf und TemaSi, Einbringens von NH₃ in die Kammer, Reinigens der Kammer von dem NH₃, und Ausheilens des Werkstücks bis eine gewünschte Dicke der dielektrischen Schicht 126 erzielt ist, z. B. ungefähr 20 nm oder weniger, obwohl die dielektrische Schicht 126 ebenso andere Abmessungen umfassen kann. Die Präkursoren TemaHf und TemaSi und der Reaktant NH₃ können in die Kammer eingebracht werden, bis die Oberfläche der Nitrid-Grenzflächenschicht 124 vollständig gesättigt ist und dann kann die Kammer z. B. gereinigt werden. Die Reinigungsschritte können beispielsweise ein Einströmen eines inerten Gases wie z. B. Argon (Ar) in die Kammer umfassen, welches jedweden überschüssigen Recktanten oder Präkursoren aus der Kammer entfernt. Der Abscheideprozess 140 kann eine Temperatur eines Wafers oder Werkstücks 122 von beispielsweise ungefähr 295 bis 365°C bei einem Kammerdruck von ungefähr 133,3 Pa (1 Torr) umfassen, obwohl alternativ andere Prozessierungsparameter ebenso verwendet werden können. Alternativ können z. B. andere Präkursoren, Recktanten und Bedingungen zum Ausbilden anderer Arten von dielektrischen Materialien 126 mit hohem k verwendet werden.
4 zeigt eine Detailansicht der dielektrischen Schicht 126 in diesem Ausführungsbeispiel. Das den Präkursoren und dem NH₃ Aussetzen bildet, wie gezeigt, eine Vielzahl von dünnen HfSiN-Schichten 142 aus, und das Aussetzen der HfSiN-Schichten 142 einem O₃ bildet eine HfSiON-Schicht 144 über den HfSiN-Schichten 142 aus. Jede ALD-abgeschiedene Schicht 142 und 144 kann eine Dicke von 0,1 nm (1 Angström) oder weniger umfassen, z. B. kann ungefähr 0,07 nm (0,7 Angström) von Material für jeden ALD-Zyklus ausgebildet werden. Nachfolgende Ausheilprozesse verursachen eine Bewegung des Sauerstoffs (O) von den HfSiON-Schichten 144 zu den HfSiN-Schichten 142 zum Ausbilden z. B. eines mehrlagigen Stapels einer Vielzahl von HfSiON-Schichten 142/144.
Alternativ kann die dielektrische Schicht 126 z. B. eine einzige Materialschicht oder zwei oder mehr Schichten eines wie abgeschiedenen Materials umfassen. Die dielektrische Schicht 126 umfasst in einigen Ausführungsbeispielen vorzugsweise z. B. eine überwiegend tetragonale HfO₂-Struktur. Das Ausbilden der dielektrischen Schicht 126 kann beispielsweise eine in-situ Nitridierung von HfSiON oder HfSiO über der Nitrid-Grenzflächenschicht 124 umfassen. Alternativ kann das Ausbilden der dielektrischen Schicht 126 in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung beispielsweise eine in-situ Nitridierung von anderen Materialien, wie z. B. ZrSiON, ZrSiO, LaSiON, LaSiO, oder anderen Materialien umfassen. In anderen Ausführungsbeispielen kann die dielektrische Schicht 126 beispielsweise nicht kristallin sein und kann nicht durch in-situ Nitridierung ausgebildet werden.
Das Werkstück 122, z. B. die über dem Werkstück 122 angeordnete dielektrische Schicht 126, wird, wie in 5 gezeigt, dann unter Verwendung eines optionalen Ausheilprozesses 146 ausgeheilt (Schritt 110 von 1). Der Ausheilprozess 146 umfasst vorzugsweise einen Nach-Abscheidung-Ausheilprozess in einer Stickstoffumgebung. Beispielsweise kann das Werkstück 122 in einer Umgebung von NH₃ bei einem Druck von ungefähr 2666–5332 Pa (20 bis 40 Torr) für ungefähr 45 bis 75 Sekunden bei einer Temperatur von ungefähr 500°C bis 900°C ausgeheilt werden, obwohl alternativ andere Prozessierungsparameter ebenso verwendet werden können. Der optionale Nach-Abscheidung-Ausheilprozess 146 verdichtet die dielektrische Schicht 126 und führt vorteilhafterweise zu der weiteren Einlagerung von zusätzlichen Stickstoffmolekülen in die dielektrische Schicht 126.
Eine optionale Leckstrom-reduzierende Schicht 128 kann, wie in 6 gezeigt, über der dielektrischen Schicht 126 ausgebildet werden (Schritt 112 von 1). Die Leckstromreduzierende Schicht 128 umfasst vorzugsweise ein Material, das z. B. geeignet ist um den Leckstrom der Halbleiteranordnung 120 zu reduzieren. Jedoch kann die Leckstromreduzierende Schicht 128 alternativ nicht beinhaltet sein: ein Elektrodenmaterial 130 (s. 7) kann direkt über der dielektrischen Schicht 126 ausgebildet werden. Die dielektrische Schicht 126 kann z. B. eine obere Schicht beinhalten, die die Leckstrom-reduzierende Schicht 128 umfasst. Das Ausbilden der dielektrischen Schicht 126/128 in diesem Ausführungsbeispiel kann ein Ausbilden eines ersten Isoliermaterials 126 und ein Ausbilden eines zweiten Isoliermaterials 128 über dem ersten Isoliermaterial 126 umfassen, wobei das zweite Isoliermaterial 128 die Leckstrom-reduzierende Schicht umfasst. Die Leckstrom-reduzierende Schicht 128 kann beispielsweise ungefähr 3 nm (30 Angström) oder weniger von Al₂O₃ umfassen, obwohl die Leckstrom-reduzierende Schicht 128 andere Materialien und Abmessungen umfassen kann. Vorzugsweise umfasst die Leckstrom-reduzierende Schicht 128 eine Dicke von z. B. ungefähr 0,4 bis 2 nm (4 bis 20 Angström). Die Leckstromreduzierende Schicht 128 bedeckt vorteilhafterweise z. B. vollständig die Oberfläche der dielektrischen Schicht 126. Die Leckstrom-reduzierende Schicht 128 kann ebenso HfO_x, HfSiO_x, oder andere Materialien umfassen, wobei x die Stöchiometrie des Materials bezeichnet.
Ein Elektrodenmaterial 130 wird dann über der dielektrischen Schicht 126 ausgebildet (Schritt 114 in 1) oder, sofern in der Struktur vorhanden, über der Leckstrom-reduzierenden Schicht 128, wie in 7 gezeigt. 9 zeigt eine Detailansicht des Elektrodenmaterials 130 in diesem Ausführungsbeispiel. Das Elektrodenmaterial 130 wird vorzugsweise durch Ausbilden einer ersten Materialschicht 150 über der dielektrischen Schicht 126 (oder Leckstrom-reduzierenden Schicht 128), und Ausbilden zumindest einer zweiten Materialschicht 156 über der ersten Materialschicht 150 ausgebildet. Die zumindest eine zweite Materialschicht 156 ist von der ersten Materialschicht 150 verschieden; z. B. umfasst die zweite Materialschicht 156 vorzugsweise ein von dem Material der ersten Materialschicht 150 verschiedenes Material.
Die ersten und zweiten Materialschichten 150 und 156 des Elektrodenmaterials 130 umfassen vorzugsweise leitende Materialien. Die erste Materialschicht 150 wird hierin ebenso z. B. als ein erstes leitendes Material bezeichnet, und die zweite Materialschicht 156 wird hierin ebenso als ein zweites leitendes Material bezeichnet.
In einigen Ausführungsbeispielen wird das Elektrodenmaterial 130 vorzugsweise z. B. durch (nicht gezeigtes) Platzieren des Werkstücks 122 in einer Kammer, Anlegen eines Vakuums an die Kammer, und Ausbilden des ersten leitenden Materials 150 und des zumindest einen zweiten leitenden Materials 156, während das Vakuum in der Kammer aufrecht erhalten wird und ohne das Werkstück 122 von der Kammer zu entfernen, ausgebildet.
Das erste leitende Material 150 umfasst vorzugsweise eine Dicke von ungefähr 10 nm oder weniger, und umfasst vorzugsweise eine Dicke von ungefähr 7 bis 15 nm (70 bis 150 Angström) eines Materials wie z. B. durch ALD abgeschiedenes TaCN. Das zweite leitende Material 156 umfasst vorzugsweise eine Dicke von ungefähr 10 nm oder weniger, und umfasst vorzugsweise eine Dicke von ungefähr 7 bis 15 nm (70 bis 150 Angström) eines Materials wie z. B. durch ALD abgeschiedenes TiN. Alternativ können die ersten und zweiten leitenden Materialien 150 und 156 z. B. andere Materialien und Abmessungen umfassen und können mittels anderer Abscheidetechniken ausgebildet werden. Das erste leitende Material 150 umfasst vorzugsweise z. B. ein Material mit hoher Austrittsarbeit, das beispielsweise eine höhere Austrittsarbeit umfasst als das zweite leitende Material 156. Das erste leitende Material 150 kann in diesem Ausführungsbeispiel alternativ z. B. TiSiN, TiHfN oder MoAlN umfassen, obwohl andere Materialien ebenso verwendet werden können. Das zweite leitende Material 156 umfasst vorzugsweise z. B. ein Sauerstoffdiffusionsbarriere-Metall. Das zweite lei tende Material 156 kann alternativ z. B. TaN umfassen, obwohl andere Materialien ebenso verwendet werden können. Die ersten und zweiten leitenden Materialien 150 und 156 können mittels ALD oder MOCVD ausgebildet werden, oder alternativ können andere Abscheidetechniken ebenso verwendet werden.
Das Elektrodenmaterial 130 beinhaltet, wie in 9 gezeigt, vorzugsweise eine optionale Schicht von halbleitendem Material 154, die über der zweiten Materialschicht 156 angeordnet ist. Die Schicht von halbleitendem Material 154 umfasst als ein Beispiel vorzugsweise ungefähr 100 nm Polysilizium, obwohl die Schicht von halbleitendem Material 154 alternativ andere Materialien und Abmessungen umfassen kann. Das halbleitende Material 154 kann z. B. mit Dotierstoffen dotiert werden um die Leitfähigkeit des halbleitenden Materials 154 zu erhöhen.
Als Nächstes wird das Werkstück 122, wie in 11 gezeigt, unter Verwendung eines Ausheilprozesses 160 ausgeheilt (Schritt 116 von 1). Der Ausheilprozess 160 umfasst vorzugsweise ein Aktivierungsausheilen, das eine Temperatur umfasst, die beispielsweise größer als die Temperatur des Vor-Ausheilprozesses zum Ausbilden der Nitrid-Grenzflächenschicht 124 oder des in 5 gezeigten Nach-Abscheidung-Ausheilprozesses 146 ist. Der Ausheilprozess 160 umfasst vorzugsweise eine Temperatur von z. B. mehr als ungefähr 1000°C. Der Ausheilprozess 160 kann als ein Beispiel einen Ausheilprozess bei ungefähr 1050°C für ungefähr 30 Sekunden in einer N₂-Umgebung oder anderer Stickstoffumgebung umfassen. Der Ausheilprozess 160 kann als weiteres Beispiel einen Ausheilprozess für mehr als ungefähr 10 Sekunden in einer Umgebung von N₂ umfassen, wobei die N₂-Konzentration größer als ungefähr 90% ist. Der Ausheilprozess 160 kann in weiteren Ausführungsbeispielen beispielsweise einen schnellen thermischen Hochtemperatur-Prozess (high temperature rapid thermal process) in einer stickstoffreichen Umgebung für mehr als ungefähr 5 Sekunden umfassen. Alternativ können andere Prozessierungsparameter für den Ausheilprozess 160 verwendet werden.
Vorteilhafter Weise kristallisiert die dielektrische Schicht 126 in Übereinstimmung mit einigen Ausführungsbeispielen der vorliegenden Erfindung durch Auswählen eines geeigneten Materials mit hohem k für die dielektrische Schicht 126, z. B. in-situ nitridiertem Hafniumsiliziumoxinitrid, Hafniumsilikat oder anderen Materialien, und durch Unterziehen der dielektrischen Schicht 126 einer Hochtemperatur-Kurzzeittemperbehandlung (z. B. Ausheilprozess 160) oberhalb von 1000°C, in einer vorwiegend tetragonalen Struktur, was zu einer niedrigen EOT und niedriger Leckstromdichte für die Halbleiteranordnung 120 führt. Der Ausheilprozess 160 umfasst in einigen Ausführungsbeispielen vorzugsweise z. B. eine Temperatur, die ausreichend ist um die dielektrische Schicht 126 zu kristallisieren.
Die Materialschichten 130, 128, 126 und 124 können dann zum Ausbilden von Transistoren oder Kondensatoren aus zumindest dem Elektrodenmaterial 130 und der dielektrischen Schicht 126 oder 126/128 und der Nitrid-Grenzflächenschicht 124 (in 11 nicht gezeigt; s. 12 bis 16, welche nachfolgend hierin beschrieben werden) unter Verwendung von Lithografie strukturiert werden.
Das in den 2 bis 7, 9 und 11 gezeigte und mit Bezug darauf beschriebene Ausführungsbeispiel stellt neue Prozessierungswege und Materialauswahlen bereit, die einen niedrigen Leckstrom und eine niedrige EOT z. B. der Isoliermaterialien 124, 126 und 128 und des Elektrodenmaterials 130 erzielen. Dieses Ausführungsbeispiel ist insbesondere nützlich z. B. in Metall-Isolator-Metall (MIM)-Kondensatoren, für DRAM-Anwendungen und für Metall-Isolator-Halbleiter (MIS, metal insulator semiconductor)-Kondensatoranwendungen.
Experimentelle Ergebnisse haben gezeigt, dass die Verwendung einer neuen Doppelmetall-Elektrode 130, die das erste leitende Material 150, das TaCN umfasst, und das zweite leitende Material 156, das TiN umfasst, umfasst und ohne eine Vakuumunterbrechung abgeschieden und mit einer dielektrischen Schicht 126 kombiniert wird, die ein Material mit einer vorwiegend tetragonalen HfO₂-Struktur umfasst, in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung vorteilhafterweise zu einer Metallelektrode 130 mit hoher effektiver Austrittsarbeit (EWF, effective work function) führt und ebenso zu einem System führt mit einem niedrigen Leckstrom; z. B. weniger als ungefähr 1 × 10^–7 A (Ampere)/cm² und einer niedrigen EOT; z. B. von weniger als ungefähr 2 nm. Das Doppelschichtelektrodenmaterial 130 wirkt als eine Diffusionsbarriere für Sauerstoff während des in 11 gezeigten Aktivierungs-Ausheilprozesses 160, wodurch ein Wachstum der Nitrid-Grenzflächenschicht 124 während des Aktivierungs-Ausheilprozesses 160 verhindert wird. Es wurde festgestellt, dass die optionale Verwendung der Leckstrom-reduzierenden Schicht 128, die Al₂O₃ beinhaltet und direkt unterhalb der Metallelektrode 130 angeordnet ist, den Leckstrom reduziert. Das diese Materialien beinhaltende Doppelschichtelektrodenmaterial 130 minimiert die Flachbandspannungshysterese und die Erhöhungsrate der Flachbandspannungshysterese mit EOT. Eine weitere Reduzierung in der EOT kann z. B. durch Optimierung des ammoniakbasierten Vor-Ausheil-Ausheilprozesses, der zum Ausbilden der in 2 gezeigten Nitrid-Grenzflächenschicht 124 verwendet wird, erzielt werden.
Der Hochtemperaturausheilprozess 160 kristallisiert die dielektrische Schicht 126 in eine vorwiegend tetragonale und/oder kristalline Struktur, was zu einer niedrigen EOT und niedrigen Leckstromdichte führt. Eine weitere Reduzierung in der EOT wird durch die Verwendung einer Metallelektrode 130 mit hoher Austrittsarbeit, die mit einem zweiten Metall 156 bedeckt ist, welches den Sauerstoffeintrag minimiert, erzielt.
In weiteren Ausführungsbeispielen beinhaltet das Elektrodenmaterial 130 vorzugsweise eine Getterschicht, die darin oder an einer oberen Oberfläche davon angeordnet ist. In Übereinstimmung mit einem zweiten Ausführungsbeispiel umfasst das Elektrodenmaterial 130 zwei oder mehr Materialschichten, wobei die Getterschicht in einem zentralen Teilbereich oder einem oberen Teilbereich des Elektrodenmaterials 130 abgeschieden wird. Eine Schnittansicht einer Halbleiteranordnung 120 zu verschiedenen Stadien der Herstellung in Übereinstimmung mit diesem Ausführungsbeispiel ist in den 2 bis 8, 10 und 11 gezeigt. In diesem Ausführungsbeispiel werden vorzugsweise ähnliche Materialien und Prozesse verwendet, wie sie mit Bezug auf das erste Ausführungsbeispiel verwendet wurden, und um eine Wiederholung zu vermeiden wird nicht jede(r) Elementenzahl und Prozessierungsschritt in den Zeichnungen notwendigerweise hierin erneut beschrieben werden.
Die Halbleiteranordnung 120 wird vorzugsweise, wie in 2 gezeigt, durch Bereitstellen eines Werkstücks 122, Reinigen des Werkstücks (Schritte 102 und 104 von 1), und Ausbilden einer Nitrid-Grenzflächenschicht 124 über dem Werkstück 122 (Schritt 106) hergestellt. Die dielektrische Schicht 126 wird, wie in 3 und in einer Detailansicht in 4 gezeigt, unter Verwendung von Prozess 140 über der Nitrid-Grenzflächenschicht 124 (Schritt 108) ausgebildet. Alternativ kann die dielektrische Schicht 126 beispielsweise durch Abscheiden einer einzigen Materialschicht oder einer oder mehrere Materialschichten ausgebildet werden. Die dielektrische Schicht 126 und das Werkstück 122 können, wie in 5 gezeigt, einem optionalen Nach-Abscheidung-Ausheilprozess 146 unterzogen werden (Schritt 110).
Eine optionale Leckstrom-reduzierende Schicht 128 kann, wie in 6 gezeigt, über der dielektrischen Schicht 126 ausgebildet werden (Schritt 112 in 1). Alternativ kann die Leckstrom-reduzierende Schicht 128 jedoch nicht beinhaltet sein: das Elektrodenmaterial 130 kann wie in dem ersten Ausführungsbeispiel direkt über der dielektrischen Schicht 126 ausgebildet werden.
Als Nächstes wird ein Elektrodenmaterial 130 über der dielektrischen Schicht 126 oder, sofern in der Struktur vorhanden, über der Leckstrom-reduzierenden Schicht 128, wie in 7 gezeigt, ausgebildet (Schritt 114 in 1). 8 zeigt eine Detailansicht des Elektrodenmaterials 130 in diesem Ausführungsbeispiel.
Das Elektrodenmaterial 130 wird vorzugsweise durch Ausbilden einer ersten Materialschicht 150 über der dielektrischen Schicht 126 (oder der Leckstrom-reduzierenden Schicht 128), und Ausbilden zumindest einer, bei 152a gezeigten, zweiten Materialschicht über der ersten Materialschicht 150; oder Ausbilden zumindest einer, strichliert bei 152b gezeigten, Materialschicht innerhalb der ersten Materialschicht 150 ausgebildet. Die zumindest eine zweite Materialschicht 152a oder 152b ist von der ersten Materialschicht 150 verschieden; z. B. umfasst die zweite Materialschicht 152a oder 152b vorzugsweise ein von dem Material der ersten Materialschicht 150 verschiedenes Material.
Die ersten und zweiten Materialschichten 150 und 152a oder 152b des Elektrodenmaterials 130 umfassen vorzugsweise leitende Materialien. Die erste Materialschicht 150 wird hierin auch z. B. als ein erstes leitendes Material 150 bezeichnet, und die zweite Materialschicht 152a oder 152b wird hierin auch als ein zweites leitendes Material 152a oder 152b bezeichnet. Die zweite Materialschicht 152a oder 152b umfasst vorzugsweise ein Material, das geeignet ist um Sauerstoff von darunter liegenden Materialschichten weg zu gettern, um die EOT des dielektrischen Stapels, der die Nitrid-Grenzflächenschicht 124, die dielektrische Schicht 126 und/oder die optionale Leckstrom-reduzierende Schicht 128 umfasst, zu reduzieren. Die zweite Materialschicht 152a oder 152b hat vorzugs weise z. B. eine hohe Löslichkeit für Sauerstoff. Die zweite Materialschicht 152a oder 152b wird hierin auch als z. B. ein Gettermaterial oder eine Getterschicht bezeichnet.
Nach dem Ausbilden der Nitrid-Grenzflächenschicht 124 über dem Werkstück 122 kann die Nitrid-Grenzflächenschicht 124, wie in einer Schnittansicht in 10 gezeigt, beispielsweise Sauerstoff 158 umfassen. Das Gettermaterial 152a oder 152b des Elektrodenmaterials 130 ist geeignet, um eine Bewegung zumindest eines Teils des Sauerstoffs 158 von der Nitrid-Grenzflächenschicht 124 durch die dielektrische Schicht 126 und die optionale Leckstrom-reduzierende Schicht 128 nach oben zu dem Gettermaterial 152a oder 152b des Elektrodenmaterials 130 zu verursachen. Der Sauerstoff 158 kann beispielsweise mit dem Gettermaterial oder -schicht 152a oder 152b binden.
Erneut auf 8 Bezug nehmend kann das Elektrodenmaterial 130 ein Gettermaterial 152b umfassen, das in einem zentralen Teilbereich des Elektrodenmaterials 130 angeordnet ist, das z. B. auf beiden Seiten von dem ersten Material 150 umgeben ist. Das Ausbilden des Elektrodenmaterials 130 kann z. B. ein Ausbilden des ersten Materials 150, ein Ausbilden des zweiten Materials 152b, welches das Gettermaterial umfasst, und dann ein Ausbilden eines zusätzlichen ersten Materials 150 über dem zweiten Material 152b umfassen, wobei das über dem zweiten Material 152b angeordnete erste Material 150 das gleiche Material wie das erste Material 150 unterhalb des zweiten Materials 152b umfasst. Alternativ kann das Material 150 über dem zweiten Material 152b in 8 zumindest ein drittes leitendes Material umfassen, das über dem zweiten leitenden Material 152b angeordnet ist. Das zumindest eine dritte leitende Material 150, das über dem zweiten leitenden Material 152b ausgebildet ist, kann z. B. ein Material umfassen, das von dem ersten leitenden Material 150 unterhalb des zweiten Materials 152b verschieden ist.
Alternativ kann das Elektrodenmaterial 130 ein Gettermaterial 152a umfassen, das in einem oberen Teilbereich des Elektrodenmaterials angeordnet ist, z. B. über der ersten Materialschicht 150 angeordnet ist. Folglich kann das Gettermaterial 152a eine obere Metallschicht des Elektrodenmaterials 130 umfassen.
Die erste Materialschicht oder das erste leitende Material 150 des Elektrodenmaterials 130 kann durch Abscheiden von z. B. TiN, TaN, TiSiN, TaSiN, TiHfN, TaHfN, Ti, Ta und/oder Doppelschichten davon durch metallorganisch-chemische Gasphasenabscheidung (MOCVD, metal Oxide chemical vapor deposition), physikalische Gasphasenabscheidung (PVD, physical vapor deposition) oder andere Abscheideverfahren ausgebildet werden. Die erste Materialschicht 150 kann beispielsweise eine Doppelschicht, z. B. eine Doppelschicht einer unteren Schicht von TiN und einer oberen Schicht von TiSiN umfassen, wobei das TiSiN eine Dicke von beispielsweise ungefähr 2 nm oder weniger umfasst.
Die zweite Materialschicht 152a oder 152b umfasst in einigen Ausführungsbeispielen vorzugsweise ein Gettermaterial, das Ti, Ta, Hf und/oder Si beinhaltet. Wenn das zweite leitende Material 152a oder 152b Si umfasst, kann das zweite leitende Material 152a oder 152b unter Verwendung eines Silan-Blitzprozesses (silan flash process) ausgebildet werden, z. B. durch Einbringen eines Silangases (SiH₄) in die Prozessierungskammer während oder am Ende der Abscheidung des ersten leitenden Materials 150. Wenn das zweite leitende Material 152a oder 152b ein Metall umfasst, kann das zweite leitende Material 152a oder 152b unter Verwendung von ALD, z. B. plasmaunterstütztem ALD, oder durch die Verwendung eines reduzierenden Gases, wie z. B. Wasserstoff, ausgebildet werden. Alternativ kann das zweite leitende Material 152a oder 152b unter Verwendung anderer Metallabscheidungsprozesse und -techniken abgeschieden werden.
Die erste Materialschicht 150 kann eine Dicke von z. B. ungefähr 20 nm umfassen, und die zweite Materialschicht 152a oder 152b kann eine Dicke von ungefähr 2 nm (20 Angström) oder weniger, oder in einigen Ausführungsbeispielen ungefähr 0,2 bis 1,5 nm (2 bis 15 Angström) umfassen, obwohl die erste Materialschicht 150 und die zweite Materialschicht 152a oder 152b alternativ andere Abmessungen umfassen können.
Das Gettermaterial, z. B. das Ti, Ta, Hf oder Si des zweiten leitenden Materials 152a oder 152b zieht Sauerstoff von darunter liegenden Materialschichten an, wodurch deren Dicke minimiert wird und versiegelt und bedeckt ebenfalls Korngrenzen zwischen der darunter liegenden ersten Materialschicht 150, wie z. B. Körner der ersten Materialschicht 150, welche TiN-Körner umfassen können.
Eine Schicht von halbleitenden Material 154 kann optional, wie in 8 gezeigt, über dem zweiten leitenden Material 152a oder dem ersten oder dritten Material 150 ausgebildet werden. Das Elektrodenmaterial 130 in diesem Ausführungsbeispiel umfasst das erste Material 150, das zweite Material 152a und das halbleitende Material 154; oder beispielsweise das erste Material 150, das zweite Material 152b, das erste Material oder dritte Material 150, das über dem zweiten Material 152b angeordnet ist, und das halbleitende Material 154.
Das Werkstück 122 wird, wie in 11 gezeigt, unter Verwendung eines Hochtemperatur-Ausheilprozesses 160 ausgeheilt (Schritt 116 von 1). Vorteilhafter Weise kristallisiert der Ausheilprozess 160 in diesem Ausführungsbeispiel die dielektrische Schicht 126 und verursacht ebenso ein Gettern von Sauerstoff von der Nitrid-Grenzflächenschicht 124 zu der Getterschicht 152a oder 152b des Elektrodenmaterials 130. Die Materialschichten 130, 128, 126 und 124 können dann unter Verwendung von Lithografie zum Ausbilden von Transistoren oder Kondensatoren aus zumindest dem Elektrodenmaterial 130 und der dielektrischen Schicht 126 oder 126/128 und der Nit rid-Grenzflächenschicht 124 strukturiert werden (wieder ist dies in 11 nicht gezeigt; s. 12 bis 16, welche nachfolgend hierin beschrieben werden).
Das in den 2 bis 8, 10 und 11 gezeigte und mit Bezug darauf beschriebene Ausführungsbeispiel stellt neue Prozessierungswege und Materialauswahlen bereit, die einen niedrigen Leckstrom und eine niedrige EOT z. B. der Isoliermaterialien 124, 126 und 128 und des Elektrodenmaterials 130 erzielen. Dieses Ausführungsbeispiel ist auch insbesondere nützlich z. B. in Metall-Isolator-Metall (MIM)-Kondensatoren und für DRAM-Anwendungen.
Experimentelle Ergebnisse dieses erfindungsgemäßen Ausführungsbeispiels haben die Effizienz einer oberen Getterschicht 152a demonstriert, die TiSiN beinhaltet und in dem Elektrodenmaterial 130 als eine Diffusionsbarriere und Getterschicht für Sauerstoff während des Aktivierungs-Ausheilprozesses 160 beinhaltet ist, wodurch somit das Wachstum der Nitrid-Grenzflächenschicht 124 verhindert oder minimiert wird. Es hat sich gezeigt, dass das Einbringen der optionalen Leckstrom-reduzierenden Schicht 128, die Al₂O₃ beinhaltet und unmittelbar unterhalb der Metallelektrode 130 ausgebildet wird, den Leckstrom reduziert. Es hat sich gezeigt, dass ein Elektrodenmaterial 130, das eine Getterschicht von TiSiN beinhaltet, die Flachbandspannungshysterese und die Erhöhungsrate der Flachbandspannungshysterese mit EOT minimiert. Eine weitere Reduzierung von EOT des dielektrischen Stapels, der die Nitrid-Grenzflächenschicht 124, die dielektrische Schicht 126 und die optionale Leckstrom-reduzierende Schicht 128 umfasst, kann beispielsweise durch Optimieren des NH₃ Vor-Ausheil-Prozesses erzielt werden, der zum Ausbilden der Nitrid-Grenzflächenschicht 124 verwendet wird.
Während der neue Hochtemperaturausheilprozess 160 verursacht, dass die dielektrische Schicht 126 in einer vorwiegend tetragonalen Struktur kristallisiert, was zu niedriger EOT und niedriger Leckstromdichte führt, wird eine weitere Reduzierung der EOT durch ein Gettern von Sauerstoff von der Grenzfläche des Substrats mit hohem k unter Verwendung der Getterschicht 152a oder 152b des Metallelektrodenmaterials 130 erzielt.
In weiteren Ausführungsbeispielen umfasst das dielektrische Material 126 mit hohem k eine kristalline Phase mit hohem k eines dielektrischen Materials 126, wie z. B. ein in-situ nitridiertes Hafniumsiliziumoxinitrid (HfSiON). In Übereinstimmung mit einem dritten Ausführungsbeispiel umfasst die dielektrische Schicht 126 vorzugsweise ein Material, das eine kristalline Phase umfasst. Eine Schnittansicht einer Halbleiteranordnung 120 zu verschiedenen Stadien der Herstellung in Übereinstimmung mit diesem Ausführungsbeispiel ist in den 2 bis 11 gezeigt. Es werden in diesem Ausführungsbeispiel vorzugsweise ähnliche Materialien und Prozesse verwendet, wie sie mit Bezug auf das erste Ausführungsbeispiel verwendet wurden, und um eine Wiederholung zu vermeiden, wird nicht jede(r) Elementenzahl und Prozessierungsschritt hierin notwendigerweise erneut beschrieben werden.
In Übereinstimmung mit dem dritten Ausführungsbeispiel beinhaltet ein Verfahren zur Herstellung einer Halbleiteranordnung 120 ein Bereitstellen des Werkstücks 122, ein Reinigen des Werkstücks 122, ein Ausbilden einer Nitrid-Grenzflächenschicht 124 über dem Werkstück und ein Ausbilden einer dielektrischen Schicht 126 über der Nitridgrenzflächenschicht. Die dielektrische Schicht 126 umfasst vorzugsweise ein Material, das eine kristalline Phase umfasst; z. B. ist die dielektrische Schicht 126 vorzugsweise eher im Wesentlichen kristallin als überwiegend amorph, nachdem die Halbleiteranordnung 120 ausgebildet ist. Jedoch kann die dielektrische Schicht 126 zu diesem Stadium des Herstellungsprozesses sofort nach dem Ausbilden der dielektrischen Schicht 126 beispielsweise zumindest teilweise amorph sein.
Die dielektrische Schicht 126 umfasst, wie vorstehend mit Bezug auf das erste Ausführungsbeispiel und die 3 und 4 beschrieben wurde, in einigen Ausführungsbeispielen vorzugsweise z. B. in-situ nitridiertes HfSiON. Die dielektrische Schicht 126 kann ebenso beispielsweise andere in-situ nitridierte Materialien, wie z. B. HfSiO, ZrSiON, ZrSiO, LaSiON, LaSiO oder andere Materialien umfassen. Die dielektrische Schicht 126 kann ebenso z. B. HfSiO umfassen. Die HfSiO beinhaltende dielektrische Schicht 126 kann einen variierenden Si-Gehalt umfassen; beispielsweise kann die dielektrische Schicht 126 HfSi_xO umfassen, wobei x gleich 0,2 bis ungefähr 4 ist, obwohl x andere Werte umfassen kann. Die dielektrische Schicht 126 kann alternativ beispielsweise durch Ausbilden einer Vielzahl von Nanolaminat-Materialschichten von HfO₂, HfO₂-Al₂O₃, HfO₂ mit vierwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, HfO₂ mit dreiwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, HfO₂ mit zweiwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, und/oder Kombinationen oder mehreren Schichten davon ausgebildet werden.
Alternative dielektrische Materialien, die für die dielektrische Schicht 126 verwendet werden können, beinhalten z. B. vierwertige, dreiwertige oder zweiwertige Dotierstoffmaterialien, die in Hafniumoxid, Zirkoniumoxid oder Titanoxid angeordnet sind. Ein Beispiel eines vierwertigen Dotierstoffmaterials ist Si. Die dreiwertigen Dotierstoffmaterialien können beispielsweise Seltenerdelemente wie z. B. Gd, Dy oder Er umfassen. Die zweiwertigen Dotierstoffmaterialien können z. B. Mg oder Ca umfassen. Die vierwertigen, dreiwertigen und zweiwertigen Dotierstoffmaterialien sind in der dielektrischen Schicht 126 z. B. zum Stabilisieren der kubischen oder tetragonalen Phasen des Materials 126, wie z. B. HfO₂ oder ZrO₂, beinhaltet. Mehrere Schichten oder Kombinationen dieser Materialien, anderer Dotierstoffmaterialien und der vorangehend erwähnten Materialien können beispielsweise für die dielektrische Schicht 126 verwendet werden.
Das Werkstück 122 wird in einer Stickstoffumgebung unter Verwendung eines in 5 gezeigten Ausheilprozesses 146 ausgeheilt, ein Elektrodenmaterial 130 wird, wie in 7 gezeigt, über der dielektrischen Schicht 126 ausgebildet, und das Werkstück 122 wird vorzugsweise bei einer Temperatur von mehr als ungefähr 1000°C unter Verwendung eines in 11 gezeigten Ausheilprozesses 160 ausgeheilt. Eine optionale Leckstrom-reduzierende Schicht 128 kann in der Struktur beinhaltet sein. Das Elektrodenmaterial 130 kann eine einzelne Schicht eines Materials, wie z. B. ungefähr 10 nm von TiN oder einem anderen thermisch stabilen Metall, das durch ALD oder andere Verfahren abgeschieden wird, umfassen, oder das Elektrodenmaterial 130 kann alternativ, wie in den 8, 9 und 10 gezeigt und hierin mit Bezug darauf voranstehend beschrieben, mehrere Schichten und eine Getterschicht umfassen.
Das Ausbilden der dielektrischen Schicht 126 kann ein Ausbilden von in-situ nitridiertem HfSiON umfassen, das eine Phase mit niedriger dielektrischer Konstante (k) umfasst, das z. B. zumindest ein teilweise amorphes Material umfasst. Vorteilhafterweise kann der in 11 gezeigte endgültige Ausheilprozess 160 ein Ausheilen des Werkstücks bei einer Temperatur von mehr als ungefähr 1000°C umfassen, welches die dielektrische Schicht 126 in einer Phase mit hohem k des HfSiON, die beispielsweise ein kristallines Material umfasst, umwandelt. Die Phase mit hohem k des HfSiON umfasst beispielsweise einen höheren k-Wert als den k-Wert der Phase mit niedrigem k des HfSiON. Der Hochtemperaturausheilprozess 160 stabilisiert vorteilhafterweise z. B. die Phase mit hohem k der dielektrischen Schicht 126. Die dielektrische Schicht 126 kann z. B. durch Abscheiden anderer Materialien mit einer Phase mit niedrigem k und späteres Umwandeln dieser Materialien in die Phase mit hohem k unter Verwendung des neuen Ausheilprozesses 160 ausgebildet werden.
Vorteile des dritten Ausführungsbeispiels beinhalten ein Erzielen einer Kombination eines niedrigen Leckstroms, z. B. weniger als ungefähr 1 × 10^–7 bis 1 × 10^–8 A/cm², und eine niedrige EOT, z. B. von weniger als ungefähr 2 bis 3 nm nach einem thermischen Budget, das ungefähr 1000°C übersteigt.
Durch Auswahl eines geeigneten Materials mit hoher dielektrischer Konstante, wie z. B. in-situ nitridiertem Hafniumsiliziumoxinitrid, Hafniumsilikat oder anderen Materialien für die dielektrische Schicht 126 und durch Unterziehen der dielektrischen Schicht 126 einer Hochtemperatur-Kurzzeittemperbehandlung oberhalb von ungefähr 1000°C, kristallisiert die dielektrische Schicht 126 vorteilhafterweise in eine vorwiegend tetragonale Struktur, was zu niedriger EOT und niedriger Leckstromdichte führt.
Experimentelle Ergebnisse haben gezeigt, dass der Leckstrom beispielsweise um mehr als eine Größenordnung nach einem 1050°C Ausheilprozess 160 in N₂ verglichen mit einem 1000°C Ausheilprozess 160 reduziert werden kann. Es hat sich gezeigt, dass das Ausbilden der Phase mit höherer dielektrischer Konstante der dielektrischen Schicht 126 den Leckstrom reduziert. Es hat sich gezeigt, dass im Anschluss an ein 1050°C Ausheilen eine dielektrische Schicht 126, die eine in-situ nitridierte HfSiON-Schicht (Film), die durch Atomlagenabscheidung abgeschieden ist, umfasst, kristallin ist mit beispielsweise einer vorwiegend tetragonalen HfO₂-Struktur. Es hat sich gezeigt, dass ein kleiner Anteil von monoklinem HfO₂ in der Struktur der dielektrischen Schicht 126 anwesend ist; jedoch waren die EOT und der Leckstrom immer noch wesentlich verringert.
Ausführungsbeispiele der vorliegenden Erfindung beinhalten ebenso beispielsweise Kombinationen der Merkmale und Verfahren der ersten, zweiten und dritten Ausführungsbeispiele. Ausführungsbeispiele der vorliegenden Erfindung beinhalten Verfahren zur Herstellung von Halbleiteranordnungen und Halb leiteranordnungen, die unter Verwendung der hierin beschriebenen Verfahren hergestellt werden. Während durch die Verwendung einer Einzelschichtelektrode und einer kristallinen dielektrischen Schicht 126 mit hohem k, wie in dem dritten Ausführungsbeispiel beschrieben, Vorteile erzielt werden, werden beispielsweise Synergieeffekte und Vorteile durch ein Kombinieren einer kristallinen dielektrischen Schicht 126 mit hohem k mit einem Doppelschicht-Elektrodenmaterial 130, wie in dem ersten Ausführungsbeispiel beschrieben, oder mit einem Elektrodenmaterial 130, das eine Getterschicht 152a oder 152b, wie in dem zweiten Ausführungsbeispiel beschrieben, umfasst, erzielt. Die ersten und zweiten Ausführungsbeispiele sind ebenfalls nützlich und haben Vorteile, wenn ein nicht kristallines Material mit hohem k für die dielektrische Schicht 126 verwendet wird oder wenn die dielektrische Schicht 126 durch andere Verfahren als in-situ Nitridierung ausgebildet wird; jedoch werden Synergieeffekte und Vorteile durch ein Kombinieren der ersten und zweiten Ausführungsbeispiele mit beispielsweise der neuen kristallinen dielektrischen Schicht des ersten Ausführungsbeispiels erzielt.
Die hierin beschriebenen Materialschichten 124, 126 und optional ebenso 128 umfassen vorteilhafterweise in einigen Ausführungsbeispielen einen dielektrischen Materialstapel mit hohem k, der einen hohen k-Wert hat, z. B. von ungefähr 25 oder größer. In einigen Ausführungsbeispielen umfassen die Materialschichten 124, 126 und 128 vorteilhafterweise einen dielektrischen Materialstapel, der in einigen Ausführungsbeispielen eine dielektrische Konstante von mehr als ungefähr 30 hat. Die kombinierte Dicke der Materialschichten 124, 126 und 128 ist in Übereinstimmung mit einigen Ausführungsbeispielen der vorliegenden Erfindung vorzugsweise z. B. ungefähr 15 nm oder weniger. Alternativ kann die kombinierte Dicke der Materialschichten 124, 126 und 128 in anderen Ausführungsbeispielen größer als ungefähr 15 nm sein.
Erneut auf 11 Bezug nehmend werden die verschiedenen Materialschichten 130, 128, 126 und 124 nach dem endgültigen Hochtemperaturausheilprozess 160 dann in gewünschte Formen für die Halbleiteranordnung 120 strukturiert. Beispielsweise kann die Materialschicht 130, die leitend ist, in die Form einer Kondensatorplatte, eines Transistorgates oder anderer leitender Elemente oder Teile von Schaltungselementen strukturiert werden. Die den dielektrischen Stapel umfassenden Materialschichten 128, 126 und 124, die Isolatoren sind, können beispielsweise ebenso strukturiert werden.
Die neuen hierin beschriebenen Verfahren und Strukturen werden in den 2 bis 11 in eine planare Struktur implementiert gezeigt. Die neuen Verfahren und Strukturen von erfindungsgemäßen Ausführungsbeispielen können z. B. ebenso in nicht planare Strukturen implementiert werden.
12 und 13 zeigen Schnittansichten einer Halbleiteranordnung 220 zu verschiedenen Stadien der Herstellung, wobei die neuen Prozessierungsverfahren, die dielektrischen Materialien 124/126/128 mit hohem k, und die Elektrodenmaterialien 130 von Ausführungsbeispielen der vorliegenden Erfindung beispielsweise in einer Metall-Isolator-Metall (MIM)-Kondensatorstruktur implementiert sind. Es werden ähnliche Ziffern für die verschiedenen Elemente verwendet, wie sie in den 2 bis 11 beschrieben wurden. Um eine Wiederholung zu vermeiden ist nicht jedes Bezugszeichen, das in 12 und 13 gezeigt ist, hierin erneut im Detail beschrieben. Eher werden ähnliche Materialien X22, X24, X26, X28, X30, usw. vorzugsweise für die verschiedenen gezeigten Materialschichten verwendet, wie sie für die 2 bis 11 beschrieben wurden, wo x = 1 in den 2 bis 11 und x = 2 in den 12 und 13 ist.
Zum Ausbilden des MIM-Kondensators wird eine Bodenkondensatorplatte 264 über einem Werkstück 222 ausgebildet. Die Bodenplatte 264 kann z. B. ein halbleitendes Material wie z. B.
Polysilizium, oder ein leitendes Material wie z. B. TiN, TaN, TiTaN, Ru, Ru_xO, TiHfN, TiCN, TaCN, TiXN, AlN, Re₁Re₂N umfassen, wobei X ein Seltenerd- oder Übergangsmetallelement umfasst, wobei RE₁RE₂N ein Nitrid eines ersten Seltenerdelements RE₁ und eines zweiten Seltenerdelements RE₂ umfasst, und wobei das zweite Seltenerdelement ein zum ersten Seltenerdelement verschiedenes Seltenerdelement umfasst, obwohl andere Materialien wie z. B. ein Halbleitermaterial, beispielsweise Polysilizium, ebenso verwendet werden können. Die Bodenkondensatorplatte 264 kann z. B. in einem Isoliermaterial 262a ausgebildet werden, das eine Zwischenschichtdielektrikum-Schicht (ILD, inter level dielectric) umfassen kann. Die Bodenkondensatorplatte 264 kann z. B. nicht gezeigte Liner und Barriereschichten beinhalten.
Das neue dielektrische Material 224/226/228 mit hohem k, das mit Bezug auf die 1 bis 11 beschrieben ist, wird über der Bodenplatte 264 und dem Isoliermaterial 262a ausgebildet. Ein Elektrodenmaterial 230 wird, wie in 12 gezeigt, über dem dielektrischen Material 224/226/228 ausgebildet, und das Elektrodenmaterial 230 wird, wie in 13 gezeigt, zum Ausbilden einer oberen Kondensatorplatte strukturiert. Ein zusätzliches Isoliermaterial 262b kann über der oberen Kondensatorplatte 230 abgeschieden werden, und das Isoliermaterial 262b kann mit Strukturen 266a und 266b für Kontakte strukturiert werden, die einen elektrischen Anschluss an die obere Platte 230 bzw. die darunter liegende Bodenplatte 264 herstellen werden. Das Isoliermaterial 262b kann später, nicht gezeigt, mit z. B. einem leitenden Material zum Ausbilden der Kontakte in den Strukturen 266a und 266b gefüllt werden.
Folglich wird in 13 ein Kondensator ausgebildet, der die zwei leitenden Platten 264 und 230 beinhaltet, die durch einen Isolator getrennt sind, der das neue dielektrische Material 224/226/228 mit hohem k und das neue Elektrodenmaterial 230 für die obere Platte 230 in Übereinstimmung mit Aus führungsbeispielen der vorliegenden Erfindung umfasst. Der Kondensator kann z. B. in einem front-end-of-line (FEOL) ausgebildet werden, oder Teile des Kondensators können im backend-of-line (BEOL) ausgebildet werden. Eine oder beide der Kondensatorplatten 264 und 230 können beispielsweise in einer Metallisierungsschicht der Halbleiteranordnung 220 ausgebildet werden. Kondensatoren, wie der in 13 gezeigte, können z. B. in Filtern, in Analog/Digitalwandlern, Speicheranordnungen, Steueranwendungen und vielen anderen Arten von Anwendungen verwendet werden.
14 zeigt eine Schnittansicht einer Halbleiteranordnung 320, wobei die neuen Prozessierungsverfahren, ein dielektrisches Material 324/326/328 mit hohem k und ein Elektrodenmaterial 330 von Ausführungsbeispielen der vorliegenden Erfindung in einer Transistorstruktur implementiert sind. Das dielektrische Material 324/326/328 mit hohem k wird als ein Gatedielektrikummaterial 324/326/328 implementiert, und das Elektrodenmaterial 330 wird als ein Transistorgate implementiert. Wieder werden ähnliche Ziffern für die verschiedenen Elemente verwendet, die verwendet wurden um die vorstehenden Figuren zu beschreiben, und um eine Wiederholung zu vermeiden, wird nicht jedes in 14 gezeigte Bezugszeichen hierin erneut im Detail beschrieben.
Der Transistor beinhaltet ein Gatedielektrikum, das die hierin beschriebene neue dielektrische Materialschicht 324/326/328 mit hohem k und eine über der dielektrischen Materialschicht 324/326/328 mit hohem k ausgebildete Gateelektrode 330 umfasst. Source- und Draingebiete 370 werden in der Nähe der Gateelektrode 330 in dem Werkstück 322 ausgebildet, und ein Kanalgebiet wird zwischen den Source- und Draingebieten 370 in dem Werkstück 322 ausgebildet. Der Transistor kann von angrenzenden Anordnungen durch flache Grabenisolations (STI, shallow trench isolation)-Gebiete 372 getrennt werden, und Isolierabstandsstücke (Spacer) 374 können, wie ge zeigt, an Seitenwänden der Gateelektrode 330 und des Gatedielektrikums 324/326/328 ausgebildet werden.
15 und 16 zeigen Schnittansichten einer Halbleiteranordnung 420 zu verschiedenen Stadien der Herstellung, wobei die neuen Prozessierungsverfahren, ein dielektrisches Material 424/426/428 mit hohem k und Elektrodenmaterialien 430 von Ausführungsbeispielen der vorliegenden Erfindung in einer DRAM-Struktur implementiert sind. Zum Ausbilden einer DRAM-Speicherzelle, die einen Speicherkondensator umfasst, der das neue dielektrische Material 424/426/428 mit hohem k von Ausführungsbeispielen der vorliegenden Erfindung verwendet, wird ein Opfermaterial 478, das einen Isolator wie z. B. ein Hartmaskenmaterial umfasst, über einem Werkstück 422 abgeschieden und tiefe Gräben 480 werden in dem Opfermaterial 478 und im Werkstück 422 ausgebildet. Die neue dielektrische Materialschicht 424/426/428 mit hohem k wird, wie gezeigt, über dem strukturierten Opfermaterial 478 und dem Werkstück 422 ausgebildet, und ein Elektrodenmaterial 430 wird über der dielektrischen Materialschicht 424/426/428 mit hohem k ausgebildet. Ein zusätzliches Elektrodenmaterial 484, das beispielsweise Polysilizium, das mit n- oder p-Typ-Dotierung dotiert sein kann, oder ein anderes Halbleiter- oder leitendes Material umfasst, kann, wie in 15 gezeigt, über dem Elektrodenmaterial 430 zum Füllen der Gräben 480 abgeschieden werden.
Als Nächstes werden überschüssige Mengen der Elektrodenmaterialien 484 und 430 und dielektrischen Materialien 424/426/428 z. B. unter Verwendung eines chemisch mechanischen Polier (CMP, chemical mechanical polish)-Prozesses und/oder Atzprozesses oberhalb der oberen Oberfläche des Werkstücks 422 entfernt. Die Materialien 484 und 430 und die dielektrische Materialschicht 424/426/428 mit hohem k werden ebenso z. B. bis unter die obere Oberfläche des Werkstücks 422 vertieft. Das Opfermaterial 478 wird, wie in 16 gezeigt, ebenfalls entfernt.
Ein Oxidkragen (oxide collar) 486 kann durch thermische Oxidation von freigelegten Teilbereichen der Seitenwände des Grabens 480 ausgebildet werden. Der Graben 480 kann dann mit einem Leiter wie z. B. Polysilizium 490 gefüllt werden. Sowohl das Polysilizium 490 als auch der Oxidkragen 486 werden dann zurückgeätzt, um einen Seitenwandteilbereich des Werkstücks 422 freizulegen, der z. B. eine Schnittstelle zwischen einem Auswahltransistor 492 und dem in dem tiefen Graben 480 in dem Werkstück 422 ausgebildeten Kondensator ausbilden wird.
Nachdem der Kragen 486 zurückgeätzt ist, kann ein vergrabener Streifen (buried strap) bei 490 durch Abscheiden eines leidenden Materials, wie z. B. dotiertem Polysilizium, ausgebildet werden. Die Polysilizium umfassenden Gebiete 484 und 490 werden vorzugsweise z. B. mit einem Dotierstoff, wie beispielsweise Arsen oder Phosphor, dotiert. Alternativ können die Gebiete 484 und 490 ein anderes leitendes Material als Polysilizium (z. B. ein Metall) umfassen.
Das Streifenmaterial 490 und das Werkstück 422 können dann zum Ausbilden von STI-Gebieten 488 strukturiert und geätzt werden. Die STI-Gebiete 488 können mit einem Isolator, wie z. B. einem durch einen hochdichten Plasmaprozess abgeschiedenen Oxid (d. h. HDP-Oxid), gefüllt werden. Der Auswahltransistor 492 kann zum Erzeugen der in 16 gezeigten Struktur ausgebildet werden.
Das Werkstück 422 in der Nähe der dielektrischen Materialschicht 424/426/428 mit hohem k, die den tiefen Graben 480 beschichtet, umfasst eine erste Kondensatorplatte, die dielektrische Materialschicht 424/426/428 mit hohem k umfasst ein Kondensatordielektrikum, und die Materialien 430 und 484 umfassen eine zweite Kondensatorplatte des tiefen Grabenspeicherkondensators der DRAM-Speicherzelle. Der Auswahltransistor 492 wird verwendet, um die DRAM-Speicherzelle z. B. durch die elektrische Verbindung, die durch den Streifen 490 z. B. an eine Source- oder einen Drain des Transistors 492 in der Nähe des oberen Endes des tiefen Grabens 480 eingerichtet ist, auszulesen oder in diese zu schreiben.
Ausführungsbeispiele der vorliegenden Erfindung können ebenso in anderen Strukturen implementiert werden, welche ein dielektrisches Material erfordern. Beispielsweise können die hierin beschriebenen neuen Prozessierungsverfahren, dielektrischen Materialschichten mit hohem k und Elektrodenmaerialien in planaren Transistoren, vertikalen Transistoren, planaren Kondensatoren, gestapelten Kondensatoren, vertikalen Kondensatoren, tiefen oder flachen Grabenkondensatoren und anderen Anordnungen implementiert werden. Ausführungsbeispiele der vorliegenden Erfindung können beispielsweise in gestapelten Kondensatoren implementiert werden, wo sich beide Platten oberhalb eines Substrats oder Werkstücks befinden.
Vorteile von Ausführungsbeispielen der vorliegenden Erfindung beinhalten ein Bereitstellen neuer Verfahren und Strukturen mit einer hohen dielektrischen Konstante oder k-Wert. Die ausgebildeten Strukturen sind thermisch stabil und führen zu Kondensatoren mit z. B. einer niedrigen effektiven Oxiddicke (EOT) und niedrigem Leckstrom.
Der gesamte dielektrische Stapel der hierin beschriebenen Materialien 124/126/128, 224/226/228, 324/326/328 und 424/426/428 mit hohem k kann in einigen Ausführungsbeispielen vorteilhafterweise eine dielektrische Konstante von z. B. ungefähr 25 oder größer haben, und hat in anderen Ausführungsbeispielen vorzugsweise eine dielektrische Konstante von mehr als 30.
Obwohl Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben wurden, sollte verstanden werden, dass zahlreiche Änderungen, Ersetzungen und Umbauten vorgenommen werden können ohne vom Kern und Umfang der durch die beigefügten Ansprüche definierten Erfindungen abzuwei chen. Beispielsweise wird vom Fachmann leicht nachvollzogen, dass viele hier beschriebenen Eigenschaften, Funktionen, Prozesse und Materialien innerhalb des Umfangs der vorliegenden Erfindung verändert werden können. Darüber hinaus ist es nicht beabsichtigt, dass der Umfang der vorliegenden Erfindung auf die speziellen, in der Beschreibung dargestellten, Ausführungsbeispiele des Prozesses, der Vorrichtung, der Herstellung, der Materialzusammensetzung, der Mittel der Verfahren und Arbeitsschritte begrenzt werden soll. Der Fachmann wird aus der Offenbarung der vorliegenden Erfindung leicht ermessen, dass derzeit existierende oder noch zu entwickelnde Prozesse, Vorrichtungen, Erzeugnisse, Materialzusammensetzungen, Mittel, Verfahren oder Arbeitsschritte, welche im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden hier dargestellten Ausführungsbeispiele, entsprechend der vorliegenden Erfindung verwendet werden können. Entsprechend ist es beabsichtigt, dass die beigefügten Ansprüche in ihrem Umfang solche Prozesse, Vorrichtungen, Erzeugnisse, Materialzusammensetzungen, Mittel, Verfahren und Arbeitsschritte umfassen.

Claims

Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Ausbilden einer dielektrischen Schicht über dem Werkstück, wobei die dielektrische Schicht eine kristalline Phase umfasst; und Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht.
Verfahren nach Patentanspruch 1, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden eines Hafnium-beinhaltenden Materials, eines Zirkonium-beinhaltenden Materials, eines Titan-beinhaltenden Materials oder in-situ nitridiertem HfSiON, HfSiO, ZrSiON, ZrSiO, LaSiON, oder LaSiO umfasst.
Verfahren nach Patentanspruch 1, wobei das Ausbilden der dielektrischen Schicht eine in-situ Nitridierung der dielektrischen Schicht umfasst.
Verfahren nach Patentanspruch 1, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden von HfSiO umfasst, oder wobei das Ausbilden der dielektrischen Schicht ein Ausbilden einer Vielzahl von Nanolaminat-Materialschichten von HfO₂, HfO₂-Al₂O₃, HfO₂ mit vierwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, HfO₂ mit dreiwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, HfO₂ mit zweiwertigen Dotierstoffmaterialien mit Innenradien größer als Hf, vierwertigen, dreiwertigen oder zweiwertigen Dotierstoffmaterialien, die in Hafniumoxid, Zirkoniumoxid oder Titandioxid angeordnet sind, und/oder Kombinationen oder mehrere Schichten davon umfasst.
Verfahren nach Patentanspruch 1, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines Elektrodenmaterials umfasst, das eine erste Materialschicht und zumindest eine über der ersten Materialschicht angeordnete zweite Materialschicht beinhaltet, wobei die zumindest eine zweite Materialschicht von der ersten Materialschicht verschieden ist.
Verfahren nach Patentanspruch 1, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines Elektrodenmaterials umfasst, das eine erste Materialschicht und zumindest eine über der ersten Materialschicht angeordnete zweite Materialschicht beinhaltet, wobei die zumindest eine zweite Materialschicht ein Gettermaterial umfasst.
Halbleiteranordnung hergestellt nach dem Verfahren nach Patentanspruch 1.
Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Reinigen des Werkstücks; Ausbilden einer Nitrid-Grenzflächenschicht über dem Werkstück; Ausbilden einer dielektrischen Schicht über der Nitrid-Grenzflächenschicht; Ausheilen des Werkstücks in einer Stickstoffumgebung; Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht; und Ausheilen des Werkstücks bei einer Temperatur, die ausreichend ist um die dielektrische Schicht zu kristallisieren.
Verfahren nach Patentanspruch 8, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden der dielektrischen Schicht unter Verwendung von Atomlagenabscheidung (ALD) umfasst.
Verfahren nach Patentanspruch 8, wobei das Ausheilen des Werkstücks ein Ausheilen des Werkstücks bei einer Temperatur von mehr als ungefähr 1000°C für mehr als ungefähr 5 Sekun den in einer Umgebung von N₂ umfasst, und wobei die N₂-Konzentration größer als ungefähr 90% ist.
Verfahren nach Patentanspruch 8, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden einer Phase mit niedriger dielektrischer Konstante (k) der dielektrischen Schicht umfasst, wobei das Ausheilen des Werkstücks die dielektrische Schicht in eine Phase mit hohem k der dielektrischen Schicht umwandelt, und wobei die Phase mit hohem k der dielektrischen Schicht einen höheren k-Wert als den k-Wert der Phase mit niedrigem k der dielektrischen Schicht umfasst.
Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Ausbilden einer dielektrischen Schicht über dem Werkstück, wobei das Ausbilden der dielektrischen Schicht eine in-situ Nitridierung eines dielektrischen Materials und/oder ein Ausbilden eines dielektrischen Materials mit einer kristallinen Phase umfasst; und Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht, wobei das Elektrodenmaterial eine erste Materialschicht und zumindest eine über der ersten Materialschicht angeordnete zweite Materialschicht beinhaltet, wobei die zumindest eine zweite Materialschicht von der ersten Materialschicht verschieden ist.
Verfahren nach Patentanspruch 12, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines Elektrodenmaterials umfasst, wobei die zumindest eine zweite Materialschicht ein Gettermaterial umfasst, das in einem zentralen Bereich oder einem oberen Bereich des Elektrodenmaterials angeordnet ist.
Verfahren nach Patentanspruch 12, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines Elektrodenmaterials umfasst, wobei die zumindest eine zweite Materialschicht ein Gettermaterial umfasst, das Ti, Ta, Hf und/oder Si beinhaltet.
Verfahren nach Patentanspruch 12 mit dem weiteren Schritt: Ausheilen des Werkstücks bei einer Temperatur von mehr als ungefähr 1000°C nach dem Ausbilden des Elektrodenmaterials.
Verfahren nach Patentanspruch 12, wobei das Ausbilden des Elektrodenmaterials weiterhin ein Ausbilden einer Schicht eines halbleitenden Materials über der zweiten Materialschicht umfasst.
Verfahren nach Patentanspruch 12 mit dem weiteren Schritt: Ausbilden eines Transistors oder eines Kondensators aus zumindest dem Elektrodenmaterial und der dielektrischen Schicht.
Halbleiteranordnung hergestellt nach dem Verfahren nach Patentanspruch 12.
Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Reinigen des Werkstücks; Ausbilden einer Nitrid-Grenzflächenschicht über dem Werkstück; Ausbilden einer dielektrischen Schicht über der Nitridgrenzflächenschicht; Ausheilen des Werkstücks; und Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines ersten leitenden Materials über der dielektrischen Schicht und ein Ausbilden eines zweiten leitenden Materials über dem ersten leitenden Material umfasst, wobei das Ausbilden des zweiten leitenden Materials ein Ausbilden eines Gettermaterials umfasst.
Verfahren nach Patentanspruch 19, wobei nach dem Ausbilden der Nitrid-Grenzflächenschicht über dem Werkstück die Nitrid-Grenzflächenschicht Sauerstoff umfasst, und wobei das Gettermaterial des Elektrodenmaterials geeignet ist, um eine Bewegung zumindest eines Teils des Sauerstoffs von der Nitrid-Grenzflächenschicht nach oben zu dem Gettermaterial zu verursachen.
Verfahren nach Patentanspruch 19, wobei das Ausbilden des ersten leitenden Materials ein Ausbilden von TiN, TaN, TiSiN, TaSiN, TiHfN, TaHfN, Ti, Ta und/oder Doppelschichten davon umfasst, und wobei das Ausbilden des zweiten leitenden Materials ein Ausbilden von Ti, Ta oder Hf unter Verwendung eines Metall-Abscheidungs-Prozesses, oder ein Ausbilden von Si durch Aussetzen des ersten leitenden Materials einem Silan-Blitz-Prozess umfasst.
Verfahren nach Patentanspruch 19, wobei das Ausbilden des zweiten leitenden Materials ein Ausbilden einer oberen Metallschicht des Elektrodenmaterials umfasst.
Verfahren nach Patentanspruch 19 mit dem weiteren Schritt: Ausbilden zumindest eines dritten leitenden Materials über dem zweiten leitenden Material.
Verfahren nach Patentanspruch 23, wobei das Ausbilden des zumindest einen dritten leitenden Materials ein Ausbilden eines Materials umfasst, das das gleiche wie das erste leitende Material ist oder von diesem verschieden ist.
Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten: Bereitstellen eines Werkstücks; Reinigen des Werkstücks; Ausbilden einer Nitrid-Grenzflächenschicht über dem Werkstück; Ausbilden einer dielektrischen Schicht über dem Werkstück; Ausheilen des Werkstücks; und Ausbilden eines Elektrodenmaterials über der dielektrischen Schicht, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines ersten leitenden Materials über der dielektrischen Schicht und ein Ausbilden eines zweiten leitenden Materials über dem ersten leitenden Material umfasst, wobei das zweite leitende Material von dem ersten Material verschieden ist.
Verfahren nach Patentanspruch 25, wobei das Ausbilden des Elektrodenmaterials ein Platzieren des Werkstücks in einer Kammer, ein Anlegen eines Vakuums an die Kammer, und ein Ausbilden des ersten leitenden Materials und des zweiten leitenden Materials, während das Vakuum in der Kammer aufrechterhalten bleibt, umfasst.
Verfahren nach Patentanspruch 25, wobei das Ausbilden des Elektrodenmaterials ein Ausbilden eines Elektrodenmaterials umfasst, wobei das erste leitende Material TaCN, TiSiN, TiHfN oder MoAlN umfasst und wobei das zweite leitende Material TiN oder TaN umfasst.
Verfahren nach Patentanspruch 25, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden eines ersten Isoliermaterials und ein Ausbilden eines zweiten Isoliermaterials über dem ersten Isoliermaterial umfasst, wobei das zweite Isoliermaterial eine Leckstrom-reduzierende Schicht umfasst.
Verfahren nach Patentanspruch 28, wobei das Ausbilden des zweiten Isoliermaterials ein Ausbilden von Al₂O₃, HfO_x oder HfSiO_x umfasst.
Verfahren nach Patentanspruch 25, wobei das Ausbilden der dielektrischen Schicht ein Ausbilden eines Materials mit einer vorwiegend tetragonalen HfO₂-Struktur oder zumindest einer Schicht von HfSiON, ZrSiON oder LaSiON umfasst.