[go: up one dir, main page]

CN1280914C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1280914C
CN1280914C CNB031216978A CN03121697A CN1280914C CN 1280914 C CN1280914 C CN 1280914C CN B031216978 A CNB031216978 A CN B031216978A CN 03121697 A CN03121697 A CN 03121697A CN 1280914 C CN1280914 C CN 1280914C
Authority
CN
China
Prior art keywords
mentioned
conductive
semiconductor layer
type semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031216978A
Other languages
English (en)
Other versions
CN1445860A (zh
Inventor
山口正一
齐藤涉
大村一郎
泉泽优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1445860A publication Critical patent/CN1445860A/zh
Application granted granted Critical
Publication of CN1280914C publication Critical patent/CN1280914C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

本发明提供一种容易实现耐高压且具有高耐压特性和低导通电阻特性的半导体器件。其具有：流过漂移电流的单元区域部分和设置成包围单元区域部分状态的接合终端区域部分；该单元部分具有：n型漏极、与n型漏极连接形成的栅极、与n型漏极连接形成的在导通状态下流过漂移电流且在截止状态下耗尽的n型漂移层、与n漏极和n型漂移层连接形成且在截止状态下耗尽的p型漂移层、与n型漂移层和p型漂移层连接形成的p型基极层、形成在p型基极层的表面部上的n+源极层、绝缘栅极和源极，在该半导体器件中，在接合终端区域部分内设置互相垂直的2个方向中至少在一个方向上形成的第2的n型漂移层和第2的p型漂移层。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，尤其涉及适用于电力用开关器件的大功率半导体器件的接合终端区域部分的结构。
背景技术
近几年为了适应大功率电子技术领域中的电源设备的小型化和高性能化的要求，在大功率半导体器件方面，在大力研究高耐压和大电流性能的同时，努力改进低损耗、高速度、耐破坏强度的性能。其中，大功率MOSFET(金属氧化物半导体场效应晶体管：Metal OxideSemiconductor Field Effect Transistor)因具有高速开关性能，所以在开关电源等方面，已成为关键器件。
MOSFET因为是多载流子器件，所以其优点是：没有少数载流子积蓄时间，开关速度快。但是，其缺点是：由于没有电导率调制，所以在高耐压器件中，与IGBT(Insudated Gate Bipolar Transistor)等双极型器件相比，导通电阻方面欠佳。这是因为在MOSFET中，为了取得耐高压性能，必须增加n型基极层厚度，降低杂质浓度，其原因在于器件耐压越高，MOSFET的导通电阻越大。
大功率MOSFET的导通电阻主要取决于传导层(n型漂移层)部分的电阻。并且，决定该n型漂移层的杂质浓度与p型基极和n型漂移层所形成的pn结的耐压相适应，而不能提高到极限值以上。因此，器件耐压和导通电阻存在一种折衷平衡的关系。改善这种折衷平衡对低功耗器件很重要。对该折衷平衡具有一种由器件材料决定的极限，超过该极限是实现超过已有功率器件的低导通电阻元件的道路。
作为解决该问题的MOSFET的一例，已知的结构是：在n型漂移层内埋入所谓超大结(super junction)结构的RESURF结构。以下参照附图36，详细说明采用现有技术的具有超大结结构的大功率MOSFET。而且，在以下各图中，对相同部分则标注相同的参考编号，其详细说明从略。
图36是用模式方法来表示采用现有技术的大功率MOSFET的一例的概要结构的剖视图。同图中所表示的MOSFET在n-型漂移层102的一边的表面上，形成n+型漏极层100，在该n+型漏极层100上形成漏极40。并且，在n-型漏极层102的另一边的表面部上，有选择地形成多个p型基极层108，在各p型基极层108的表面上有选择地形成了n+型源极层110。并且，在从n+型源极层110和p型基极层108的表面起通过n-型漂移层102的表面到达互相邻接的p型基极层108和n+型源极层110的表面的区域内，经栅绝缘膜112形成了栅极114。并且，在p型基极层108的表面部互相邻接而形成的n+型源极层110的表面以及被其夹持的p型基极层108的表面的区域上，形成各源极116，布置成对栅极114夹持的状态。再有，在p型基极层108和n+漏极层100之间的n-型漂移层102中，形成对为了构成RESURF层而形成与p型基极层108相连接的p型漂移层106。这样，图36所示的大功率MOSFET形成纵向型RESURF结构，即p型漂移层106、以及在n-型漂移层102中被这些p型漂移层106夹持的部分在横向上反复交替形成。
在截止状态下，在这些p型漂移层106和n-型漂移层102之间的结上耗尽层扩展，即使提高n-型漂移层102的杂质浓度，在击穿之前n-型漂移层102和p型漂移层106也完全耗尽。这样，能获得和过去的MOSFET一样的耐压。
在此，n-型漂移层102的杂质浓度不仅与器件的耐压有关，而且还与p型漂移层106的宽度以及这些p型漂移层106之间的n-型漂移层102本身的宽度有关。如果进一步缩小n-型漂移层102的宽度和p型漂移层106的宽度，那么，能进一步提高n-型漂移层102的杂质浓度，能达到进一步降低导通电阻和进一步提高耐压。
在设计这种MOSFET的情况下，n-型漂移层102和p型漂移层106的杂质浓度是决定耐压和导通电阻的关键。从原理上讲，通过使n-型漂移层102和p型漂移层106各自的掺杂量相等，能使杂质浓度等效地为零，能实现耐高压。
但是，关于过去的超大结结构的半导体器件，在其设置状态是对器件活性区域部分(以下称为单元区域部分)进行包围的接合终端区域部分中，尚未找到在截止状态(off状态)和关断(down off)时能获得高耐压的有效结构。因此，在单元区域部分和接合终端区域部分中，因耗尽层的扩展方法不同，所以最佳杂质浓度不同。因此，在单元区域部分和接合终端区域部分中若按照相同的掺杂量进行制造，则在终端部耐压下降，在该部位电场局部集中，其结果，器件会被破坏。这样存在的问题是，用现有技术不能为整个器件获得充分的高耐压性能。
并且，当实际制造时，工艺之间有误差，所以，很难使n-型漂移层102和p型漂移层106各自的掺杂量完全相等，因此耐压性能差。所以，在设计器件时必须考虑这种工艺余量所造成的耐压不良。为了降低导通电阻，有效的方法是提高n-型漂移层102的杂质浓度。在这一方面，对耐压的工艺余量取决于n-型漂移层102和p型漂移层106之间的掺杂量的差。因此，在提高了n-型漂移层102的杂质浓度的情况下，决定工艺余量的掺杂量的差本身并不是应当变化的，所以，允许的掺杂量和n-型漂移层102的掺杂量之比减小。即工艺余量减小。
发明内容
本发明是鉴于上述情况而提出的，其目的在于提供一种比过去更容易且更好、能耐高压、能兼顾高耐压特性和低导通电阻特性的半导体器件及其制造方法。
本发明是为了通过以下方法解决上述问题。
也就是说，若采用本发明，则能提供如下的半导体器件。
一种半导体器件，其特征在于具有：第1的第1导电型半导体层，其具有单元区域部分、及被设置成对该单元区域部分进行包围的接合终端区域部分；第2的第1导电型半导体层，其形成于上述第1的第1导电型半导体层的一边的表面；第1主电极，用于和上述第2的第1导电型半导体层进行电气连接；第1的第2导电型半导体层，其分别形成在上述第1的第1导电型半导体层的上述单元区域部分内大致与上述第1的第1导电型半导体层的一边的表面相垂直的方向上，周期性地布置在与上述一边的表面相平行的任意方向，即第1方向上；第2的第2导电型半导体层，其有选择地形成于与上述第1的第1导电型半导体层的另一边的表面部，与上述第1的第2导电型半导体层相连接；第3的第1导电型半导体层，其有选择地形成于上述第2的第2导电型半导体层的表面部；第2主电极，其被形成为与上述第2的第2导电型半导体层的表面和第3的第1导电型半导体层的表面相连接；控制电极，其隔着栅绝缘膜，形成在上述第1的第1导电型半导体层的另一边的表面中的被相邻的上述第2的第2导电型半导体层夹持的区域、上述相邻的第2的第2导电型半导体层的表面、及上述第3的第1导电型半导体层的表面上；以及第3的第2导电型半导体层，其在上述接合终端区域部分内形成为与第2的第1导电型半导体层接触，并且周期性地布置在上述第1方向及与上述第1方向相垂直的方向即第2方向中的至少一个方向上，直到上述接合终端区域部分的由上述第1的第1导电型半导体层构成的周边附近。
并且，若采用本发明，则能提供如下的半导体器件的制造方法。
一种半导体器件的制造方法，该半导体器件的结构是在第1导电型半导体层内具有纵横比R的第2导电型半导体层的超大结结构，该半导体器件的制造方法的特征在于具有以下工序：第1工序，在第1导电型半导体层内，形成具有纵横比R/N的沟槽，其中N为大于等于2的自然数；第2工序，通过埋入上述沟槽，外延生长第2导电型半导体层；第3工序，去除上述第2导电型半导体层，直到露出上述第1导电型半导体层的表面为止；第4工序，在上述第1导电型半导体层和上述第2导电型半导体层上，通过只以实质上与上述第1工序形成的沟槽深度相同的长度来增加层厚，外延生长上述第1导电型半导体层；第5工序，通过露出由上述第1工序形成的沟槽内所埋入的上述第2导电型半导体层，有选择地去除上述第1导电型半导体层；将上述第2至第5工序重复N-1次的工序。
附图说明
图1是表示涉及本发明的半导体器件的第1实施例的概要结构的俯视图。
图2是沿图1所示的半导体器件的切断线A-A的剖视图。
图3是沿图1所示的半导体器件的切断线B-B的剖视图。
图4是表示涉及本发明的半导体器件的第2实施例的概要结构的俯视图。
图5是沿图4所示的半导体器件的切断线A-A的剖视图。
图6是沿图4所示的半导体器件的切断线B-B的剖视图。
图7是表示涉及本发明的半导体器件的第3实施例的概要结构的俯视图。
图8是表示涉及本发明的半导体器件的第4实施例的概要结构的俯视图。
图9是沿图8所示的半导体器件的切断线A-A的剖视图。
图10是表示图8所示的半导体器件的一个变形例的剖视图。
图11是表示涉及本发明的半导体器件的第5实施例的概要结构的俯视图。
图12是沿图11所示的半导体器件的切断线A-A的剖视图。
图13是表示涉及本发明的半导体器件的第6实施例的概要结构的俯视图。
图14是沿图12所示的半导体器件的切断线A-A的剖视图。
图15是沿图12所示的半导体器件的切断线B-B的剖视图。
图16是表示图12所示的半导体器件的一个变形例的剖视图。
图17是表示涉及本发明的半导体器件的第7实施例的概要结构的俯视图。
图18是沿图17所示的半导体器件的切断线A-A的剖视图。
图19是表示涉及本发明的半导体器件的第8实施例的概要结构的俯视图。
图20是沿图19所示的半导体器件的切断线A-A的剖视图。
图21是沿图19所示的半导体器件的切断线B-B的剖视图。
图22是表示涉及本发明的半导体器件的第9实施例的概要结构的俯视图。
图23是沿图22所示的半导体器件的切断线A-A的剖视图。
图24是表示涉及本发明的半导体器件的第10实施例的概要结构的俯视图。
图25是沿图24所示的半导体器件的切断线A-A的剖视图。
图26是沿图24所示的半导体器件的切断线B-B的剖视图。
图27是表示涉及本发明的半导体器件的第11实施例的概要结构的俯视图。
图28是分别表示单元区域部分和接合终端区域部分中的p型掺杂剂量和耐压的关系的曲线图。
图29是表示涉及本发明的半导体器件的第12实施例的概要结构的俯视图。
图30是表示与p型RESURF层和n-型漂移层的掺杂量平衡相对应的耐压变化的曲线图。
图31是表示涉及本发明的半导体器件的第13实施例的概要结构的俯视图。
图32是表示涉及本发明的半导体器件的第14实施例的概要结构的俯视图。
图33是表示涉及本发明的半导体器件的第15实施例的概要结构的俯视图。
图34是表示涉及本发明的半导体器件的第16实施例的概要结构的俯视图。
图35是表示涉及本发明的半导体器件的制造方法的一种实施例的概要剖视图。
图36是表示采用现有技术的具有超大结结构的大功率MOSFET的概要结构的模式剖视图。
具体实施方式
以下参照附图，详细说明本发明的实施例。首先说明涉及本发明的半导体器件的实施例，最后说明涉及本发明的半导体器件的制造方法的实施例。
(A)半导体器件的实施例
以下以具有超大结结构的大功率MOSFET为例进行说明。但是，涉及本发明的半导体器件并不仅限于此，而是也能适用于具有超大结结构的SBD和MPS二极管、SIT、JFET、IGBT等开关器件、二极管和开关器件的复合器件或集成电路。
(1)第1实施例
图1是表示涉及本发明的半导体器件的第1实施例的概要结构的俯视图。图2和图3分别是沿图1的切断线A-A、B-B的本实施例的半导体器件的剖视图。与图36加以对比即可看出；本发明实施例的半导体器件1的特征在于：n型漂移层26和p型漂移层28不仅形成在单元区域部分，而且形成到接合终端区域部分的周边近旁。以下进一步详细说明本实施例的半导体器件1的结构。
本实施例的半导体器件1具有：n+型漏极层20、漏极40、n型漂移层26、p型漂移层28、p型基极层30、n+型源极层32、源极38、绝缘栅极36、场极(field plate)48。
漏极40形成在n+型漏极层20的一边的表面上，在图2和图3中形成在底面。p型漂移层28形成在n+型漏极层20的另一边的表面上，在图2和图3中，通过在上面形成的n型半导体层26内，分别从与n+型漏极层20的边界面到n型半导体层26的表面部为止，构成条形状而形成，各条状的p型漂移层28在n+型漏极层20的表面上在水平的规定方向上按规定间隔不仅布置在单元区域部分上，而且布置在接合终端区域部分上。在n型半导体层26内，被这些p型漂移层28夹持的区域构成n型漂移层26。关于n型漂移层26和p型漏极层28中的任一项，也都是，其宽度和杂质浓度例如在5μm的情况下，杂质浓度约为4×1015cm-3，若宽度为1μm，则其杂质浓度约为2×1016cm-3。
p型基极层30以与p型漂移层28相连接的方式，有选择地形成在n型半导体层内26的表面部上。n+型源极层32有选择地形成在p型基极层30的表面部上。源极38被形成为在p型基极层30的表面上，与相邻的n+型源极层32以及被它们夹持的p型基极层30连接。再者，被这些源极38包围的绝缘栅极36隔着绝缘膜34布置在n型漂移层26的表面，与其邻接的p型基极层30的表面以及与该p型基极层30相连接的n+型源极层32的表面上。利用这种结构，半导体器件1构成一种把绝缘栅极36正下边的p型基极层30的表面部作为沟道区的电子注入用n沟道MOSFET。在本实施例中，对具有平面型栅结构的情况进行说明，但也可以采用沟槽型的栅结构。这一点对以下各实施例也是一样。
半导体器件1在接合终端区域部分中与单元区域部分的边界近旁的表面部，还具有对单元区域部分形成包围的p型基极层30a。p型基极层30a以离散状态连接在接合终端区域部分中所设置的p型漂移层28a中最接近单元区域部分的p型漂移层28上。在接合终端区域部分的表面上，p型基极层30a上的局部区域除外，形成绝缘膜46，在该绝缘膜46上，场极48形成对单元区48的包围，在与p型基极层30a的表面相接触的同时，与源极38进行电连接。在接合终端区域部分的周边，在n型漂移层26的表面部上形成高浓度的n+型沟道阻挡层42，在该n+型沟道阻挡层42上设置电极44。
图2和图3内的虚线表示等电位线，这是利用n型漂移层26和p型漂移层28的宽度为8μm，杂质浓度为2×1015cm-3，厚度为50μm的条件进行计算的模拟结果。
本实施例的半导体器件1在关断时，对于平面视图中的漂移层26(26a)、28(28a)的与条的纵长方向(图1的B-B方向，以下称为水平方向)相垂直的方向(图1的A-A方向，以下称为垂直方向)，从与n型漂移层26a和p型漂移层28a的单元区域部分相接近的一侧向器件周边进行耗尽化；在水平方向上从漂移层26a、28a的器件周边部向单元区域部分，在其边界面上同时进行耗尽化。这时，电子从n型漂移层26a经n+型漏极层20，向漏极40排出，这一方面，空穴从p型漂移层28a经p型基极层30a和场极48，向源极38排出。但是，在垂直方向，空穴被排出，形成对n型漂移层26a和p型漂移层28a的结进行横切。再有，在关断状态下，如图2和图3所示，利用场极48来使等电位线的间隔实现均匀化，所以，这样使电场平缓。其结果，能使半导体器件1获得稳定的耐高压。
而且，n型漏极层20的结构不受图1～图3所示方式的限制，例如可以采用外延晶片衬底和对其按规定深度进行热扩散的层、或者进行了杂质热扩散的扩散层等。并且，在本实施例中，采用了n型漏极层20和n型半导体层26的2层结构。也可以在他们之间插入浓度连续变化的中间层。并且，在本实施例中如图2和图3所示，在具有单一厚度的绝缘膜46上，形成了场极48，但并不仅限于此，例如，也可以像后述的第11～第16的实施例那样，设置成随着接近周边部而使绝缘膜46的厚度逐渐增大。这些对以下第2～第10实施例也是一样。
(2)第2实施例
图4是表示涉及本发明的半导体器件的第2实施例的概要结构的俯视图。图5和图6分别是沿图4的切断线A-A、B-B的本实施例的半导体器件的剖视图。
本实施例的半导体器件2，不使用图1所示的半导体器件1所具有的场极48，而是具有p-型RESURF层52，该p-型RESURF层52与布置在接合终端区域部分内对单元区进行包围p型基极层30a相连接，进一步形成对其包围的状态。半导体器件2的其他结构实质上与图1所示的半导体器件1相同。
如图2和图3的等电位线所示，具有这样的p-型RESURF层52，这样，也能在关断时缓和各电场，所以能获得稳定的耐高压性能。
(3)第3实施例
图7是表示涉及本发明半导体器件的第3实施例的概要结构的俯视图。而且，同图中的沿切断线A-A的剖视图实质上与图2相同。
本实施例的半导体器件3的特征在于：不同于上述实施例，p型漂移层54、54a具有圆形的平面形状。用这种形状来构成p型漂移层，在器件表面上，在水平面内的任意方向上也同样能延伸耗尽层。
而且，图7表示具有圆图形的情况，但也可以是4角形或6角形等多角形的图形。并且n型漂移层26也可以形成具有图形的状态。并且，和上述第2实施例一样，也能采用RESURF层，以取代场极48。
(4)第4实施例
图8是表示涉及本发明的半导体器件的第4实施例的概要结构的俯视图。图9是沿图8的切断线A-A的本实施例的半导体器件的剖视图。
本实施例的半导体器件4不同于上述第1～第3实施例，它具有与单元区域部分的n型漂移层26相比浓度低的n-型基极层68，作为接合终端区域部分的n型基极层。再有，半导体器件4除p型漂移层27外，在接合终端区域部分内没有漂移层。在n-型基极层68的表面部分，有选择地形成了p型基极层30a和多个p型保护环(guard ling)层62，对单元区进行包围。在p型基极层30a的下方，与其布置相应形成p型漂移层27，这样，p型基极层30a经漏极层20而连接在漏极40上。
这样，若采用本实施例，则即使在接合终端区域部分内没有多个漂移层的情况下，也能利用对单元区域部分包围的单一超大结结构、以及在其周围的表面部上同样地形成对单元区进行包围的p型保护环层62，来获得稳定的耐高压。
本实施例的一个变形例的剖视图示于图10。同图所示的半导体器件4’在接合终端区域部分内具有和单元区域部分的n型漂移层26同一浓度的n型基极层22，在接合终端区域部分也设置p型漂移层29，并将其连接在n型基极层22的表面上有选择地设置的p型保护环层62’上。再有，在接合终端区域部分的周边部上形成p型漂移层29’并使其露出到n型基极层22的表面上。利用这些结构，使扩展到接合终端区域部分的等电位线变得平缓，所以，能获得稳定的耐高压性能，结果，能抑制接合终端区域部分的耐压下降。
(5)第5实施例
图11是表示涉及本发明的半导体器件的第5实施例的概要结构的俯视图，图12是沿图11的切断线A-A的本实施例的半导体器件的剖视图。而且，沿图11的切断线B-B的剖视图与图3相同。
本实施例提供一种适用于如下所述的半导体器件的接合终端区域部分结构，该半导体器件具有的绝缘膜是与水平方向相平行而形成在单元区域部分n型漂移层26内。
如图11和图12所示，在本实施例的半导体器件5中，在n型漂移层26(26a)内，在水平方向上形成沟槽64，沟槽内部形成绝缘膜66。这种绝缘膜，可采用下列制造方法：例如在由低浓度的n-型基极层68构成的衬底上形成条状的沟槽64，使其从单元区域部分向接合终端区域部分延伸，在该沟槽64的侧壁上利用离子注入等方法来掺入n型杂质和p型杂质后通过热扩散而制成。这样，围绕绝缘膜66形成n型漂移层26(26a)和p型漂移层28(28a)。所以，在接合终端区域部分，在水平方向上，绝缘膜66和两个漂移层26a、28a延伸到周边部近旁。在垂直方向上形成绝缘膜66和漂移层。
其理由是：假定在垂直方向上形成绝缘膜66和漂移层26a、28a，则由于存在绝缘膜66，所以，在关断时p型漂移层28a内的空穴排不出去，结果，耗尽层不延伸，电场集中在最外周的单元上，可能破坏器件。
如图12所示，本实施例的半导体器件5还具有按以下方式设置的场极48，即在接合终端区域部分内在低浓度的n-型基极层68上通过绝缘膜46来包围单元区，所以，耗尽层充分扩展，能获得耐高压性能。
(6)第6实施例
图13是表示涉及本发明的半导体器件的第6实施例的概要结构的俯视图。图14和图15分别是沿图13的切断线A-A、B-B的本实施例的半导体器件的剖视图。
本实施例的半导体器件6，不同于上述第5实施例，绝缘膜66仅在单元区域部分内形成，不向接合终端区域部分内延伸。再有，在半导体器件6的接合终端区域部分，也不形成n型漂移层和p型漂移层。在本实施例中，在接合终端区域部分内形成杂质浓度比n型漂移层26低的n-型基极层68，在该n-型基极层68的表面上，有选择地形成p型基极层30a和多个p型保护环层62，对单元区进行包围，在p型基极层30a的表面上与源极38a相接触。并且，在p型基极层30a的下方与该布置相对应而形成p型基极层27，这样，p型基极层30a通过漏极层20与漏极40相连接。利用这种接合终端区域部分结构也能使本实施例的半导体器件6获得充分的耐高压。
图16是表示本实施例的一个变形例的俯视图。在本例的半导体器件6’中，绝缘膜72也仅在单元区域部分内形成在垂直方向上，这样，绝缘膜72具有网眼的平面形状。半导体器件6’的其他结构实质上与图13所示的半导体器件6相同。即使在绝缘膜72在单元区域部分具有这种结构的情况下，也不会使绝缘膜72向接合终端区域部分延伸，而且，在接合终端区域部分形成了p型保护环层62，所以，半导体器件6’能获得充分的耐高压。
(7)第7实施例
图17是表示涉及本发明的半导体器件的第7实施例的概要结构的俯视图。图18是沿图17的切断线A-A的本实施例的半导体器件的剖视图。而且沿图17的切断线的剖视图与图3相同。
本实施例的半导体器件7除上述第5实施例的半导体器件5的结构外，还具有：在接合终端区域部分内在垂直方向形成的绝缘膜76、在接合终端区域部分内分别在垂直方向上形成并周期性地布置在水平方向上的n型漂移层166和p型漂移层168。采用这种结构，垂直方向也可水平方向一样，在关断时p型漂移层168内的空穴能被排出，所以，耗尽层充分扩展，能获得耐高压性能。
(8)第8实施例
图19是表示涉及本发明的半导体器件的第8实施例的概要结构的俯视图。图20和图21分别是沿图19的切断线A-A、B-B的本实施例的半导体器件的剖视图。
在本实施例中，不同于图11所示的第5实施例，从单元区域部分向接合终端区域部分延伸而形成的绝缘膜76和漂移层26a、28a，也在垂直方向上周期性地布置直到接合终端区域部分的周边近旁为止。并且在接合终端区域部分的表面部上设置了为包围单元区而具有规定宽度的p-RESURF层52。进一步在接合终端区域部分内在周期性地布置在垂直方向上的各p型漂移层28a4～28a7上设置用于固定电位的电极78(参见图20)，这些电极78一边保持相互之间的间隔，一边弯曲成与源极38a的隅角部共有中心的圆弧，形成与p型漂移层28a1～28a3相垂直的延伸状态，在这些延伸部分与p型漂移层28a1～28a3相连接(参见图2)。
本实施例的半导体器件8，利用上述结构，在关断时使周期性地设置在垂直方向上的p型漂移层3a4～7内的空穴通过电极78排出，所以在水平方向和垂直方向这2个方向上耗尽层均等地进行延伸。这样能保持耐高压。
(9)第9实施例
图22是表示涉及本发明的半导体器件的第9实施例的概要结构的俯视图。图23沿图22的切断线A-A的本实施例的半导体器件的剖视图。而且，沿图22的切断线B-B的剖视图与图3相同。
本实施例的半导体器件9不同于上述第8实施例，它在接合终端区域部分中在各水平方向上形成条状，在垂直方向上周期性布置的绝缘膜84、以及围绕它而形成的n型漂移层172，分别在水平方向上进行分割，在平面视图中形成格子形状，这样一来，p型漂移层178的水平方向的区域在垂直方向上互相连接。利用这种在垂直方向上的p型漂移层178的连接结构，在关断时能排出空穴。并且，本实施例的半导体器件9，具有场极48，它和上述第1实施例一样，与形成对单元区进行包围的状态的p型基极层30a相连接，延长到形成在接合终端区域部分上的绝缘膜46上，形成场极48。这样能平缓接合终端区域部分中的电场。其结构能获得充分的耐高压性。
(10)第10实施例
图24是表示涉及本发明的半导体器件的第10实施例的概要结构的俯视图。图25和图26是分别沿图24的切断线A-A、B-B的本实施例的半导体器件的剖视图。
本实施例的半导体器件10，没有图19所示的半导体器件8的p-RESURF层52和电极78，而具有为包围单元区而在接合终端区域部分上用半绝缘性多晶硅等来形成的电阻性场极(Resistive FieldPlate：RFP)50。RFP50通过与单元区的边界近旁的p型基极层30a，或者直接地与源极38a相连接，且连接到p型型漂移层28a上。尤其与使单元区域部分的p型漂移层28在水平方向上延伸的部分相当的p型漂移层28a1和28a2，在其大致总长中，与RFP50相接触。(参见图26)。并且，在接合终端区域部分内按垂直方向周期性形成的p型漂移层28a4～28a7，在与水平方向中的单元区域部分的宽度相对应的宽度中，离散状地与RFP50相接触(参见图25)。
采用这种结构，当关断时空穴从p型漂移层28a通过RFP50排出到源极38a上，所以，半导体器件10能实现充分的耐高压。
(11)第11实施例
图27是表示涉及本发明的半导体器件的第11实施例的概要结构模式剖视图。
图27所示的纵型大功率MOSFET11具有：形成n-型基极层的半导体层102、n+漏极层100、漏极40、形成超大结结构的多个p型RESURF层106、130、p型基极层108、n+型源极层110、栅极114和源极116。
n+漏极层100形成在n-型基极层102的一边的表面，在图27中形成在下面；栅极40形成在n+漏极层100上。
p型RESURF层106、130布置在n-型基极层102的另一边的表面部，在图27中为上面部，不仅布置在单元区域部分上，而且也在规定方向上周期性地布置在接合终端区域部分上，这样形成超大结结构，因为p型RESURF层106作为p型漂移层106使用，并且，在n-型基极层102中，被夹持在这些p型漂移层106内的区域部分作为n-型漂移层102使用。
p型基极层108在单元区域部分的n-型基极层102的表面部有选择地形成与p型漂移层106相连接的状态。n+型源极层110在p型基极层108的表面部有选择地扩散形成为具有条形的平面形状。p型基极层108，例如按照约3×1017cm-3的杂质浓度，约形成2.0μm的深度；并且，n+型源极层110，例如按照1×1010cm-3的杂质浓度，约形成0.2μm的深度。
栅极114，在从n+型源极层110和p型基极层108的表面起通过n-型漂移层102的表面到相邻的p型基极层108和n+型源极层110的表面为止的区域内，通过膜厚约0.1μm的栅绝缘膜，例如Si氧化膜112，形成条状的平面形状。源极116形成在p型基极层108的表面部的一边的n+型源极层110的表面区、p型基极层108的表面区以及相邻的n+型源极层110的表面区内，构成为条形的平面形状，被布置成对栅极114进行夹持的状态。
在纵型大功率MOSFET11的接合终端区域部分中的超大结结构上，通过绝缘膜126而形成金属或多晶硅等导电性膜128，这样来构成接合终端区域部分中的场极结构。而且在器件周边的表面部设置了用n层形成，停止耗尽化的场阻挡层42。
采用这种结构，在加高压时利用场极128来使接合终端区域部分的超大结结构部迅速进行耗尽化，使接合终端区域部分等效地变成低杂质浓度，所以能抑制接合终端区域部分中的电场集中，能保持耐高压性能。而且，在接合终端区域部分的表面部形成RESURF层，也和场极一样使超大结结构部迅速耗尽化，所以，能获得同样效果。在图27中，场极128具有和源极116相同电位的结构，但不仅限于此，也可以制造成与栅极114相同电位的结构。
使接合终端区域部分的p型漂移层130的掺杂量大于单元区域部分的p型漂移层106的掺杂量，能抑制接合终端区域部分的耐压下降。p型漂移层106、130的掺杂量是宽度和杂质密度的积。
图27中，接合终端区域部分的p型漂移层130形成的宽度大于单元区域部分的p型漂移层106。但形成的杂质密度与p型漂移层106相同。这样，接合终端区域部分中的p型掺杂剂的掺杂量增多，其结果，能抑制接合终端区域部分中的耐压下降。
而且，不仅限于该结构，例如，使单元区域部分的p型漂移层106的宽度和接合终端区域部分的p型漂移层130的宽度相同，仅使接合终端区域部分提高杂质密度，也能获得同样效果。
图28是表示在单元区域部分和接合终端区域部分中当p型掺杂量变化时耐压分别变化的曲线图。同图的横坐标表示p型漂移层的掺杂量Np与n-型漂移层的掺杂量Nn之比。如同图所示，可以看出：在单元区域部分中，在n-型漂移层掺杂量和p型漂移层掺杂量相等(不平衡为0％)的情况下，能获得最高的耐压性，p型漂移层的掺杂量相对增多或减少，均与其比率相对应以0％点为中心，使耐压对称地下降。另一方面，在接合终端区域部分中，在p型漂移层掺杂量相对提高10％的情况下，可以获得最高的耐压。这样，在单元区域部分和接合终端区域部分中最佳p型漂移层的掺杂量不同，若在单元区域部分按照和最佳p型漂移层浓度相同的浓度也在接合终端区域部分形成p型漂移层，则在接合终端区域部分耐压下降。从图28中也可看出，在接合终端区域部分最佳掺杂量比单元区域部分高。
单元区域部分中的p型漂移层掺杂量若也包括工艺余量，则最佳值为n-型漂移层的80％～120％。接合终端区域部分中的p型漂移层掺杂量若也包括工艺余量，则最佳值为n-型漂移层的90％～130％。所以，终端部的p型漂移层掺杂量最好为单元区域部分的p型漂移层掺杂量的75％～163％。能得到最高耐压的p型漂移层掺杂量是终端部较高，所以，终端部的p型漂移层掺杂量相对于单元区域部分的掺杂量最好为100％～163％。
超大结结构的形成方法，例如无论是反复进行离子注入和埋入晶体生长的方法，还是形成沟槽进行埋入外延的方法，在形成沟槽后从倾斜方向进行离子注入的方法的任一种均可。
提高接合终端区域部分的p型漂移层浓度可根据超大结结构的各种形成方法来决定。
反复进行离子注入和埋入晶体生长形成超大结结构的方法，既可以是在单元区域部分和接合终端区域部分别进行离子注入，也可以是在单元区域部分和接合终端区域部分改变离子注入的掩模开口宽度同时进行离子注入。
在形成沟槽后通过晶体生长来埋入沟槽内的方法，或者从倾斜方向进行离子注入和气相扩散，形成超大结结构的方法，也可以在单元区域部分和接合终端区域部分改变沟槽宽度和台面宽度。
并且，使p型漂移层掺杂量在单元区域部分和终端部都相同，使接合终端区域部分的n-型漂移层掺杂量比单元区域部分少，也能获得同样效果。
(12)第12实施例
图29是表示涉及本发明的半导体器件的第12实施例的概要结构的模式剖视图。
本实施例的半导体器件12的特征在于：在单元区域部分和接合终端区域部分中用单元间距不同的p型漂移层来构成超大结结构。也就是说，使接合终端区域部分的p型漂移层132的单元间距比单元区域部分的p型漂移层106小。这样，通过减少接合终端区域部分的单元宽度来加快在关断时在接合终端区域部分处的耗尽化。其结果，能抑制在接合终端区域部分的耐压下降。
图30是表示与p型漂移层和n-型漂移层的掺杂量平衡相对应的耐压的变化的曲线图。n-型漂移层的杂质浓度为2.5×1015cm-3。若对单元间距为16μm时和为8μm时进行比较，则单元间距缩小到8μm时与杂质平衡相对应，耐压降低量减小。由此可见、通过减小单元间距可以增大对杂质浓度平衡的余量。
再有，若把注意力集中到n-型漂移层和p型漂移层的掺杂量平衡上，则即使改变单元宽度，也是耐压最高的最佳p型漂移层掺杂量比n-型漂移层多。由此可见，即使在接合终端区域部分的单元宽度减小的情况下，也最好使接合终端区域部分的p型漂移层掺杂量比单元区域部分多。
(13)第13实施例
图31是表示涉及本发明的半导体器件的第13实施例的概要结构的模式剖视图。
本实施例的半导体器件13的特征在于接合终端区域部分的p型漂移层134的形状，通过使上述各实施例中的该断面形状不是柱状而是水珠状进行埋入，。假定构成超大结结构的p型漂移层134在单元区域部分具有这种水珠状的断面形状，那么，由于关断而进行耗尽化后，保持p型漂移层的耗尽化，但在本实施例中，因为水珠状的断面形状的p型漂移层134仅形成在接合终端区域部分内，所以，不会影响半导体器件13的导通动作。
在形成超大结结构时，在采用反复进行离子注入和埋入晶体生长的方法的情况下，若在接合终端区域部分减少超大结结构的单元间距，则离子注入的掺杂剂量在终端区减少。本实施例的p型漂移层134是为了解决这种问题而采用了埋入生长后的扩散的情况下而获得的结构。也就是说，若采用埋入生长后的扩散，则埋入的p层的浓度，在单元区域部分较高，在接合终端区域部分较低。其结果，在单元区域部分上下的p层连接，形成柱状的断面形状，这样形成p型漂移层。但在接合终端区域部分各埋入层不连接，具有水珠状的断面形状。但是，若在接合终端区域部分使单元间距过窄，则相邻的p型漂移层之间互相连接在一起，所以，接合终端区域部分的单元间距最好设定为单元区域部分的单元间距的一半以上。
(14)第14实施例
图32是表示涉及本发明的半导体器件的第14实施例的概要结构的模式剖视图。本实施例的半导体器件14，其形成的状态是：在接合终端区域部分的超大结结构的单元宽度比单元区域部分中的单元宽度窄，而且，在接合终端区域部分p型漂移层136的台面宽度相对较宽。这样，能使接合终端区域部分的p型漂移层136的杂质浓度比单元区域部分高。采用这种结构，本实施例的半导体器件14能抑制接合终端区域部分的耐压下降。
(15)第15实施例
图33是表示涉及本发明的半导体器件的第15的实施例的概要结构的剖视图。与图27所示的半导体器件11相对比，可以看出，本实施例的半导体器件15的特征在于还具有设置在超大结结构和n+漏层100之间的n-型漂移层142，由该n-型漂移层142和超大结结构来构成n型漂移层。n-型漂移层142形成的杂质浓度低于超大结结构中的n-型漂移层102。即使在具有这种n-型漂移层142的情况下，也是由上部的超大结结构的耗尽化来决定耐压，所以，能设计出与上述超大结结构的半导体器件1～10相同的结的终端区域结构。在本实施例的半导体器件15中，和图27所示的第11实施例一样，使接合终端区域部分中的p型漂移层130的宽度大于单元区域部分的p型漂移层106，这样能使接合终端区域部分的超大结结构的p型掺杂量大于单元区域部分。因此，能抑制接合终端区域部分的耐压下降。
(16)第16实施例
图34是表示涉及本发明的半导体器件的第16实施例的概要结构的模式剖视图。和上述第12实施例一样，在图34所示的半导体器件16中，用n-型漂移层142和超大结结构来构成n型漂移层。n-型漂移层142，其杂质浓度低于超大结结构中的n-型漂移层102。在本实施例中，作为接合终端区域部分结构使接合终端区域部分的超大结结构的单元间距小于单元区域部分的单元间距。这样，能扩大对p型漂移层132和n-型漂移层102的浓度平衡的余量。再有，若使接合终端区域部分的p型漂移层132的掺杂量大于单元区域部分，则能进一步抑制接合终端区域部分的耐压下降。
(B)半导体器件的制造方法的实施例
图35是表示涉及本发明的半导体器件的制造方法的一实施例的概要剖视图。本实施例提供一种本发明半导体器件的各实施例中的超大结结构用较少的晶体生长次数来进行形成的方法。
反复进行离子注入和埋入晶体生长的过去的工艺，用扩散来形成p型RESURF层(p型漂移层)，所以，不能使1次的晶体生长膜厚增加，因此，必须反复进行5～7次的离子注入和埋入晶体生长。并且，作为过去的其他工艺，有的方法是在形成沟槽之后利用晶体生长来埋入沟槽内，在此情况下能使埋入生长次数减少到一次。但是，在超大结结构中希望沟槽的纵横比达到5以上，所以，很难进行这种埋入晶体生长。
本实施例的制造方法的特征在于：如图35(a)～(f)所示，纵横比低的沟槽埋入晶体生长反复进行许多次。也就是说，首先，在n-型半导体层151内，按照最终要求的纵横比的一半来形成沟槽154(图35(a))，为对该沟槽154进行埋入，外延生长p-型半导体层156(同图(b))。然后，使p-型半导体层156后退，直到露出n-型半导体层151的表面为止，获得对沟槽进行埋入的半导体层158(同图(c))。然后，通过覆盖n-型半导体层151和p-型半导体层158，再外延生长n-型半导体层，形成膜厚与p-型半导体层158相同的n-型半导体层160(同图(d))。接着，在n-型半导体层160内形成与沟槽154一致的沟槽162(同图(e))。再有，通过覆盖n-型半导体层153和p-型半导体层158(同图(f))，外延生长n-型半导体层164，。这样，若采用本实施例的半导体器件制造方法，则比较容易进行埋入生长，所以，与反复进行离子注入和埋入晶体生长的过去的工艺相比，用较少的晶体生长次数即可形成超大结结构。
而且，在本实施例中，用2次沟槽埋入晶体生长来形成超大结结构，但并不仅限于此，例如也可以把每一次的纵横比设定在求出的纵横比的1/3以下，分3次以上反复进行沟槽埋入晶体生长。并且，把第1次和第2次的超大结结构分别形成为条状，形成相互垂直的状态，这样能准确地进行对位。
以上说明了本发明的实施例。但本发明并不仅限于上述实施例，也可以在该技术范围内进行各种更改而加以实施。例如，在上述各实施例中，超大结结构、p型基极层、n+型源极层和栅极形成为条状，但也可以布置成棋盘格子状或曲折交错状。并且虽然说明了用硅作为半导体材料的纵型大功率MOSFET，但也可以采用其他材料，例如碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)等化合物半导体，以及金刚石。
发明的效果
如上所述，本发明具有以下效果。
也就是说，若采用本发明，则可提供能同时实现低导通电阻、高耐压的半导体器件。
并且，若采用本发明，则用较少的工序数即可形成具有超大结结构的半导体器件。

Claims (19)

1、一种半导体器件，其特征在于具有：
第1的第1导电型半导体层，其具有单元区域部分、及被设置成对该单元区域部分进行包围的接合终端区域部分；
第2的第1导电型半导体层，其形成于上述第1的第1导电型半导体层的一边的表面；
第1主电极，用于和上述第2的第1导电型半导体层进行电气连接；
第1的第2导电型半导体层，其分别形成在上述第1的第1导电型半导体层的上述单元区域部分内大致与上述第1的第1导电型半导体层的一边的表面相垂直的方向上，周期性地布置在与上述一边的表面相平行的任意方向即第1方向上；
第2的第2导电型半导体层，其有选择地形成于与上述第1的第1导电型半导体层的另一边的表面部，与上述第1的第2导电型半导体层相连接；
第3的第1导电型半导体层，其有选择地形成于上述第2的第2导电型半导体层的表面部；
第2主电极，其被形成为与上述第2的第2导电型半导体层的表面和第3的第1导电型半导体层的表面相连接；
控制电极，其隔着栅绝缘膜，形成在上述第1的第1导电型半导体层的另一边的表面中的被相邻的上述第2的第2导电型半导体层夹持的区域、上述相邻的第2的第2导电型半导体层的表面、及上述第3的第1导电型半导体层的表面上；以及
第3的第2导电型半导体层，其在上述接合终端区域部分内形成为与第2的第1导电型半导体层接触，并且周期性地布置在上述第1方向及与上述第1方向相垂直的方向即第2方向中的至少一个方向上，直到上述接合终端区域部分的由上述第1的第1导电型半导体层构成的周边附近。
2、如权利要求1所述的半导体器件，其特征在于：上述第3的第2导电型半导体层分别形成在大致与上述第1的第1导电型半导体层的一边的表面相垂直的方向上。
3、如权利要求1所述的半导体器件，其特征在于：上述第3的第2导电型半导体层形成为具有多角形或圆形的断面形状。
4、如权利要求1所述的半导体器件，其特征在于：上述第1的第2导电型半导体层和上述第3的第2导电型半导体层的至少一个具有多角形或圆形的平面形状。
5、如权利要求1所述的半导体器件，其特征在于：上述第1的第2导电型半导体层和上述第3的第2导电型半导体层具有条状的平面形状。
6、如权利要求1所述的半导体器件，其特征在于：还具有绝缘膜，该绝缘膜在上述第1的第2导电型半导体层的内部、上述第3的第2导电型半导体层的内部、上述第1的第1导电型半导体层中被上述第1的第2导电型半导体层夹持的区域的内部、上述第1的第1导电型半导体层中被上述第3的第2导电型半导体层夹持的区域的内部、上述第1的第2导电型半导体层和上述第1的第1导电型半导体层的边界面、及上述第3的第2导电型半导体层和上述第1的第1导电型半导体层的边界面的至少任意一处形成。
7、如权利要求6所述的半导体器件，其特征在于：上述绝缘膜具有条状的平面形状。
8、如权利要求7所述的半导体器件，其特征在于：上述绝缘膜以预定间隔互相隔离而分断形成。
9、如权利要求1所述的半导体器件，其特征在于：上述第3的第2导电型半导体层的掺杂量N1大于上述第1的第2导电型半导体层的掺杂量N2。
10、如权利要求9所述的半导体器件，其特征在于：上述第3的第2导电型半导体层的掺杂量N1与上述第1的第2导电型半导体层的掺杂量N2之比为1＜N1/N2≤1.63。
11、如权利要求1所述的半导体器件，其特征在于：上述第3的第2导电型半导体层的布置间隔CP1小于上述第1的第2半导体层的布置间隔CP2。
12、如权利要求11所述的半导体器件，其特征在于：上述第3的第2导电型半导体层的布置间隔CP1与上述第1的第2半导体层的布置间隔CP2之比为1＜CP2/CP1＜2。
13、如权利要求1所述的半导体器件，其特征在于：上述第1的第1导电型半导体层，在上述接合终端区域部分的杂质浓度低于上述单元区域部分的杂质浓度。
14、如权利要求1所述的半导体器件，其特征在于：还具有第4的第1导电型半导体层，其设置在上述第1的第1导电型半导体层和上述第2的第1导电型半导体层之间，杂质浓度低于上述第1的第1导电型半导体层。
15、如权利要求1所述的半导体器件，其特征在于：还具有第4的第2导电型半导体层，其被形成为在上述接合终端区域部分内与单元区域部分的边界面近旁围绕上述单元区域部分，且与上述第1主电极和上述第2主电极相连接的。
16、如权利要求1～15中的任一项所述的半导体器件，其特征在于：还具有包含场极的接合终端区域部分，该场极隔着绝缘膜被设置在上述接合终端区域部分的上述第1的第1导电型半导体层上。
17、如权利要求1～15中的任一项所述的半导体器件，其特征在于：还具有如下的结的终端结构，其含有在上述接合终端区域部分的上述第1的第1导电型半导体层和上述第3的第2导电型半导体层的表面部上形成的RESURF层。
18、如权利要求1～15中的任一项所述的半导体器件，其特征在于：还具有如下的结的终端结构，其含有在上述接合终端区域部分的上述第1的第2导电型半导体层或上述第1的第1导电型半导体层和上述第3的第2导电型半导体层的表面上形成的多个保护环层。
19、一种半导体器件的制造方法，该半导体器件的结构是在第1导电型半导体层内具有纵横比R的第2导电型半导体层的超大结结构，该半导体器件的制造方法的特征在于具有以下工序：
第1工序，在第1导电型半导体层内，形成具有纵横比R/N的沟槽，其中N为大于等于2的自然数；
第2工序，通过埋入上述沟槽，外延生长第2导电型半导体层；
第3工序，去除上述第2导电型半导体层，直到露出上述第1导电型半导体层的表面为止；
第4工序，在上述第1导电型半导体层和上述第2导电型半导体层上，通过只以实质上与上述第1工序形成的沟槽深度相同的长度来增加层厚，外延生长上述第1导电型半导体层；
第5工序，通过露出由上述第1工序形成的沟槽内所埋入的上述第2导电型半导体层，有选择地去除上述第1导电型半导体层；以及
将上述第2至第5工序重复N-1次的工序。
CNB031216978A 2002-03-18 2003-03-18 半导体器件及其制造方法 Expired - Lifetime CN1280914C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP074633/2002 2002-03-18
JP2002074633A JP3908572B2 (ja) 2002-03-18 2002-03-18 半導体素子

Publications (2)

Publication Number Publication Date
CN1445860A CN1445860A (zh) 2003-10-01
CN1280914C true CN1280914C (zh) 2006-10-18

Family

ID=28035316

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031216978A Expired - Lifetime CN1280914C (zh) 2002-03-18 2003-03-18 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US6844592B2 (zh)
JP (1) JP3908572B2 (zh)
CN (1) CN1280914C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022127A (zh) * 2011-09-21 2013-04-03 株式会社东芝 功率用半导体装置

Families Citing this family (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331238C (zh) * 2001-09-19 2007-08-08 株式会社东芝 半导体装置及其制造方法
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3925319B2 (ja) * 2002-06-14 2007-06-06 富士電機デバイステクノロジー株式会社 半導体素子
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
DE112004001163B4 (de) * 2003-08-20 2017-12-28 Denso Corporation Halbleiteranordnung eines vertikalen Typs
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4253558B2 (ja) * 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4867131B2 (ja) * 2004-01-15 2012-02-01 富士電機株式会社 半導体装置およびその製造方法
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101042147B1 (ko) * 2004-03-26 2011-06-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
JP4865194B2 (ja) 2004-03-29 2012-02-01 ルネサスエレクトロニクス株式会社 超接合半導体素子
DE102004015921B4 (de) * 2004-03-31 2006-06-14 Infineon Technologies Ag Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP2005340550A (ja) * 2004-05-28 2005-12-08 Sanyo Electric Co Ltd 半導体装置
JP4454396B2 (ja) * 2004-06-08 2010-04-21 株式会社ブリヂストン 生タイヤの成型方法、およびそれに用いられる生タイヤ冷却装置
JP2005353991A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
JP4967236B2 (ja) 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
JP4943639B2 (ja) * 2004-08-31 2012-05-30 株式会社豊田中央研究所 半導体装置
JP2006140250A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置及びその製造方法
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP4929594B2 (ja) * 2004-12-27 2012-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP4923414B2 (ja) * 2004-12-27 2012-04-25 富士電機株式会社 半導体素子の製造方法
JP4860929B2 (ja) 2005-01-11 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4825424B2 (ja) * 2005-01-18 2011-11-30 株式会社東芝 電力用半導体装置
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4840738B2 (ja) * 2005-03-15 2011-12-21 株式会社デンソー 半導体装置とその製造方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
JP4997715B2 (ja) * 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
US7859076B2 (en) * 2005-05-24 2010-12-28 Nxp B.V. Edge termination for semiconductor device
JP4921730B2 (ja) * 2005-06-20 2012-04-25 株式会社東芝 半導体装置
US7462909B2 (en) 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
JP2007036213A (ja) * 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
JP4865260B2 (ja) * 2005-06-23 2012-02-01 株式会社豊田中央研究所 半導体装置
US8084815B2 (en) * 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device
JP2007012977A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007027313A (ja) * 2005-07-14 2007-02-01 Nec Electronics Corp 半導体装置
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
JP2007103747A (ja) * 2005-10-06 2007-04-19 Sumco Corp 半導体基板の製造方法
DE112006002626B4 (de) 2005-10-06 2010-08-19 DENSO CORPORATION, Kariya-shi Halbleitersubstrat und Verfahren zu dessen Herstellung
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP2007173418A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 半導体装置
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007221024A (ja) 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7569875B2 (en) * 2006-03-14 2009-08-04 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device and a method for producing the same
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP5342752B2 (ja) * 2006-05-16 2013-11-13 株式会社東芝 半導体装置
JP5124999B2 (ja) * 2006-06-15 2013-01-23 富士電機株式会社 半導体装置およびその製造方法
JP4980663B2 (ja) 2006-07-03 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置および製造方法
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
JP2008108962A (ja) 2006-10-26 2008-05-08 Toshiba Corp 半導体装置
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8283699B2 (en) 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
JP5196766B2 (ja) * 2006-11-20 2013-05-15 株式会社東芝 半導体装置
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US7531888B2 (en) 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
US20080203470A1 (en) * 2007-02-28 2008-08-28 Infineon Technologies Austria Ag Lateral compensation component
JP2008227116A (ja) 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4621708B2 (ja) * 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
KR101630734B1 (ko) * 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US8012806B2 (en) * 2007-09-28 2011-09-06 Icemos Technology Ltd. Multi-directional trenching of a die in manufacturing superjunction devices
JP5298488B2 (ja) * 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
JP5198030B2 (ja) 2007-10-22 2013-05-15 株式会社東芝 半導体素子
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5571306B2 (ja) 2008-12-17 2014-08-13 ローム株式会社 半導体装置
JP5566020B2 (ja) * 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
IT1397574B1 (it) * 2008-12-29 2013-01-16 St Microelectronics Rousset Dispositivo a semiconduttore di potenza di tipo multi-drain e relativa struttura di terminazione di bordo
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) * 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP2011018764A (ja) * 2009-07-08 2011-01-27 Toshiba Corp 半導体装置
JP4998524B2 (ja) * 2009-07-24 2012-08-15 サンケン電気株式会社 半導体装置
CN102473721B (zh) * 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
CN102097354A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 功率器件耐压区的形成方法
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
CN102136495B (zh) * 2010-01-25 2013-02-13 上海华虹Nec电子有限公司 半导体高压器件的结构及其制作方法
JP5537996B2 (ja) * 2010-03-03 2014-07-02 株式会社東芝 半導体装置
JP2011216587A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
CN101840933B (zh) * 2010-04-13 2011-11-23 苏州博创集成电路设计有限公司 带表面缓冲环终端结构的超结金属氧化物场效应晶体管
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102315253A (zh) * 2010-06-30 2012-01-11 力士科技股份有限公司 一种半导体功率器件的布局设计
IT1401756B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
CN102412260B (zh) * 2010-09-25 2014-07-09 上海华虹宏力半导体制造有限公司 超级结半导体器件的终端保护结构及制作方法
JP2012074441A (ja) * 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
JP5664142B2 (ja) 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
TWI407568B (zh) * 2010-11-22 2013-09-01 Sinopower Semiconductor Inc 半導體元件
JP2012134198A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
JP5691550B2 (ja) * 2011-01-21 2015-04-01 サンケン電気株式会社 半導体装置
JP2012186353A (ja) * 2011-03-07 2012-09-27 Fuji Electric Co Ltd 複合半導体装置
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
KR101248664B1 (ko) * 2011-08-01 2013-03-28 주식회사 케이이씨 전력 반도체 소자
KR101248669B1 (ko) * 2011-08-01 2013-04-03 주식회사 케이이씨 전력 반도체 소자
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP5999748B2 (ja) 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
US9224852B2 (en) 2011-08-25 2015-12-29 Alpha And Omega Semiconductor Incorporated Corner layout for high voltage semiconductor devices
US8680613B2 (en) 2012-07-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Termination design for high voltage device
US8785279B2 (en) 2012-07-30 2014-07-22 Alpha And Omega Semiconductor Incorporated High voltage field balance metal oxide field effect transistor (FBM)
CN103000665B (zh) * 2011-09-08 2015-08-19 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US9478621B2 (en) 2011-09-27 2016-10-25 Denso Corporation Semiconductor device
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
CN103077970B (zh) * 2011-10-26 2015-10-14 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN103165450B (zh) * 2011-12-09 2016-04-13 上海华虹宏力半导体制造有限公司 终端环的制造方法
US20130200499A1 (en) * 2012-02-03 2013-08-08 Inergy Technology Inc. Semiconductor device
JP2013175655A (ja) * 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
US9287391B2 (en) * 2012-03-05 2016-03-15 Mitsubishi Electric Corporation Semiconductor device
JP5701802B2 (ja) 2012-03-23 2015-04-15 株式会社東芝 電力用半導体装置
US9087707B2 (en) * 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
CN102623504B (zh) * 2012-03-29 2015-03-04 无锡新洁能股份有限公司 具有终端结构的超结半导体器件及其制造方法
JP6107156B2 (ja) * 2012-05-21 2017-04-05 富士電機株式会社 半導体装置
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN103515416B (zh) * 2012-06-26 2016-11-23 比亚迪股份有限公司 一种芯片结构及其制作方法
US9231100B2 (en) 2012-10-31 2016-01-05 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US9184277B2 (en) * 2012-10-31 2015-11-10 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
JP5655052B2 (ja) * 2012-11-05 2015-01-14 株式会社東芝 半導体装置
CN104838500B (zh) 2012-12-04 2017-08-15 株式会社电装 半导体装置及其制造方法
DE112012007207B4 (de) * 2012-12-06 2023-11-09 Mitsubishi Electric Corporation Halbleitervorrichtung
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
US20140231928A1 (en) * 2013-02-18 2014-08-21 Infineon Technologies Austria Ag Super Junction Semiconductor Device with an Edge Area Having a Reverse Blocking Capability
TWI524524B (zh) * 2013-05-06 2016-03-01 台灣茂矽電子股份有限公司 功率半導體元件之製法及結構
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9112022B2 (en) * 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
CN104638004B (zh) * 2013-11-15 2018-04-17 上海华虹宏力半导体制造有限公司 超级结mosfet器件的结构
CN103700697B (zh) * 2013-12-20 2016-05-25 西安芯派电子科技有限公司 纵向超结金属氧化物场效应晶体管
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
JP5872621B2 (ja) * 2014-05-09 2016-03-01 ルネサスエレクトロニクス株式会社 半導体装置
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
US9698256B2 (en) 2014-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Termination of super junction power MOSFET
DE102015202121B4 (de) * 2015-02-06 2017-09-14 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
US9876071B2 (en) * 2015-02-28 2018-01-23 Texas Instruments Incorporated Structures to avoid floating RESURF layer in high voltage lateral devices
CN106158955A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率半导体器件及其形成方法
DE102015110484B4 (de) 2015-06-30 2023-09-28 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
KR101574319B1 (ko) 2015-07-21 2015-12-14 (주) 트리노테크놀로지 주입 효과를 이용한 전력 반도체 소자
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
JP6448513B2 (ja) 2015-11-16 2019-01-09 株式会社東芝 半導体装置
TWI581425B (zh) * 2015-11-24 2017-05-01 Macroblock Inc And a power semiconductor device having an edge terminal structure having a gradation concentration
CN106887451B (zh) * 2015-12-15 2020-04-07 深圳尚阳通科技有限公司 超结器件及其制造方法
CN108369963B (zh) 2015-12-15 2022-01-25 通用电气公司 碳化硅超结功率器件的边缘终端设计
CN107305910B (zh) * 2016-04-21 2019-12-31 帅群微电子股份有限公司 超接面半导体组件
TWI567978B (zh) * 2016-04-21 2017-01-21 帥群微電子股份有限公司 超接面半導體元件
CN106024863A (zh) * 2016-06-27 2016-10-12 电子科技大学 一种高压功率器件终端结构
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10529799B2 (en) 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
JP6574744B2 (ja) 2016-09-16 2019-09-11 株式会社東芝 半導体装置
WO2018051512A1 (ja) * 2016-09-16 2018-03-22 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
JP6847681B2 (ja) * 2017-01-27 2021-03-24 ローム株式会社 半導体装置
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
TWI699887B (zh) * 2017-04-20 2020-07-21 聚積科技股份有限公司 具有分段式濃度的功率半導體裝置
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring
JP6362154B1 (ja) * 2017-05-26 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
EP3490006A1 (en) 2017-11-24 2019-05-29 Nexperia B.V. Semiconductor device with edge termination structure and method of manufacture
JP7073698B2 (ja) 2017-12-07 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6552667B2 (ja) * 2018-04-11 2019-07-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE112019001937T5 (de) * 2018-04-13 2021-01-07 Sumitomo Electric Industries, Ltd. Halbleitervorrichtung
JP7103154B2 (ja) * 2018-10-19 2022-07-20 株式会社デンソー 半導体装置とその製造方法
DE102018219994B4 (de) * 2018-11-22 2020-11-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. RC-Snubberglied mit hoher Spannungsfestigkeit
DE102018132435B4 (de) * 2018-12-17 2021-01-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Superjunction-Transistorbauelements
JP7263286B2 (ja) 2020-03-24 2023-04-24 株式会社東芝 半導体装置
US20230282695A1 (en) * 2020-07-10 2023-09-07 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
CN111987147B (zh) * 2020-10-26 2021-03-09 江苏应能微电子有限公司 一种功率半导体器件
KR20230108460A (ko) * 2022-01-11 2023-07-18 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법
CN114464670B (zh) * 2022-04-11 2022-07-01 江苏长晶科技股份有限公司 一种超低比导的超结mosfet及其制备方法
JP2024046441A (ja) 2022-09-22 2024-04-03 株式会社東芝 半導体装置およびその製造方法
CN116247055B (zh) * 2023-05-12 2023-07-28 深圳市威兆半导体股份有限公司 半导体器件
EP4517829A1 (en) * 2023-08-29 2025-03-05 Nexperia B.V. Edge termination region of superjunction device
EP4517828A1 (en) * 2023-08-29 2025-03-05 Nexperia B.V. Edge termination region of superjunction device
EP4615191A1 (en) * 2024-03-06 2025-09-10 STMicroelectronics International N.V. Semiconductor electronic device with edge termination region and manufacturing process
DE102024204771A1 (de) 2024-05-23 2025-11-27 Infineon Technologies Ag Superjunction-transistorvorrichtung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
JPH0575110A (ja) * 1991-09-13 1993-03-26 Fuji Electric Co Ltd 半導体装置
JP2810821B2 (ja) * 1992-03-30 1998-10-15 三菱電機株式会社 半導体装置及びその製造方法
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP3951522B2 (ja) 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法
JP2000269518A (ja) 1999-03-18 2000-09-29 Toshiba Corp 電力用半導体素子及び半導体層の形成方法
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4450122B2 (ja) * 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP4764974B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置
JP4483001B2 (ja) * 2000-02-17 2010-06-16 富士電機システムズ株式会社 半導体素子
JP3636345B2 (ja) * 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP4839519B2 (ja) * 2001-03-15 2011-12-21 富士電機株式会社 半導体装置
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4212288B2 (ja) 2002-04-01 2009-01-21 株式会社東芝 半導体装置およびその製造方法
JP3993458B2 (ja) 2002-04-17 2007-10-17 株式会社東芝 半導体装置
US6700156B2 (en) * 2002-04-26 2004-03-02 Kabushiki Kaisha Toshiba Insulated gate semiconductor device
JP3721172B2 (ja) 2003-04-16 2005-11-30 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022127A (zh) * 2011-09-21 2013-04-03 株式会社东芝 功率用半导体装置

Also Published As

Publication number Publication date
US20030222327A1 (en) 2003-12-04
USRE47641E1 (en) 2019-10-08
US6844592B2 (en) 2005-01-18
US7115475B2 (en) 2006-10-03
JP2003273355A (ja) 2003-09-26
CN1445860A (zh) 2003-10-01
US20050098826A1 (en) 2005-05-12
JP3908572B2 (ja) 2007-04-25

Similar Documents

Publication Publication Date Title
CN1280914C (zh) 半导体器件及其制造方法
CN1193431C (zh) 半导体器件
CN1233041C (zh) 半导体器件及其制作方法
CN1317771C (zh) 绝缘栅型半导体器件
CN1126180C (zh) 免闭锁功率金属氧化物半导体－双极型晶体管及其形成方法
CN100336229C (zh) 绝缘栅型双极晶体管及其制造方法以及变流电路
CN1228858C (zh) 电力半导体器件
CN1295795C (zh) 电力半导体器件
CN100350625C (zh) 埋入栅型半导体器件
CN1304180A (zh) 功率半导体器件
US9349811B2 (en) Field plate configuration of a semiconductor device
CN101055894A (zh) 半导体装置及其制造方法
CN1750271A (zh) 氮基半导体装置
CN1237619C (zh) 半导体装置
CN110036461A (zh) 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法
CN1557022A (zh) 半导体装置及其制造方法
CN1494160A (zh) 功率半导体元件
US20070132012A1 (en) Semiconductor device
CN1864270A (zh) 绝缘栅型半导体器件及其制造方法
CN1950947A (zh) 半导体器件
CN1694265A (zh) 半导体器件及其制造方法
CN1409408A (zh) 半导体装置及其制造方法
CN1677687A (zh) 半导体装置及其制造方法
CN1815739A (zh) 半导体器件及其制作方法
CN1534795A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061018

CX01 Expiry of patent term