[go: up one dir, main page]

DE102006047489B9 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102006047489B9
DE102006047489B9 DE102006047489A DE102006047489A DE102006047489B9 DE 102006047489 B9 DE102006047489 B9 DE 102006047489B9 DE 102006047489 A DE102006047489 A DE 102006047489A DE 102006047489 A DE102006047489 A DE 102006047489A DE 102006047489 B9 DE102006047489 B9 DE 102006047489B9
Authority
DE
Germany
Prior art keywords
edge
charge compensation
compensation regions
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006047489A
Other languages
English (en)
Other versions
DE102006047489B4 (de
DE102006047489A1 (de
Inventor
Dipl.-Ing. Willmeroth Armin
Dr.rer.nat. Rüb Michael
Dr.-Ing. Tolksdorf Carolin
Dr.rer.nat. Schmitt Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006047489A priority Critical patent/DE102006047489B9/de
Priority to US11/866,662 priority patent/US7973362B2/en
Publication of DE102006047489A1 publication Critical patent/DE102006047489A1/de
Publication of DE102006047489B4 publication Critical patent/DE102006047489B4/de
Application granted granted Critical
Publication of DE102006047489B9 publication Critical patent/DE102006047489B9/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • H10D30/665Vertical DMOS [VDMOS] FETs having edge termination structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01Manufacture or treatment
    • H10D62/051Forming charge compensation regions, e.g. superjunctions
    • H10D62/054Forming charge compensation regions, e.g. superjunctions by high energy implantations in bulk semiconductor bodies, e.g. forming pillars
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109Reduced surface field [RESURF] PN junction structures
    • H10D62/111Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393Body regions of DMOS transistors or IGBTs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Halbleiterbauelement mit einem Halbleiterkörper, der einen aktiven Zellenbereich (1) aufweist, der von einem Randgebiet (2) eines ersten Leitfähigkeitstyps umgeben ist und einen Rand (17) aufweist, wobei in das Randgebiet (2) Ladungskompensationsbereiche (6) eines zweiten Leitfähigkeitstyps eingebettet sind, die sich von einer Oberseite (9) des Halbleiterbauelements vertikal in den Halbleiterkörper hinein erstrecken und derart angeordnet sind, dass die Oberseiten der Ladungskompensationsbereiche auf der Oberseite (9) des Halbleiterbauelements Gitterpunkte eines orthogonalen Rechteckgitters bilden, dadurch gekennzeichnet, dass für die Anzahl Ns der Ladungsträger, die in einem durch zwei in einer horizontalen Richtung senkrecht zum Rand (19) benachbarte Ladungskompensationsbereiche (6) eingeschlossenen Volumen Vs vorhandenen sind, und für die Anzahl Np der Ladungsträger, die in einem durch zwei in einer horizontalen Richtung (20) parallel zum Rand benachbarte Ladungskompensationsbereiche eingeschlossenen Volumen Vp vorhandenen sind, Np > Ns gilt.

Description

  • Die Erfindung betrifft einen Randabschluss für ein Halbleiterbauelement mit hoher Avalanchefestigkeit. Sie betrifft weiter ein Verfahren zu seiner Herstellung.
  • Bei Halbleiterbauelementen, insbesondere bei Leistungshalbleiterbauelementen wie Leistungs-MOSFETs, sind der Einschaltwiderstand und die Durchbruchspannung wichtige Parameter. Bei herkömmlichen Halbleiterbauelementen sind beide Größen über die Höhe der Dotierung gekoppelt, so dass für einen niedrigeren Einschaltwiderstand eine niedrigere Durchbruchspannung in Kauf genommen werden muss. Eine Möglichkeit, diese Kopplung aufzuheben, sind Kompensationsbauelemente, bei denen in der beispielsweise n-leitenden Driftstrecke p-leitende Kompensationsbereiche angeordnet sind, die in die Driftzone eingebrachte Ladungen durch Spiegelladungen kompensieren und auf diese Weise eine Erhöhung der Dotierung an der Driftzone zu ermöglichen und damit den Einschaltwiderstand bei gleich bleibender Spannung zu ermöglich.
  • Zur Bereitstellung eines robusten Bauelements ist es vorteilhaft, den Avalanchedurchbruch aus dem Randbereich des Halbleiterbauelements in den aktiven Zellbereich zu verlegen. Dazu sind Kompensationsbereiche auch im Randbereich des Halbleiterbauelements angeordnet und weisen zur Bildung eines Randabschlusses dort ein feineres Raster auf als im aktiven Zellbereich. Dadurch wird erreicht, dass der Dotierstoff im Rand homogener verteilt und die Stärke von Querfeldern somit reduziert wird. Ein derartiges Halbleiterbauelement ist aus der DE 101 00 802 C1 bekannt.
  • Die DE 103 03 335 A1 zeigt ein Halbleiterbauelement mit aktivem Zellenbereich und Randgebiet, in dem Ladungskompensationsbereiche in einem hexagonalen Gitter angeordnet sind.
  • Dabei ist es jedoch problematisch, dass zur Erzielung eines noch geringeren Einschaltwiderstands die Kompensationsstrukturen weiter verkleinert werden müssten, damit die Dotierniveaus entsprechend angehoben werden können. Kleinere Strukturen in den Lithografieebenen für die Erzeugung der Kompensationsgebiete bedeuten bei gleichbleibender Lithografietoleranz in den erzeugten Strukturen jedoch eine erhebliche Zunahme der Schwankung des erzielten Kompensationsgrades. Solche Schwankungen, die erhöhten Ausschuss bei der Produktion zur Folge haben, werden durch die Erhöhung des Dotierniveaus noch verstärkt, da die maximal erlaubte Abweichung von dem idealen Kompensationsgrad eine absolute Größe ist. Somit nehmen die Anforderungen an die relative Genauigkeit proportional zum höheren Dotierniveau zu und die Lithografietoleranz im Randgebiet wird zum begrenzenden Element.
  • Aufgabe der Erfindung ist es daher, einen Randabschluss für ein Halbleiterbauelement anzugeben, der eine möglichst gute Kompensation der Ladungsträger im Randbereich und weitere Erhöhung des Dotierniveaus erlaubt, ohne die beschriebenen Nachteile aufzuweisen.
  • Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Es wird weiterhin ein Verfahren zur Herstellung eines Halbleiterbauelements angegeben, das die Herstellung von Halbleiterbauelementen mit großer Avalanchefestigkeit erlaubt, ohne große Fertigungsstreuungen aufzuweisen.
  • Ein Randabschluss für ein Halbleiterbauelement mit einem Halbleiterkörper gemäß einem Ausführungsbeispiel der Erfindung, der einen Rand mit einem Randgebiet eines ersten Leitfähigkeitstyps aufweist, weist in dem Randgebiet Ladungskompensationsbereiche eines zweiten Leitfähigkeitstyps auf, die in das Randgebiets des ersten Leitfähigkeitstyps eingebettet sind. Die Ladungskompensationsbereiche erstrecken sich von einer Oberseite des Halbleiterbauelements vertikal in den Halbleiterkörper hinein. Dabei werden unter Ladungskompensationsbereichen, die sich vertikal in das Volumen hinein erstrecken, hier und im folgenden auch solche verstanden, die aus einer Gruppe voneinander getrennter, vertikal untereinander liegender, einzelner Kompensationsbereiche bestehen.
  • Für die mittlere Anzahl Ns der in einem Volumen Vs zwischen zwei in einer Richtung senkrecht zum Rand benachbarten Ladungskompensationsbereichen vorhandenen Ladungsträger und für die mittlere Anzahl Np der in einem Volumen Vp zwischen zwei in einer Richtung parallel zum Rand benachbarten Ladungskompensationsbereichen vorhandenen Ladungsträger gilt Np > Ns. Unter Ladungsträger würden hier die Ladungsträger im spannungslosen Fall verstanden.
  • Bei einer homogenen Dotierung gilt also auch für das mittlere Volumen Vs zwischen zwei in einer Richtung senkrecht zum Rand benachbarten Ladungskompensationsbereichen und für das mittlere Volumen Vp zwischen zwei in einer Richtung parallel zum Rand benachbarten Ladungskompensationsbereichen Vp > Vs.
  • Der Größe der Öffnungen in den Lithografiemasken, durch die die Dotierungen in die Kompensationsbereiche eingebracht werden, kommt eine wichtige Bedeutung zu. Um die Nachteile im Stand der Technik wie eine große Fertigungsstreuung zu umgehen, sollten die Öffnungen möglichst groß sein. Andererseits ist aber zur feinen Verteilung des Dotierstoffes ein möglichst enges Raster anzustreben.
  • Im Sperrfall treten starke elektrische Querfelder in einer Richtung senkrecht zum Rand auf, weil die Ladungsträger im Randgebiet im Gegensatz zum aktiven Zellenbereich senkrecht zum Rand nur von einer Seite her aus dem Gebiet des ersten Leitfähigkeitstyps ausgeräumt werden, nämlich von der in Richtung auf den aktiven Bereich zu benachbarten Kompensationsstruktur aus, weswegen im Randbereich ein wesentlich höheres Potential zum Ausräumen benötigt wird wie im Zellbereich.
  • In einer Richtung parallel zum Rand erfolgt das Ausräumen der Ladungsträger aus den Gebieten des ersten Leitfähigkeitstyps wie im Zellbereich von zwei Seiten aus. Das Ausräumen der Ladungsträger erfolgt im Randgebiet demnach asymmetrisch bezüglich der Richtungen senkrecht und parallel zum Rand.
  • Für eine bessere Kompensation der Ladungen sollte dieser Asymmetrie bei der Anordnung der Kompensationsbereiche innerhalb des Randgebiets Rechnung getragen werden. Da die Ladungsträger im Randgebiet senkrecht zum Rand nur von einer Seite her ausgeräumt werden, parallel zum Rand jedoch von beiden Seiten, dürfen die Ladungskompensationsbereiche in einer Richtung parallel zum Rand weiter voneinander beabstandet sein als in einer Richtung senkrecht zum Rand.
  • Dadurch wird bewirkt, dass zu jeder Volumeneinheit auszuräumenden Randgebiets des ersten Leitfähigkeitstyps eine ausreichend große Volumeneinheit eines Ladungskompensationsbereichs des zweiten Leitfähigkeitstyps bereitgestellt ist und gleichzeitig kein Ausräumvermögen der Kompensationsbereiche verschwendet wird. Auf diese Weise wird vermieden, dass im Randgebiet ein doppeltes Potential zum Ausräumen bereitgestellt werden muss, das zum Auftreten starker Querfelder führen würde.
  • In einem Ausführungsbeispiel sind die Ladungskompensationsbereiche in dem Randgebiet periodisch derart angeordnet, dass ihre Oberseiten auf der Oberseite des Halbleiterbauelements Gitterpunkte eines orthogonalen Gitters bilden, wobei die Abstände zwischen benachbarten Gitterebenen in einer Richtung parallel zum Rand größer sind als in einer Richtung senkrecht zum Rand. Bei diesem Ausführungsbeispiel bilden die Oberseiten der Ladungskompensationsbereiche also Gitterpunkte eines Rechteckgitters.
  • Die Ladungskompensationsbereiche können beispielsweise die Form von Säulen mit im Wesentlichen rechteckigem Querschnitt haben, sie können jedoch auch Säulen mit im Wesentlichen rundem Querschnitt sein.
  • In einem Ausführungsbeispiel der Erfindung ist die Dotierstoffkonzentration innerhalb der Ladungskompensationsbereiche in vertikaler Richtung konstant. Alternativ kann sie jedoch auch in vertikaler Richtung variieren.
  • Der Randabschluss kann zusätzlich zu den Ladungskompensationsbereichen innerhalb des Randgebietes auch noch weitere Strukturen wie Feldringe, Feldplatten oder Variation of Lateral Doping-Gebiete aufweisen.
  • Der Randabschluss kann beispielsweise bei einem vertikalen Halbleiterbauelement besonders gut eingesetzt werden. Ein solches vertikales Halbleiterbauelement weist eine Vorderseite mit einem Sourceanschluss und eine Rückseite mit einem Drainanschluss und zwischen Source und Drain eine vertikale Driftstrecke auf, in der die Ladungskompensationsgebiete angeordnet sind. Der Drainanschluss kann jedoch auch von der Vorderseite des Bauelements zugänglich sein, wo er am Rand des Halbleiterchips angeordnet ist.
  • Ein nicht beanspruchtes Verfahren zur Herstellung eines Halbleiterbauelements mit Ladungskompensationsbereichen in seinem Randgebiet weist folgende Schritte auf: Zunächst wird eine Vielzahl von Schichten aus Halbleitermaterial eines ersten Leitfähigkeitstyps zur Ausbildung eines Halbleiterkörpers mit einem Rand und einem Randgebiet hergestellt.
  • Dazu wird eine Vielzahl von Lithografiemasken jeweils im Wechsel mit dem Abscheiden einer oder mehrerer Schichten aus Halbleitermaterial ausgebildet, wobei die Masken Öffnungen zum Einbringen von Ladungskompensationsbereichen in die Schichten aufweisen und die Öffnungen in einer Richtung parallel zum Rand größere mittlere Abstände zu benachbarten Öffnungen aufweisen als in einer Richtung senkrecht zum Rand. Mit Hilfe der Masken werden Ladungskompensationsbereiche eines zweiten Leitfähigkeitstyps ausgebildet, so dass die mittleren Abstände zwischen Ladungskompensationsbereichen in einer Richtung parallel zum Rand größer sind als in einer Richtung senkrecht zum Rand.
  • Dabei können die Ladungskompensationsbereiche mittels Ionenimplantation und nachfolgender thermischer Ausdiffusion eingebracht werden, das Ausbilden der Ladungskompensationsbereiche kann aber beispielsweise auch durch epitaktisches Abscheiden erfolgen.
  • Das Verfahren hat den Vorteil, dass Lithografiemasken mit verhältnismäßig großen Öffnungen zur Ausbildung der Ladungskompensationsbereiche verwendet werden können. Dadurch ist es möglich, gegebenenfalls die Dotierstoffkonzentration weiter zu erhöhen und das Raster im Mittel zu verringern, ohne dass dies zu starken Schwankungen im Kompensationsgrad und damit zu einem erhöhten Ausschuss bei der Produktion führt. Dadurch kann ein Halbleiterbauelement mit optimierten Kompensationseigenschaften hergestellt werden, bei dem es trotzdem möglich ist, den Avalanchedurchbruch aus dem Randgebiet in den aktiven Zellbereich hinein zu verlegen.
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch einen Ausschnitt eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der Erfindung;
  • 2 zeigt eine schematische Draufsicht auf eine erste Ausführungsform des Halbleiterbauelements gemäß 1;
  • 3 zeigt eine schematische Draufsicht auf eine zweite Ausführungsform des Halbleiterbauelements gemäß 1;
  • 4 zeigt eine schematische Draufsicht auf eine dritte Ausführungsform des Halbleiterbauelements gemäß 1;
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • Das Halbleiterbauelement gemäß 1 weist einen aktiven Zellenbereich 1 auf, der von einem Randgebiet 2 umgeben ist. Der Halbleiterkörper 21 aus Silizium weist typischerweise ein n+-leitendes Substrat 3 und zusätzlich n-leitende Schichten 4, 5 auf.
  • An der Oberseite 9 des Halbleiterbauelements sind durch einen Sourcekontakt 13 kontaktierte n-leitende Sourcezonen 8 mit p-leitenden Wannen 7 angeordnet. Auf seiner Rückseite 15 weist das Halbleiterbauelement einen Drainkontakt 16 auf. Zwischen Sourcezonen 8 und Drainkontakt 16 ist eine vertikale Driftstrecke 22 vorgesehen, in der p-leitende, säulenförmige Ladungskompensationsbereiche 6 angeordnet sind. Über in einer Isolationsschicht 10 angeordnete Gateelektroden 11 kann das Halbleiterbauelement gesteuert werden.
  • Auch in dem Randgebiet 2 sind Ladungskompensationsgebiete 6 in die n-leitende Schicht 5 eingebettet. Zur Erhöhung seiner Durchbruchspannung weist das Halbleiterbauelement einen Randabschluss mit einem im Vergleich zum Raster der Ladungskompensationsbereiche 6 im aktiven Zellbereich 1 dichteren Raster aus Ladungskompensationsbereichen 6 auf, der den Avalanchedurchbruch aus dem Randgebiet 2 in den aktiven Zellbereich 1 verlegt. In dem Randgebiet 2 können zur Erhöhung der Durchbruchspannung zusätzlich weitere Strukturen wie Feldplatten 12 und/oder Schutzringe 14 vorgesehen sein.
  • In der Querschnittsansicht gemäß 1 ist erkennbar, dass der Randabschluss ein dichtes Raster an Ladungskompensationsbereichen 6 umfasst. In dieser Ansicht ist jedoch nicht erkennbar, dass dieses Raster für die Richtungen parallel und senkrecht zum Rand 17 unterschiedlich ist.
  • Dies ist jedoch in der Draufsicht gemäß den 2 bis 4 erkennbar.
  • 2 zeigt eine erste Ausführungsform des erfindungsgemäßen Randabschlusses. Im Randgebiet 2 sind in die n-leitende Schicht 5 p-leitende Ladungskompensationsbereiche 6 eingebettet, die in dieser Ausführungsform die Form von Säulen mit im Wesentlichen rundem Querschnitt haben. In der Richtung 19 senkrecht zum Rand 17 haben die Ladungskompensationsgebiete 6 einen Abstand a zu ihren nächsten Nachbarn, während sie in der Richtung 20 parallel zum Rand einen Abstand b zu ihren nächsten Nachbarn haben. Dabei gilt b > a.
  • Eine ganz ähnliche Anordnung ist in 3 gezeigt. Bei diesem Ausführungsbeispiel haben die Ladungskompensationsbereiche 6 die Form von Säulen mit einem im Wesentlichen rechteckigen Querschnitt.
  • 4 zeigt eine Abwandlung der Ausführungsform gemäß 3, bei der zwischen den einzelnen Ladungskompensationssäulen 6 schwach p-leitende Brücken 18 angeordnet sind. Solange die Brücken 18 nicht vollständig ausgeräumt sind, wird das Gebiet der n-leitenden Schicht 5 zwischen den durch die Brücken 18 verbundenen Ladungskompensationsbereichen 6 nicht nur von einer, sondern von beiden Seiten in der Richtung 19 ausgeräumt. Die Brücken 18 können dabei auch als Variation of Lateral Doping-Gebiete ausgebildet sein, d. h. ihre Dotierung kann entlang der Richtung 19 zum Rand 17 einen Gradienten aufweisen.
  • Sind die Brücken 18 vollständig ausgeräumt, erfolgt das Ausräumen des n-leitenden Schicht 5 wieder nur von einer Seite her, weshalb auch hier das Raster der Ladungskompensationsgebiete in der Richtung 19 senkrecht zum Rand 17 enger gewählt wurde als in der Richtung 20 parallel zum Rand 17.
  • Bezugszeichenliste
  • 1
    aktiver Zellbereich
    2
    Randgebiet
    3
    Substrat
    4
    n-leitende Schicht
    5
    weitere n-leitende Schicht
    6
    p-leitende Ladungskompensationsbereiche
    7
    Wanne
    8
    Sourcezone
    9
    Oberseite
    10
    Isolierschicht
    11
    Gateelektrode
    12
    Feldplatte
    13
    Sourcekontakt
    14
    Schutzring
    15
    Rückseite
    16
    Drainkontakt
    17
    Rand
    18
    Brücke
    19
    Richtung senkrecht zum Rand
    20
    Richtung parallel zum Rand
    21
    Halbleiterkörper
    22
    Driftstrecke
    a
    Abstand in einer Richtung senkrecht zum Rand
    b
    Abstand in einer Richtung parallel zum Rand

Claims (8)

  1. Halbleiterbauelement mit einem Halbleiterkörper, der einen aktiven Zellenbereich (1) aufweist, der von einem Randgebiet (2) eines ersten Leitfähigkeitstyps umgeben ist und einen Rand (17) aufweist, wobei in das Randgebiet (2) Ladungskompensationsbereiche (6) eines zweiten Leitfähigkeitstyps eingebettet sind, die sich von einer Oberseite (9) des Halbleiterbauelements vertikal in den Halbleiterkörper hinein erstrecken und derart angeordnet sind, dass die Oberseiten der Ladungskompensationsbereiche auf der Oberseite (9) des Halbleiterbauelements Gitterpunkte eines orthogonalen Rechteckgitters bilden, dadurch gekennzeichnet, dass für die Anzahl Ns der Ladungsträger, die in einem durch zwei in einer horizontalen Richtung senkrecht zum Rand (19) benachbarte Ladungskompensationsbereiche (6) eingeschlossenen Volumen Vs vorhandenen sind, und für die Anzahl Np der Ladungsträger, die in einem durch zwei in einer horizontalen Richtung (20) parallel zum Rand benachbarte Ladungskompensationsbereiche eingeschlossenen Volumen Vp vorhandenen sind, Np > Ns gilt.
  2. Halbleiterbauelement mit einem Halbleiterkörper, der einen aktiven Zellenbereich (1) und ein Randgebiet (2) eines ersten Leitfähigkeitstyps mit einem Rand (17) aufweist, wobei das Randgebiet (2) in Richtung (19) senkrecht zum Rand (17) zwischen Rand (17) und dem aktiven Zellenbereich (1) liegt, in das Randgebiet (2) Ladungskompensationsbereiche eines zweiten Leitfähigkeitstyps eingebettet sind, die sich von einer Oberseite (9) des Halbleiterbauelements vertikal in den Halbleiterkörper hinein erstrecken, dadurch gekennzeichnet, dass die Ladungskompensationsbereiche (6) in dem Randgebiet (2) derart angeordnet sind, dass ihre Oberseiten auf der Oberseite des Halbleiterbauelements Gitterpunkte eines orthogonalen Rechteckgitters bilden, wobei die Abstände zwischen zwei benachbarten Ladungskompensationsbereichen (6) in einer horizontalen Richtung parallel zum Rand (17) größer sind als die Abstände zwischen zwei benachbarten Ladungskompensationsbereichen (6) in einer horizontalen Richtung senkrecht zum Rand (17).
  3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ladungskompensationsbereiche (6) Säulen mit im Wesentlichen rechteckigem Querschnitt sind.
  4. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ladungskompensationsbereiche (6) Säulen mit im Wesentlichen rundem Querschnitt sind.
  5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Dotierstoffkonzentration innerhalb der Ladungskompensationsbereiche (6) in vertikaler Richtung konstant ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Dotierstoffkonzentration innerhalb der Ladungskompensationsbereiche (6) in vertikaler Richtung variiert.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass innerhalb des Randgebietes (2) weitere Strukturen wie Feldringe oder Feldplatten angeordnet sind.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Halbleiterbauelement ein vertikales Halbleiterbauelement ist.
DE102006047489A 2006-10-05 2006-10-05 Halbleiterbauelement Expired - Fee Related DE102006047489B9 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006047489A DE102006047489B9 (de) 2006-10-05 2006-10-05 Halbleiterbauelement
US11/866,662 US7973362B2 (en) 2006-10-05 2007-10-03 Semiconductor component and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006047489A DE102006047489B9 (de) 2006-10-05 2006-10-05 Halbleiterbauelement

Publications (3)

Publication Number Publication Date
DE102006047489A1 DE102006047489A1 (de) 2008-04-10
DE102006047489B4 DE102006047489B4 (de) 2011-07-28
DE102006047489B9 true DE102006047489B9 (de) 2013-01-17

Family

ID=39154630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006047489A Expired - Fee Related DE102006047489B9 (de) 2006-10-05 2006-10-05 Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7973362B2 (de)
DE (1) DE102006047489B9 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581345B2 (en) * 2007-06-05 2013-11-12 Stmicroelectronics S.R.L. Charge-balance power device comprising columnar structures and having reduced resistance, and method and system of same
ITTO20070392A1 (it) * 2007-06-05 2008-12-06 St Microelectronics Srl Dispositivo di potenza a bilanciamento di carica comprendente strutture colonnari e avente resistenza ridotta
US8866221B2 (en) 2012-07-02 2014-10-21 Infineon Technologies Austria Ag Super junction semiconductor device comprising a cell area and an edge area
JP6197294B2 (ja) * 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
US9515137B2 (en) * 2013-02-21 2016-12-06 Infineon Technologies Austria Ag Super junction semiconductor device with a nominal breakdown voltage in a cell area
US9209292B2 (en) 2013-07-18 2015-12-08 Infineon Technologies Austria Ag Charge compensation semiconductor devices
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
DE102014119384A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Austria Ag Ladungkompensationsvorrichtung
DE102015106707A1 (de) 2015-04-30 2016-11-03 Infineon Technologies Austria Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US11222962B2 (en) * 2016-05-23 2022-01-11 HUNTECK SEMICONDUCTOR (SHANGHAI) CO. Ltd. Edge termination designs for super junction device
JP6747195B2 (ja) 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI699887B (zh) 2017-04-20 2020-07-21 聚積科技股份有限公司 具有分段式濃度的功率半導體裝置
DE102017117442B3 (de) 2017-08-01 2019-01-24 Infineon Technologies Ag Transistorbauelement mit Grabenrandabschluss
EP3751598B1 (de) * 2019-06-13 2025-12-03 Infineon Technologies Austria AG Verfahren zur herstellung eines superjunction-transistorbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
WO1999053550A1 (de) * 1998-04-08 1999-10-21 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10303335A1 (de) * 2002-01-30 2003-07-31 Fuji Electric Co Ltd Halbleiterbauteil
US6844592B2 (en) * 2002-03-18 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device with super junction region

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1029358A1 (de) * 1997-11-03 2000-08-23 Infineon Technologies AG Hochspannungsfeste randstruktur für halbleiterbauelemente
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
EP1142025B1 (de) 1998-12-18 2008-12-03 Infineon Technologies AG Leistungshalbleiterbauelement
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE19950579B4 (de) 1999-10-20 2007-11-15 Infineon Technologies Ag Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
DE10051909B4 (de) 2000-10-19 2007-03-22 Infineon Technologies Ag Randabschluss für Hochvolt-Halbleiterbauelement und Verfahren zum Herstellen eines Isolationstrenches in einem Halbleiterkörper für solchen Randabschluss
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE10061310A1 (de) 2000-12-08 2002-06-27 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US6621122B2 (en) * 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
DE10309400B4 (de) * 2003-03-04 2009-07-30 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand
US7436022B2 (en) * 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999053550A1 (de) * 1998-04-08 1999-10-21 Siemens Aktiengesellschaft Hochvolt-randabschluss für planarstrukturen
DE19828191C1 (de) * 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
DE10100802C1 (de) * 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10303335A1 (de) * 2002-01-30 2003-07-31 Fuji Electric Co Ltd Halbleiterbauteil
US6844592B2 (en) * 2002-03-18 2005-01-18 Kabushiki Kaisha Toshiba Semiconductor device with super junction region

Also Published As

Publication number Publication date
DE102006047489B4 (de) 2011-07-28
US20080237701A1 (en) 2008-10-02
US7973362B2 (en) 2011-07-05
DE102006047489A1 (de) 2008-04-10

Similar Documents

Publication Publication Date Title
DE102006047489B9 (de) Halbleiterbauelement
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE19954351B4 (de) Halbleiterbauelement
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE102010064573B3 (de) Halbleitervorrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür
DE19954352A1 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
DE102008044408A1 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10153739A1 (de) Halbleiterbauelement
DE10225864A1 (de) Halbleiterbauteil
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102013106902A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellgebiet und einem Randgebiet
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
WO1999053549A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111029

R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee