[go: up one dir, main page]

WO2017041485A1 - 薄膜晶体管及其制作方法、显示面板 - Google Patents

薄膜晶体管及其制作方法、显示面板 Download PDF

Info

Publication number
WO2017041485A1
WO2017041485A1 PCT/CN2016/078671 CN2016078671W WO2017041485A1 WO 2017041485 A1 WO2017041485 A1 WO 2017041485A1 CN 2016078671 W CN2016078671 W CN 2016078671W WO 2017041485 A1 WO2017041485 A1 WO 2017041485A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal electrode
pattern
material layer
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2016/078671
Other languages
English (en)
French (fr)
Inventor
孙宏达
宋泳锡
方金钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to US15/324,791 priority Critical patent/US10204933B2/en
Publication of WO2017041485A1 publication Critical patent/WO2017041485A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a thin film transistor, a method of fabricating the same, and a display panel including the same.
  • a large number of thin film transistor switches are included in both the liquid crystal display panel and the organic light emitting diode display panel, and the electrodes in the thin film transistor are usually made of metal.
  • An object of the present invention is to provide a thin film transistor, a method of fabricating the same, and a display panel including the same, which solves the problem of a short circuit caused by a recess in a metal pattern in the prior art.
  • a portion of the first material layer that is not covered by the mask pattern is cleaned using a fluorine-containing solvent to form the groove pattern.
  • the step of forming the metal electrode in the trench pattern comprises:
  • a thin film transistor including a metal electrode on which a protective pattern is disposed, the protective pattern covering the metal electrode and an edge thereof.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制作方法、一种显示面板，薄膜晶体管包括金属电极（4），形成金属电极的步骤包括：在衬底基板（1）上形成第一材料层（2）；对第一材料层进行图形化处理，在第一材料层中形成沟槽图形（21），沟槽图形与待形成的金属电极的图形相匹配；在沟槽图形中形成金属电极，使金属电极的边缘与沟槽图形的边缘之间具有间隙；在形成有金属电极的基板上形成保护图形（51），保护图形覆盖金属电极及其边缘。金属电极上具有保护图形，起到有效保护导电金属的作用。

Description

薄膜晶体管及其制作方法、显示面板 技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、以及包括该薄膜晶体管的显示面板。
背景技术
液晶显示面板和有机发光二极管显示面板中均包含大量的薄膜晶体管开关，薄膜晶体管中的电极通常采用金属来制作。
在现有的制作工艺中，金属层在刻蚀过程中容易在图形的边缘处缩进，形成内凹的结构，凹进的部位在后续制程中会形成隐患，常常会引发上下两层金属层之间发生短路，从而导致各种显示不良现象发生。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制作方法、包含该薄膜晶体管的显示面板，解决现有技术中金属图形边缘内凹而导致的短路等不良情况。
为解决上述技术问题，作为本发明的第一个方面，提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括金属电极，所述制作方法包括形成所述金属电极的步骤，形成所述金属电极的步骤包括：
在衬底基板上形成第一材料层；
对所述第一材料层进行图形化处理，在所述第一材料层中形成沟槽图形，所述沟槽图形与待形成的金属电极的图形相匹配；
在所述沟槽图形中形成所述金属电极，使所述金属电极的边缘与所述沟槽图形的边缘之间具有间隙；
在形成有所述金属电极的衬底基板上形成保护图形，所述保护图形覆盖所述金属电极及其边缘。
优选地，在形成有所述金属电极的衬底基板上形成保护图形的步骤包括：
在形成有所述金属电极的衬底基板上形成保护层；
对所述保护层进行加热，使所述保护层位于所述间隙中的部分断裂，形成覆盖所述金属电极及其边缘的第一部分和覆盖所述第一材料层的第二部分；
去除所述第一材料层及位于其上的保护层的第二部分，得到覆盖所述金属电极及其边缘的保护图形。
优选地，所述第一材料层的材料能够溶于含氟溶剂，对所述第一材料层进行图形化处理的步骤包括：
在所述第一材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，以形成掩膜图形，所述掩膜图形包括与待形成的金属电极的图形相匹配的缺口；
使用含氟溶剂对所述第一材料层上未被所述掩膜图形覆盖的部分进行清洗，形成所述沟槽图形。
优选地，在所述沟槽图形中形成所述金属电极的步骤包括：
沉积金属层，使所述金属层的一部分位于所述沟槽图形中，另一部分位于所述掩膜图形上；
剥离所述掩膜图形及位于其上的金属。
优选地，所述第一材料层的材料能够溶于含氟溶剂，去除所述第一材料层及位于其上的保护层的第二部分的步骤包括：
使用含氟溶剂对所述第一材料层进行清洗，以去除所述第一材料层及位于其上的保护层的第二部分。
优选地，所述含氟溶剂包括含N2-基团的氟基溶剂。
优选地，制作所述保护图形的材料包括钼、铌、钛中的任意一种或上述金属的合金。
优选地，制作所述金属电极的金属包括铜或铜的合金。
优选地，所述金属电极包括栅极。
优选地，所述金属电极包括源极和漏极。
作为本发明的第二个方面，还提供一种薄膜晶体管，所述薄膜晶体管包括金属电极，所述金属电极上设置有保护图形，所述保护图形覆盖所述金属电极及其边缘。
优选地，制作所述保护图形的材料包括钼、铌、钛中的任意一种或上述金属的合金。
优选地，制作所述金属电极的材料包括铜或铜的合金。
作为本发明的第三个方面，还提供一种显示面板，所述显示面板包括本发明所提供的上述薄膜晶体管。
本发明通过在第一材料层中形成沟槽图形，并在沟槽图形中沉积金属电极，利用沟槽图形边缘与金属电极边缘之间的间隙，沉积保护层材料，制作得到覆盖金属电极及其边缘的保护图形，起到有效保护导电金属的作用。相较于现有的对金属层刻蚀以形成金属电极的制作方法，本发明中的金属电极的边缘将突出并附着于衬底基板上，而不会出现边缘内凹的情况，应用于显示面板中，能够减少各种显示不良情况的发生。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1是本发明实施例所提供的制作方法的流程图；
图2a-图2h是本发明实施例中的薄膜晶体管的制作过程示意图。
在附图中，1-衬底基板；2-第一材料层；21-沟槽图形；3-光刻胶层；31-掩膜图形；4-金属电极；5-保护层；51-保护图形。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明首先提供了一种薄膜晶体管的制作方法，所述薄膜晶体管包括金属电极，所述制作方法包括形成所述金属电极的步骤，如图1所示，形成所述金属电极的步骤包括：
在衬底基板上形成第一材料层；
对所述第一材料层进行图形化处理，在所述第一材料层中形成沟槽图形，所述沟槽图形与待形成的金属电极的图形相匹配；
在所述沟槽图形中形成所述金属电极，使所述金属电极的边缘与所述沟槽图形的边缘之间具有间隙；
在形成有所述金属电极的衬底基板上形成保护图形，所述保护图形覆盖所述金属电极及其边缘。
本发明通过在第一材料层中形成沟槽图形，并在沟槽图形中沉积金属电极，利用沟槽图形边缘与金属电极边缘之间的间隙，沉积保护层材料，制作得到覆盖金属电极及其边缘的保护图形，起到有效保护导电金属的作用。相较于现有的对金属层刻蚀以形成金属电极的制作方法，本发明中的金属电极的边缘将突出并附着于衬底基板上，而不会出现边缘内凹的情况，应用于显示面板中，能够减少各种显示不良情况的发生。
在本发明中，所述第一材料层可以采用涂覆工艺进行制作，所述金属电极和所述保护图形可以采用沉积工艺进行制作。
形成保护图形的步骤具体可以包括：
在形成有所述金属电极的衬底基板上形成保护层；
对所述保护层进行加热，使所述保护层位于所述间隙中的部分断裂，形成覆盖所述金属电极及其边缘的第一部分和覆盖所述第一材料层的第二部分；
去除所述第一材料层及位于其上的保护层的第二部分，得到覆盖所述金属电极及其边缘的保护图形。
优选地，制作所述保护图形的材料包括钼、铌、钛中的任意一种或上述金属的合金。所述保护层起到表面抗氧化层的作用。对所述保护层进行加热时，可以将形成有保护层的衬底基板置于烤箱中，烤箱温度设置为上述金属相对应的锻造温度，以使得所述保护层能够在所述间隙处发生断裂。
优选地，所述第一材料层的材料能够溶于含氟溶剂，对所述第一材料层进行图形化处理的步骤包括：
在所述第一材料层上形成光刻胶层，并对所述光刻胶层进行曝 光和显影，以形成掩膜图形，所述掩膜图形包括与待形成的金属电极的图形相匹配的缺口；
使用含氟溶剂对所述第一材料层上未被所述掩膜图形覆盖的部分进行清洗，形成所述沟槽图形。
这里的含氟溶剂可以是含N2-基团的氟基溶剂。需要说明的是，由于所述第一材料层与所述光刻胶层相接触，所述第一材料层的材料还应具有抗剥离工艺的特性，也就是说，在去除残留的光刻胶时，第一材料层可以保留。
进一步地，在所述沟槽图形中形成所述金属电极的步骤包括：
沉积金属层，使所述金属层的一部分位于所述沟槽图形中，另一部分位于所述掩膜图形上；
剥离所述掩膜图形及位于其上的金属。
此处剥离所述掩膜图形的步骤可以采用清洗光刻胶的工艺，如上所述，制作所述第一材料层的材料应当不溶于清洗光刻胶的溶剂。
进一步地，去除所述第一材料层及位于其上的保护层的第二部分的步骤包括：
使用含氟溶剂对所述第一材料层进行清洗，以去除所述第一材料层及位于其上的保护层的第二部分。
由于所述第一材料层能够溶于含氟溶剂，因此，使用含氟溶剂对所述第一材料层进行清洗即可去除残余的第一材料层以及位于其上的保护层，最终得到金属电极及覆盖所述金属电极及其边缘的保护图形。
在本发明中，制作所述金属电极的金属优选为铜或铜的合金。铜和铜的合金具有耐高温、热膨胀系数小、导电特性好、制作工艺简单等一系列优点，非常适合用于制作本发明中的金属电极。
此外，本发明中的金属电极可以是栅极，或者，本发明中的金属电极可以是源极和漏极。
下面结合图2a-图2h对本发明所提供的制作方法进行详细的阐述。
首先，在衬底基板1上涂覆一层可溶于含氟溶剂的第一材料层 2，并在第一材料层2上涂覆光刻胶层3，如图2a所示；
之后，对光刻胶层3进行曝光和显影，得到掩膜图形31，掩膜图形31包括与待形成的金属电极的图形相匹配的缺口，如图2b所示；
之后，使用含氟溶剂将第一材料层2上未被掩膜图形31覆盖的部分洗掉，在第一材料层2中形成沟槽图形21，如图2c所示，此步骤相当于湿刻工艺，沟槽图形21的边缘与掩膜图形31的边缘相比明显缩进；
之后，沉积金属层，由于掩膜图形31的遮挡，金属层的一部分落入沟槽图形21中，与衬底基板1相接触，形成金属电极4，另一部分金属位于掩膜图形31上，如图2d所示，并且，金属电极4的边缘与沟槽图形21的边缘之间具有间隙；
之后，通过剥离工艺去除掩膜图形31及位于其上的金属，如图2e所示；
之后，在完成上述步骤的基板上沉积保护层5，如图2f所示，并对保护层5加热，由于不同材料之间的热膨胀系数差距较大，使得保护层5位于所述间隙中的部分断裂(图2g中圆圈位置所示)，形成覆盖金属电极4及其边缘的第一部分和覆盖第一材料层2的第二部分；
最后，使用含氟溶剂将第一材料层2和位于其上的保护层5的第二部分去除，得到具有保护图形51的金属电极4，保护图形51覆盖金属电极4及其边缘(如图2h中圆圈位置所示)。
本发明通过在第一材料层2中形成沟槽图形21，并在沟槽图形21中沉积金属电极4，利用沟槽图形21边缘与金属电极4边缘之间的间隙，沉积保护层材料，制作得到覆盖金属电极4及其边缘的保护图形51，起到有效保护导电金属的作用。相较于现有的对金属层刻蚀以形成金属电极的制作方法，本发明中的金属电极4的边缘将突出并附着于衬底基板1上，而不会出现边缘内凹的情况，应用于显示面板中，能够减少各种显示不良情况的发生。
本发明还提供了一种薄膜晶体管，所述薄膜晶体管包括金属电极，如图2h所示，金属电极4上设置有保护图形51，保护图形51 覆盖金属电极4及其边缘。
本发明中的金属电极4及其边缘上覆盖有保护图形51，保护图形51起到有效保护导电金属的作用。并且，基于本发明的上述制作方法，本发明中的金属电极4的边缘将突出并附着于衬底基板1上，而不会出现边缘内凹的情况，能够减少短路等不良现象的发生。
优选地，制作保护图形51的材料包括钼、铌、钛中的任意一种或上述金属的合金。保护图形51起到金属表面抗氧化的作用。
优选地，制作金属电极4的材料包括铜或铜的合金。铜和铜的合金具有耐高温、热膨胀系数小、导电特性好、制作工艺简单等一系列优点，非常适合用于制作本发明中的金属电极。
进一步地，本发明还提供了一种显示面板，所述显示面板包括本发明所提供的上述薄膜晶体管。如上所述，本发明所提供的显示面板由于具有覆盖金属电极边缘的保护图形，能够有效避免短路等不良现象的发生，提高产品良率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

  1. 一种薄膜晶体管的制作方法，所述薄膜晶体管包括金属电极，所述制作方法包括形成所述金属电极的步骤，其中，形成所述金属电极的步骤包括：
    在衬底基板上形成第一材料层；
    对所述第一材料层进行图形化处理，在所述第一材料层中形成沟槽图形，所述沟槽图形与待形成的金属电极的图形相匹配；
    在所述沟槽图形中形成所述金属电极，使所述金属电极的边缘与所述沟槽图形的边缘之间具有间隙；
    在形成有所述金属电极的衬底基板上形成保护图形，所述保护图形覆盖所述金属电极及其边缘。
  2. 根据权利要求1所述的制作方法，其中，在形成有所述金属电极的衬底基板上形成保护图形的步骤包括：
    在形成有所述金属电极的衬底基板上形成保护层；
    对所述保护层进行加热，使所述保护层位于所述间隙中的部分断裂，形成覆盖所述金属电极及其边缘的第一部分和覆盖所述第一材料层的第二部分；
    去除所述第一材料层及位于其上的保护层的第二部分，得到覆盖所述金属电极及其边缘的保护图形。
  3. 根据权利要求1所述的制作方法，其中，所述第一材料层的材料能够溶于含氟溶剂，对所述第一材料层进行图形化处理的步骤包括：
    在所述第一材料层上形成光刻胶层，并对所述光刻胶层进行曝光和显影，以形成掩膜图形，所述掩膜图形包括与待形成的金属电极的图形相匹配的缺口；
    使用含氟溶剂对所述第一材料层上未被所述掩膜图形覆盖的部分进行清洗，形成所述沟槽图形。
  4. 根据权利要求3所述的制作方法，其中，在所述沟槽图形中形成所述金属电极的步骤包括：
    沉积金属层，使所述金属层的一部分位于所述沟槽图形中，另一部分位于所述掩膜图形上；
    剥离所述掩膜图形及位于其上的金属。
  5. 根据权利要求2所述的制作方法，其中，所述第一材料层的材料能够溶于含氟溶剂，去除所述第一材料层及位于其上的保护层的第二部分的步骤包括：
    使用含氟溶剂对所述第一材料层进行清洗，以去除所述第一材料层及位于其上的保护层的第二部分。
  6. 根据权利要求3至5中任意一项所述的制作方法，其中，所述含氟溶剂包括含N2-基团的氟基溶剂。
  7. 根据权利要求1至5中任意一项所述的制作方法，其中，制作所述保护图形的材料包括钼、铌、钛中的任意一种或上述金属的合金。
  8. 根据权利要求1至5中任意一项所述的制作方法，其中，制作所述金属电极的金属包括铜或铜的合金。
  9. 根据权利要求1至5中任意一项所述的制作方法，其中，所述金属电极包括栅极。
  10. 根据权利要求1至5中任意一项所述的制作方法，其中，所述金属电极包括源极和漏极。
  11. 一种薄膜晶体管，包括金属电极，其中，所述金属电极上 设置有保护图形，所述保护图形覆盖所述金属电极及其边缘。
  12. 一种显示面板，包括权利要求11所述的薄膜晶体管。
PCT/CN2016/078671 2015-09-07 2016-04-07 薄膜晶体管及其制作方法、显示面板 Ceased WO2017041485A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/324,791 US10204933B2 (en) 2015-09-07 2016-04-07 Thin film transistor and method for manufacturing the same, and display panel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510563151.2 2015-09-07
CN201510563151.2A CN105047568B (zh) 2015-09-07 2015-09-07 薄膜晶体管及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
WO2017041485A1 true WO2017041485A1 (zh) 2017-03-16

Family

ID=54454015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2016/078671 Ceased WO2017041485A1 (zh) 2015-09-07 2016-04-07 薄膜晶体管及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US10204933B2 (zh)
CN (1) CN105047568B (zh)
WO (1) WO2017041485A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
CN106444293A (zh) * 2016-09-27 2017-02-22 易美芯光（北京）科技有限公司 一种金属图形的制备方法
MX2019004841A (es) 2016-11-01 2019-08-29 Cms Tech Inc Sistemas y metodos para el mezclado mejorado de agentes en aplicaciones quimicas.
CN108010923B (zh) * 2017-11-30 2020-01-03 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法
CN109103206B (zh) * 2018-08-22 2021-03-19 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
KR102292282B1 (ko) * 2021-01-13 2021-08-20 성균관대학교산학협력단 비등방성 기계적 팽창 기판 및 이를 이용한 크랙 기반 압력 센서

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714407A (en) * 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device
CN101752424A (zh) * 2008-12-17 2010-06-23 财团法人工业技术研究院 薄膜晶体管
CN102983157A (zh) * 2012-11-29 2013-03-20 昆山工研院新型平板显示技术中心有限公司 一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管
CN103293811A (zh) * 2013-05-30 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105047568A (zh) * 2015-09-07 2015-11-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937250A (zh) * 1998-11-17 2007-03-28 株式会社半导体能源研究所 制造半导体器件的方法
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
US8426313B2 (en) * 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
DE102009038589B4 (de) 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
JP2012060628A (ja) * 2010-08-07 2012-03-22 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
US8785911B2 (en) * 2011-06-23 2014-07-22 International Business Machines Corporation Graphene or carbon nanotube devices with localized bottom gates and gate dielectric
US9054204B2 (en) * 2012-01-20 2015-06-09 Sony Corporation Thin-film transistor, method of manufacturing the same, display unit, and electronic apparatus
KR101434452B1 (ko) 2012-07-18 2014-08-26 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
US9190427B2 (en) * 2013-05-30 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
KR102081599B1 (ko) * 2013-06-28 2020-02-26 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714407A (en) * 1994-03-31 1998-02-03 Frontec Incorporated Etching agent, electronic device and method of manufacturing the device
CN101752424A (zh) * 2008-12-17 2010-06-23 财团法人工业技术研究院 薄膜晶体管
CN102983157A (zh) * 2012-11-29 2013-03-20 昆山工研院新型平板显示技术中心有限公司 一种铝栅极及其制备方法和包括该铝栅极的薄膜晶体管
CN103293811A (zh) * 2013-05-30 2013-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105047568A (zh) * 2015-09-07 2015-11-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板

Also Published As

Publication number Publication date
CN105047568A (zh) 2015-11-11
US20170207248A1 (en) 2017-07-20
CN105047568B (zh) 2018-01-09
US10204933B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
WO2017041485A1 (zh) 薄膜晶体管及其制作方法、显示面板
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN104576323B (zh) 一种金属图形化结构及方法
US20190252417A1 (en) Preparation method for array substrate, array substrate and display device
WO2018176766A1 (zh) 显示基板的制备方法、阵列基板及显示装置
CN103700670B (zh) 阵列基板及其制作方法、显示装置
CN106229298B (zh) 一种阵列基板及其制作方法
WO2015043315A1 (zh) 阵列基板及其制造方法、显示装置
WO2015000272A1 (zh) 裸眼3d功能面板的信号基板及其制造方法以及显示设备
CN104103583B (zh) 阵列基板及其制作方法和显示面板
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
CN104882407B (zh) 一种半导体器件的制造方法
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
TWI459447B (zh) 顯示面板及其製作方法
JP6555843B2 (ja) アレイ基板及びその製造方法
CN111584426B (zh) 一种显示面板的制备方法、显示面板及显示装置
CN102301431B (zh) 阳极化薄膜结构的电连接
CN103295961B (zh) 阵列基板、其制造方法及显示装置
TWI439901B (zh) 觸控面板之製造方法
JPS5950095B2 (ja) 半導体装置の製造方法
CN110634748A (zh) 薄膜晶体管的制备方法及薄膜晶体管
CN104078413A (zh) 接触孔的制造方法
TW201535432A (zh) 薄膜電阻器製法
TWI261893B (en) Processes of semiconductor and bipolar transistor and method of fabricating capacitance structure

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 15324791

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16843424

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16843424

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16843424

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 11/09/2018)