[go: up one dir, main page]

CN109103206B - 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法 - Google Patents

薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法 Download PDF

Info

Publication number
CN109103206B
CN109103206B CN201810959883.7A CN201810959883A CN109103206B CN 109103206 B CN109103206 B CN 109103206B CN 201810959883 A CN201810959883 A CN 201810959883A CN 109103206 B CN109103206 B CN 109103206B
Authority
CN
China
Prior art keywords
thin film
film transistor
source
active layer
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810959883.7A
Other languages
English (en)
Other versions
CN109103206A (zh
Inventor
丁录科
曹占锋
方金钢
闫梁臣
赵策
王东方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810959883.7A priority Critical patent/CN109103206B/zh
Publication of CN109103206A publication Critical patent/CN109103206A/zh
Priority to US16/430,706 priority patent/US11342459B2/en
Application granted granted Critical
Publication of CN109103206B publication Critical patent/CN109103206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及一种薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法。所述薄膜晶体管结构包括：衬底基板；位于所述衬底基板上的薄膜晶体管，其中，所述薄膜晶体管包括有源层和位于所述有源层的朝向衬底基板一侧上的源/漏极电极，并且其中，所述源/漏极电极具有沿平行于所述衬底基板的表面的方向上从所述有源层的边缘部分凸出的凸出部。

Description

薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
技术领域
本发明涉及显示技术领域。更具体地，涉及一种薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法。
背景技术
薄膜晶体管可以包括栅极电极、源/极电极、有源层、栅极绝缘层等。薄膜晶体管被广泛应用各种显示装置中，例如，液晶显示器、有机发光二极管显示器等。
发明内容
本发明的实施例提供了一种薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法。
本发明的实施例的一个目的在于提供一种薄膜晶体管结构。所述薄膜晶体管结构包括：衬底基板；位于所述衬底基板上的薄膜晶体管。其中，所述薄膜晶体管包括有源层和位于所述有源层的朝向衬底基板一侧上的源/漏极电极，并且其中，所述源/漏极电极具有沿平行于所述衬底基板的表面的方向上从所述有源层的边缘部分凸出的凸出部。
在一个实施例中，所述薄膜晶体管结构还包括：位于所述有源层和所述衬底基板之间的中间层。所述中间层的朝向所述有源层的一侧上具有凹槽，所述源/漏极电极位于所述凹槽中，且所述源/漏极电极的顶表面与所述中间层的接触所述有源层的顶表面齐平。
在一个实施例中，所述凹槽的深度范围为约4000-6000埃。
在一个实施例中，所述薄膜晶体管结构，还包括位于所述薄膜晶体管上的绝缘层，所述绝缘层具有开口，所述开口暴露所述凸出部和所述边缘部分。
在一个实施例中，所述薄膜晶体管结构还包括位于所述开口中的导电部，所述导电部与所述凸出部和所述边缘部分接触。
在一个实施例中，所述薄膜晶体管还包括位于所述有源层的远离所述衬底基板的一侧上的栅极电极和位于所述栅极电极和所述有源层与所述栅极电极之间的栅极绝缘层。
在一个实施例中，所述中间层包括缓冲层。
在一个实施例中，所述中间层包括绝缘层，所述薄膜晶体管还包括位于所述中间层的朝向所述衬底基板的一侧上的栅极电极。
在一个实施例中，所述源/漏极电极包括第一源/漏极电极和第二源/漏极电极，所述导电部包括连接到所述第一源/漏极电极的第一导电部和连接到所述第二源/漏极电极的第二导电部，其中，所述第一导电部作为OLED发光器件的阳极。
本发明的实施例的另一个目的在于提供一种阵列基板。所述阵列基板包括如上所述的薄膜晶体管结构。
本发明的实施例的再一个目的在于提供一种薄膜晶体管结构的制造方法。所述薄膜晶体管结构的制造方法包括：在衬底基板上形成中间层；在所述中间层的远离所述衬底基板的一侧上形成凹槽；在所述凹槽中形成所述薄膜晶体管的源/漏极电极；在所述中间层上形成所述薄膜晶体管的有源层。其中，所述源/漏极电极具有沿平行于所述衬底基板的表面的方向上从所述有源层的边缘部分凸出的凸出部。
在一个实施例中，所述源/漏极电极的顶表面被形成为与所述中间层的接触所述有源层的顶表面齐平。
在一个实施例中，所述方法还包括：在所述有源层和所述中间层上形成绝缘层；在所述绝缘层中形成暴露所述有源层的边缘部分和所述源/漏电极的凸出部的开口；以及在所述开口中形成覆盖所述有源层的边缘部分和所述凸出部的导电部。
在一个实施例中，所述方法还包括在形成所述有源层之后且在形成所述绝缘层之前：在所述有源层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极电极；
在一个实施例中，所述方法还包括在形成所述中间层之前：在所述衬底基板上形成栅极电极。其中，所述中间层包括绝缘层。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1为根据本发明的实施例的薄膜晶体管结构的示意图；
图2为根据本发明的实施例的薄膜晶体管结构的示意图；
图3为根据本发明的实施例的薄膜晶体管结构的示意图；
图4为根据本发明的实施例的薄膜晶体管结构的示意图；
图5为根据本发明的实施例的薄膜晶体管结构的示意图；
图6为根据本发明的实施例的薄膜晶体管结构的示意图；
图7为根据本发明的实施例的阵列基板的示意图；
图8为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图；
图9为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图；
图10A为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图；
图10B为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
图1为根据本发明的实施例的薄膜晶体管结构的示意图。如图1所示，根据本发明的实施例的薄膜晶体管结构包括：衬底基板1、位于衬底基板1上的薄膜晶体管2。该薄膜晶体管2包括有源层3和位于有源层3的朝向衬底基板1一侧上的源/漏极电极4。通过将源/漏电极4设置在有源层3之下，可潜在地增大其他导电结构与源/漏区的接触面积而减小源/漏接触电阻，并提供消除由较厚的源/漏电极导致的后续层的段差(即，高度差)的可能性。
如图1所示，源/漏极电极4还可以具有沿平行于衬底基板1的表面的方向上从有源层3的边缘部分E凸出的凸出部41。通过这样的设置，在后续形成用于连接到源/漏区域的导电结构的过孔时，过孔不仅能够与有源层的源漏区域对准还可以与该凸出部对准，由此能够减小随后过孔与源/漏区域的对位难度。此外，该导电结构(例如，图4中的导电部7)和源/漏电极从有源层的两侧覆盖有源层，因此增加了与有源层的源/漏区的接触面积，并减小源/漏接触电阻。
图2为根据本发明的实施例的薄膜晶体管结构的示意图。如图2所示，根据本发明的实施例的薄膜晶体管结构还可以包括位于有源层3和衬底基板1之间的中间层5。该中间层5的朝向有源层3的一侧上具有凹槽51。源/漏极电极4位于该凹槽51中，且源/漏极电极4的顶表面S41与中间层5的接触有源层3的顶表面S51齐平。这里的“顶表面”是指其远离衬底基板1的表面，“齐平”是指位于同一平面上。由于漏/极电极4的顶表面S41与中间层5的接触有源层3的顶表面S51齐平，从而能够消除形成在漏/极电极4上的层的段差。
在一个实施例中，凹槽51的深度可以为约4000-6000埃。源/漏极电极4可以包括金属，例如，包括铜或铝。有源层3可以包括氧化物半导体。
图3为根据本发明的实施例的薄膜晶体管结构的示意图。如图3所示，根据本发明的实施例的薄膜晶体管结构还可以包括位于薄膜晶体管上的绝缘层6。该所述绝缘层具有开口61。该开口61暴露源/漏极电极4的凸出部41和有源层3的边缘部分E。
图4为根据本发明的实施例的薄膜晶体管结构的示意图。如图4所示，根据本发明的实施例的薄膜晶体管结构还可以包括位于开口61中的导电部7。该导电部7与源/漏极电极4的凸出部41和有源层3的边缘部分E接触。
源/漏极电极4可以包括第一源/漏极电极41和第二源/漏极电极42。导电部可以包括连接到第一源/漏极电极41的第一导电部71和连接到所述第二源/漏极电极42的第二导电部72。第一导电部71可以作为其上的发光结构10(例如，OLED发光器件)的电极(例如，阳极)。
图5为根据本发明的实施例的薄膜晶体管结构的示意图。如图5所示，根据本发明的实施例的薄膜晶体管结构还可以包括位于有源层3的远离衬底基板1的一侧上的栅极电极8和位于栅极电极8和有源层3与栅极电极8之间的栅极绝缘层9。可以理解，在这种情况下，薄膜晶体管为顶栅结构。中间层5可以包括缓冲层。缓冲层的材料可以包括下列的至少一种：二氧化硅、有机硅和能用作黑矩阵的材料。
图6为根据本发明的实施例的薄膜晶体管结构的示意图。如图6所示，根据本发明的实施例的薄膜晶体管结构还包括位于中间层5的朝向衬底基板1的一侧上的栅极电极8。在该种情况下，该中间层5包括绝缘层。
本发明的实施例还提供了一种阵列基板。
图7为根据本发明的实施例的阵列基板的示意图。如图7所示，根据本发明的实施例的阵列基板2000可以包括如上所述的薄膜晶体管结构1000。薄膜晶体管结构1000可以包括如图1-图6中所示的阵列基板。
本发明的实施例还提供了一种薄膜晶体管结构的制造方法。
图8为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图。如图8所示，根据本发明的实施例的薄膜晶体管结构的制造方法包括：
S1、在衬底基板1上形成中间层5；
S3、在中间层5的远离衬底基板1的一侧上形成凹槽51；
S5、在凹槽51中形成薄膜晶体管的源/漏极电极4；
S7、在中间层5上形成薄膜晶体管的有源层3，其中，源/漏极电极4具有沿平行于衬底基板1的表面的方向上从有源层3的边缘部分E凸出的凸出部41。
本发明的实施例的薄膜晶体管结构的制造方法能够利于实现到源/漏电极的导电连接并减小源/漏接触电阻，减小随后形成的过孔与源/漏区域的对位难度。
源/漏极电极4的顶表面可以被形成为与中间层5的接触有源层3的顶表面齐平。由于漏/极电极4的顶表面S41与中间层5的接触有源层3的顶表面S51齐平，从而能够消除形成在漏/极电极4上的层的段差。
图9为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图。如图9所示，该方法还可以进一步包括：
S9、在有源层3和中间层5上形成绝缘层6；
S11、在绝缘层6中形成暴露有源层3的边缘部分E和源/漏电极4的凸出部41的开口61；以及
S13、在开口61中形成覆盖有源层3的边缘部分E和凸出部41的导电部7。
图10A为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图。如图10A所示，该方法还包括在形成有源层3之后且在形成绝缘层6之前：
S15、在所述有源层3上形成栅极绝缘层9；
S17、在栅极绝缘层9上形成栅极电极8。
具体地，可以在有源层3(例如，氧化物半导体层)上沉积绝缘层，然后在绝缘层上沉积栅极电极层(例如，金属层)。采用掩模对栅极电极层进行(例如，湿法)刻蚀来形成栅极电极。可以继续利用该掩模对绝缘层进行(例如，干法)刻蚀来形成栅极绝缘层。由于湿法刻蚀存在侧面的蚀刻，而干法刻蚀则不存在这种现现象。因此，虽然利用了同一掩模进行刻蚀，所形成的栅极电极8和栅极绝缘层9的宽度不同，使得栅极绝缘层9具有沿平行于衬底基板1的表面的方向上从栅极电极8的边缘部分E’凸出的凸出部91。在进行了干法刻蚀之后，可以对有源层进行导体化处理(例如，等离子体处理)，以将有源层的非沟道区域的区域导体化。应理解，依赖于采用的具体工艺，栅极绝缘层也可以不具有该凸出部91。
图10B为根据本发明的实施例的薄膜晶体管结构的制造方法的示意图。如图10B所示，该方法还包括在形成中间层5之前：
S19、在衬底基板1上形成栅极电极8，其中，中间层包括绝缘层。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (12)

1.一种薄膜晶体管结构，包括：
衬底基板；
位于所述衬底基板上的薄膜晶体管，其中，所述薄膜晶体管包括有源层和位于所述有源层的朝向衬底基板一侧上的源/漏极电极，并且其中，所述源/漏极电极具有沿平行于所述衬底基板的表面的方向上从所述有源层的边缘部分凸出的凸出部；
位于所述薄膜晶体管上的绝缘层，所述绝缘层具有开口，所述开口暴露所述凸出部和所述边缘部分。
2.根据权利要求1所述的薄膜晶体管结构，还包括：位于所述有源层和所述衬底基板之间的中间层，所述中间层的朝向所述有源层的一侧上具有凹槽，所述源/漏极电极位于所述凹槽中，且所述源/漏极电极的顶表面与所述中间层的接触所述有源层的顶表面齐平。
3.根据权利要求2所述的薄膜晶体管结构，其中，所述凹槽的深度范围为4000-6000埃。
4.根据权利要求1所述的薄膜晶体管结构，还包括位于所述开口中的导电部，所述导电部与所述凸出部和所述边缘部分接触。
5.根据权利要求1-4中任一项所述的薄膜晶体管结构，其中，所述薄膜晶体管还包括位于所述有源层的远离所述衬底基板的一侧上的栅极电极和位于所述栅极电极和所述有源层与所述栅极电极之间的栅极绝缘层。
6.根据权利要求2或3所述的薄膜晶体管结构，其中，所述中间层包括缓冲层。
7.根据权利要求2所述的薄膜晶体管结构，其中，所述中间层包括绝缘层，所述薄膜晶体管还包括位于所述中间层的朝向所述衬底基板的一侧上的栅极电极。
8.根据权利要求4所述的薄膜晶体管结构，其中，所述源/漏极电极包括第一源/漏极电极和第二源/漏极电极，所述导电部包括连接到所述第一源/漏极电极的第一导电部和连接到所述第二源/漏极电极的第二导电部，其中，所述第一导电部作为OLED发光器件的阳极。
9.一种阵列基板，包括根据权利要求1-8中任一项所述的薄膜晶体管结构。
10.一种薄膜晶体管结构的制造方法，包括：在衬底基板上形成中间层；
在所述中间层的远离所述衬底基板的一侧上形成凹槽；
在所述凹槽中形成所述薄膜晶体管的源/漏极电极；
在所述中间层上形成所述薄膜晶体管的有源层，其中，所述源/漏极电极具有沿平行于所述衬底基板的表面的方向上从所述有源层的边缘部分凸出的凸出部；
其中，所述方法还包括：在所述有源层和所述中间层上形成绝缘层；
在所述绝缘层中形成暴露所述有源层的边缘部分和所述源/漏极电极的凸出部的开口；
以及在所述开口中形成覆盖所述有源层的边缘部分和所述凸出部的导电部。
11.根据权利要求10所述的薄膜晶体管结构的制造方法，其中，所述源/漏极电极的顶表面被形成为与所述中间层的接触所述有源层的顶表面齐平。
12.根据权利要求10所述的薄膜晶体管结构的制造方法，其中，所述方法还包括在形成所述有源层之后且在形成所述绝缘层之前：
在所述有源层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极电极；或
所述方法还包括在形成所述中间层之前：
在所述衬底基板上形成栅极电极，其中，所述中间层包括绝缘层。
CN201810959883.7A 2018-08-22 2018-08-22 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法 Active CN109103206B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810959883.7A CN109103206B (zh) 2018-08-22 2018-08-22 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
US16/430,706 US11342459B2 (en) 2018-08-22 2019-06-04 Thin film transistor structure, array substrate and method for manufacturing a thin film transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810959883.7A CN109103206B (zh) 2018-08-22 2018-08-22 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法

Publications (2)

Publication Number Publication Date
CN109103206A CN109103206A (zh) 2018-12-28
CN109103206B true CN109103206B (zh) 2021-03-19

Family

ID=64850692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810959883.7A Active CN109103206B (zh) 2018-08-22 2018-08-22 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法

Country Status (2)

Country Link
US (1) US11342459B2 (zh)
CN (1) CN109103206B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870235A (zh) * 2005-05-27 2006-11-29 三星Sdi株式会社 有机tft,其制造方法以及平板显示器件
CN105047677A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN105047675A (zh) * 2015-08-06 2015-11-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107093558A (zh) * 2017-04-28 2017-08-25 武汉华星光电技术有限公司 无机薄膜晶体管的制作方法、柔性显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263604B (zh) * 2005-09-16 2012-05-30 夏普株式会社 薄膜晶体管
CN103646924B (zh) * 2013-12-04 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN104779301B (zh) * 2015-04-24 2017-10-27 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN105070720B (zh) * 2015-07-13 2017-12-01 京东方科技集团股份有限公司 集成有传感器的显示面板及其制作方法和显示装置
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
CN107369693B (zh) * 2017-08-04 2020-04-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1870235A (zh) * 2005-05-27 2006-11-29 三星Sdi株式会社 有机tft,其制造方法以及平板显示器件
CN105047675A (zh) * 2015-08-06 2015-11-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105047677A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN107093558A (zh) * 2017-04-28 2017-08-25 武汉华星光电技术有限公司 无机薄膜晶体管的制作方法、柔性显示装置

Also Published As

Publication number Publication date
US20210050442A9 (en) 2021-02-18
CN109103206A (zh) 2018-12-28
US20200066901A1 (en) 2020-02-27
US11342459B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
WO2020238412A1 (zh) 电致发光显示基板及其制备方法、电致发光显示装置
CN106057827B (zh) 一种阵列基板及其制备方法、显示装置
CN107170758A (zh) 柔性显示基板及其制作方法、显示装置
WO2016206236A1 (zh) 低温多晶硅背板及其制造方法和发光器件
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109585367B (zh) 显示装置、显示面板、阵列基板及其制造方法
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
WO2019041829A1 (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
WO2018171268A1 (zh) 基板及其制备方法、显示面板和显示装置
WO2019001066A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2018214802A1 (zh) Oled基板及其制备方法、显示装置及其制备方法
CN109728002B (zh) 显示基板、显示装置和显示基板的制造方法
WO2020088368A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
CN109659312B (zh) 一种阵列基板及其制备方法
WO2018219084A1 (zh) 薄膜晶体管及其制作方法、阵列基板
WO2020103610A1 (zh) 显示面板及其制造方法、显示装置
CN109103206B (zh) 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
US10818798B2 (en) Display panel, array substrate, thin film transistor and method for manufacturing the same
CN107342328A (zh) 一种异形薄膜晶体管及其制作方法、阵列基板
CN108511457A (zh) 一种tft像素结构、阵列基板及其制作方法、显示装置
WO2019071824A1 (zh) 显示面板及其制造方法
WO2024159999A1 (zh) 显示基板及其制备方法、显示装置
CN108333844A (zh) 阵列基板及其制造方法、显示面板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant