[go: up one dir, main page]

JP4543385B2 - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法 Download PDF

Info

Publication number
JP4543385B2
JP4543385B2 JP2005073631A JP2005073631A JP4543385B2 JP 4543385 B2 JP4543385 B2 JP 4543385B2 JP 2005073631 A JP2005073631 A JP 2005073631A JP 2005073631 A JP2005073631 A JP 2005073631A JP 4543385 B2 JP4543385 B2 JP 4543385B2
Authority
JP
Japan
Prior art keywords
wiring
forming
film
groove
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005073631A
Other languages
English (en)
Other versions
JP2006258965A (ja
Inventor
亨寧 安田
聖二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005073631A priority Critical patent/JP4543385B2/ja
Priority to TW095106623A priority patent/TW200632496A/zh
Priority to KR1020060023072A priority patent/KR100823061B1/ko
Priority to US11/375,112 priority patent/US7564531B2/en
Priority to CNB2006100591416A priority patent/CN100412629C/zh
Publication of JP2006258965A publication Critical patent/JP2006258965A/ja
Application granted granted Critical
Publication of JP4543385B2 publication Critical patent/JP4543385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、ＴＦＴ基板の配線構造及びその製造方法に関する。
近年、高解像度のディスプレイとして液晶表示装置が広く用いられている。この液晶表示装置は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子が形成された基板（以下、ＴＦＴ基板と呼ぶ。）とカラーフィルタ、ブラックマトリクス等が形成された対向基板との間に液晶を狭持し、ＴＦＴ基板と対向基板の各々に設けた電極間、又はＴＦＴ基板内に設けた複数の電極間の電界で液晶分子の配向方向を変化させ、光の透過量を各々の画素で制御するものである。
また、上記ＴＦＴ基板には、ゲート配線（走査線）やドレイン配線（信号線）、共通配線などの各種配線が格子状に形成され、これらの配線の端部には、ＴＡＢなどにより取り付けられる外部の駆動回路素子に接続されるためのゲート入力端子、ドレイン入力端子、共通電極入力端子が設けられている。
この液晶表示装置は大型になるほど上記配線が長くなり、それに伴って配線の抵抗が増加し、信号の遅延により表示品位が低下してしまう。また、液晶表示装置は高密度化や開口率の向上が求められており、そのためには配線を細くする必要があるが、配線を細くすると同様に抵抗が増加し、信号の遅延により表示品位が低下してしまう。特に、ゲート配線材料として従来から使用されているＡｌは抵抗が高いため、ゲート配線遅延のために高画質の液晶表示装置を得ることができない。そこで、配線の抵抗を低減するために、配線材料としてＡｌより低抵抗なＣｕを使用する方法が提案されている（例えば、特開２００２−２０２５１９号公報等）。
特開２００２−２０２５１９号公報（第３〜４頁、第２図）
しかしながら、配線材料としてＣｕを使用する場合、ＣｕはＳｉ膜（ＳｉＯ２、ＳｉＮｘなど）との相互反応により膜質が劣化しやすく、また、Ｃｕは耐薬品性や耐腐食性に乏しいためにＴＦＴ基板の製造段階でエッチングされやすく、更に、Ｃｕは基板との密着性が悪いために信頼性が得られないなどの欠点があり、Ｃｕ単層では使用できないという問題がある。
また、従来の液晶表示装置では上記配線は透明絶縁基板上に形成されているため、下層側の配線（逆スタガ構造の場合はゲート配線）の段差の影響が上層側の配線や液晶層に現れるが、配線抵抗を低減するために膜厚を大きくすると下層側の配線の段差の影響が顕著になり、液晶配向の乱れによるディスクリネーション不良や上層配線の断線不良が発生しやすくなるという問題がある。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、Ｃｕ材料を用いる場合に生じる問題を回避するとともに、下層側の配線の段差に起因するディスクリネーション不良や上層側配線の断線不良の発生を抑制することができる配線構造を備えた液晶表示装置及びその製造方法を提供することにある。
上記目的を達成するため、本発明は、互いに略直交する方向に延在する下層側の第１の配線及び上層側の第２の配線と、前記第１の配線と前記第２の配線との交点近傍に配設されるスイッチング素子と、前記第１の配線と前記第２の配線とで囲まれる各々の画素領域内に形成される画素電極とを少なくとも備える液晶表示装置の製造方法であって、前記第１の配線を、透明絶縁性基板の前記第１の配線を形成する領域に溝を形成する工程と、前記溝の底部及び側壁に第１のバリア金属膜を形成する工程と、前記第１のバリア膜で囲まれた領域にＣｕ層を形成する工程と、前記溝の上部に第２のバリア金属膜を形成する工程と、により形成し、前記第１の配線を形成する際に、前記透明絶縁性基板の前記第２の配線を形成する領域と前記画素電極を形成する領域との間の一部を含む領域に前記溝を形成し、該溝に前記第１の配線と同じ構造の遮光膜を形成するものである。
また、本発明の方法は、互いに略直交する方向に延在する下層側の第１の配線及び上層側の第２の配線と、前記第１の配線と前記第２の配線との交点近傍に配設されるスイッチング素子と、前記第１の配線と前記第２の配線とで囲まれる各々の画素領域内に形成される画素電極とを少なくとも備える液晶表示装置の製造方法であって、前記第１の配線を、透明絶縁性基板の前記第１の配線を形成する領域に溝を形成する工程と、第１のバリア膜とＣｕ層とを連続して成膜し、前記溝の底部及び側壁に第１のバリア金属膜を形成すると共に前記第１のバリア膜で囲まれた領域にＣｕ層を形成する工程と、前記溝の上部に第２のバリア金属膜を形成する工程と、により形成し、前記第１の配線を形成する際に、前記透明絶縁性基板の前記第２の配線を形成する領域と前記画素電極を形成する領域との間の一部を含む領域に前記溝を形成し、該溝に前記第１の配線と同じ構造の遮光膜を形成するものである。
このように、下層側の第１の配線（又は第１の配線と遮光膜）をＣｕ層の周囲をバリア金属膜で被覆した構造にすることにより、ＣｕとＳｉとの相互反応を抑制し、耐薬品性および耐腐食性を向上させ、更に、透明絶縁基板との密着性も向上させることができる。また、予め透明絶縁基板に溝を形成し、その中に第１の配線を埋設することにより、第１の配線の段差をなくしてディスクリネーション不良や上層側の第２の配線の断線不良の発生を抑制することができる。
以上説明したように、本発明の液晶表示装置及びその製造方法によれば、下記記載の効果を奏する。
本発明の第１の効果は、ＣｕとＳｉとの相互反応を抑制し、耐薬品性、耐腐食性、透明絶縁基板との密着性を向上させることができるということである。その理由は、Ｃｕ層のみで下層配線を形成するのではなく、Ｃｕ層の周囲をバリア金属膜で被覆した構造としているため、バリア金属により、ＣｕとＳｉとの接触を防止し、耐薬品性、耐腐食性及び密着性を向上させることができるからである。
また、本発明の第２の効果は、下層配線の段差に起因するディスクリネーション不良や上層配線の断線不良の発生を抑制することができるということである。その理由は、下層配線を透明絶縁基板上に形成するのではなく、透明絶縁基板に下層配線を埋設するための溝を設けておき、その中に上記構造の下層配線を形成しているからである。
従来技術で示したように、液晶表示装置用基板の配線材料として、従来より使用されているＡｌに代えてＣｕを用いる方法が提案されているが、ＣｕはＳｉ膜との相互作用により膜質が劣化しやすく、耐薬品性や耐腐食性に乏しく、更に透明絶縁基板との密着性が悪いという問題がある。また、液晶表示装置ではゲート配線とドレイン配線とが格子状に形成されるため、下層配線の段差の影響が上層配線や液晶層に現れるが、抵抗を低減するために下層配線の膜厚を大きくするとその分段差が大きくなり、ディスクリネーション不良や上層配線の断線不良が発生しやすくなる。
そこで、本発明では、下層側の配線（逆スタガ構造の場合はゲート配線）を、Ｃｕ層の周囲をバリア金属膜で被覆した構造とすることにより、バリア金属膜で、ＣｕとＳｉとの接触を防止し、耐薬品性、耐腐食性及び密着性を向上させる。また、予め透明絶縁基板に溝を形成し、その中に上記構造の下層配線を埋設することにより、下層配線の段差に起因するディスクリネーション不良や上層配線の断線不良の発生を抑制している。そして、このような構造を採用することにより、Ａｌよりも抵抗の小さいＣｕが使用可能となり、更に、下層配線を厚く形成することができるため、下層配線の信号遅延を抑制して、大型、高密度、かつ、開口率の大きい液晶表示装置の表示品位を向上させることができる。
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の第１の実施例に係る液晶表示装置及びその製造方法について、図１乃至図４を参照して説明する。図１は、液晶表示装置を構成するＴＦＴ基板のゲート配線とドレイン配線の交点近傍の構造を模式的に示す平面図であり、図２は、本実施例のＴＦＴ基板の製造方法を示す工程断面図である。また、図３及び図４は、本発明の構造と従来の構造とを比較するための図である。なお、以下では本発明の構造を逆スタガ構造のＴＦＴ基板に適用する場合について示す。
本実施例の液晶表示装置は、薄膜トランジスタ等のスイッチング素子が形成されたＴＦＴ基板と、カラーフィルタ、ブラックマトリクス等が形成された対向基板と、両基板の間に挟持される液晶とからなり、ＴＦＴ基板には、図１に示すように、一の方向に延在するゲート配線２と、ゲート絶縁膜を介してゲート配線２に略直交する方向に延在するドレイン配線８ｂとが形成されており、ゲート配線２とドレイン配線８ｂとの交差部近傍には、アモルファスシリコンやポリシリコンなどの半導体層を用いて形成され、ゲート電極がゲート配線２に、ドレイン電極がドレイン配線８ｂに接続されたＴＦＴが配設され、ゲート配線２とドレイン配線８ｂとで囲まれた画素領域内には、ＴＦＴのソース電極８ａにコンタクトホール１１で接続される画素電極１０が形成されている。また、必要に応じて、ドレイン配線８ｂと画素電極１０との間の領域には、画素電極１０の周囲に入射する光を遮光するためのゲート遮光膜２ａがゲート配線２と同層に形成されている。
また、図１のＡ−Ａ’線の断面構造は図２（ｆ）のようになり、ゲート配線２（及びゲート遮光膜２ａ）は透明絶縁基板１に埋め込まれており、かつ、ゲート配線２（及びゲート遮光膜２ａ）はＣｕ層４の周囲がバリア金属膜（下層バリア金属膜３ａ及び上層バリア金属膜３ｂ）で覆われた構造となっている。
このように、Ｃｕ層４の周囲がバリア金属膜３ａ、３ｂによって完全に覆われた構造となっているため、Ｓｉとの相互反応を抑制することができる。また、ゲート絶縁膜５のピンホールなどにより薬液がゲート配線２をアタックする際も、バリア金属膜３ｂがＣｕ層４の腐食を抑制し、ゲート配線２の断線不良を防ぐことができる。更に、ゲート配線２と透明絶縁基板１との密着性をバリア金属膜３ａで保持する効果も得られる。
また、このような構造を採用することにより、通常、透明絶縁基板１上に形成されていたゲート配線２による段差がなくなるため、液晶配向の乱れによるディスクリネーション不良を抑制することができ、また、上層にあるドレイン配線８ｂの断線不良やソース／ドレイン電極の断切れ不良も抑制することができる。この効果について、従来構造と比較して説明する。
図３は、図１のＢ−Ｂ’線における断面図であり、（ａ）が本発明の構造、（ｂ）が従来の構造である。この図は、ドレイン配線２脇に配置しているゲート遮光膜２ａによる段差の違いを表している。図３に示すように、従来の構造では、ゲート遮光膜２ａによる段差が画素電極１０の段差に直結してしまい、ディスクリネーションを招く恐れがある。これに対して本発明の構造のようにゲート遮光膜２ａが透明絶縁基板１に埋め込まれていれば、ＴＦＴ最上層の画素電極１０が平坦になるため、ディスクリネーション不良を抑制することができる。
また、図４は、図１のＣ−Ｃ’線における断面図であり、（ａ）が本発明の構造、（ｂ）が従来の構造である。この図は、ドレイン配線８ｂとゲート配線２の交差部の断面図である。従来構造のようにゲート配線２の段差があると、その上層に形成するドレイン配線８ｂで配線断切れなどが生じる恐れがあるが、本発明の構造のようにゲート配線２が透明絶縁基板１に埋め込まれていれば、ドレイン配線８ｂはゲート配線２の段差を乗り越える必要がなくなるため、ドレイン配線８ｂの断線不良を抑制することができる。
次に、実施例のＴＦＴ基板の製造方法について、図１及び図２を参照して説明する。図２は、図１のＡ−Ａ’線における断面構造を工程順に示した断面図である。
まず、図２（ａ）、（ｂ）に示すように、ガラスやプラスチックなどの透明絶縁基板１に、公知のフォトリソグラフィー技術及びエッチング技術を用いてゲート配線を埋設するための溝１２を形成する。具体的には、ガラスにレジスト１３を塗布してパターニングし、バッファードフッ酸によりガラスをエッチングして、３００〜５００ｎｍ程度の深さの溝１２を形成する。
次に、図２（ｃ）に示すように、リフトオフ技術により下層バリア金属膜３ａを溝１２に形成する。具体的には、ガラスをバッファードフッ酸によりエッチングした後、レジスト１３を剥離する前に下層バリア金属膜３ａをスパッタリングする。このスパッタリングの際、レジスト１３下の透明絶縁基板１がサイドエッチングされた部分にもスパッタ金属が回りこみ成膜されるため、溝１２の側壁にも下層バリア金属膜３ａを形成することが可能である。その後、レジスト１３を剥離して溝１２以外の下層バリア金属膜３ａを除去する。この下層バリア金属膜３ａは、例えばＣｒ、Ｍｏ、Ｔｉなどの高融点金属を用いることができ、その厚さは５０〜１００ｎｍ程度とする。
次に、図２（ｄ）に示すように、下層バリア金属膜３ａ上にＣｕ膜４を形成する。具体的には、無電解メッキ法を用いて下層バリア金属膜３ａの上部にのみＣｕ層４を形成する。このＣｕ層４の厚さは、透明絶縁基板１の表面から盛り上がらない程度の膜厚（２００〜３００ｎｍ程度）とする。なお、Ｃｕ層４はＣｕを主成分とするものであればよく、他の材料を含んでいてもよい。
次に、図２（ｅ）に示すように、上層バリア金属膜３ｂをゲートパターン上に形成し、透明絶縁基板１に埋め込まれたゲート配線２を完成させる。この上層バリア金属膜３ｂは、無電解メッキ法を用いて形成することができるが、スパッタリング後、フォトリソグラフィー技術を用いることによっても形成可能である。この上層バリア金属膜３ｂは、例えばＣｒ、Ｍｏ、Ｔｉなどの高融点金属を用いることができ、その厚さは５０〜１００ｎｍ程度とする。また、上記ゲート配線２を形成する際に、ドレイン配線が形成される領域と画素電極が形成される領域との間の一部に、画素電極周囲から入射する余分な光を遮断するためのゲート遮光膜２ａを形成する。
その後、全面に例えばＳｉＮ膜をプラズマＣＶＤによって３００〜５００ｎｍ程度の厚さで成膜してゲート絶縁膜５を形成し、その上に真性ａ−Ｓｉ膜６を２００ｎｍ程度、その上にオーミック層としてリンを含むｎ＋型ａ−Ｓｉ膜７を５ｎｍ程度の厚さでそれぞれプラズマＣＶＤ法により形成する。そして、所要パターンに形成したレジスト（図示せず）をマスクとして上記ｎ＋型ａ−Ｓｉ膜７、真性ａ−Ｓｉ膜６を順次ドライエッチングし、ゲート電極の直上にゲート絶縁膜５を介してアイランド状の半導体層を形成する。なお、この半導体層はポリシリコンを用いて形成してもよい。
次に、全面にスパッタリング法により、Ｍｏなどのドレイン金属層８を２００ｎｍ程度堆積し、所要パターンに形成したレジスト（図示せず）をマスクとしてドレイン金属層８をエッチングして、ソース／ドレイン電極、ドレイン配線などのパターンを形成する。
次に、ソース電極およびドレイン電極をマスクとしてｎ＋型ａ−Ｓｉ膜７をドライエッチングする。このエッチングにより、アイランド状の半導体層のソース電極およびドレイン電極間のｎ＋型ａ−Ｓｉ膜７がエッチングされてチャネルギャップが形成され、ＴＦＴ素子が形成される。
次に、全面にプラズマＣＶＤ法により例えばＳｉＮ膜を１５０〜２００ｎｍ程度成膜してパッシベーション膜９を形成した後、所要パターンに形成したレジスト（図示せず）をマスクとしてソース電極上のパッシベーション膜を部分的にエッチングし、コンタクトホール１１を形成する。
次に、全面にスパッタリング法により、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜を５０ｎｍ程度成膜し、所要パターンに形成したレジストをマスクとして上記透明導電膜をエッチングして画素電極１０を形成し、透明絶縁基板１上にＴＦＴを完成させる（図２（ｆ）参照）。
このように、本実施例の電極構造及び製造方法では、Ｃｕ層４がバリア金属膜３ａ、３ｂによって完全に覆われているため、Ｓｉとの相互反応を抑制することができ、耐薬品性、耐腐食性及び密着性を向上させることができる。また、ゲート配線２による段差がなくなるため、液晶配向の乱れによるディスクリネーション不良や上層にあるドレイン配線８ｂの断線不良、ソース／ドレイン電極の断切れ不良も抑制することができる。
次に、本発明の第２の実施例に係る液晶表示装置及びその製造方法について、図５を参照して説明する。図５は、図２は、本実施例のＴＦＴ基板の製造方法を示す図であり、図１のＡ−Ａ’線における断面構造を工程順に示した断面図である。なお、本実施例は、上記と同様の構造のゲート配線２及びゲート遮光膜２ａを形成する方法の他の例を示すものである。以下、図５を参照して説明する。
まず、図５（ａ）、（ｂ）に示すように、ガラスやプラスチックなどの透明絶縁基板１上に、公知のフォトリソグラフィー技術及びエッチング技術を用いてゲート配線を埋設するための溝１２を形成する。具体的には、ガラスにレジスト１３を塗布してパターニングし、バッファードフッ酸によりガラスをエッチングして、３００〜５００ｎｍ程度の深さの溝１２を形成する。
次に、図５（ｃ）、（ｄ）に示すように、リフトオフ技術により下層バリア金属膜３ａとＣｕ層４の２層を溝１２に形成する。具体的には、ガラスをバッファードフッ酸によりエッチングした後、下層バリア金属膜３ａをスパッタリング、その後Ｃｕ膜４を連続スパッタリングすることで、Ｃｕ層４／下層バリア金属膜３ａの２層構造を形成し、その後、レジスト１３を剥離して溝１２以外の下層バリア金属膜３ａ及びＣｕ層４を除去する。このスパッタリングの際、レジスト１３下の透明絶縁基板１がサイドエッチングされた部分にもスパッタ金属が回りこみ成膜されるため、溝１２の側壁にも下層バリア金属膜３ａを形成することが可能である。この下層バリア金属膜３ａは、例えばＣｒ、Ｍｏ、Ｔｉなどの高融点金属を用いることができ、その厚さは５０〜１００ｎｍ程度、Ｃｕ層４の厚さは、透明絶縁基板１の表面から盛り上がらない程度の膜厚（２００〜３００ｎｍ程度）とする。なお、Ｃｕ層４はＣｕを主成分とするものであればよく、他の材料を含んでいてもよい。
次に、図５（ｅ）に示すように、上層バリア金属膜３ｂをゲートパターン上に形成し、透明絶縁基板１に埋め込まれたゲート配線２を完成させる。この上層バリア金属膜３ｂは、無電解メッキ法を用いて形成することができるが、スパッタリング後、フォトリソグラフィー技術を用いることによっても形成可能である。この上層バリア金属膜３ｂは、例えばＣｒ、Ｍｏ、Ｔｉなどの高融点金属を用いることができ、その厚さは５０〜１００ｎｍ程度とする。また、上記ゲート配線２を形成する際に、ドレイン配線が形成される領域と画素電極が形成される領域との間の一部に、画素電極周囲から入射する余分な光を遮断するためのゲート遮光膜２ａを形成する。
その後、第１の実施例と同様に、ゲート絶縁膜５を介してアイランド状の半導体層を形成した後、ソース／ドレイン電極、ドレイン配線などを形成し、その上層のパッシベーション膜９を介して、コンタクトホール１１でソース電極に接続される画素電極１０を形成し、透明絶縁基板１上にＴＦＴを完成させる（図５（ｆ）参照）。
このように、本実施例の製造方法でも、Ｃｕ層４がバリア金属膜３ａ、３ｂによって完全に覆われているため、Ｓｉとの相互反応を抑制することができ、耐薬品性、耐腐食性及び密着性を向上させることができる。また、ゲート配線２による段差がなくなるため、液晶配向の乱れによるディスクリネーション不良や上層にあるドレイン配線８ｂの断線不良、ソース／ドレイン電極の断切れ不良も抑制することができる。
なお、上記各実施例では、逆スタガ構造（ボトムゲート構造）のチャネルエッチ型薄膜トランジスタを有するＴＦＴ基板について説明したが、本発明は上記実施例に限定されるものではなく、下層側の配線が上記構造を備えていればよく、チャネル保護型や、順スタガ構造（トップゲート構造）の薄膜トランジスタを有するＴＦＴ基板や、ＴＦＴ基板側にカラーフィルタを形成するＣＦｏｎＴＦＴ構造にも適用することができる。
本発明は、液晶表示装置用基板に限らず、例えば有機ＥＬ素子を用いた表示装置用の基板に対しても同様に適用することができる。
液晶表示装置を構成するＴＦＴ基板のゲート配線とドレイン配線の交点近傍の構造を模式的に示す平面図である。 本発明の第１の実施例に係るＴＦＴ基板の製造方法を示す工程図であり、図１のＡ−Ａ’線における構造を示す断面図である。 本発明の構造と従来の構造とを比較する図であり、図１のＢ−Ｂ’線における構造を示す断面図である。 本発明の構造と従来の構造とを比較する図であり、図１のＣ−Ｃ’線における構造を示す断面図である。 本発明の第２の実施例に係るＴＦＴ基板の製造方法を示す工程図であり、図１のＡ−Ａ’線における構造を示す断面図である。
符号の説明
１ 透明絶縁基板
２ ゲート配線
２ａ ゲート遮光膜
３ａ 下層バリア金属膜
３ｂ 上層バリア金属膜
４ Ｃｕ層
５ ゲート絶縁膜
６ ａ−Ｓｉ膜
７ ｎ＋ａ−Ｓｉ膜
８ ドレイン金属層
８ａ ソース電極
８ｂ ドレイン配線
９ パッシベーション膜
１０ 画素電極
１１ コンタクトホール
１２ 溝
１３ レジスト

Claims (2)

  1. 互いに略直交する方向に延在する下層側の第１の配線及び上層側の第２の配線と、前記第１の配線と前記第２の配線との交点近傍に配設されるスイッチング素子と、前記第１の配線と前記第２の配線とで囲まれる各々の画素領域内に形成される画素電極とを少なくとも備える液晶表示装置の製造方法であって、
    前記第１の配線を、
    透明絶縁性基板の前記第１の配線を形成する領域に溝を形成する工程と、
    前記溝の底部及び側壁に第１のバリア金属膜を形成する工程と、
    前記第１のバリア膜で囲まれた領域にＣｕ層を形成する工程と、
    前記溝の上部に第２のバリア金属膜を形成する工程と、により形成し、
    前記第１の配線を形成する際に、
    前記透明絶縁性基板の前記第２の配線を形成する領域と前記画素電極を形成する領域との間の一部を含む領域に前記溝を形成し、該溝に前記第１の配線と同じ構造の遮光膜を形成することを特徴とする液晶表示装置の製造方法。
  2. 互いに略直交する方向に延在する下層側の第１の配線及び上層側の第２の配線と、前記第１の配線と前記第２の配線との交点近傍に配設されるスイッチング素子と、前記第１の配線と前記第２の配線とで囲まれる各々の画素領域内に形成される画素電極とを少なくとも備える液晶表示装置の製造方法であって、
    前記第１の配線を、
    透明絶縁性基板の前記第１の配線を形成する領域に溝を形成する工程と、
    第１のバリア膜とＣｕ層とを連続して成膜し、前記溝の底部及び側壁に第１のバリア金属膜を形成すると共に前記第１のバリア膜で囲まれた領域にＣｕ層を形成する工程と、
    前記溝の上部に第２のバリア金属膜を形成する工程と、により形成し、
    前記第１の配線を形成する際に、
    前記透明絶縁性基板の前記第２の配線を形成する領域と前記画素電極を形成する領域との間の一部を含む領域に前記溝を形成し、該溝に前記第１の配線と同じ構造の遮光膜を形成することを特徴とする液晶表示装置の製造方法。
JP2005073631A 2005-03-15 2005-03-15 液晶表示装置の製造方法 Expired - Fee Related JP4543385B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005073631A JP4543385B2 (ja) 2005-03-15 2005-03-15 液晶表示装置の製造方法
TW095106623A TW200632496A (en) 2005-03-15 2006-02-27 Liquid crystal display device and manufacturing method of the same
KR1020060023072A KR100823061B1 (ko) 2005-03-15 2006-03-13 액정 디스플레이 장치 및 그 제조 방법
US11/375,112 US7564531B2 (en) 2005-03-15 2006-03-15 LCD device and method including a plastic substrate with metal layer containing copper surrounded by barrier metal film embedded in a groove within the plastic substrate
CNB2006100591416A CN100412629C (zh) 2005-03-15 2006-03-15 液晶显示设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005073631A JP4543385B2 (ja) 2005-03-15 2005-03-15 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006258965A JP2006258965A (ja) 2006-09-28
JP4543385B2 true JP4543385B2 (ja) 2010-09-15

Family

ID=37002551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005073631A Expired - Fee Related JP4543385B2 (ja) 2005-03-15 2005-03-15 液晶表示装置の製造方法

Country Status (5)

Country Link
US (1) US7564531B2 (ja)
JP (1) JP4543385B2 (ja)
KR (1) KR100823061B1 (ja)
CN (1) CN100412629C (ja)
TW (1) TW200632496A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI305682B (en) * 2006-08-14 2009-01-21 Au Optronics Corp Bottom substrate for liquid crystal display device and the method of making the same
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
JP5207163B2 (ja) * 2007-03-30 2013-06-12 Ｎｌｔテクノロジー株式会社 埋込配線の形成方法、表示装置用基板及び当該基板を有する表示装置
KR100857689B1 (ko) 2007-05-23 2008-09-08 삼성에스디아이 주식회사 유기 전계 발광표시장치
KR100857690B1 (ko) 2007-05-30 2008-09-08 삼성에스디아이 주식회사 유기 전계 발광표시장치
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI380452B (en) * 2008-03-27 2012-12-21 Au Optronics Corp Thin film transistor, active array substrate and method for manufacturing the same
CN101661202B (zh) * 2008-04-07 2011-05-04 友达光电股份有限公司 主动阵列基板
CN100570896C (zh) * 2008-04-07 2009-12-16 友达光电股份有限公司 薄膜晶体管、主动阵列基板及其制造方法
EP2398008A4 (en) * 2009-02-10 2012-09-19 Sharp Kk CONNECTION TERMINAL AND DISPLAY DEVICE WITH CONNECTION TERMINAL
KR101574131B1 (ko) * 2009-11-10 2015-12-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
WO2011080987A1 (ja) * 2009-12-29 2011-07-07 シャープ株式会社 液晶パネル用アレイ基板と該基板を備える液晶表示装置
KR101242033B1 (ko) * 2010-05-05 2013-03-11 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP5347071B2 (ja) * 2010-12-27 2013-11-20 シャープ株式会社 アクティブマトリクス基板の製造方法及びその方法により製造されたアクティブマトリクス基板、並びに表示パネル
US9030728B2 (en) 2011-03-25 2015-05-12 Hewlett-Packard Development Company, L.P. Reflective display
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN102306652B (zh) * 2011-09-19 2014-10-22 深圳莱宝高科技股份有限公司 一种阵列基板及其制作方法、使用该阵列基板的显示面板
TWI538140B (zh) * 2011-12-16 2016-06-11 元太科技工業股份有限公司 立體線路結構與半導體元件
US9144328B2 (en) 2012-11-05 2015-09-29 Whirlpool Corporation Interactive transparent touch screen doors for wine cabinets
US10157316B2 (en) 2012-11-05 2018-12-18 Whirlpool Corporation Interactive touch screen device for wine
CN103176650B (zh) * 2013-03-01 2016-09-28 南昌欧菲光科技有限公司 导电玻璃基板及其制作方法
CN103646924B (zh) * 2013-12-04 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
KR20160102295A (ko) * 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20160028587A (ko) * 2014-09-03 2016-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
CN104460146A (zh) * 2014-11-13 2015-03-25 深圳市华星光电技术有限公司 Boa型液晶面板及其制作方法
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN104950541B (zh) * 2015-07-20 2018-05-01 深圳市华星光电技术有限公司 Boa型液晶显示面板及其制作方法
CN105093752A (zh) * 2015-08-18 2015-11-25 深圳市华星光电技术有限公司 液晶面板
CN105047568B (zh) * 2015-09-07 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示面板
CN105552025A (zh) * 2016-01-29 2016-05-04 武汉华星光电技术有限公司 液晶显示面板、tft基板及其制造方法
EP3410492B1 (en) 2016-03-31 2024-07-31 Huawei Technologies Co., Ltd. Field effect transistor and manufacturing method therefor
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN107942595B (zh) * 2017-12-21 2024-03-29 惠科股份有限公司 阵列基板及其制造方法、液晶显示面板及其制造方法
JP6690671B2 (ja) * 2018-06-20 2020-04-28 セイコーエプソン株式会社 電気光学装置および電子機器
CN109390414B (zh) * 2018-11-14 2022-04-15 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管
JP7505184B2 (ja) * 2019-12-16 2024-06-25 セイコーエプソン株式会社 電気光学装置、および電子機器
CN113009733B (zh) * 2019-12-20 2023-06-20 京东方科技集团股份有限公司 像素结构及其制备方法、显示装置
CN111415994B (zh) * 2020-03-16 2024-01-19 中国科学院微电子研究所 一种薄膜晶体管及其制作方法
CN114815426A (zh) * 2022-05-10 2022-07-29 广州华星光电半导体显示技术有限公司 阵列基板及显示面板
CN114784025A (zh) * 2022-05-26 2022-07-22 Tcl华星光电技术有限公司 阵列基板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114613A (ja) * 1991-10-23 1993-05-07 Kyocera Corp アクテイブマトリツクス基板およびその製造方法
JPH05181148A (ja) * 1991-12-27 1993-07-23 Sharp Corp 液晶表示装置
JPH09274195A (ja) * 1996-04-04 1997-10-21 Matsushita Electric Ind Co Ltd 液晶表示装置
US6008877A (en) * 1996-11-28 1999-12-28 Sharp Kabushiki Kaisha Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide
US5892558A (en) * 1997-06-26 1999-04-06 Gl Displays, Inc. Wire electrode structure based on 2 or 3 terminal device employed in a liquid crystal display
JP2000105386A (ja) * 1998-07-31 2000-04-11 Sharp Corp 液晶表示装置およびその製造方法
JP3230669B2 (ja) * 1998-11-26 2001-11-19 日本電気株式会社 液晶表示装置用薄膜トランジスタ基板およびその製造方法
KR100328126B1 (ko) * 1998-11-26 2002-08-14 한국전자통신연구원 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
JP3332005B2 (ja) * 1999-04-06 2002-10-07 日本電気株式会社 半導体装置の製造方法
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
TW490718B (en) * 2000-01-25 2002-06-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
JP2003243499A (ja) * 2002-02-15 2003-08-29 Sony Corp 半導体装置及びその製造方法
JP3992654B2 (ja) * 2003-06-26 2007-10-17 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20060101265A (ko) 2006-09-22
KR100823061B1 (ko) 2008-04-18
JP2006258965A (ja) 2006-09-28
US7564531B2 (en) 2009-07-21
CN1834740A (zh) 2006-09-20
US20060209222A1 (en) 2006-09-21
CN100412629C (zh) 2008-08-20
TW200632496A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
JP4543385B2 (ja) 液晶表示装置の製造方法
CN100562998C (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
KR101434452B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
CN102096251A (zh) 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
US20100245735A1 (en) Array substrate and manufacturing method thereof
CN100550399C (zh) 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
KR102374749B1 (ko) 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
KR20160128518A (ko) 표시장치 및 그 제조방법
CN1469161A (zh) 显示装置及其制造方法
US7514712B2 (en) Electro-optic display and connection between drain electrode and pixel electrode
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
KR100660809B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR101085450B1 (ko) 박막트랜지스터 기판과 그 제조방법
JP3265862B2 (ja) 液晶表示装置とその製造方法
US20250287693A1 (en) Active matrix substrate, display device and method for manufacturing active matrix substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees