TWI756786B

TWI756786B - 基板結構及其製法

Info

Publication number: TWI756786B
Application number: TW109128445A
Authority: TW
Inventors: 康政畬; 米軒皞; 白裕呈
Original assignee: 矽品精密工業股份有限公司
Priority date: 2020-08-20
Filing date: 2020-08-20
Publication date: 2022-03-01
Also published as: CN114078787A; CN114078787B; TW202209946A

Abstract

一種基板結構，係於基板本體上形成一防銲材之包覆體，其具有外露部分線路層之鏤空部，且該鏤空部之邊緣係形成有階梯狀結構，以避免銅遷移的現象發生。

Description

基板結構及其製法

本發明係有關一種基板結構，尤指一種用於具有凸塊接線(Bump On Lead)型式佈線之基板結構。

隨著半導體產品之尺寸日趨縮減，半導體封裝件中之線路間距需求愈來愈小，為此，覆晶型封裝基板係採用凸塊接線(bump on lead/bump on trace，簡稱BOL)方式進行線路設計。

然而，該BOL方式所設計出之線路的間距(pitch)極小，因而無法於各線路之間形成防銲層(solder mask)作電性阻隔，故通常會於整層防銲層上以開窗製程形成一可同時外露多條BOL線路之開口。

如圖1A所示，習知採用BOL方式之封裝基板1係於其基板本體10之外表面10a上形成有一線路層13，且該線路層13具有複數導電跡線130及複數一體結合該導電跡線130端部之電性接觸墊131，並於該基板本體10上設有一防焊層11，以令該防焊層11具有一對應所有電性接觸墊131之開口110，使該電性接觸墊131之上表面及側表面完全外露於該開口110。

習知封裝基板1中，其開窗製程係藉由曝光顯影的方式完成，且為了增加結構強度，且防止該線路層13有外露短路風險，該防銲層11之厚度h設計需遠大於該線路層13的厚度t(如圖1C所示之差距e)，因此為了確保該線路層13之外露表面13a(銅材)之目標面積的精準度(如圖1C所示)，該曝光顯影作業中之光照能量F會以該線路層13之外露表面13a作為基準，即該光照能量F僅會作用至該線路層13之外露表面13a上，因而該光照能量F不易作用至該防銲層11之底部(即該基板本體10之外表面10a)，致使於顯影作業後，該防銲層11之開口110之壁面底部容易因照光不足而遭顯影藥水侵蝕，進而形成底切(undercut)結構V(如圖1B所示)。

惟，習知封裝基板1中，該底切(undercut)結構V會殘留顯影藥水，故基於線路細間距之需求，各該導電跡線130之間的間距愈來愈小，導致於該導電跡線130之銅材會沿該底切結構V所殘留之顯影藥水遷移，即銅遷移(Copper migration)現象，以致於該底切結構V處會形成不規則導電體9，使該封裝基板1之信賴性不佳，嚴重可能使該導電體9連接相鄰之兩導電跡線130而造成電性短路。

再者，雖然增加該光照能量F可使該防銲層11之底部不會形成該底切結構V，但該光照能量F過大，會使該線路層13上的防銲材曝光過度(過曝)，導致於顯影作業後，該線路層13上之防銲材難以移除，造成該線路層13之外露表面13a之面積過少，故於後續封裝製程中，無法有效外接其它電子元件，甚至發生電性傳輸不良之問題。

因此，如何克服上述習知技術之種種缺失，已成目前亟欲解決的課題。

為解決上述習知技術之問題，本發明遂提出一種基板結構，係包括：基板本體，係具有一接合面；線路層，係形成於該接合面上；以及包覆體，係形成於該接合面上且包覆該線路層，並具有外露部分該線路層之鏤空部，其中，該鏤空部之邊緣係形成有階梯狀結構，且該鏤空部未填滿導電材。

本發明亦提供一種基板結構之製法，係包括：提供一具有接合面之基板本體，且於該接合面上形成有線路層；以及形成一包覆體於該接合面上，以令該包覆體包覆該線路層，且該包覆體係具有外露部分該線路層之鏤空部，其中，該鏤空部之邊緣係形成有階梯狀結構。

前述之基板結構及其製法中，該鏤空部之底部未形成底切結構。

前述之基板結構及其製法中，該線路層係具有複數相互分離之導電跡線，以令該複數導電跡線之部分表面外露於該鏤空部。例如，該包覆體未形成於該複數導電跡線外露於該鏤空部之線段之間。

前述之基板結構及其製法中，該包覆體之製程係將複數絕緣保護層數相互疊設於該接合面上。例如，該包覆體之最底層之絕緣保護層係覆蓋該線路層，並採用曝光顯影的方式形成該包覆體之最底層的絕緣保護層，且曝光能量係打到該接合面，使該複數絕緣保護層係分別形成開口，以作為該鏤空部。進一步，該複數開口之至少兩者之寬度係不一致，以令該鏤空部之邊緣形成該階梯狀結構。或者，該複數開口之至少一者之壁面係為平直面；亦或，該包覆體之最底層之絕緣保護層之開口之壁面可相對該接合面呈垂直面或呈上窄下寬的斜面。

前述之基板結構及其製法中，該包覆體係防銲材。

由上可知，本發明之基板結構及其製法，主要藉由該包覆體之鏤空部之邊緣具有階梯狀結構之設計，且線路層及/或導電元件未填滿該鏤空部，以避免該包覆體之底部形成底切結構，故相較於習知技術，本發明之基板結構能有效避免銅遷移的現象發生，並使相鄰之導電跡線之間不會發生短路，因而有利於提升本發明之基板結構之信賴性。

再者，本發明之製法中，若該包覆體包含複數相互疊設之絕緣保護層，最底層之絕緣保護層之厚度僅需略高於線路層即可，因而該光照能量不需設定太大，故相較於習知技術，即使將該光照能量設定成使該最底層之絕緣保護層之底部不會形成底切結構之強度(如能量直接打到該接合面)，該最底層之絕緣保護層於該鏤空部處之材質也不會發生過曝的問題，因而仍能確保該線路層有效外露所需金屬面積。

1:封裝基板

10:基板本體

10a:外表面

11:防焊層

110:開口

13,23:線路層

13a:外露表面

130,230:導電跡線

131,231:電性接觸墊

2:基板結構

2a:包覆體

20:基板本體

20a:接合面

200:介電層

201:佈線層

21:第一絕緣保護層

210:第一開口

210a:第一壁面

211:台階部

22:第二絕緣保護層

220:第二開口

220a:第二壁面

230a:線段

24:導電元件

9:導電體

D1,D2:寬度

E,e:差距

F,F1,F2:光照能量

h,t:厚度

T:階梯狀結構

V:底切結構

W:鏤空部

圖1A係為習知封裝基板之局部上視平面示意圖。

圖1B係為圖1A之剖面線B-B之剖視圖。

圖1C係為圖1A之剖面線C-C之剖視圖。

圖2係為本發明之基板結構之局部上視平面示意圖。

圖2’係為圖2之剖面線L’-L’之剖視圖。

圖2”係為圖2之剖面線L”-L”之剖視圖。

圖2A至圖2C係為圖2’之包覆體之不同態樣之局部剖視示意圖。

圖3A至圖3E係為本發明之基板結構之製法之第一實施例之沿圖2之剖面線L1-L1之剖視示意圖。

圖3A’至圖3E’係為本發明之基板結構之製法之第一實施例之沿圖2之剖面線L2-L2之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當視為本發明可實施之範疇。

圖2係為本發明之基板結構2之局部平面上視圖。如圖2所示，所述之基板結構2係包括一基板本體20、一線路層23、以及一具有鏤空部W之包覆體2a。於本實施例中，該包覆體2a係包含相互疊設之第一絕緣保護層21及第二絕緣保護層22。

所述之基板本體20係將其外表面定義為接合面20a，以令如晶片、封裝基板或封裝模組等之電子元件接置於該基板本體20之接合面20a上。

於本實施例中，該基板本體20係為具有核心層或無核心層(coreless)之線路結構，如封裝基板(substrate)，其包含至少一介電層200與設於該介電層200上之佈線層201，如圖2’及圖2”所示。例如，以線路重佈層(redistribution layer，簡稱RDL)方式形成該佈線層201，其材質係為銅，且形成該介電層200之材質係為如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、預浸材(Prepreg，簡稱PP)等之介電材。應可理解地，該基板本體20亦可為其它可供接置電子元件之承載單元，例如導線架之金屬板、或如晶圓、晶片、矽中介板(silicon interposer)、矽材、玻璃等之半導體板材，並不限於上述。

所述之線路層23係形成於該基板本體20之接合面20a上且電性連接該基板本體20之佈線層201，如圖2”所示。

於本實施例中，該線路層23係包含複數導電跡線(trace)230及一體結合該導電跡線230之電性接觸墊231，且各該導電跡線230係相互分離而不會短路，而該電性接觸墊231係用以結合如銲錫材料之導電元件24(如圖2”所示)，以令該基板結構2藉由該導電元件24接置如晶片、封裝基板或封裝模組等之電子元件。

所述之第一絕緣保護層21係形成於該基板本體20之接合面20a上且形成有至少一第一開口210，如圖2及圖2’所示，以令該基板本體20之部分接合面20a、該些導電跡線230之部分線段230a及該電性接觸墊231外露於該第一開口210，如圖2及圖2”所示，使該第一絕緣保護層21僅包覆部分該線路層23與部分該接合面20a。

於本實施例中，該第一絕緣保護層21係為感光型防銲層，其第一開口210之輪廓大致呈矩形、溝槽狀或其它適當形狀，且該第一開口210之第一壁面210a係為平直面。例如，該第一壁面210a係相對該接合面20a呈垂直面(如圖2A所示)或斜面(如圖2’所示之壁面厚度呈上窄下寬或外觀呈斜坡狀)，且該第一絕緣保護層21於其第一開口210之第一壁面210a與該接合面20a 之間係未形成有底切結構。具體地，該電性接觸墊231未接觸該第一絕緣保護層21，且該些導電跡線230之部分線段230a係凸伸出該第一開口210之第一壁面210a外，以令該些導電跡線230之部分線段230a及該電性接觸墊231外露於該第一開口210。

所述之第二絕緣保護層22係形成於該第一絕緣保護層21之部分表面上且形成有至少一外露該第一開口210之第二開口220，如圖2及圖2’所示，以令該基板本體20之部分接合面20a、該些導電跡線230之部分線段230a及該電性接觸墊231外露於該第二開口220，如圖2及圖2”所示，使該第二絕緣保護層22僅遮蓋部分該線路層23之上方，其中，該第一開口210與該第二開口220係作為該鏤空部W，且線路層23及/或導電元件24未填滿該鏤空部W。應可理解地，該第二絕緣保護層22之佈設範圍幾乎等於(略小於)該第一絕緣保護層21之佈設範圍。

於本實施例中，該第二絕緣保護層22係為感光型防銲層，其第二開口220之輪廓大致對應該第一開口210之輪廓而呈矩形、溝槽狀或其它適當形狀，且該第二開口220之第二壁面220a係為平直面。例如，該第二壁面220a係相對該接合面20a呈垂直面(如圖2B所示)或斜面(如圖2A所示之呈上窄下寬之第二壁面220a或外觀呈斜坡狀、或圖2C所示之呈上寬下窄的斜面之第二壁面220a或外觀呈峭壁狀或崖壁狀)，且該第二絕緣保護層22於其第二開口220之第二壁面220a與該第一絕緣保護層21之第一開口210之第一壁面210a之間係形成階梯狀結構T。具體地，該第一絕緣保護層21之第一開口210之第一壁面210a係凸伸入該第二開口220內，以令該第一絕緣保護層21之凸伸部分作為台階部211，以形成該階梯狀結構T。應可理解地，該線路層23未接觸該第二絕緣保護層22。

因此，該包覆體2a未形成於各該導電跡線230外露於該鏤空部W之各線段230a之間，且該包覆體2a也未形成於各該電性接觸墊231之間。

再者，有關防銲層之材質種類繁多，甚至感光型材質之種類也繁多，故該第一絕緣保護層21之材質與該第二絕緣保護層22之材質可相同或不相同。

圖3A至圖3E及圖3A’至圖3E’係為本發明之基板結構2之第一實施例之製法的剖面示意圖，其中，圖3A至圖3E係呈現圖2之剖面線L1-L1之製程狀態，且圖3A’至圖3E’係呈現圖2之剖面線L2-L2之製程狀態。

於本實施例中，圖3A至圖3E所示之製程狀態與圖3A’至圖3E’所示之製程狀態係相互對應於同一時間點之步驟。

如圖3A及圖3A’所示，並同時配合參閱圖2，提供一基板本體20，其接合面20a上係形成有一線路層23。

如圖3B及圖3B’所示，形成一第一絕緣保護層21於該基板本體20之全部接合面20a上。

如圖3C及圖3C’所示，以曝光顯影之方式形成至少一第一開口210於該第一絕緣保護層21上，以令該基板本體20之部分接合面20a、導電跡線230之部分線段230a及電性接觸墊231外露於該第一開口210。

於本實施例中，於曝光顯影作業時，光照能量F1以該基板本體20之接合面20a作為基準，使光照能量F1作用至該基板本體20之接合面20a上，故該第一絕緣保護層21之底側能充分吸收該光照能量F1，因而於顯影作業後，該第一開口210之第一壁面210a之底部因照光充足而可避免遭顯影藥水侵蝕。因此，該第一開口210之第一壁面210a係呈現平直面，且該第一開口210之第一壁面210a之底部不會形成底切結構。

如圖3D及圖3D’所示，形成一第二絕緣保護層22於該第一絕緣保護層21之全部表面與該基板本體20之部分接合面20a上，並使該第二絕緣保護層22填滿該第一開口210以覆蓋該些導電跡線230之線段230a及該電性接觸墊231。

如圖3E及圖3E’所示，以曝光顯影之方式形成至少一外露該第一開口210之第二開口220於該第二絕緣保護層22上，以令該基板本體20之部分接合面20a、該些導電跡線230之部分線段230a及該電性接觸墊231外露於該第二開口220。

於本實施例中，該第二絕緣保護層22之第二開口220之寬度D2係大於該第一絕緣保護層21之第一開口210之寬度D1，以利於形成階梯狀結構T(如圖2’所示)。

再者，於曝光顯影作業時，光照能量F2可依需求調整，以形成所需之第二開口220之第二壁面220a之態樣。例如，當該光照能量F2較大時，可形成如圖2A所示之呈上窄下寬的斜面之第二壁面220a；當光照能量F2正常時，可形成如圖2B所示之垂直狀第二壁面220a；當該光照能量F2較小時，可形成如圖2C所示之呈上寬下窄的斜面之第二壁面220a，且可能會形成底切結構。應可理解地，由於該第二絕緣保護層22不會接觸該線路層23，故即使該第二絕緣保護層22形成底切結構，也不會造成銅遷移(Copper migration)現象。

於後續製程中，可形成複數導電元件24於該些電性接觸墊231上(如圖2”所示)，以令該基板結構2藉由該導電元件24接置如晶片、封裝基板或封裝模組等之電子元件。

本發明之基板結構2之製法係藉由第一絕緣保護層21與第二絕緣保護層22之製作，使該第一絕緣保護層21之厚度只需覆蓋該線路線23即可(即該第一絕緣保護層21之厚度與該線路層23之厚度之差距E極小，如圖3B及圖3B’所示)，因而該第一絕緣保護層21之厚度極薄，故相較於習知技術，本發明之光照能量F1可直接作用至該基板本體20之接合面20a(或可設定該光照能量F1 可致使該第一絕緣保護層21之底部不會形成底切結構)，因而可有效避免銅遷移(Cu migration)的現象發生，以利於提升信賴性。

再者，本發明之製法，因該第一絕緣保護層21之厚度極薄，因而該光照能量F1不需設定太大，故相較於習知技術，即使將該光照能量F1設定成使該第一絕緣保護層21之底部不會形成底切結構之強度，該第一絕緣保護層21於該鏤空部W處之材質不會發生過曝的問題，因而能確保該線路層23有效外露所需金屬面積(即該些導電跡線230之部分線段230a及該電性接觸墊231)。

綜上所述，本發明之基板結構及其製法中，係藉由該包覆體之鏤空部之邊緣具有階梯狀結構之設計，且線路層及/或導電元件未填滿該鏤空部，以避免該包覆體之底部形成底切結構，故本發明之基板結構能有效避免銅遷移的現象發生，並使相鄰之導電跡線之間不會發生短路，因而有利於提升本發明之基板結構之信賴性。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。