[go: up one dir, main page]

TWI584471B - 於半導體裝置上形成取代閘極結構的方法 - Google Patents

於半導體裝置上形成取代閘極結構的方法 Download PDF

Info

Publication number
TWI584471B
TWI584471B TW104116200A TW104116200A TWI584471B TW I584471 B TWI584471 B TW I584471B TW 104116200 A TW104116200 A TW 104116200A TW 104116200 A TW104116200 A TW 104116200A TW I584471 B TWI584471 B TW I584471B
Authority
TW
Taiwan
Prior art keywords
fin
gate
forming
protective layer
sidewall spacer
Prior art date
Application number
TW104116200A
Other languages
English (en)
Other versions
TW201611270A (zh
Inventor
劉兵武
輝 臧
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201611270A publication Critical patent/TW201611270A/zh
Application granted granted Critical
Publication of TWI584471B publication Critical patent/TWI584471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0245—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] by further thinning the channel after patterning the channel, e.g. using sacrificial oxidation on fins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

於半導體裝置上形成取代閘極結構的方法
本發明通常涉及積體電路的製造，尤其涉及在半導體裝置上形成取代閘極結構的各種方法。
目前，在例如微處理器、存儲裝置等積體電路中，在有限的芯片面積上設置並運行有大量的電路組件，尤其是電晶體。近幾十年來已在增加電路組件(例如電晶體)的性能以及縮小其特徵尺寸方面取得了極大的進步。不過，增强電子裝置的功能性的持續需求迫使半導體廠商不斷縮小電路組件的尺寸並提高電路組件的操作速度。但是，特徵尺寸的持續縮小要求在重新設計製程技術、開發新的製程策略及工具方面做出巨大努力，以符合新的設計規則。通常，高性能積體電路產品例如高性能微處理器會包含數十億個獨立場效應電晶體(field effect transistor；FET)。這些場效應電晶體通常以開關模式工作，也就是說，這些裝置呈現高導通狀態(開狀態；on-state)和高阻抗狀態(關狀態；off-state)。場效應電晶體的狀態由閘極電極控制。在施加適當的控制電壓後，該閘極電極 控制在該電晶體的漏區與源區之間形成的通道區的電導率。電晶體裝置可具有各種形式，例如所謂平面電晶體裝置、三維(3D)或FinFET裝置等。
第1A圖顯示形成於半導體基板B上方的示例現有技術FinFET半導體裝置“A”的立體圖。參考該圖以在很高層面解釋FinFET裝置的一些基本特徵。在這個例子中，FinFET裝置A包括三個示例鰭片C、閘極結構D、側壁間隔物E以及閘極覆蓋層F。閘極結構D通常由例如高k絕緣材料(k值為10或更大)或二氧化矽層的絕緣材料層(未單獨顯示)以及充當裝置A的閘極電極的一個或多個導電材料層(例如金屬和/或多晶矽)組成。鰭片C具有三維配置：高度H、寬度W以及軸向長度L。在裝置A操作時，軸向長度L與裝置A中的電流行進的方向對應。由閘極結構D覆蓋的鰭片C的部分是FinFET裝置A的通道區。在傳統的流程中，通過執行一個或多個磊晶生長製程，可使位於間隔物E的外部(也就是裝置A的源極/汲極區中)的鰭片C的部分的尺寸增加或甚至使其合併在一起(第1A圖中未圖示的情形)。在FinFET裝置中，閘極結構D可包圍鰭片C的全部或部分的兩側及上表面以形成三閘極結構，也就是形成具有三維結構而非平面結構的通道。在一些情況下，在鰭片C的頂部設置絕緣覆蓋層(未圖示)，例如氮化矽，這樣FinFET裝置僅有雙閘極結構(僅側壁)。與平面FET不同，在FinFET裝置中，通道垂直於半導體基板的表面而形成，以縮小該半導體裝置的物理 尺寸。此類FinFET裝置的閘極結構D可通過使用所謂“先閘極”或“取代閘極”(後閘極)製造技術來製造。
對於許多早期的裝置技術，大多數電晶體組件(平面或FinFET裝置)的閘極結構由多種矽基材料組成，例如二氧化矽和/或氮氧化矽閘極絕緣層結合多晶矽閘極電極。不過，隨著尺寸不斷縮小的電晶體組件的通道長度日益縮小，許多較新一代的裝置使用包含取代材料的閘極電極，以試圖避免可能與通道長度縮小的電晶體中傳統矽基材料的使用相關聯的短通道效應。例如，在一些尺寸不斷縮小的電晶體組件中(其可具有約10至32奈米或更小的通道長度)，實施的閘極結構包括所謂高k介電閘極絕緣層以及作為閘極電極的一個或多個金屬層(HK/MG)。與此前較傳統的二氧化矽/多晶矽閘極結構配置相比，這樣的另類閘極結構經證明能夠提供顯著增强的操作特性。
如上所述，在形成平面裝置或三維裝置時可使用取代閘極製程。第1B至1J圖是經由鰭片C的長軸(也就是沿電流傳輸方向)所作的剖視圖，以簡單並理想化顯示在FinFET電晶體裝置上通過使用取代閘極技術形成HK/MG取代閘極結構的一種示例現有技術方法。
第1B圖顯示執行數個操作以後的裝置10。更具體地說，在第1B圖中所示的製造點，在基板中形成基本的鰭片結構C以及隔離區13。圖中還顯示由犧牲閘極絕緣層14以及虛假(dummy)或犧牲閘極電極15組成的犧牲閘極結構40。在犧牲閘極電極15上方設置閘極 覆蓋層16。為形成第1B圖中所示的結構，可在基板上方熱生長犧牲二氧化矽閘極絕緣層14，接著沉積閘極電極材料(例如多晶矽)層以及閘極覆蓋材料層(例如氮化矽)。隨後，通過將犧牲閘極絕緣層14用作蝕刻停止層來執行已知的光微影及蝕刻製程，從而圖案化該閘極電極材料層以及該閘極覆蓋層。儘管圖中顯示的犧牲閘極絕緣層14的暴露部分已經歷該閘極圖案化製程，但在實際應用中，圖案化犧牲閘極結構40的製程會消耗犧牲閘極絕緣層14的至少一些厚度。
在形成電晶體裝置的過程中，執行各種離子植入製程，以在鰭片C中引入各種摻雜物材料，從而形成該裝置的源極/汲極區。當然，所植入的摻雜物的類型(N型或P型摻雜物)取決於所製造的電晶體的類型(也就是NMOS電晶體或PMOS電晶體)。典型的植入程序將包括形成所謂環狀(halo)植入區、源極/汲極延伸植入區以及深源極/汲極植入區。對於NMOS裝置，利用P型摻雜物將形成環狀植入區，而利用N型摻雜物材料將形成延伸源極/汲極植入區以及深源極/汲極植入區。因此，第1C圖顯示執行離子植入製程18以在鰭片C中形成所謂延伸植入區18A以後的裝置10。在流程的該製造點，還將執行環狀植入製程以在鰭片C中形成環狀植入區(未圖示)。儘管表示植入製程18的箭頭為垂直取向，但可相對垂直方向以一定角度執行該延伸植入製程以及該環狀植入製程，以確保將所植入的材料置於想要的位置。圖中未顯示在這裡所討 論的植入程序期間將會使用的一個或多個遮罩。
第1D圖顯示鄰近犧牲閘極結構40形成側壁間隔物20以後的裝置10。
第1E圖顯示在電晶體10上執行第二離子植入製程21以在鰭片C中形成所謂深源極/汲極植入區21A以後的裝置10。與為形成延伸植入區18A而執行的離子植入製程相比，為形成深源極/汲極植入區21A而執行的該離子植入製程通常通過使用較高的摻雜物劑量來執行且該製程以較高的植入能量執行。
接著，如第1F圖所示，執行加熱或退火製程，以形成電晶體10的最終源極/汲極區22。該加熱製程修復由該植入製程引起的鰭片材料的晶格結構損傷，且該加熱製程活化所植入的摻雜物材料，也就是將所植入的摻雜物材料納入矽晶格中。
第1G圖顯示執行數個製程操作以後的裝置10。首先，在裝置10上方沉積絕緣材料層23。接著，執行化學機械平坦化製程，以移除閘極覆蓋層16並暴露犧牲閘極電極15。
接著，如第1H圖所示，執行一個或多個蝕刻製程，以移除犧牲閘極電極15以及犧牲閘極絕緣層14，從而定義取代閘極開口24，後續將在該閘極開口中形成取代閘極結構。通常，移除犧牲閘極絕緣層14作為取代閘極技術的部分，如這裡所示。不過，可能不會在所有應用中都移除犧牲閘極絕緣層14。即使犧牲閘極絕緣層14被有 意移除，也通常會有極薄的原生氧化物層(未圖示)形成於閘極開口24內的鰭片上。
接著，如第1I圖所示，在閘極開口24中形成各種材料層，這些材料層將構成取代閘極結構30。NMOS與PMOS裝置的取代閘極結構30所使用的材料通常不同。例如，NMOS裝置的取代閘極結構30可由高k閘極絕緣層30A(例如氧化鉿，具有約2奈米的厚度)，第一金屬層30B(例如厚度約1至2奈米的氮化鈦層)，第二金屬層30C(即該NMOS裝置的所謂功函數調整層，例如厚度約5奈米的鈦-鋁或鈦-鋁-碳層)，第三金屬層30D(例如厚度約1至2奈米的氮化鈦層)，以及塊體金屬層30E(例如鋁或鎢)組成。
第1J圖顯示執行數個製程操作以後的裝置10。首先，執行一個或多個CMP(chemical mechanical planarization；化學機械平坦化)製程以移除位於閘極開口24外部的閘極絕緣層30A、第一金屬層30B、第二金屬層30C，第三金屬層30D以及塊體金屬層30E的多餘部分，從而定義示例NMOS裝置的取代閘極結構30。接著，執行一個或多個凹入蝕刻製程，以移除開口24內的各種材料的上部，從而在閘極開口24內形成凹槽。接著，在該凹入閘極材料上方的凹槽中形成閘極覆蓋層32。閘極覆蓋層32通常由氮化矽組成，且可通過沉積閘極覆蓋材料層以過填充該閘極開口中所形成的該凹槽，接著執行CMP製程以移除位於絕緣材料層23的表面上方的該閘極覆蓋材料層的 多餘部分來形成閘極覆蓋層32。
如上所述，第1B至1J圖顯示在FinFET裝置上形成取代閘極結構30的理想情形。在實際操作中，在形成犧牲閘極結構40以後(也就是在形成間隔物20以前)，對鰭片C的部分執行數個製程操作，例如離子植入製程、清洗製程、用以移除遮罩層的製程等。作為該些製程操作的結果，在裝置10的通道區17以外的鰭片C的物理尺寸與在裝置10的通道區中的鰭片C的部分(也就是被犧牲閘極結構40覆蓋的部分)相比，高度和寬度都減小。例如，由於暴露於多個離子植入製程，該鰭片材料往往至少在某種程度上非晶化，因此當該非晶化部分暴露於後續的清洗製程操作時，該鰭片材料更容易被移除。
第1K圖顯示經由鰭片C所作的剖視圖，而第1L圖顯示單個鰭片C的平面視圖，在該平面視圖中用虛綫表示取代閘極結構30及間隔物20的位置。如第1K圖所示，未被初始犧牲閘極結構40覆蓋的鰭片C的部分矮於位於通道區中的鰭片C的部分，如尺寸33所示。在一些應用中，尺寸33可為約3至5奈米。類似地，如第1L圖所示，未被初始犧性閘極結構40覆蓋的鰭片C的部分具有寬度35，該寬度小於位於通道區17中的鰭片C的部分的寬度37。在一些情況下，位於通道區17外部的區域中的鰭片結構的材料損失可高達鰭片C的起始寬度的大約40%。這種情況導致裝置10的電阻不良地且顯著地增加，從而可導致裝置10的操作性能和/或功耗變差。
本發明涉及在半導體裝置上形成取代閘極結構的各種方法，從而可避免或至少減少上述一個或多個問題的影響。
下面提供本發明的簡要總結，以提供本發明的一些特徵的基本理解。本發明內容並非詳盡概述本發明，其並非意圖識別本發明的關鍵或重要組件或劃定本發明的範圍，其唯一目的在於提供一些簡化的概念，作為後面所討論的更詳細說明的前序。
一般來說，本發明涉及在半導體裝置上形成取代閘極結構的各種方法。這裡所公開的一種示例方法包括但不限於：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成至少一個側壁間隔物；移除該犧牲閘極電極，以定義閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；以及移除該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面。
這裡所公開的另一種示例方法包括但不限於：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧性閘極電極；鄰近該犧牲閘極電極形成第一側壁間隔物；以及鄰近該第一側壁間隔物形成第二側壁間隔物。在該實施例中，該方法還 包括：移除該犧牲閘極電極，以定義由該第一側壁間隔物定義的閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；移除該第一側壁間隔物以及該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面；執行氧化製程，以在該鰭片的該暴露表面上形成氧化物層；移除該氧化物層；在移除該氧化物層以後，在該閘極開口內的該鰭片上方形成取代閘極結構；以及在該取代閘極結構上方形成閘極覆蓋層。
這裡所公開的又一種示例方法包括但不限於：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成第一側壁間隔物；鄰近該第一側壁間隔物形成第二側壁間隔物；以及移除該犧牲閘極電極，以定義由該第一側壁間隔物定義的閘極開口，該閘極開口暴露該鰭片保護層的部分。在該實施例中，該方法還包括：氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；移除該第一側壁間隔物以及該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面；在該閘極開口內的該鰭片上方形成閘極結構；以及在該閘極結構上方形成閘極覆蓋層。
這裡所公開的另一種示例方法包括但不限於：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近 該犧牲閘極電極形成至少一個側壁間隔物；移除該犧牲閘極電極以定義閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；在該鰭片保護層的該氧化部分上方的該閘極開口中形成導電閘極結構；以及在該閘極開口上方形成閘極覆蓋層。
10‧‧‧裝置、電晶體
13‧‧‧隔離區
14‧‧‧犧牲閘極絕緣層
15‧‧‧犧牲閘極電極
16‧‧‧閘極覆蓋層
17‧‧‧通道區
18‧‧‧離子植入製程
18A‧‧‧延伸植入區
20‧‧‧間隔物
21‧‧‧第二離子植入製程
21A‧‧‧深源極/汲極植入區
22‧‧‧最終源極/汲極區
23‧‧‧絕緣材料層
24‧‧‧閘極開口
30‧‧‧取代閘極結構
30A‧‧‧閘極絕緣層
30B‧‧‧第一金屬層
30C‧‧‧第二金屬層
30D‧‧‧第三金屬層
30E‧‧‧塊體金屬層
32‧‧‧閘極覆蓋層
33‧‧‧尺寸
35‧‧‧寬度
37‧‧‧寬度
40‧‧‧犧牲閘極結構
100‧‧‧裝置
102‧‧‧鰭片
102F‧‧‧最終上表面
102S‧‧‧側表面、表面
102U‧‧‧上表面
104‧‧‧隔離結構
106‧‧‧犧牲鰭片保護層、鰭片保護層
108‧‧‧第一犧牲閘極電極
110‧‧‧閘極覆蓋層
112‧‧‧溝槽
114‧‧‧通道區
115‧‧‧絕緣材料
116‧‧‧第一側壁間隔物
118‧‧‧第二側壁間隔物
119‧‧‧第一閘極開口
120‧‧‧絕緣材料層
121‧‧‧氧化製程
122‧‧‧氧化部分
122X‧‧‧氧化部分
130‧‧‧氧化物層
132‧‧‧距離
134‧‧‧寬度
136‧‧‧寬度
160‧‧‧取代閘極開口
170‧‧‧取代閘極結構、最終閘極結構
172‧‧‧閘極覆蓋層
180‧‧‧導電閘極結構
182‧‧‧閘極覆蓋層
A‧‧‧FinFET半導體裝置
B‧‧‧半導體基板
C‧‧‧鰭片
D‧‧‧閘極結構
E‧‧‧側壁間隔物
F‧‧‧閘極覆蓋層
H‧‧‧高度
L‧‧‧軸向長度
W‧‧‧寬度
結合附圖參照下面的說明可理解本公開，這些附圖中相同的元件符號代表類似的組件，以及其中：第1A圖簡化顯示現有技術FinFET裝置的立體圖；第1B至1K圖是經由FinFET裝置的鰭片的長軸所作的剖視圖且第1L圖是平面視圖，用以顯示在此類裝置上形成取代閘極結構的一種示例現有技術方法；以及第2A至2P圖顯示這裡所公開的在半導體裝置上形成取代閘極結構的各種示例且新穎的方法。
儘管這裡所公開的發明主題容許各種修改及取代形式，但附圖中以示例形式顯示本發明主題的特定實施例，並在此進行詳細說明。不過，應當理解，這裡對特定實施例的說明並非意圖將本發明限於所公開的特定形式，相反，意圖涵蓋落入由所附申請專利範圍定義的本發明的精神及範圍內的所有修改、等同及取代。
下面說明本發明的各種示例實施例。出於 清楚目的，不是實際實施中的全部特徵都在本說明書中進行說明。當然，應當瞭解，在任意此類實際實施例的開發中，必須作大量的特定實施決定以滿足開發者的特定目標，例如符合與系統相關及與商業相關的約束條件，該些約束條件因不同實施而異。而且，應當瞭解，此類開發努力可能複雜而耗時，但其仍然是本領域技術人員借助本說明書所執行的常規程序。
現在將參照附圖說明本發明主題。附圖中示意各種結構、系統及裝置僅是出於解釋目的以及避免使本發明與本領域技術人員已知的細節混淆，但仍包括該些附圖以說明並解釋本發明的示例。這裡所使用的詞語和詞組的意思應當被理解並解釋為與相關領域技術人員對這些詞語及詞組的理解一致。這裡的術語或詞組的連貫使用並不意圖暗含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或詞組意圖具有特定意思，亦即不同於本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或詞組的特定定義的定義方式明確表示於說明書中。
本發明通常涉及在半導體裝置上形成取代閘極結構的各種方法。而且，在完整閱讀本申請以後，本領域的技術人員很容易瞭解，本方法可應用於各種裝置，包括但不限於邏輯裝置、存儲器裝置等，並且這裡所公開的方法可用於形成N型或P型半導體裝置。這裡所公開的方法及裝置可用於製造使用各種技術例如NMOS、PMOS、 CMOS等的產品，且它們可用於製造各種不同的裝置，例如存儲器裝置、邏輯裝置、ASIC(專用積體電路)等。另外，附圖中未顯示各種摻雜區，例如環狀植入區、阱區等。當然，不應當認為這裡所公開的發明限於這裡所示及所述的例子。這裡所公開的裝置100的各種組件以及結構可通過使用各種不同的材料並通過執行各種已知的技術例如化學氣相沉積(chemical vapor deposition；CVD)製程、原子層沉積(atomic layer deposition；ALD)製程、熱生長製程、旋塗技術等形成。這些各種材料層的厚度也可依據特定的應用而變化。
第2A至2P圖是示例FinFET裝置100的剖視圖，用以顯示這裡所公開的在此類裝置上形成取代閘極結構的各種示例方法。一些剖視圖是經由鰭片的長軸所作的剖視圖，也就是沿閘極長度或裝置操作時的電流傳輸方向所作的剖視圖(下文中稱為“閘極長度視圖”)。其它剖視圖是經由閘極結構的長軸所作的剖視圖，也就是沿裝置的閘極寬度方向所作的剖視圖(下文中稱為“閘極寬度視圖”)。
第2A圖(閘極長度視圖)及第2B圖(閘極寬度視圖)顯示執行數個操作以後的裝置100。更具體地說，在這些圖中所示的製造點，通過使用已知的製造方法在基板中形成基本的鰭片結構102以及隔離結構104。第2B圖還顯示額外的絕緣材料115，絕緣材料115形成於被蝕刻至基板中以定義鰭片102的溝槽112的底部。為形 成絕緣材料115，可藉由過填充溝槽112並接著在絕緣材料115上執行凹入蝕刻製程直至暴露鰭片102的所需高度。
請繼續參照第2A及2B圖，圖中還顯示犧牲鰭片保護層106、第一虛假(dummy)或犧牲閘極電極108以及位於第一犧牲閘極電極108上方的閘極覆蓋層110。本領域的技術人員將瞭解，當裝置100完工時，該裝置的通道區114將位於犧牲閘極電極108下方的區域中。第2A及2B圖所示的結構可通過沉積犧牲鰭片保護層106、犧牲閘極電極108的材料層以及閘極覆蓋層110的材料層形成。接著，通過將犧牲鰭片保護層106用作蝕刻停止層來執行已知的光微影及蝕刻製程，從而圖案化該閘極電極材料以及該閘極覆蓋層。犧牲閘極電極108可由例如多晶矽或非晶矽等材料組成，且其厚度可依據應用而變化。閘極覆蓋層110也可由各種材料組成，例如氮化矽。
在流程的該製造點，通過圖案化的植入遮罩(未圖示)執行各種離子植入製程，以在鰭片102中形成各種區，例如環狀植入區、源極/汲極延伸植入區等。為避免模糊當前所公開的發明，圖中未顯示此類植入區。重要的是，與本申請的背景部分所討論的現有技術流程不同，犧牲鰭片保護層106由經專門設計並選擇的材料製成，以在這些各種離子植入製程期間保護未被第一犧牲閘極電極108覆蓋的鰭片102的部分的完整性。犧牲鰭片保護層106可由各種不同的可氧化材料組成，例如氮化矽、低k材料(k值小於3.3)等，且其厚度可依據特定的應用 而變化，例如在1至6奈米之間。當然，所植入的摻雜物類型(N型或P型摻雜物)取決於正在製作的電晶體的類型(也就是NMOS電晶體或PMOS電晶體)。在流程的該製造點，典型的植入程序將包括形成所謂環狀植入區以及源極/汲極延伸植入區。如本申請的背景部分所述，對於NMOS裝置，利用P型摻雜物將形成環狀植入區，而利用N型摻雜材料將形成延伸植入區。
在形成上述環狀植入區以及源極/汲極延伸植入區以後，在裝置100上形成側壁間隔物。更具體地說，第2C圖(閘極長度視圖)顯示鄰近犧牲閘極電極108形成示意之第一側壁間隔物116以後以及鄰近第一側壁間隔物116形成第二側壁間隔物118以後的裝置100。間隔物116、118可通過沉積間隔物材料層並接著執行非等向性蝕刻製程形成。在一個實施例中，間隔物116、118應當由相對彼此可選擇性蝕刻的材料製成。在一個例子中，第一側壁間隔物116可由二氧化矽製成，而第二側壁間隔物118可由氮化矽製成。間隔物116、118的基本寬度可依據特定的應用而變化。若犧牲鰭片保護層106與第二側壁間隔物118由相同的材料製成，則犧牲鰭片保護層106的厚度應當足以在形成第二側壁間隔物118以後使犧牲鰭片保護層106的部分仍保護鰭片102。在形成第一或第二側壁間隔物以後，執行植入製程，以在鰭片102中形成深源極/汲極植入區(未圖示)。對於NMOS裝置，該深源極/汲極植入區可通過使用N型摻雜物材料形成。接著，執行加熱或退火 製程，以形成裝置100的最終源極/汲極區。該加熱製程修復由該植入製程引起的鰭片102材料的晶格結構的任何損傷，且該加熱製程活化所植入的摻雜物材料，也就是將所植入的摻雜物材料納入矽晶格中。
第2D圖(閘極長度視圖)顯示執行數個製程操作以後的裝置100。首先，在裝置100上方沉積絕緣材料層120。接著，執行化學機械平坦化製程，以移除閘極覆蓋層110並暴露第一犧牲閘極電極108。
第2E圖(閘極長度視圖)及第2F圖(閘極寬度視圖)顯示執行一個或多個蝕刻製程以移除犧牲閘極電極108以後的裝置100。該製程操作定義第一閘極開口119，該第一閘極開口119暴露犧牲鰭片保護層106的部分。
第2G圖(閘極長度視圖)及2H(閘極寬度視圖)顯示執行氧化製程121以氧化閘極開口119內所暴露的犧牲鰭片保護層106的部分以後的裝置100。犧牲鰭片保護層106的氧化部分由元件符號122表示。若第二側壁間隔物118與犧牲鰭片保護層106由相同的材料製成，則第二側壁間隔物118的上部也被氧化，如元件符號122X所示。在例如氮化矽等材料上執行此類氧化製程的方式為本領域的技術人員所熟知。
第2I圖(閘極長度視圖)及第2J圖(閘極寬度視圖)顯示執行一個或多個定時(timed)蝕刻製程以移除犧牲鰭片保護層106的氧化部分122、第一側壁間隔 物116以及第二側壁間隔物118的氧化部分122X(若存在)以後的裝置100。該蝕刻製程暴露鰭片102的上表面(102U)以及側表面(102S)。
第2K圖(閘極長度視圖)及第2L圖(閘極寬度視圖)顯示在閘極開口119內的鰭片102上形成氧化物層130以後的裝置100。氧化物層130可由各種材料組成，例如二氧化矽，其厚度可依據特定的應用而變化，且其可通過執行熱氧化製程形成。在該氧化製程期間，會消耗鰭片102的部分。因此，位於該裝置的通道區114中的鰭片102的部分與位於裝置100的源極/汲極區中的鰭片102的部分不一樣高，也就是位於通道區114內的鰭片102的最終上表面102F低於位於源極/汲極區中的鰭片102的表面102S的高度，二者之間具有距離132。位於通道區中的鰭片的如此降低的高度可有助於降低不良的短通道效應。在一些實施例中，距離132可為約0.5至5奈米。類似地，請參照第2L及2M圖(平面視圖)，位於該裝置的通道區114中的鰭片102的部分的寬度134窄於位於該裝置的源極/汲極區中的鰭片的寬度136。第2M圖為平面視圖，顯示鰭片102以及位於裝置的通道區114中的鰭片102與位於裝置100的源極/汲極區中的鰭片102的寬度136相比的寬度差。第2M圖中用虛綫表示閘極及間隔物的位置。寬度134與136的差可變化，但在一個例子中，寬度134可為寬度136的約40%至80%。
第2N圖顯示執行一個或多個蝕刻製程以移 除氧化物層130，從而定義取代閘極開口160(後續將在該取代閘極開口中形成取代閘極結構)以後的裝置100。在一個實施例中，移除氧化物層130作為取代閘極技術的部分，如這裡所示。不過，可能不會在所有應用中都移除氧化物層130。即使氧化物層130被有意移除，也通常會有極薄的原生氧化物層(未圖示)形成於取代閘極開口160內的鰭片102上。
第2O圖顯示執行數個製程操作以在取代閘極開口160中最終形成示例且示意顯示的取代(或最終)閘極結構170並在取代閘極結構170上方形成閘極覆蓋層172以後的裝置100。這裡所示的取代閘極結構170意圖代表在製造積體電路產品中可使用的任意類型的閘極結構。
通常，在取代閘極流程中，在形成將成為最終閘極結構170的部分的各種材料層之前會執行預清洗製程，以自取代閘極開口160內移除所有異物。例如，為形成最終閘極結構170，可在取代閘極開口160中以及材料層120上方順序沉積最終閘極結構170的材料，執行CMP製程以移除位於層120上方的多餘材料，接著執行回蝕刻凹入蝕刻製程以使最終閘極結構170的上表面處於取代閘極開口160內想要的高度水平，從而為形成閘極覆蓋層172留出空間。在該製造點，可在該裝置上以及在凹入的最終閘極結構170上方沉積閘極覆蓋層172的材料，並可執行另一個CMP製程，以自絕緣材料層120上方移除多餘的材料，從而定義閘極覆蓋層172。作為一個具體例子， 最終閘極結構170可包括高k(k值大於10)閘極絕緣層(未單獨顯示)，例如氧化鉿，它沉積於裝置100上以及取代閘極開口160內。接著，可在該高k閘極絕緣層上方的取代閘極開口160內形成各種導電材料(未單獨顯示)。該導電材料可包括至少一個功函數調整金屬層(未單獨顯示)，例如氮化鈦或TiAlC層，取決於正在製造的電晶體裝置的類型，且可在取代閘極開口160中形成不止一個功函數金屬層，取決於構造中的特定裝置。接著，可在該一個或多個功函數調整金屬層上方的取代閘極開口160中沉積塊體導電材料，例如鎢或鋁。
本領域的技術人員將瞭解，這裡公開數種新穎的方法。第2P圖顯示與第2G至2H圖中所示的流程製造點對應的裝置100，也就是在氧化鰭片保護層106的部分從而形成氧化部分122以後。如第2P圖所示，在該製造點，可在犧牲鰭片保護層的氧化部分122上方形成代表性導電閘極結構180以及閘極覆蓋層182，也就是氧化部分122充當閘極絕緣層。此類裝置可形成於例如I/O裝置中，在該I/O裝置中，閘極絕緣層的質量不像它在積體電路的邏輯區中那樣重要。導電閘極結構180可由各種材料組成，例如多晶矽、一個或多個金屬層等。
另外，在完整閱讀本申請以後，本領域的技術人員將瞭解，氧化物層130的形成(見第2K至2L圖)可能不是在所有應用中都需要。也就是說，在第2I至2J圖所示的製造點，也就是在移除鰭片保護層106的氧化部 分122以後，通過使用傳統的取代閘極製造技術可在閘極開口119中形成第2O圖中所示的取代閘極結構170。儘管該方法不會像形成並移除氧化物層130那樣實現鰭片高度的降低，但裝置100的源極/汲極區中的鰭片保護層106的存在仍有利於减少或消除在這些區域中的鰭片尺寸的縮小。
由於本領域的技術人員借助這裡的教導可以很容易地以不同但等同的方式修改並實施本發明，因此上述特定的實施例僅為示例性質。例如，可以不同的順序執行上述步驟。而且，本發明不限於這裡所示架構或設計的細節，而是如下面的申請專利範圍所述。因此，顯然，可對上面公開的特定實施例進行修改或變更，所有此類變更落入本發明的範圍及精神內。要注意的是，用於說明說明書以及所附申請專利範圍中的各種製程或結構的“第一”、“第二”、“第三”或者“第四”等術語的使用僅用作此類步驟/結構的快捷參考，並不一定意味著按排列順序執行/形成此類步驟/結構。當然，依據準確的申請專利範圍語言，可能要求或者不要求此類方法的排列順序。因此，下面的申請專利範圍規定本發明的保護範圍。
100‧‧‧裝置
102‧‧‧鰭片
102U‧‧‧上表面
104‧‧‧隔離結構
106‧‧‧犧牲鰭片保護層
114‧‧‧通道區
118‧‧‧第二側壁間隔物
119‧‧‧第一閘極開口
120‧‧‧絕緣材料層

Claims (15)

  1. 一種製造積體電路的方法，包括：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成至少一個側壁間隔物；移除該犧牲閘極電極，以定義閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；以及移除該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面。
  2. 如申請專利範圍第1項所述的方法，其中，形成該至少一個側壁間隔物包括：鄰近該犧牲閘極電極形成第一側壁間隔物；以及鄰近該第一側壁間隔物形成第二側壁間隔物。
  3. 如申請專利範圍第2項所述的方法，其中，該第一側壁間隔物由二氧化矽組成，且該第二側壁間隔物由氮化矽組成。
  4. 如申請專利範圍第1項所述的方法，還包括：在該閘極開口中形成取代閘極結構；以及在該取代閘極結構上方形成閘極覆蓋層。
  5. 如申請專利範圍第4項所述的方法，其中，該取代閘極結構由至少一個金屬層以及一個高k閘極絕緣層組 成。
  6. 如申請專利範圍第1項所述的方法，還包括：執行氧化製程，以在該閘極開口內的該鰭片的該暴露表面上形成氧化物層；移除該氧化物層；在移除該氧化物層以後，在該閘極開口內的該鰭片上方形成取代閘極結構；以及在該取代閘極結構上方形成閘極覆蓋層。
  7. 一種製造積體電路的方法，包括：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成第一側壁間隔物；鄰近該第一側壁間隔物形成第二側壁間隔物；移除該犧牲閘極電極，以定義由該第一側壁間隔物定義的閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；移除該第一側壁間隔物以及該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面；執行氧化製程，以在該鰭片的該暴露表面上形成氧化物層；移除該氧化物層； 在移除該氧化物層以後，在該閘極開口內的該鰭片上方形成取代閘極結構；以及在該取代閘極結構上方形成閘極覆蓋層。
  8. 如申請專利範圍第7項所述的方法，其中，該第一側壁間隔物由二氧化矽組成，且該第二側壁間隔物由氮化矽組成。
  9. 如申請專利範圍第7項所述的方法，其中，該取代閘極結構由至少一個金屬層以及一個高k閘極絕緣層組成。
  10. 一種製造積體電路的方法，包括：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成第一側壁間隔物；鄰近該第一側壁間隔物形成第二側壁間隔物；移除該犧牲閘極電極，以定義由該第一側壁間隔物定義的閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；移除該第一側壁間隔物以及該鰭片保護層的該氧化部分，從而暴露該閘極開口內的該鰭片的表面；在該閘極開口內的該鰭片上方形成閘極結構；以及 在該閘極結構上方形成閘極覆蓋層。
  11. 如申請專利範圍第10項所述的方法，其中，該閘極結構由至少一個金屬層以及一個高k閘極絕緣層組成。
  12. 一種製造積體電路的方法，包括：在半導體基板中形成鰭片；圍繞該鰭片形成鰭片保護層；在該鰭片保護層的區塊上方形成犧牲閘極電極；鄰近該犧牲閘極電極形成至少一個側壁間隔物；移除該犧牲閘極電極，以定義閘極開口，該閘極開口暴露該鰭片保護層的部分；氧化該鰭片保護層的至少該暴露部分，從而形成該鰭片保護層的氧化部分；在該鰭片保護層的該氧化部分上方的該閘極開口中形成導電閘極結構；以及在該導電閘極結構上方形成閘極覆蓋層。
  13. 如申請專利範圍第12項所述的方法，其中，形成該至少一個側壁間隔物包括：鄰近該犧牲閘極電極形成第一側壁間隔物；以及鄰近該第一側壁間隔物形成第二側壁間隔物。
  14. 如申請專利範圍第13項所述的方法，其中，該第一側壁間隔物由二氧化矽組成，且該第二側壁間隔物由氮化矽組成。
  15. 如申請專利範圍第12項所述的方法，其中，該導電閘極結構由多晶矽或至少一個金屬層組成。
TW104116200A 2014-06-16 2015-05-21 於半導體裝置上形成取代閘極結構的方法 TWI584471B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/305,457 US9112032B1 (en) 2014-06-16 2014-06-16 Methods of forming replacement gate structures on semiconductor devices

Publications (2)

Publication Number Publication Date
TW201611270A TW201611270A (zh) 2016-03-16
TWI584471B true TWI584471B (zh) 2017-05-21

Family

ID=53786105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116200A TWI584471B (zh) 2014-06-16 2015-05-21 於半導體裝置上形成取代閘極結構的方法

Country Status (3)

Country Link
US (2) US9112032B1 (zh)
CN (2) CN105280500B (zh)
TW (1) TWI584471B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117908B2 (en) * 2013-12-16 2015-08-25 Globalfoundries Inc. Methods of forming replacement gate structures for semiconductor devices and the resulting semiconductor products
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
US9530864B2 (en) * 2014-06-25 2016-12-27 Globalfoundries Inc. Junction overlap control in a semiconductor device using a sacrificial spacer layer
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US9287130B1 (en) * 2014-12-29 2016-03-15 Globalfoundries Inc. Method for single fin cuts using selective ion implants
US9496259B2 (en) * 2015-04-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET semiconductor device having fins with stronger structural strength
KR102367948B1 (ko) * 2015-10-08 2022-02-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9793406B2 (en) 2015-10-28 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10020304B2 (en) * 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US10056486B2 (en) * 2016-03-24 2018-08-21 Globalfoundries Inc. Methods for fin thinning providing improved SCE and S/D EPI growth
US10014303B2 (en) * 2016-08-26 2018-07-03 Globalfoundries Inc. Devices with contact-to-gate shorting through conductive paths between fins and fabrication methods
US10707331B2 (en) 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with a reduced width
US10074732B1 (en) * 2017-06-14 2018-09-11 Globalfoundries Inc. Methods of forming short channel and long channel finFET devices so as to adjust threshold voltages
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
KR102709128B1 (ko) * 2019-01-31 2024-09-23 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 이용하여 제조한 반도체 장치
US11101365B2 (en) * 2019-01-31 2021-08-24 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device and semiconductor device fabricated by the same
US11652153B2 (en) 2021-05-07 2023-05-16 Micron Technology, Inc. Replacement gate formation in memory
CN114256158A (zh) 2021-11-30 2022-03-29 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US12376281B2 (en) 2021-11-30 2025-07-29 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
CN116669419A (zh) * 2021-11-30 2023-08-29 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN114141712A (zh) 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US12262523B2 (en) * 2021-11-30 2025-03-25 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure and semiconductor structure
CN114141714A (zh) 2021-11-30 2022-03-04 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
TW201413964A (zh) * 2012-08-17 2014-04-01 格羅方德半導體公司 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
US20140103435A1 (en) * 2012-10-12 2014-04-17 International Business Machines Corporation Vertical source/drain junctions for a finfet including a plurality of fins

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583469B1 (en) * 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6833588B2 (en) * 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
KR100471189B1 (ko) * 2003-02-19 2005-03-10 삼성전자주식회사 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
US6764884B1 (en) * 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device
KR100521382B1 (ko) * 2003-06-30 2005-10-12 삼성전자주식회사 핀 전계효과 트랜지스터 제조 방법
KR100487567B1 (ko) * 2003-07-24 2005-05-03 삼성전자주식회사 핀 전계효과 트랜지스터 형성 방법
US7095065B2 (en) * 2003-08-05 2006-08-22 Advanced Micro Devices, Inc. Varying carrier mobility in semiconductor devices to achieve overall design goals
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
KR100532564B1 (ko) * 2004-05-25 2005-12-01 한국전자통신연구원 다중 게이트 모스 트랜지스터 및 그 제조 방법
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7091551B1 (en) * 2005-04-13 2006-08-15 International Business Machines Corporation Four-bit FinFET NVRAM memory device
US7323389B2 (en) * 2005-07-27 2008-01-29 Freescale Semiconductor, Inc. Method of forming a FINFET structure
US8772149B2 (en) * 2011-10-19 2014-07-08 International Business Machines Corporation FinFET structure and method to adjust threshold voltage in a FinFET structure
US8735232B2 (en) * 2011-11-29 2014-05-27 GlobalFoundries, Inc. Methods for forming semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
TW201413964A (zh) * 2012-08-17 2014-04-01 格羅方德半導體公司 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
US20140103435A1 (en) * 2012-10-12 2014-04-17 International Business Machines Corporation Vertical source/drain junctions for a finfet including a plurality of fins

Also Published As

Publication number Publication date
US9331202B2 (en) 2016-05-03
US20150364595A1 (en) 2015-12-17
CN108807545A (zh) 2018-11-13
CN108807545B (zh) 2021-12-28
CN105280500A (zh) 2016-01-27
US9112032B1 (en) 2015-08-18
CN105280500B (zh) 2018-08-31
TW201611270A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
TWI584471B (zh) 於半導體裝置上形成取代閘極結構的方法
TWI657492B (zh) 形成具有較厚閘極堆疊之奈米片狀電晶體裝置之方法及產生裝置
TWI584384B (zh) 形成電晶體之取代閘極結構的方法及其成品設備
TWI509669B (zh) 使用多重側壁影像移轉技術於結構中圖案化特徵之方法
US9070711B2 (en) Methods of forming cap layers for semiconductor devices with self-aligned contact elements and the resulting devices
US9799751B1 (en) Methods of forming a gate structure on a vertical transistor device
TWI795378B (zh) 積體電路與其形成方法
TWI559548B (zh) 在鰭式場效電晶體裝置上形成替代閘極結構和鰭部的方法及該產生的裝置
US9318388B2 (en) Methods of forming substantially self-aligned isolation regions on FinFET semiconductor devices and the resulting devices
CN102683192B (zh) 用后期鳍片蚀刻形成于图案化sti区上的鳍式管
US9412822B2 (en) Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
TW201818453A (zh) 形成垂直電晶體裝置之方法
US20150228776A1 (en) Methods of forming contacts to semiconductor devices using a bottom etch stop layer and the resulting devices
US20150279963A1 (en) Methods of forming a finfet semiconductor device so as to reduce punch-through leakage currents and the resulting device
TW201737339A (zh) 半導體裝置與形成半導體裝置之方法
TW202013522A (zh) 多閘極半導體裝置的製作方法
US8940633B2 (en) Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
TWI576898B (zh) 形成具有閘極環繞通道組構的奈米線裝置的方法及該奈米線裝置
TWI504557B (zh) 調整奈米線結構之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees