[go: up one dir, main page]

TWI795378B - 積體電路與其形成方法 - Google Patents

積體電路與其形成方法 Download PDF

Info

Publication number
TWI795378B
TWI795378B TW106140527A TW106140527A TWI795378B TW I795378 B TWI795378 B TW I795378B TW 106140527 A TW106140527 A TW 106140527A TW 106140527 A TW106140527 A TW 106140527A TW I795378 B TWI795378 B TW I795378B
Authority
TW
Taiwan
Prior art keywords
layer
gate
voltage region
dielectric
substrate
Prior art date
Application number
TW106140527A
Other languages
English (en)
Other versions
TW201916359A (zh
Inventor
鄭光茗
亞歷山大 卡尼斯基
段孝勤
周建志
陳奕升
陳奕寰
范富傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916359A publication Critical patent/TW201916359A/zh
Application granted granted Critical
Publication of TWI795378B publication Critical patent/TWI795378B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/014—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明關於積體電路與其形成方法。在一些實施例中，第一氧化物組成位於中電壓區中的基板上。第一高介電常數介電組成位於低電壓區中的基板上，而第二高介電常數介電組成位於中電壓區中的第一氧化物組成上。第一閘極與基板之間隔有第一高介電常數介電組成。第二閘極與基板之間隔有第一氧化物組成與第二高介電常數介電組成。

Description

積體電路與其形成方法
本發明實施例關於積體電路，更特別關於積體電路中閘極介電層厚度不同的低電壓區、中電壓區、與高電壓區。
半導體積體電路產業過去數十年已經歷指數成長。在積體電路演進中，高電壓技術已廣泛應用於電源管理、整流器、電池保護器、直流馬達、車用相關、面板顯示器驅動裝置(超扭轉向列型、薄膜電晶體、有機發光二極體、或類似物)、彩色顯示器驅動裝置、電源供應相關、電信、或類似應用。另一方面，功能密度(如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(如最小構件或線路)縮小而增加。隨著技術結點縮小，一些積體電路設計中的進展之一係將多晶矽閘極取代為金屬閘極，以改良裝置效能並縮小結構尺寸。置換閘極技術的半導體裝置可支援邏輯核心，使延伸功能可整合至具有邏輯核心的相同晶片上。上述整合可減少半導體裝置與支援邏輯核心之間不希望發生的通訊損失。然而，將高電壓裝置嵌入置換閘極技術(又稱作高介電常數介電物/金屬閘極)仍面臨挑戰，特別是在28nm節點及尺寸更小的製程中。
本發明一實施例提供之積體電路，包括第一電晶體閘極堆疊，位於定義在基板上的低電壓區中，其中第一電晶體閘極堆疊包括第一閘極，以及分隔第一閘極與基板的第一閘極介電物，其中第一閘極介電物包括第一高介電常數介電組成；第二電晶體閘極堆疊，位於定義在基板上的中電壓區中，其中第二電晶體閘極堆疊包括第二閘極，以及分隔第二閘極與基板的第二閘極介電物，其中第二閘極介電物包括第二高介電常數介電組成與第一氧化物組成；以及第三電晶體閘極堆疊，位於定義在基板上的高電壓區中，其中第三電晶體閘極堆疊包括第三閘極，以及分隔第三閘極與基板的第三閘極介電物，其中第三閘極介電物包括第三高介電常數介電組成、第二氧化物組成、以及第一層間介電層。
100、200:積體電路
102:低電壓區
103:中電壓區
104:高電壓區
106:基板
108a:第一氧化物組成
108b:第二氧化物組成
110a:第一高介電常數介電組成
110b:第二高介電常數介電組成
110c:第三高介電常數介電組成
112:第一電晶體閘極堆疊
113:第二電晶體閘極堆疊
114:第三電晶體閘極堆疊
116:第一層間介電層
118、504:阻障層
120a:第一接點通孔
120b:第二接點通孔
122:第一閘極
123:第二閘極
124:第三閘極
126:第二層間介電層
128:第一金屬層
128a:第一金屬線路
128b:第二金屬線路
128c:第三金屬線路
130:矽化物層
132、302:第一閘極介電層
133、502:第二閘極介電層
134:第三閘極介電層
136:第三層間介電層
136a:第一部份
136b:第二部份
136c:第三部份
138:硬遮罩
140:側壁間隔物
142:接點蝕刻停止層
144:源極/汲極區
300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500:剖視圖
402、602:光罩
506:第一多晶矽層
508、1302:硬遮罩層
702:第二多晶矽層
802:第一介電層
804:第二介電層
902:第一閘極堆疊
903:第二閘極堆疊
904:第三閘極堆疊
1304:開口
1402:遮罩層
1600:方法
1602、1604、1606、1608、1610、1612、1614、1616、1618、1620:步驟
第1圖係一些實施例中，包含低電壓區、中電壓區、與高電壓區整合至基板中的積體電路其剖視圖。
第2圖係一些額外實施例中，包含低電壓區、中電壓區、與高電壓區整合至基板中的積體電路其剖視圖。
第3至15圖係一些實施例中，用以形成包含低電壓區、中電壓區、與高電壓區整合至基板中的積體電路的方法其一系列的剖視圖。
第16圖係一些實施例中，用以形成包含低電壓區、中電壓區、與高電壓區整合至基板中的積體電路的方法其流程圖。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
高介電常數介電物與金屬閘極技術，已成為下一世代的互補式金氧半裝置的領跑者之一。高介電常數介電物與金屬閘極技術含有高介電常數介電物，以增加電晶體電容並降低漏電流。金屬閘極有助於Fermi等級的釘扎，且可調整閘極至低臨界電壓。結合金屬閘極與高介電常數介電物，高介電常數介電物與金屬閘極技術可讓尺寸更小，並讓積體晶片作用的功率更低。高介電常數介電物與金屬閘極技術可用於記憶裝置、顯示裝置、感測裝置、或其他應用，其可將高電壓區整合至積體電路中，以提供比習知金氧半裝置更高的功率與更高的崩潰電壓。製作這種積體電路的因子可包括具有多種尺寸的裝置製程整合，比如具有不同操作電壓之裝置其不同的閘極介電 層厚度、通道長度、及/或通道寬度。此外，由於製作積體電路時需採用平坦化製程(比如平坦化金屬與層間介電物)，碟形效應(特別是在具有較大裝置面積的高電壓裝置)會限制高電壓裝置的通道尺寸。
本發明關於包含低電壓區、中電壓區、與高電壓區整合至基板中的積體電路，與此積體電路的形成方法。如第1圖所示的一些實施例中，積體電路100包含低電壓區102、中電壓區103、與高電壓區104，其各自具有第一電晶體閘極堆疊112、第二電晶體閘極堆疊113、與第三電晶體閘極堆疊114。在一些實施例中，低電壓區102中的第一閘極122可為金屬閘極置換製程形成的金屬閘極，且第一閘極介電層132可包含高介電常數介電層。中電壓區103中的第二閘極123可包含多晶矽。第二閘極介電層133可比第一閘極介電層132厚，且可包含高介電常數介電層與額外的氧化物層。此外，內連線結構的金屬層之第三金屬線路128c可作為高電壓區中的第三閘極124。對應的第三閘極介電層134可包含第三高介電常數介電組成110c、第二氧化物組成108b、以及第一層間介電層116。藉由具有置換閘極技術的下述製程，可形成多種閘極(比如金屬的第一閘極122、多晶矽的第二閘極123、及/或內連線結構之金屬線路的第三閘極124)，以及具有不同高度與組成的多種閘極介電層(比如第一閘極介電層132、第二閘極介電層133、及/或第三閘極介電層134)，以改善裝置效能並簡化製程，使新的技術節點可能進一步縮小。
如第1圖所示，積體電路100位於基板106上，且包 含低電壓區102、中電壓區103、與高電壓區104。第一電晶體閘極堆疊112位於低電壓區102中。第一電晶體閘極堆疊112設置以在第一操作電壓下操作。例示性的第一操作電壓可為1V、1.5V、2.5V、或小於約3V的其他電壓。第一電晶體閘極堆疊112包含第一閘極122，以及分隔第一閘極122與基板106的第一閘極介電層132。阻障層118可位於第一閘極堆疊122與第一高介電常數介電組成110a之間。阻障層118可包含金屬或金屬合金材料，比如鈦或氮化鈦。在一些實施例中，第一閘極122之組成可為金屬或金屬合金材料。第一閘極介電層132包含第一高介電常數介電組成110a。第一高介電常數介電組成110a可接觸基板106的上表面。第一閘極122可經由第一接點通孔120a耦接至第一金屬線路128a。
第二電晶體閘極堆疊113位於中電壓區103中。第二電晶體閘極堆疊113設置以在第二操作電壓下操作，且第二操作電壓大於第一電晶體閘極堆疊112的第一操作電壓。例示性的第二操作電壓可為6V、8V、12V、或大於約3V但小於約20V的其他電壓。第二電晶體閘極堆疊113包含第二閘極123，以及分隔第二閘極123與基板106的第二閘極介電層133。在一些實施例中，第二閘極123之組成可為多晶矽材料。第二閘極介電層133包含第二高介電常數介電組成110b與第一氧化物組成108a。第一氧化物組成108a可接觸基板106的上表面。在具有第一氧化物組成108a的情況下，第二閘極介電層133的厚度可大於第一閘極介電層132的厚度。如此一來，第二電晶體閘極堆疊113的崩潰電壓大於第一電晶體閘極堆疊112的崩潰電 壓。在一些實施例中，第二閘極介電層133的厚度為第一閘極介電層132的厚度之約2倍至10倍。舉例來說，第一閘極介電層132的厚度可介於約30Å至約100Å之間，而第二閘極介電層133的厚度可介於約150Å至約400Å之間。可以理解的是，這些尺寸與實施例所述的其他尺寸可依不同的製程節點調整。在一些實施例中，第一氧化物組成108a可接觸基板106的上表面。第二高介電常數介電組成110b可直接位於第一氧化物組成108a上。阻障層118可位於第二閘極123與第二高介電常數介電組成110b之間。在一些實施例中，矽化物層130可位於第二閘極123的上表面上。第二閘極123可經由第二接點通孔120b耦接至第二金屬線路128b。在一些實施例中，第一層間介電層116圍繞第一接點通孔120a與第二接點通孔120b。第一層間介電層116延伸橫越第一閘極122與第二閘極123上的低電壓區102與中電壓區103。在一些實施例中，第一層間介電層116可包含低介電常數介電層、超低介電常數介電層、極低介電常數介電層、及/或氧化矽層。第一閘極122的上表面相對於基板106的上表面，高於第二閘極123的上表面。第一閘極122的第一厚度大於第二閘極123的第二厚度。第一接點通孔120a的垂直高度大於第二接點通孔120b的垂直高度。被第二層間介電層126圍繞的第一金屬線路128a與第二金屬線路128b，位於第一金屬層(比如內連線結構的金屬層M1)中。
第三電晶體閘極堆疊114位於高電壓區104中。第三電晶體閘極堆疊114設置以在第三操作電壓下操作，且第三操作電壓大於第二電晶體閘極堆疊113的第二操作電壓。例示 性的第三操作電壓可為25V、32V、或更高電壓。第三電晶體閘極堆疊114包含第三閘極124，以及分隔第三閘極124與基板106的第三閘極介電層134。第三閘極介電層134包含第二氧化物組成108b、第三高介電常數介電組成110c、與第一層間介電層116。第二氧化物組成108b可接觸基板106的上表面。在第一層間介電層116作為部份的第三閘極介電層134之情況下，第三閘極介電層134的厚度可大於第二閘極介電層133的厚度。如此一來，可進一步增加第三電晶體閘極堆疊114的崩潰電壓。在一些實施例中，第三閘極介電層134的厚度為第二閘極介電層133的約5至10倍。舉例來說，第二閘極介電層133的厚度可介於約150Å至約300Å之間，而第三閘極介電層134的厚度約介於約1000Å至約1500Å之間。在一些實施例中，第三金屬線路128c可作為第三閘極124。第三金屬線路128c亦可位於第一金屬線路128a與第二金屬線路128b的第一金屬層中。
在下述的一些實施例中，第一、第二、與第三高介電常數介電組成110a、110b、與110c可由相同種類的高介電常數介電層(如第5圖所示之第二閘極介電層502)所形成，因此第一、第二、與第三高介電常數介電組成110a、110b、與110c可具有實質上相同的組成與厚度。第一與第二氧化物組成108a與108b可由相同的氧化物層(如第3圖所示之第一閘極介電層302)所形成，因此第一與第二氧化物組成108a與108b可具有實質上相同的組成與厚度。氧化物層可直接形成於基板106的上表面上，且第一氧化物組成108a與第二氧化物組成108b的上表面實質上對準。
第2圖係一些額外實施例的積體電路其剖視圖，且積體電路包含低電壓區、中電壓區、與高電壓區整合至基板中。如第2圖所示，積體電路200位於基板106上並包含低電壓區102、中電壓區103、與高電壓區104。第一氧化物組成108a位於中電壓區103的基板106上，且第二氧化物組成108b位於高電壓區104中的基板106上。第一高電壓介電組成110a位於低電壓區102中的基板106上，第二高電壓介電組成110b位於中電壓區103中的第一氧化物組成108a上，且第三高電壓介電組成110c位於高電壓區104中的第二氧化物組成108b上。第一閘極122位於低電壓區102中，其與基板106之間隔有第一高介電常數介電組成110a。第二閘極123位於中電壓區103中，其與基板106隔有第一氧化物組成108a與第二高介電常數介電組成110b。第一層間介電層116位於第一閘極122與第二閘極123上，且第三高介電常數介電組成110c延伸橫越低電壓區102、中電壓區103、與高電壓區104。第二層間介電層126圍繞的第一金屬層128，位於第一層間介電層116上。第一金屬層128包含電性耦接至第一閘極122的第一金屬線路128a、電性耦接至第二閘極123的第二金屬線路128b、與位於第三高介電常數介電組成110c上的第三金屬線路128c。第三金屬線路128c設置以作為第三閘極124，其與基板106之間隔有第二氧化組成108b、第三高介電常數介電組成110c、與第一層間介電層116。第一閘極122之上表面至基板106之上表面的第一垂直距離，可大於第二閘極123之上表面至基板106之上表面的第二垂直距離。因此耦接第一閘極122與第一金屬線路128a的第一接點通孔120a 之垂直高度，大於耦接第二閘極123與第二金屬線路128b的第二接點通孔120b之垂直高度。
如此一來，低電壓區102包含第一電晶體閘極堆疊122，其設置以在第一操作電壓下操作，且具有第一閘極122於第一閘極介電層132上。第一閘極介電層132包含第一高介電常數介電組成110a。第一電晶體閘極堆疊112可為n型金氧半電晶體、p型金氧半電晶體，或鰭狀場效電晶體的一部份。第一閘極122可為金屬閘極，其可具有不同的金屬組成以用於n型金氧半電晶體與p型金氧半電晶體。藉由在低電壓區的電晶體中採用低介電常數介電物-金屬閘極結構，可增加電晶體電容(因此增加驅動電流)，並降低漏電流與臨界電壓。在一些實施例中，地一閘極122包含核心金屬層，其與第一高介電常數介電組成110a之間隔有阻障層118。阻障層118保護核心金屬層免於擴散至周圍材料。在一些實施例中，核心金屬層包含銅、鎢、鋁、或上述之合金，且阻障層可包含金屬材料如鈦、鉭、鋯、或上述之合金。在一些實施例中，第一高介電常數介電組成110a包含氧化鉿、氧化鉿矽、氧化鉿鋁、或氧化鉿鉭。雖然第2圖未圖示，但一些實施例中的低電壓區102可包含記憶裝置。中電壓區103包含第二電晶體閘極堆疊113，其設置以在第二操作電壓下操作，且第二操作電壓高於第一電晶體閘極堆疊112的第一操作電壓。第二電晶體閘極堆疊113包含第二閘極123，以及分隔基板106與第二閘極123的第二閘極介電層133。第二閘極123之組成可為多晶矽材料。第二閘極介電層133包含第二高介電常數介電組成110b與第一氧化物組成108a。高電壓區104包 含第三電晶體閘極堆疊114，其設置以在第三操作電壓操作，且第三操作電壓高於第二電晶體閘極堆疊113的第二操作電壓。第三電晶體閘極堆疊114可為驅動電晶體、電源電晶體、或其他應用。第三電晶體閘極堆疊114可為橫向擴散金氧半電晶體，其設計以用於高崩潰電壓。第三電晶體閘極堆疊114包含第三閘極124，以及分隔基板106與第三閘極124的第三閘極介電層134。第三閘極介電層134包含第二氧化物組成108b、第三高介電常數介電組成110c、與第一層間介電層116。第一閘極122、第二閘極123、與第三閘極24分別位於源極/汲極區144之間。源極/汲極區144可不對稱。隔離區如淺溝槽隔離結構或深溝槽隔離結構未圖示，但可位於閘極下及閘極旁的基板106中，第三閘極124與第二閘極123的閘極長度與閘極寬度，可大於第一閘極122的閘極長度與閘極寬度。值得注意的是，為簡化圖式，第2圖未重複第1圖所示的一些結構，但這些結構可整合並應用至第2圖中。舉例來說，第2圖中的第一、第二、與第三高介電常數介電組成110a、110b、與110c可由一高介電常數介電層所組成，比如第5圖所示的第二閘極介電層502。第2圖中的第一與第二氧化物組成108a與108b可由相同的氧化物層所組成，比如第3圖所示的第一閘極介電層302。
在一些實施例中，側壁間隔物140可沿著低電壓區102中的第一閘極122與第一閘極介電層132的側壁、中電壓區103中的第二閘極123與第二閘極介電層133的側壁、與高電壓區104中第二氧化物組成108b與第三高介電常數介電組成110c的側壁形成。在一些實施例中，側壁間隔物140可包含一或多 層的氧化物或氮化物。第三層間介電層136包含第一部份136a、第二部份136b、與第三部份136c，其各自圍繞低電壓區102、中電壓區103、與高電壓區104中的側壁間隔物140。接點蝕刻停止層142可分隔第三層間介電層136與側壁間隔物140。接點蝕刻停止層142可包含平面的橫向部份，其連接第一垂直部份與第二垂直部份。第一垂直部份鄰接沿著中電壓區103中的結構側壁設置的側壁間隔物140。第二垂直部份鄰接沿著低電壓區102或高電壓區104中的結構側壁設置的側壁間隔物140。採用第三層間介電層136與接點蝕刻停止層142隔離裝置與結構，可達高裝置密度。在一些實施例中，硬遮罩138可位於第一閘極122上並接觸側壁間隔物140與接點蝕刻停止層142的上表面。第三層間介電層136的上表面可對準側壁間隔物140及/或接點蝕刻停止層142的上表面。一或多個接點可延伸穿過低電壓區102中的第一層間介電層116、第三層間介電層136、與硬遮罩138，並耦接至源極/汲極區144。在一些實施例中，多個接點可包含金屬如鎢、銅、及/或鋁。
第3至15圖係一些實施例中，用以形成積體電路之方法的一系列剖視圖300至1500，且積體電路包含低電壓區、中電壓區、與高電壓區整合至基板中。
如第3圖之剖視圖300所示，提供具有低電壓區102、中電壓區103、與高電壓區104定義其上的基板106。在多種實施例中，基板106可包含任何種類的半導體本體(如矽基底、矽鍺、絕緣層上矽、或類似物)，比如半導體晶圓或一或多個晶圓上晶粒，如同任何種類的半導體及/或磊晶層形成其 上、及/或與其相關的其他物。第一閘極介電層302形成於基板106上。第一閘極介電層302可為氧化物層如氧化矽層，但亦可採用其他合適的閘極介電材料。第一閘極介電層302的形成方法可為熱製程如乾熱成長方法，其於800℃至1100℃的高溫下形成氧化矽層於矽基板上。第一閘極介電層302的厚度取決於應用方向，其可介於約數奈米至數十奈米之間以用於現有節點，或數Å以用於新節點。
如第4圖之剖視圖400所示，圖案化第一閘極介電層302，可自低電壓區102選擇性地移除第一閘極介電層302，並保留中電壓區103與高電壓區104中的第一閘極介電層302。搭配光罩402進行微影製程以圖案化第3圖之第一閘極介電層302上的光阻層(未圖示)。光阻層具有開口對應低電壓區102以露出低電壓區102中的第一閘極介電層302，並保護中電壓區103與高電壓區104中的第一閘極介電層302不受一系列的蝕刻製程影響。在多種實施例中，蝕刻製程可包含濕蝕刻或乾蝕刻(比如搭配四氟化碳、六氟化硫、三氟化氮、或類似物的電漿蝕刻)。在蝕刻製程之後，可移開光罩402。
如第5圖之剖視圖500所示，形成第二閘極介電層502於低電壓區102中的基板106上，以及中電壓區103與高電壓區104中的第一閘極介電層302上。接著形成阻障層504、第一多晶矽層506、與硬遮罩層508於第二閘極介電層502上。在一些實施例中，第二閘極介電層502可為介電常數大於氧化矽的高介電常數介電層，比如氧化鉿、氧化鉿矽、氧化鉿鋁、或氧化鉿鉭。阻障層504可包含金屬或金屬合金材料如鈦或氮化 鈦。硬遮罩層508可包含氧化矽及/或氮化矽。在一些實施例中，第二閘極介電層502、阻障層504、第一多晶矽層506、與硬遮罩層508的形成方法可為沉積技術如物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、或類似方法。
如第6圖之剖視圖600所示，圖案化硬遮罩層508，可自低電壓區102移除硬遮罩層508以露出第一多晶矽層506的上表面，並保留中電壓區103與高電壓區104中的硬遮罩層508。與前述之圖案化製程類似，搭配光罩602進行微影製程以圖案化光阻層(未圖示)，使光阻層具有開口對應低電壓區102以露出低電壓區102中的第一多晶矽層506，並保護中電壓區103與高電壓區104中的硬遮罩層508不受一系列的蝕刻製程影響。
如第7圖之剖視圖700所示，形成第二多晶矽層702於低電壓區102中的第一多晶矽層506上，以及中電壓區103與高電壓區104中的硬遮罩層508上。接著自中電壓區103與高電壓區104移除多晶矽層702，且移除方法可為平坦化製程。在一些實施例中，第二多晶矽層702的形成方法為沉積技術如物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、或類似方法。經上述製程形成的結構中，第二多晶矽層702的上表面可對準硬遮罩層508的上表面。
如第8圖之剖視圖800所示，形成第一介電層802與第二介電層804於第二多晶矽層702及硬遮罩層508上。接著圖案化第一介電層802與第二介電層804(未圖示)，使其一起作為後續閘極堆疊圖案化製程的硬遮罩。在一些實施例中，第一介 電層802可包含氧化矽，而第二介電層804可包含氮化矽。第一介電層802比第二介電層804薄。舉例來說，第一介電層802的厚度，可為第一介電層802與第二介電層804之總厚度的1/10。
如第9圖之剖視圖900所示，依據圖案化的第二介電層804與第一介電層802，圖案化並蝕刻第二多晶矽層702、硬遮罩層508、第一多晶矽層506、阻障層504、第二閘極介電層502、與第一閘極介電層302，以形成低電壓區102中的第一閘極堆疊902、中電壓區103中的第二閘極堆疊903、與高電壓區104中的第三閘極堆疊904。舉例來說，第一閘極堆疊902可包含部份的第二多晶矽層702、第一多晶矽層506、阻障層504、與第二閘極介電層502。第二閘極堆疊903可包含部份的硬遮罩層508、第一多晶矽層506、阻障層504、第二閘極介電層502、與第一閘極介電層302。第三閘極堆疊904可與第二閘極堆疊903具有相同的複合結構。第一閘極堆疊902、第二閘極堆疊903、與第三閘極堆疊904的對應部份其外側壁可各自互相對準。
如第10圖之剖視圖所示，可沿著第一閘極堆疊902、第二閘極堆疊903、與第三閘極堆疊904的側壁形成側壁間隔物140。側壁間隔物140可包含一或多層的氧化物或氮化物。在第一閘極堆疊902、第二閘極堆疊903、與第三閘極堆疊904的兩側之間，可形成源極/汲極區144於基板106中。在一些實施例中，源極/汲極區144的形成方法可為佈植製程，以將摻質如硼或磷選擇性地佈植至基板106中。在一些其他實施例中，源極/汲極區的形成方法可為蝕刻製程形成溝槽後，再進 行磊晶成長製程。在這些實施例中，源極/汲極區144可具有高於基板106之上表面的隆起部份。在一些實施例中，進行矽化製程以形成矽化物層(未圖示)於源極/汲極區144的上表面上。在一些實施例中，矽化製程可為沉積鎳層，接著進行熱回火製程如快速熱回火。
如第11圖之剖視圖1100所示，接著可形成接點蝕刻停止層142以襯墊側壁間隔物140的側壁。接點蝕刻停止層可包含氮化矽，其形成方法可為沉積製程如化學氣相沉積、物理氣相沉積、或類似製程。接著形成第三層間介電層136於接點蝕刻停止層142之間與之上。接點蝕刻停止層142與第三層間介電層136的形成方法可為沉積製程，比如化學氣相沉積、物理氣相沉積、或類似製程。在沉積製程之後，可對接點蝕刻停止層142與第三層間介電層136進行蝕刻製程(包含但不限於平坦化製程)，以自第一閘極堆疊902、第二閘極堆疊903、與第三閘極堆疊904的頂部移除接點蝕刻停止層142與第三層間介電層136，使第二多晶矽層702與硬遮罩層508的上表面露出並對準側壁間隔物140、接點蝕刻停止層142、及/或第三層間介電層136。
如第12圖之剖視圖1200所示，自低電壓區102移除第二多晶矽層702與第一多晶矽層506，以形成溝槽於側壁間隔物140之間。接著將金屬閘極材料填入溝槽中，以形成第一閘極122。第一閘極122可由一或多道沉積製程形成，比如化學氣相沉積、物理氣相沉積、或類似製程。舉例來說，第一閘極122可包含核心金屬材料如鈦、鉭、鋯、或其合金。進行一系列的 沉積與蝕刻製程，可形成不同的金屬組成於溝槽中，以用於不同裝置或相同裝置並達到所需的功函數。
如第13圖的剖視圖1300所示，形成硬遮罩層1302於第一閘極堆疊902、第二閘極堆疊903、第三閘極堆疊904、與第三層間介電層136上。接著圖案化硬遮罩層1302，以形成開口1304於中電壓區103並露出第一多晶矽層506。亦蝕刻第三層間介電層136的第二部份136b，使其上表面對準第一多晶矽層506及/或中電壓區103中的側壁間隔物140與接點蝕刻停止層142。在一些實施例中，進行矽化製程以形成矽化物層於第一多晶矽層506的上表面上。在一些其他實施例中，完全矽化第一多晶矽層506以達足夠的導電度。如此一來，形成第二閘極123。
如第14圖之剖視圖1400所示，移除高電壓區104(見第13圖)中的部份硬遮罩層1302。形成並圖案化遮罩層1402，以覆蓋低電壓區102與中電壓區103。露出並接著蝕刻高電壓區104，以形成第三層間介電層136的第三部份136c，其上表面對準第二閘極介電層502，及/或高電壓區104中的側壁間隔物140與接點蝕刻停止層142。
如第15圖之剖視圖1500所示，第一層間介電層116形成於第一閘極122、第二閘極123、與第二閘極介電層502上，並延伸橫越低電壓區102、中電壓區103、與高電壓區104。第一金屬層128位於第一層間介電層116上，且第二層間介電層126圍繞第一金屬層128。第一金屬層128包括電性耦接至第一閘極122的第一金屬線路128a、電性耦接至第二閘極123的第二 金屬線路128b、以及位於第二閘極介電層502上的第三金屬線路128c。第三金屬線路128c設置為第三閘極124，其與基板106之間隔有第一閘極介電層302、第二閘極介電層502、與第一層間介電層116。形成第一接點通孔120a以耦接第一閘極122與第一金屬線路128a。形成第二接點通孔120b以耦接第二閘極123與第二金屬線路128b。亦可形成其他接點或接點通孔穿過第一層間介電層116及/或第三層間介電層136。接點的形成方法可為選擇性蝕刻層間介電層以形成開口(搭配圖案化光阻遮罩)，接著沉積導電材料於開口中。在一些實施例中，導電材料可包含鎢或氮化鈦。
第16圖係一些實施例中，用於形成積體電路的方法1600其流程圖，且積體電路包含低電壓區、中電壓區、與高電壓區整合至基板中。
雖然方法1600搭配第3至15圖說明，但應理解方法1600不限於第3至15圖所示的結構，而可獨立存在於第3至15圖所示的結構之外。此外，當揭露的方法(如方法1600)在下述內容中為一系列的步驟或事件，但應理解這些步驟或事件不侷限於下述順序。舉例來說，可採用不同順序進行一些步驟，或同時進行一些步驟與其他步驟。此外，並非所有的步驟均必需實施於本發明的一或多個實施例中。另一方面，可在一或多個分開的步驟及/或階段中，進行下述的一或多個步驟。
在步驟1602中，提供具有低電壓區、中電壓區、與高電壓區的基板。介電層形成於基板上。接著圖案化介電層，可自低電壓區移除介電層，並保留中電壓區與高電壓區中 的介電層，以形成第一閘極介電層。第3與4圖係一些實施例中，對應步驟1602的剖視圖300與400。
在步驟1604中，接著形成第二閘極介電層與第一多晶矽層。第二閘極介電層可為高介電常數介電層。亦可形成阻障層與硬遮罩層。第二閘極介電層與第一多晶矽層的形成方法可為沉積。第5圖係一些實施例中，對應步驟1604的剖視圖500。
在步驟1606中，圖案化硬遮罩層，可自低電壓區移除硬遮罩層以露出第一多晶矽層的上表面，並保留中電壓區與高電壓區中的硬遮罩層。第6圖係一些實施例中，對應步驟1606的剖視圖600。
在步驟1608中，形成第二多晶矽層於低電壓區中的第一多晶矽層上，以及中電壓區與高電壓區中的硬遮罩層上。低電壓區中的第二多晶矽層，與中電壓區及高電壓區中的硬遮罩層可具有對準的上表面。第7圖係一些實施例中，對應步驟1608的剖視圖700。
在步驟1610中，形成並圖案化硬遮罩於第二多晶矽層及硬遮罩層上。在一些實施例中，硬遮罩可由超過一個介電層形成，比如氧化矽與氮化矽的複合物。第8圖係一些實施例中，對應步驟1610的剖視圖800。
在步驟1612中，圖案化並蝕刻第二多晶矽層、硬遮罩層、第一多晶矽層、阻障層、第二閘極介電層、與第一閘極介電層，以形成低電壓區中的第一閘極堆疊、中電壓區中的第二閘極堆疊、與高電壓區中的第三閘極堆疊。第9圖係一些 實施例中，對應步驟1612的剖視圖900。
在步驟1614中，沿著第一閘極堆疊、第二閘極堆疊、與第三閘極堆疊的側壁形成側壁間隔物。形成接點蝕刻停止層以襯墊側壁間隔物的側壁。第10與11圖係一些實施例中，對應步驟1614的剖視圖1000與1100。
在步驟1616中，接著形成金屬材料於溝槽中，以進行置換閘極製程。自低電壓區移除第二多晶矽層與第一多晶矽層，以形成溝槽於側壁間隔物之間。接著將金屬閘極材料填入溝槽中，以形成第一閘極。第12圖係一些實施例中，對應步驟1616的剖視圖1200。
在步驟1618中，形成第二閘極於中電壓區中。形成並圖案化硬遮罩層，以形成開口於中電壓區。進行蝕刻以露出第一多晶矽層。亦蝕刻第三層間介電層的第二部份，使其上表面對準第一多晶矽層及/或中電壓區中的側壁間隔物與接點蝕刻停止層。對第一多晶矽層進行製程，以形成第二閘極於中電壓區中。第13圖係一些實施例中，對應步驟1618的剖視圖1300。
在步驟1620中，形成第三閘極於高電壓區中。移除高電壓區中的部份硬遮罩層。形成並圖案化遮罩層，以覆蓋低電壓區與中電壓區。露出並接著蝕刻高電壓區，以形成第三層間介電層的第三部份，其上表面對準第二閘極介電層，及/或高電壓區中的側壁間隔物與接點蝕刻停止層。第一層間介電層形成於第一閘極、第二閘極、與高介電常數介電層上，並延伸橫越低電壓區、中電壓區、與高電壓區。第一金屬層位於第 一層間介電層上，且第二層間介電層圍繞第一金屬層。第一金屬層包括電性耦接至第一閘極的第一金屬線路、電性耦接至第二閘極的第二金屬線路、以及位於高介電常數介電層上的第三金屬線路。第三金屬線路設置為第三閘極，其與基板之間隔有第一閘極介電層、第二閘極介電層、與第一層間介電層。形成第一接點通孔以耦接第一閘極與第一金屬線路。形成第二接點通孔以耦接第二閘極與第二金屬線路。亦可形成其他接點或接點通孔穿過第一層間介電層及/或第三層間介電層。第14與15圖係一些實施例中，對應步驟1620的剖視圖1400與1500。
如此一來，本發明關於積體電路，其包含低電壓區、中電壓區、與高電壓區整合至基板中的邊界結構；提供小尺寸與高效能的形成方法；以及形成方法。
在本發明一些實施例中，積體電路包括第一電晶體閘極堆疊，位於定義在基板上的低電壓區中。第一電晶體閘極堆疊包括第一閘極，以及分隔第一閘極與基板的第一閘極介電物。第一閘極介電物包括第一高介電常數介電組成。積體電路亦包括第二電晶體閘極堆疊，位於定義在基板上的中電壓區中。第二電晶體閘極堆疊包括第二閘極，以及分隔第二閘極與基板的第二閘極介電物。第二閘極介電物包括第二高介電常數介電組成與第一氧化物組成。積體電路亦包括第三電晶體閘極堆疊，位於定義在基板上的高電壓區中。第三電晶體閘極堆疊包括第三閘極，以及分隔第三閘極與基板的第三閘極介電物。第三閘極介電物包括第三高介電常數介電組成、第二氧化物組成、以及第一層間介電層。
在一些實施例中，上述積體電路的第一閘極為金屬閘極，而第二閘極包含多晶矽。
在一些實施例中，上述積體電路的第一層間介電層延伸橫越第一閘極與第二閘極上的低電壓區與中電壓區。
在一些實施例中，上述積體電路的第三閘極位於第二層間介電層中及第一層間介電層上，其中第一層間介電層為分隔第三閘極與基板的閘極介電組成。
在一些實施例中，上述積體電路的第一閘極經由第一接點通孔耦接至第一金屬層的第一金屬線路；第二閘極經由第二接點通孔耦接至第一金屬層的第二金屬線路；且第三閘極為第一金屬層的第三金屬線路。
在一些實施例中，上述積體電路的第一接點通孔之垂直高度，大於第二接點通孔之垂直高度。
在一些實施例中，上述積體電路更包括沿著第一電晶體閘極堆疊、第二電晶體閘極堆疊、與第三電晶體閘極堆疊的側壁之側壁間隔物；以及位於基板上且襯墊側壁間隔物的接點蝕刻停止層。
在一些實施例中，上述積體電路更包括硬遮罩，位於第一閘極上且接觸側壁間隔物與接點蝕刻停止層的上表面。
在一些實施例中，上述積體電路的第一閘極具有第一厚度，第二閘極具有第二厚度，且第一厚度大於第二厚度。
在一些實施例中，上述第一高介電常數介電組成、第一氧化物組成、與第二氧化物組成各自接觸基板的上表 面。
在一些實施例中，上述積體電路的第一、第二、與第三高介電常數介電組成具有實質上相同的組成與厚度；且第一與第二氧化物組成具有實質上相同的組成與厚度。
在一些實施例中，上述積體電路的第一層間介電層包含低介電常數介電材料。
在一些實施例中，上述積體電路的第一與第二氧化物組成的上表面實質上對準。
在本發明其他實施例中，積體電路的形成方法包括：提供基板，其具有低電壓區、中電壓區、與高電壓區定義其上；以及形成與圖案化氧化物層於中電壓區與高電壓區中的基板上。方法亦包括形成高介電常數介電層於低電壓區中的基板上，以及中電壓區與高電壓區中的氧化物層上；以及形成第一多晶矽層於高介電常數介電層上。方法亦包括形成與圖案化硬遮罩層以覆蓋高電壓區與中電壓區中的第一多晶矽層；以及直接在低電壓區中的第一多晶矽層上形成與圖案化第二多晶矽層。硬遮罩層與第二多晶矽層具有對準的上表面。
在一實施例中，上述方法更包括：圖案化第二多晶矽層、硬遮罩層、第一多晶矽層、高介電常數介電層、與氧化物層，其中形成於低電壓區中的第一閘極堆疊包括部份的第二多晶矽層、第一多晶矽層、與高介電常數介電層；其中分別形成於中電壓區與高電壓區中的第二閘極堆疊與第三閘極堆疊，各自包括部份的硬遮罩層、第一多晶矽層、高介電常數介電層、與氧化物層。上述方法亦包括將第一閘極堆疊的部份第 二多晶矽層與第一多晶矽層置換為金屬材料，以及自第二閘極堆疊移除部份的硬遮罩層，使第二閘極堆疊低於第一閘極堆疊。
在一些實施例中，上述方法更包括自第三閘極堆疊移除部份的硬遮罩層與第一多晶矽層，使第三閘極堆疊低於第二閘極堆疊。
在一些實施例中，上述方法更包括形成第一層間介電層於第三閘極堆疊上；以及形成第一金屬層於第一層間介電層上；其中第一金屬層具有高電壓區中的第三閘極堆疊上的第一金屬線路，其設置為第三閘極，且第三閘極與基板之間隔有第一層間介電層與第三閘極堆疊。
在本發明其他實施例中，積體電路的形成方法，包括提供具有低電壓區、中電壓區、與高電壓區定義其上的基板；以及形成與圖案化氧化物層於中電壓區及高電壓區中的基板上。方法亦包括形成高介電常數介電層於低電壓區中的基板上，以及中電壓區與高電壓區中的氧化物層上；以及形成第一多晶矽層於高介電常數介電層上。方法亦包括直接在低電壓區中的第一多晶矽層上形成與圖案化第二多晶矽層，形成與圖案化第一硬遮罩於高電壓區中的第一多晶矽層上，以及形成與圖案化第二硬遮罩於中電壓區中的第一多晶矽層上。方法亦包括將低電壓區中的第一多晶矽層與第二多晶矽層置換為金屬材料，以形成第一閘極。
在一些實施例中，上述方法更包括形成與圖案化第一遮罩層以覆蓋低電壓區與高電壓區，並露出中電壓區中的 第一硬遮罩；對第一硬遮罩進行蝕刻，以露出第一多晶矽層；對第一多晶矽層進行矽化製程，以形成第二閘極。
在一些實施例中，上述方法更包括：形成與圖案化第二遮罩層以覆蓋低電壓區與中電壓區，以露出高電壓區中的第二硬遮罩；對第二硬遮罩進行蝕刻，以移除第二硬遮罩及第一多晶矽層並露出高電壓區中的高介電常數介電層；形成第一層間介電層於第一閘極、第二閘極、與高介電常術介電層上；以及形成第一金屬層於第一層間介電層上，且第二層間介電層圍繞第一金屬層，其中第一金屬層包括電性耦接至第一閘極的第一金屬線路、電性耦接至第二閘極的第二金屬線路、以及直接位於高電壓中的高介電常數介電層上的第三金屬線路，第三金屬線路設置以作為第三閘極，且第三閘極與基板之間隔有第一層間介電層、高介電常數介電層、與氧化物層。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。
102:低電壓區
103:中電壓區
104:高電壓區
106:基板
108a:第一氧化物組成
108b:第二氧化物組成
110a:第一高介電常數介電組成
110b:第二高介電常數介電組成
110c:第三高介電常數介電組成
112:第一電晶體閘極堆疊
113:第二電晶體閘極堆疊
114:第三電晶體閘極堆疊
116:第一層間介電層
118:阻障層
120a:第一接點通孔
120b:第二接點通孔
122:第一閘極
123:第二閘極
124:第三閘極
126:第二層間介電層
128:第一金屬層
128a:第一金屬線路
128b:第二金屬線路
128c:第三金屬線路
130:矽化物層
132:第一閘極介電層
133:第二閘極介電層
134:第三閘極介電層
136a:第一部份
136b:第二部份
136c:第三部份
138:硬遮罩
140:側壁間隔物
142:接點蝕刻停止層
144:源極/汲極區
200:積體電路

Claims (12)

  1. 一種積體電路，包括：一第一電晶體閘極堆疊，位於定義在一基板上的一低電壓區中，其中該第一電晶體閘極堆疊包括一第一閘極，以及分隔該第一閘極與該基板的一第一閘極介電物，其中該第一閘極介電物包括一第一高介電常數介電組成；一第二電晶體閘極堆疊，位於定義在該基板上的一中電壓區中，其中該第二電晶體閘極堆疊包括一第二閘極，以及分隔該第二閘極與該基板的一第二閘極介電物，其中該第二閘極介電物包括一第二高介電常數介電組成與一第一氧化物組成；以及一第三電晶體閘極堆疊，位於定義在該基板上的一高電壓區中，其中該第三電晶體閘極堆疊包括一第三閘極，以及分隔該第三閘極與該基板的一第三閘極介電物，其中該第三閘極介電物包括一第三高介電常數介電組成、一第二氧化物組成、以及一第一層間介電層，且該第一層間介電層直接接觸該第三閘極。
  2. 如申請專利範圍第1項所述的積體電路，其中該第一閘極為金屬閘極，而該第二閘極包含多晶矽。
  3. 一種積體電路的形成方法，包括：提供一基板，其具有一低電壓區、一中電壓區、與一高電壓區定義其上；形成與圖案化一氧化物層於該中電壓區與該高電壓區中的該基板上； 形成一高介電常數介電層於該低電壓區中的一基板上，以及該中電壓區與該高電壓區中的該氧化物層上；形成一第一多晶矽層於該高介電常數介電層上；形成與圖案化一硬遮罩層以覆蓋該高電壓區與該中電壓區中的第一多晶矽層；以及直接在該低電壓區中的該第一多晶矽層上形成與圖案化一第二多晶矽層，其中該硬遮罩層與該第二多晶矽層具有對準的上表面。
  4. 如申請專利範圍第3項所述的積體電路的形成方法，更包括：圖案化該第二多晶矽層、該硬遮罩層、該第一多晶矽層、該高介電常數介電層、與該氧化物層，其中形成於該低電壓區中的一第一閘極堆疊包括部分的該第二多晶矽層、該第一多晶矽層、與該高介電常數介電層；其中分別形成於該中電壓區與該高電壓區中的一第二閘極堆疊與一第三閘極堆疊，各自包括部分的該硬遮罩層、該第一多晶矽層、該高介電常數介電層、與該氧化物層；將該第一閘極堆疊的部分該第二多晶矽層與該第一多晶矽層置換為一金屬材料；以及自該第二閘極堆疊移除部分的該硬遮罩層，使該第二閘極堆疊低於該第一閘極堆疊。
  5. 一種積體電路的形成方法，包括：提供具有一低電壓區、一中電壓區、與一高電壓區定義其上的一基板； 形成與圖案化一氧化物層於該中電壓區及該高電壓區中的基板上；形成一高介電常數介電層於該低電壓區中的該基板上，以及該中電壓區與該高電壓區中的該氧化物層上；形成一第一多晶矽層於該高介電常數介電層上；直接在該低電壓區中的該第一多晶矽層上形成與圖案化一第二多晶矽層；形成與圖案化一第一硬遮罩於該中電壓區中的該第一多晶矽層上，以及形成與圖案化一第二硬遮罩於該高電壓區中的該第一多晶矽層上；以及將該低電壓區中的該第一多晶矽層與該第二多晶矽層置換為一金屬材料，以形成一第一閘極。
  6. 如申請專利範圍第5項所述的積體電路的形成方法，更包括：形成與圖案化一第一遮罩層以覆蓋該低電壓區與該高電壓區，並露出該中電壓區中的該第一硬遮罩；對該第一硬遮罩進行一蝕刻，以露出該第一多晶矽層；以及對該第一多晶矽層進行一矽化製程，以形成一第二閘極。
  7. 一種積體電路，包括：一第一電晶體閘極堆疊，位於定義在一基板上的一低電壓區中，其中該第一電晶體閘極堆疊包括一第一閘極，以及分隔該第一閘極與該基板的一第一閘極介電物；以及一第三電晶體閘極堆疊，位於定義在該基板上的一高電壓 區中，其中該第三電晶體閘極堆疊包括一第三閘極，以及分隔該第三閘極與該基板的一第三閘極介電物，其中該第三閘極介電物包括一氧化物組成與一第一層間介電層，且該第一層間介電層直接接觸該第三閘極。
  8. 如申請專利範圍第7項所述的積體電路，其中該第一閘極為金屬閘極。
  9. 一種積體電路的形成方法，包括：提供一基板，其具有一低電壓區與一高電壓區定義其上；形成與圖案化一氧化物層於該高電壓區中的該基板上；形成一高介電常數介電層於該低電壓區中的一基板上，以及該高電壓區中的該氧化物層上；形成一第一多晶矽層於該高介電常數介電層上；形成與圖案化一硬遮罩層以覆蓋該高電壓區中的第一多晶矽層；以及直接在該低電壓區中的該第一多晶矽層上形成與圖案化一第二多晶矽層，其中該硬遮罩層與該第二多晶矽層具有對準的上表面。
  10. 如申請專利範圍第9項所述的積體電路的形成方法，更包括：圖案化該第二多晶矽層、該硬遮罩層、該第一多晶矽層、該高介電常數介電層、與該氧化物層，其中形成於該低電壓區中的一第一閘極堆疊包括部分的該第二多晶矽層、該第一多晶矽層、與該高介電常數介電層；其中形成於該高電壓區中的一第三閘極堆疊包括部分的該硬遮罩層、該第 一多晶矽層、該高介電常數介電層、與該氧化物層；將該第一閘極堆疊的部分該第二多晶矽層與該第一多晶矽層置換為一金屬材料。
  11. 一種積體電路的形成方法，包括：提供具有一低電壓區與一高電壓區定義其上的一基板；形成與圖案化一氧化物層於該高電壓區中的基板上；形成一高介電常數介電層於該低電壓區中的該基板上，以及該高電壓區中的該氧化物層上；形成一第一多晶矽層於該高介電常數介電層上；直接在該低電壓區中的該第一多晶矽層上形成與圖案化一第二多晶矽層；形成與圖案化一硬遮罩於該高電壓區中的該第一多晶矽層上；以及將該低電壓區中的該第一多晶矽層與該第二多晶矽層置換為一金屬材料，以形成一第一閘極。
  12. 如申請專利範圍第11項所述的積體電路的形成方法，更包括：形成與圖案化一遮罩層以覆蓋該低電壓區，並露出該高電壓區中的該硬遮罩；對該硬遮罩進行一蝕刻以移除該硬遮罩，並露出該高電壓區中的該高介電常數介電層；以及形成一第一層間介電層於該第一閘極與該高介電常數介電層上。
TW106140527A 2017-09-13 2017-11-22 積體電路與其形成方法 TWI795378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/703,116 2017-09-13
US15/703,116 US10050033B1 (en) 2017-09-13 2017-09-13 High voltage integration for HKMG technology

Publications (2)

Publication Number Publication Date
TW201916359A TW201916359A (zh) 2019-04-16
TWI795378B true TWI795378B (zh) 2023-03-11

Family

ID=63078900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140527A TWI795378B (zh) 2017-09-13 2017-11-22 積體電路與其形成方法

Country Status (3)

Country Link
US (4) US10050033B1 (zh)
CN (1) CN109494219B (zh)
TW (1) TWI795378B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050033B1 (en) 2017-09-13 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage integration for HKMG technology
US11367788B2 (en) * 2019-05-23 2022-06-21 Mediatek Inc. Semiconductor device structure
US11942475B2 (en) * 2019-10-18 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage transistor structure
US11430788B2 (en) * 2020-02-24 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with latch-up immunity
TWI755729B (zh) 2020-05-08 2022-02-21 力晶積成電子製造股份有限公司 積體電路及其製造方法
CN111599756B (zh) * 2020-05-29 2023-08-15 上海华力集成电路制造有限公司 一种半导体器件的制造方法
CN113809008B (zh) * 2020-06-12 2024-12-13 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
KR102839405B1 (ko) 2020-09-11 2025-08-04 삼성전자주식회사 반도체 소자
TWI755943B (zh) 2020-11-23 2022-02-21 力晶積成電子製造股份有限公司 非揮發性記憶體元件及其製造方法
US11973075B2 (en) * 2021-02-22 2024-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dual substrate side ESD diode for high speed circuit
US11948803B2 (en) * 2021-08-24 2024-04-02 Modulight Oy Methods for passivating sidewalls of semiconductor wafers and semiconductor devices incorporating semiconductor wafers
US12283595B2 (en) * 2021-11-12 2025-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integration of multiple transistors having fin and mesa structures
US12433014B2 (en) * 2022-04-12 2025-09-30 Globalfoundries U.S. Inc. Structure having different gate dielectric widths in different regions of substrate
CN116960061A (zh) * 2022-04-14 2023-10-27 上海华力集成电路制造有限公司 具有不同工作电压的mos晶体管的集成结构和制造方法
TWI890402B (zh) * 2024-04-11 2025-07-11 旺宏電子股份有限公司 半導體元件及其製造方法
US12205949B1 (en) 2024-06-28 2025-01-21 Globalfoundries U.S. Inc. High-voltage semiconductor device structures
US12364000B1 (en) * 2024-09-04 2025-07-15 Globalfoundries U.S. Inc. Device structures for a high-voltage semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150069524A1 (en) * 2013-09-09 2015-03-12 Freescale Semiconductor, Inc Method of Forming Different Voltage Devices with High-K Metal Gate
US20160027893A1 (en) * 2014-02-12 2016-01-28 International Business Machines Corporation Multiple thickness gate dielectrics for replacement gate field effect transistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634168B1 (ko) * 2004-03-03 2006-10-16 삼성전자주식회사 낮은 문턱 전압 및 높은 절연파괴 전압의 트랜지스터를구비하는 반도체 장치
JP2009016706A (ja) 2007-07-09 2009-01-22 Sony Corp 半導体装置およびその製造方法
KR100864930B1 (ko) 2007-11-30 2008-10-23 주식회사 동부하이텍 액정 표시 소자용 구동 소자의 제조 방법
JP5526742B2 (ja) * 2009-12-03 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
US20120292708A1 (en) 2011-05-20 2012-11-22 Broadcom Corporation Combined Substrate High-K Metal Gate Device and Oxide-Polysilicon Gate Device, and Process of Fabricating Same
US9136177B2 (en) * 2012-07-30 2015-09-15 Globalfoundries Inc. Methods of forming transistor devices with high-k insulation layers and the resulting devices
US9054220B2 (en) * 2013-02-08 2015-06-09 Freescale Semiconductor, Inc. Embedded NVM in a HKMG process
US9048335B2 (en) * 2013-03-01 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating multiple gate stack compositions
US9721947B2 (en) * 2014-02-12 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
DE102014221371B4 (de) * 2014-10-21 2018-04-19 Globalfoundries Inc. Verfahren zum Bilden eines Halbleiterschaltungselements und Halbleiterschaltungselement
CN105826376B (zh) * 2015-01-07 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件、制备半导体器件的方法
US9589976B2 (en) 2015-04-16 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to reduce polysilicon loss from flash memory devices during replacement gate (RPG) process in integrated circuits
US9685457B2 (en) * 2015-07-22 2017-06-20 Globalfoundries Inc. Method including a formation of a transistor and semiconductor structure including a first transistor and a second transistor
US20170053930A1 (en) * 2015-08-18 2017-02-23 Freescale Semiconductor, Inc. Semiconductor device having a metal oxide metal (mom) capacitor and a plurality of series capacitors and method for forming
US10418380B2 (en) * 2017-07-31 2019-09-17 Globalfoundries Inc. High-voltage transistor device with thick gate insulation layers
US10050033B1 (en) * 2017-09-13 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage integration for HKMG technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150069524A1 (en) * 2013-09-09 2015-03-12 Freescale Semiconductor, Inc Method of Forming Different Voltage Devices with High-K Metal Gate
US20160027893A1 (en) * 2014-02-12 2016-01-28 International Business Machines Corporation Multiple thickness gate dielectrics for replacement gate field effect transistors

Also Published As

Publication number Publication date
US10510750B2 (en) 2019-12-17
US20200402978A1 (en) 2020-12-24
US10050033B1 (en) 2018-08-14
US20200051975A1 (en) 2020-02-13
CN109494219B (zh) 2022-01-18
US20190081041A1 (en) 2019-03-14
CN109494219A (zh) 2019-03-19
US10790279B2 (en) 2020-09-29
US11302691B2 (en) 2022-04-12
TW201916359A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
TWI795378B (zh) 積體電路與其形成方法
TWI755641B (zh) 半導體裝置與其製作方法
US9640535B2 (en) Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques and the resulting semiconductor devices
TWI548096B (zh) 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置
TWI573274B (zh) 半導體結構及其製造方法
US8680597B2 (en) Method and apparatus for improving gate contact
US10991693B2 (en) Boundary region for high-k-metal-gate (HKMG) integration technology
TWI701724B (zh) 半導體裝置與其製作方法
US20120292708A1 (en) Combined Substrate High-K Metal Gate Device and Oxide-Polysilicon Gate Device, and Process of Fabricating Same
US12100627B2 (en) Method and structure for metal gates
US12166104B2 (en) Gate structure and methods thereof
US12002756B2 (en) Butted contacts and methods of fabricating the same in semiconductor devices
TW202013522A (zh) 多閘極半導體裝置的製作方法
KR102611247B1 (ko) 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법
CN110783201A (zh) 半导体装置的形成方法
KR20160082463A (ko) 반도체 소자 구조물 및 그 형성 방법
TWI593019B (zh) 減少重疊遮罩所造成之閘極高度變異之方法
CN220856579U (zh) 半导体装置
US20250006732A1 (en) Semiconductor device having dielectric gate isolation section
US11355401B1 (en) Field effect transistor