[go: up one dir, main page]

TW201413964A - 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法 - Google Patents

形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法 Download PDF

Info

Publication number
TW201413964A
TW201413964A TW102127587A TW102127587A TW201413964A TW 201413964 A TW201413964 A TW 201413964A TW 102127587 A TW102127587 A TW 102127587A TW 102127587 A TW102127587 A TW 102127587A TW 201413964 A TW201413964 A TW 201413964A
Authority
TW
Taiwan
Prior art keywords
gate
intermetallic compound
forming
metal
layer
Prior art date
Application number
TW102127587A
Other languages
English (en)
Other versions
TWI508296B (zh
Inventor
崔起植
馬克Ｖ 拉摩德
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201413964A publication Critical patent/TW201413964A/zh
Application granted granted Critical
Publication of TWI508296B publication Critical patent/TWI508296B/zh

Links

Classifications

    • H10D64/01318—
    • H10D64/0132—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本文所揭露的是形成具有閘電極的取代閘極結構的方法。在一實施例中，本方法包括移除至少一犧牲閘電極結構以界定閘極凹口、在閘極凹口內形成閘極絕緣層、在閘極絕緣層之上的閘極凹口內實施沉積製程以沉積介金屬化合物材料，以及實施至少一製程操作以移除介金屬化合物材料位於閘極凹口外側的部分。

Description

形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
一般而言，本揭露是關於精密半導體裝置的製造，更明確地是指形成具有沉積型介金屬化合物材料所組成閘電極的取代閘極的各種方法。
如CPU、儲存裝置、ASIC(特殊應用積體電路)及諸如此類等先進積體電路的製造需要根據指定的電路佈局在給定晶片區域中形成大量電路元件。場效電晶體(NOMS和PMOS)表示一種實質決定此等積體電路效能的重要電路元件類型。在使用例如MOS技術製造複雜積體電路期間，數百萬個例如NMOS電晶體及/或PMOS電晶體的電晶體是予以在包括結晶半導體層的基板上形成。場效電晶體無論是NMOS或PMOS裝置都屬於包括有源極區、汲極區、位於源極區與汲極區之間的溝道區、以及位於溝道區之上的閘電極的平面型裝置。
在場效電晶體中，溝道區的導電率，也就是導電溝道的驅動電流能力，是受控於在溝道區之上形成並且由薄閘極絕緣層予以自其隔開的閘電極。因施加適當控制電壓至閘電極而形成導電溝道時溝道區的導電率此外取決於溝道內的摻質濃度、電荷載體的遷移率以及對於溝道區以電晶體寬度方向給定延伸介於源極與汲極之間也稱為電晶體溝道長度的距離。因此，結合對閘電極施加適當控制電壓時絕緣層之下輕易產生導電溝道的能力，溝道區的導電率實質影響場效電晶體的效能。所以，由於部份取決於閘電極導電率產生溝道的速度並且溝道電阻率實質決定電晶體的特性，溝道長度比例化、以及與其相關溝道電阻率降低和閘極電阻率增加為用於提升積體電路操作速度的主導性設計工作。
對於許多早期裝置技術產生，大部份電晶體元件的閘電極結構已由複數如二氧化矽及/或矽氮氧化物閘極絕緣層之類矽基材料加上多晶矽閘電極所組成。然而，隨著積極(aggressively)比例化電晶體元件的溝道長度已漸漸變小，許多較新世代裝置使用包含替代材料的閘電極堆疊以避免與溝道長度縮減的電晶體中使用傳統矽基材料相關的短溝道效應。例如，在某些溝道長度大約10至20奈米(nm)等級的積極比例化電晶體組件中，包含所謂高k介電/金屬閘極(HK/MG)配置的閘電極堆疊已顯示相較於先前較常用的二氧化矽/多晶矽(SiO/poly)配置提供顯著增強的操作特性。
取決於特定整體裝置需求，許多不同高k材料(也就是，介電常數，或稱k值，近似10或更大的材料)已取得不同成功程度用於HK/MG閘電極結構中的閘極絕緣層。例如，在某些電晶體元件設計中，高k閘極絕緣層可包括氧化鉭(Ta2O5)、氧化鉿(HfO2)、氧化鋯(ZrO2)、二氧化鈦(TiO2)、氧化鋁(Al2O3)、矽酸鉿(HfSiOx)及諸如此類。再者，一或多種非多晶矽金屬閘電極材料(也就是，金屬閘極堆疊)可用在HK/MG配置中以便控制電晶體的功函數。這些金屬閘電極材料可包括例如一或多層鈦(Ti)、氮化鈦(TiN)、鈦鋁(TiAl)、鋁(Al)、氮化鋁(AlN)、鉭(Ta)、氮化鉭(TaN)、碳化鉭(TaC)、鉭碳氮化物(TaCN)、鉭矽氮化物(TaSiN)、碳化鉭(TaSi)及諸如此類。
已用於形成具有高k/金屬閘極結構的電晶體的一種熟知的處理方法為所謂的「閘極後製」或「取代閘極」技術。第1A至1D圖描述一種使用閘極後製技術形成HK/MG取代閘極結構的描述性先前技術方法。如第1A圖所示，製程包括在淺溝槽隔離結構11所界定主動區中半導體基板10之上形成基本電晶體結構100。裝置100於第1A圖中所示的製造點包括犧牲閘極絕緣層12、虛設(dummy)或犧牲閘電極14、側壁隔離物16、一層絕緣材料17以及在基板10上形成的源極/汲極區18。裝置100的各種元件和結構可使用各種不同材料並且通過實施各種已知技術予以形成。例如，犧牲閘極絕緣層12可由多晶矽所組成，側壁隔離物16可由矽氮化物所組成以及該層絕緣材料17可 由二氧化矽所組成。源極/汲極區18可由使用已知遮罩及離子布植技術予以布植到基板10內的布植摻質材料(NMOS裝置用N型摻質和PMOS裝置用P型摻質)所組成。當然，本領域技術人員將知道存在為了清楚未在圖式中描述的電晶體100其他特徵。例如，通常在高效能PMOS電晶體中發現的各種矽/鍺層或區域以及未在圖式中描述的所謂暈圈布植區。於第1A圖中所述製造點，已形成裝置100各種結構並且已實施化學機械研磨製程(CMP)以移除犧牲閘電極14之上的任何材料(如矽氮化物組成的保護帽層(圖未示))以至於至少可移除犧牲閘電極14。
如第1B圖所示，實施一或多道蝕刻製程以移除犧牲閘電極14和犧牲閘極絕緣層12從而界定接著將形成取代閘極結構處的閘極凹口20。為了清楚未描述通常用於此等蝕刻製程的遮罩層。一般而言，如圖所示，如部份取代閘極技術移除犧牲閘極絕緣層12。然而，在所有應用裏可不移除犧牲閘極絕緣層12。
其次，如第1C圖中所示，在閘極凹口20中形成將構成取代閘極結構30的各種材料層。用於取代閘極結構30的材料可取決於特殊應用而變。即使在故意移除犧牲閘極絕緣層12的情況下，閘極凹口20內基板10上形成的非常薄原生(native)氧化層(圖未示)仍存在。在一描述性實施例中，取代閘極結構30由厚度近似2奈米如氧化鉿之類的高k閘極絕緣層30A、第一金屬層30B(例如一層厚度大約1至2奈米的氮化鈦)、第二金屬層30C(例如 一層厚度大約1至2奈米的氮化鉭)和第三金屬層30D(例如一層厚度大約5奈米的氮化鈦)以及如鋁之類的主體金屬層30E所組成。最後，如第1D圖所示，實施一或多道CMP製程以移除閘極絕緣層30A、第一金屬層30B、第二金屬層30C、第三金屬層30D和主體金屬層30E位於閘極凹口20外側的過剩部分從而界定取代閘極結構30。
取代閘極結構的形成是需要高度精確並且可重複性製造程式的複雜製程。隨著電晶體裝置的閘極長度已縮減到例如10至20奈米或更小的極小尺寸，形成取代閘極結構的製程甚至變得更難。也就是，給定閘極凹口20的實體尺寸、以及經形成用以製作取代閘極結構30的各種材料層的厚度，非常難以在如此小閘極凹口20中形成所有這些材料層並且製作可靠、零缺陷的取代閘極結構30。
本揭露是針對可避免或至少降低以上所鑒別一或多種問題效應的各種方法和裝置。
下文呈現本發明的簡化總結以便提供本發明某些方面的基本理解。本總結不是本揭露的徹底概述。其用意也不在於識別本發明的重要或關鍵要素或描述本發明的範疇。其唯一目的在於以簡化形式呈現某些概念作為下文所述更詳細說明的引言。
一般而言，本揭露是針對形成具有至少由舉例如金屬矽化物或金屬碳化物林料之類沉積型介金屬化 合物材料所組成閘電極的取代閘極結構的各種方法。在一實施例中，本方法包括移除至少一犧牲閘電極結構以界定閘極凹口、在閘極凹口中形成閘極絕緣層、在閘極絕緣層之上閘極凹口中實施沉積製程以沉積介金屬化合物材料以及實施至少一製程操作以移除介金屬化合物材料位於閘極凹口外側的部分。
本發明還提供一種形成電晶體用取代閘極結構的方法，其包含：在半導體基板之上形成犧牲閘極結構，該犧牲閘極結構包含至少一犧牲閘電極；鄰近該犧牲閘極結構的相對側形成至少一側壁隔離物；實施至少一蝕刻製程以移除至少該犧牲閘電極結構從而界定該側壁隔離物所界定的閘極凹口；在該閘極凹中形成高k絕緣材料所組成的閘極絕緣層；在該閘極絕緣層之上該閘極凹口中實施沉積製程以沉積金屬矽化物材料；以及實施至少一化學機械研磨製程以移除該金屬矽化物材料位於該閘極凹口外側的部分。
在另一描述性實施例中，本方法是針對形成呈相反類型的第一與第二電晶體(也就是第一個是PMOS裝置並且第二個是NMOS裝置(或反之))用的取代閘極結構。在一實施例中，本具體實施例含括在半導體基板之上形成第一與第二犧牲閘極結構，其中第一與第二犧牲閘極結構各包含至少一犧牲閘電極，實施至少一第一蝕刻製程用以至少各從第一與第二犧牲閘極結構移除犧牲閘極結構從而界定第一閘極凹口與第二閘極凹口、以及在第 一與第二閘極凹口中形成閘極絕緣層。本具體實施例也包括的步驟為在閘極絕緣層之上第一與第二閘極凹口中實施第一沉積製程以沉積第一介金屬化合物材料、實施至少一第二蝕刻製程以移除第一介金屬化合物材料位於第二閘極凹口中的部分、在第一介金屬化合物材料之上和第二閘極凹口中實施第二沉積製程以沉積第二介金屬化合物材料，其中第一介金屬化合物材料與第二介金屬化合物材料為不同材料，以及實施至少一製程操作以移除第一與第二介金屬化合物材料位於第一與第二閘極凹口外側的部分。
本發明還提供一種一種形成第一與第二電晶體用取代閘極結構的方法，其包含：在半導體基板之上形成第一與第二犧牲閘極結構，各該第一與第二犧牲閘極結構包含至少一犧牲閘電極；鄰近各該第一與第二犧牲閘極結構的相對側形成至少一側壁隔離物；實施至少一第一蝕刻製程用以從各該第一與第二犧牲閘極結構移除至少該犧牲閘電極結構從而界定第一閘極凹口與第二閘極凹口；在該第一與第二閘極凹口中形成由高k絕緣材料所組成的閘極絕緣層；在該閘極絕緣層之上該第一與第二閘極凹口中實施第一沉積製程以沉積第一金屬矽化物材料；在該第一金屬矽化物材料之上形成圖案化遮罩層，該圖案化遮罩層包覆將形成該第一電晶體處的第一區域並且曝露將形成該第二電晶體處的第二區域；實施至少一第二蝕刻製程以移除該第一金屬矽化物材料由該圖案化遮罩層所曝露的部分並且從而由該第二閘極凹口移除該第一金屬矽化物材 料；在實施該至少一第二蝕刻製程後，移除該圖案化遮罩層；在該第二閘極凹口中和該第一金屬矽化物材料之上實施第二沉積製程以沉積第二金屬矽化物材料；以及實施至少一化學機械研磨製程以移除該第一與第二金屬矽化物材料位於該第一與第二閘極凹口外側的部分。
10‧‧‧半導體基板
12‧‧‧犧牲閘極絕緣層
14‧‧‧犧牲閘電極
16‧‧‧側壁隔離物
17‧‧‧絕緣材料
18‧‧‧源極/汲極區
20‧‧‧閘極凹口
30‧‧‧取代閘極結構
30A‧‧‧高k閘極絕緣層
30B‧‧‧第一金屬層
30C‧‧‧第二金屬層
30D‧‧‧第三金屬層
30E‧‧‧主體金屬層
100‧‧‧裝置
200‧‧‧半導體裝置
200F‧‧‧裝置
200N‧‧‧NMOS裝置
200P‧‧‧PMOS裝置
210‧‧‧基板
214‧‧‧犧牲閘極結構
214A‧‧‧犧牲閘極絕緣層
214B‧‧‧犧牲閘電極
216‧‧‧側壁隔離物
217‧‧‧絕緣材料
218‧‧‧源極/汲極區
220‧‧‧閘極凹口
230‧‧‧取代閘極結構
230N、230P‧‧‧取代閘極結構
232‧‧‧高k閘極絕緣層
234‧‧‧沉積製程
234N‧‧‧沉積製程
234P‧‧‧沉積製程
236‧‧‧介金屬化合物材料
236N‧‧‧介金屬化合物材料
236P‧‧‧介金屬化合物材料
240‧‧‧圖案化遮罩層
250‧‧‧鰭件
252‧‧‧局部隔離層
本揭露可參照底下說明配合附圖予以理解，其中相同的參考元件符號視為相同的元件，以及其中：第1A至1D圖描述使用所謂「閘極後製」或「取代閘極」方法用於形成半導體裝置的一個描述性先前技術製程流程；第2A至2F圖描述一種描述性方法及本文所揭露的裝置，其中裝置包括由沉積型介金屬化合物材料所組成的替換閘電極；以及第3A至3E圖描述另一描述性方法和本文所揭露的裝置，其中本揭露的發明可在CMOS應用中使用。
儘管本文所揭露的技術主題易受各種改進和替代形式所影響，其特定具體實施例仍已通過圖式中的實施例予以表示並且在本文中予以詳述。然而，應理解的是，本文對特定具體實施例的說明用意不在於限制本發明於所揭露的特殊形式，相反地，用意在於含括落于如申請專利範圍所界定本發明精神與範疇內的所有改進、均等、以及替代。
底下說明的是本發明的各種描述性具體實 施例。為了釐清，未在本說明書中說明實際實現的所有特徵。當然將瞭解的是，在任何此實際具體實施例的研製中，必須施作許多實現特定性決策以達成研製者的特定目的，如符合系統相關與商業相關限制條件，其視實現而不同。再者，將瞭解的是，此研製計畫可能複雜且耗時，不過卻屬本技術領域技能人員所從事具有本揭露效益的例行事務。
現在將參照附圖說明本技術主題。圖式中所概示的各種結構、系統及裝置其目的僅在於說明而非為了以本領域技術人員所熟知的細節混淆本揭露。雖然如此，仍含括附圖以說明並且解釋本揭露的描述性實施例。應該理解並且解讀本文的用字及片語與所屬相關領域技術人員所理解的用字及片語具有相容的意義。術語或片語的特殊定義，也就是，有別于本領域技術人員所理解的普通及慣用意義的定義，用意是要通過本文對於術語或片語的一致性用法予以隱喻。就術語或片語用意在於具有特殊意義的方面來說，也就是，不同于本領域技術人員所理解的術語或片語，此特殊定義將在說明書中以直接並且明確提供術語或片語特殊定義的明確方式予以清楚提出。
本揭露是針對形成具有由至少至沉積型介金屬化合物材料所組成閘電極的取代閘極結構的各種方法。本領域技術人員完全閱讀本申請案後將顯而易知的是，本方法是適用於例如NMOS、PMOS、CMOS等各種技術，並且是輕易地適用於包括但不局限於邏輯裝置、記憶 體裝置等各種裝置。現在將搭配附圖詳細說明本文所揭露方法和裝置的各種描述性具體實施例。
第2A圖是製造初期在半導體基板210之上所形成描述性半導體裝置200的簡化圖。基板210可具有各種配置，如沉積型主體矽配置。基板210也可具有包括主體矽層、埋置絕緣層和主動層的上覆矽絕緣體(SOI)，其中半導體裝置是在主動層之中及之上形成。因此，術語「基板」或「半導體基板」應理解為涵蓋所有形式的半導體結構。基板210也可由不同於矽的材料所製成。
於第2A圖中所示的製造點，裝置200包括犧牲閘極結構214以及位於基板210和已在基板210中形成的描述性源極/汲極區218之上所形成一層絕緣材料217中的側壁隔離物216。在所示實施例中，犧牲閘極結構214包括犧牲閘極絕緣層214A和犧牲閘電極214B。一般而言，在第2A圖中，裝置200是描述於相當於裝置100用第1A圖所示的製造點。因此，關於製作裝置100時所用描述性材料和製造方法的說明同樣適用於裝置200直到此製造點。
可使用各種不同材料並且通過實施各種已知技術形成裝置200的各種元件和結構。例如，犧牲閘極絕緣層214A可由二氧化矽所組成，犧牲閘電極214B可由多晶矽或非晶矽所組成，側壁隔離物216可由矽氮化物所組成以及該層絕緣材料217可由二氧化矽所組成。犧牲閘電極214B和犧牲閘極絕緣層214A可呈任何期望厚度或配 置。在一實施例中，犧牲閘電極214B可具有20奈米或更小的關鍵尺寸。描述性源極/汲極區218是由使用圖中未示的已知遮罩和離子布植技術予以布植到基板210內的布植摻質材料(NMOS裝置用N型摻質和PMOS裝置用P型摻質)所組成。當然，本領域技術人員將知道電晶體200有未在圖式中描述以免混淆本發明的其他特徵。例如，圖式中未描述所謂的暈圈(halo)布植區以及高效能PMOS電晶體中常見的各種矽/鍺的層或區域。最後，裝置200可具有提升型或平面型源極/汲極區。為了簡化，將描述裝置200猶如在基板210中形成的平面型源極/汲極區。於第2A圖中所示的製造點，已形成裝置200的各種結構並且已實施化學機械研磨(CMP)以移除犧牲閘電極214B之上的任何材料(如矽氮化物所組成的保護帽層(圖未示))以至於至少可移除犧牲閘電極214B。
如第2B圖所示，實施一或多道蝕刻製程以移除犧牲閘電極214B和犧牲閘極絕緣層214A從而界定接著將形成取代閘極結構處的閘極凹口220，下文有更完整的說明。通過陳述在絕緣材料層中形成閘極凹口220，用意在於涵蓋可存在於閘極凹口220用層級的絕緣材料的任何組合中形成閘極凹口的情形，任何絕緣材料形式都可以。例如，應該理解此措詞(language)涵蓋在所示側壁隔離物216與所示絕緣材料217單一層之間所形成閘極開口220的情形。也應該理解此措詞涵蓋可能沒有側壁隔離物及/或該層絕緣材料217可由複數層絕緣材料所組成的情形。 通常用在此等蝕刻製程的遮罩層為了清楚未予以在圖中描述。一般而言，如圖所示，移除犧牲閘極絕緣層214作為部份取代閘極技術。然而，可不在所有應用裏移除犧性閘極絕緣層214A。即使是在故意移除犧牲閘極絕緣層214A的情況下，閘極凹口220內基板210上通常仍形成非常薄原生氧化層(圖未示)。
一般而言，本揭露是針對在閘極凹口220中形成新穎性取代閘極結構230以及形成此閘極結構230的新穎性方法。下文將有完整說明，根據本發明，取代閘極結構230的閘電極將由材料沉積製程期間所形成舉例如沉積型金屬矽化物材料或沉積型金屬碳化物材料之類的沉積型介金屬化合物材料所組成。介金屬化合物材料可通過實施化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、或物理氣相沉積(PVD)製程等予以形成。介金屬化合物材料可由各種不同金屬合成物(metal composition)組成，其選擇可取決於特殊應用。例如，在介金屬化合物材料是沉積型金屬矽化物材料的情況下，其可由後述之一所組成：矽化鎢(WSix)、矽化鎳(NiSix)、矽化鉑(PtSi)、矽化鉺(ErSi)、矽化鉿(HfSi)、矽化鐿(YbSi)、矽化鈷(CoSi)、MoSix、TaSix、HfC、TiC、TaC、例如NiEr矽化物介金屬合金等以上合金組合。取代閘極結構230的閘電極也可視需要包含額外金屬層。例如，若介金屬化合物材料的電阻率太高，則可在介金屬化合物材料之上沉積如鎢、鋁、鈷等純金屬層。
如第2C圖所示，在一描述性實施例中，製 程始於實施保形沉積(conformal deposition)製程以在閘極凹口220中形成高k(k值大於10)閘極絕緣層232。如上所述，在某些情況下，若有需要，可在高k閘極絕緣層232上形成如非常薄功函數調整金屬(例如，一層氮化鈦)之類的金屬層(圖未示)。本領域技術人員在完整閱讀本應用後將知道的是，其為部分取代閘極結構230的絕緣材料和金屬層可呈任何期望結構以及由任何各種不同材料所組成。另外，NMOS裝置用取代閘極結構230對照於PMOS裝置用取代閘極結構230可具有不同材料組合。因此，取代閘極結構230的特殊結構細節、以及形成此替換閘電極結構230的方式不應該視為本發明的限制，除非所附權利要求書明顯詳述此等限制。本文所揭露的方法也可用于未使用高k閘極絕緣層的取代閘極結構230；雖然高k閘極絕緣層將可能用在大部份應用裏。
如第2D圖所示，在形成閘極絕緣層232之後，實施沉積製程234用以在閘極絕緣層232之上沉積介金屬化合物材料236。重要的是，介金屬化合物材料236由於沉積製程234而直接形成。例如，在介金屬化合物材料236為金屬矽化物材料或金屬碳化物材料的情況下，金屬矽化物材料或金屬碳化物由於沉積製程而直接形成。這與在含矽表面上形成金屬矽化物材料(通常含括如鎳之類難熔金屬層的形成)、在難熔金屬層上實施加熱處理以造成難熔金屬層與含矽材料之間反應藉以形成金屬矽化物材料、實施蝕刻製程以移除難熔金屬層的未反應部分、以及 在某些情況下實施額外的金屬矽化物材料加熱處理的先前技術成對比。通過因沉積製程234而直接形成金屬化合物材料236，可用將至少部分當作取代閘極結構230用閘電極的導電材料可靠填充非常小閘極凹口220。
先前已說明沉積製程234以及如金屬矽化物合成物之類的可能介金屬化合物材料236合成物。如圖示，介金屬化合物材料236使閘極凹口220的未填充部分滿溢。可使用適當的前驅氣體於各種溫度和壓力以適當流率實施沉積製程234以形成金屬矽化物材料236。在一具體實施例中，沉積製程234可為溫度範圍大約150-900℃內以及壓力範圍大約在0.1-600Torr內的CVD製程。各種前驅氣體的流率也可取決於特殊應用以及金屬矽化物材料236的期望形成率，例如，可使用等級大約1-1000sccm的前驅流率。當然，如同質化(qualify)製造半導體裝置時所用任何製程所常見，將必須通過測試以確認任何特定應用中要使用的精確製程參數。若有必要，可在形成當下將N型或P型摻質添加至介金屬化合物材料236，也就是，沉積製程可包括就地摻雜處理(in situ doping process)。介金屬化合物材料236的功函數及/或電阻率可通過改變製程條件予以調整，例如4.0-5.15eV。介金屬化合物材料236的功函數及/或電阻率也可通過各種熱處理予以調整，例如，沉積及/或後處理期間範圍為300-1100℃的熱處理。
其次，如第2E圖所示，實施一或多道CMP製程以移除絕緣層232和介金屬化合物材料236位於該層 絕緣材料217之上閘極凹口220外側的部分。移除過剩材料導致形成本文所揭露新穎性取代閘極結構230的一個描述性具體實施例。當然，本領域技術人員在完整閱讀本申請案後將知道的是，本文所揭露形成取代閘極結構230的方法同樣適用于如同示於第2A至2E圖所揭露平面型場效電晶體200的各種半導體裝置、以及如第2F圖所示FinFET裝置200F之類的非平面型裝置。第2F圖是經由閘極結構230依閘極寬度方向所取描述性裝置200F的剖面圖。鑒於剖面位置未在本圖中描述界定閘極凹口220的側壁隔離物216。裝置200F由複數描述性鰭件250所組成。例如二氧化矽的局部隔離層252是置於鰭件250之間。如圖所示，閘極絕緣層232和介金屬化合物材料236是圍繞描述性鰭件250予以形成。因此，使用取代閘極結構230的特殊裝置類型不應該視為目前所揭露發明的限制。
於第2E圖中所示的製造點，可實施例傳統製造操作以完成裝置200的形成。例如，可經由該層絕緣材料217形成接觸開口(圖未示)以曝露底下源極/汲極區218。其後可在源極/汲極218所曝露部位上形成金屬矽化物區(圖未示)以及可在接觸開口中形成導電接觸件(圖未示)用以對源極/汲極區218提供電連接。可接著使用已知處理技術在裝置200之上形成各種金屬化層。
第3A至3E圖描述可使用含括在相同基板上形成NMOS與PMOS裝置兩者的CMOS技術用以形成積體電路產品的描述性處理流程。在第3A至3E圖中，未表 示將由此等裝置電隔離NMOS與PMOS裝置、以及源極/汲極區的各種隔離區而未混淆本發明.
如第3A圖所示，將在基板210之上形成描述性NMOS裝置200N以及描述性PMOS裝置200P。於第3A圖中所示的製造點，各裝置200N、200P皆包括犧牲閘極結構214以及基板210之上所形成該層絕緣材料217中所置的犧牲閘極結構214和側壁隔離物216。於第3A圖中所示的製造點，已形成裝置200的各種結構並且已實施化學機械研磨製程(CMP)以移除犧牲閘電極214B之上的任何材料(如矽氮化物組成的保護帽層(圖未示))以至於至少可移除各犧牲閘極結構214的犧牲閘電極214B。
第3B圖描述已實施許多製程操作之後的裝置200N、200P。首先，實施一或多道蝕刻製程用以從兩犧牲閘極結構214移除犧牲閘電極214B和犧牲閘極絕緣層214A從而界定將接著分別予以形成裝置200N、200P用取代閘極結構230N、230P處的複數閘極凹口220，下文有更完整的說明。其後，在一描述性實施例中，實施保形沉積製程用以在閘極凹口220中形成高k(k值大於10)閘極絕緣層232。如上所述，在某些情況下，若有必要，可在高k閘極絕緣層232上形成如非常薄功函數調整金屬(例如，一層氮化鈦)之類的金屬層(圖未示)。另外，如前所述，NMOS裝置200N用取代閘極結構230N對照於PMOS裝置200P用取代閘極結構230P可具有不同材料組合。
請繼續參閱第3B圖，下一個製程操作含括 在閘極凹口220中形成介金屬化合物材料236。然而，在CMOS應用中，可調適(tailor)介金屬化合物材料236以供用於NMOS裝置200N以及PMOS裝置200P。在所示實施例中，首先將形成PMOS裝置200P用例如金屬矽化物材料的介金屬化合物材料236P。然而，本領域技術人員在完整閱讀本申請案後將知道的是，可視需要逆行處理流程。也就是，可在形成PMOS裝置200P用介金屬化合物材料236P之前形成NMOS裝置200N用介金屬化合物材料236N。如第3B圖所示，在形成閘極絕緣層232後，實施沉積製程234P以在閘極絕緣層232之上沉積金屬矽化物材料236P。以上關於沉積製程234以及介金屬化合物材料236可能合成物的說明同樣適用于沉積製程234P、234N。重要的是，介金屬化合物材料236P是由於沉積製程234P而予以直接形成。如圖所示，介金屬化合物材料236P使閘極凹口220未填滿部分滿溢。在一特殊實施例中，若介金屬化合物材料236P是金屬矽化物材料，則可為鎳矽化物(NiSi、)材料。
第3C圖描述已實施許多製程操作後的裝置200N、200P。首先，已在介金屬化合物材料236P之上形成圖案化遮罩層240。圖案化遮罩層240包覆PMOS裝置200P並且曝露NMOS裝置200N以供進一步處理。接著，經由圖案化遮罩層240實施蝕刻製程用以從NMOS裝置200N移除介金屬化合物材料236P的曝露部分。圖案化遮罩層240可為圖案化硬式遮罩層或光阻材料的圖案化層。
其次，如第3D圖所示，實施沉積製程234N 用以在裝置200N之上以及在NMOS裝置200N用閘極凹口220中沉積經過調適的介金屬化合物材料236N。重要的是，由於沉積製程234N而直接形成介金屬化合物材料236N。如圖所示，介金屬化合物材料236N使NMOS裝置200N的閘極凹口220的未填充部分滿溢。在一特殊實施例中，若介金屬化合物材料236N是金屬矽化物材料，則其可為矽化鉺(ErSi)材料。
其次，如第3E圖所示，實施一或多道CMP製程以移除絕緣層232和介金屬化合物材料236P、236N位於該層絕緣材料217之上閘極凹口220外側的過剩部分。這導致形成NMOS裝置200N用新穎性取代閘極結構230N以及PMOS裝置200P用新穎性取代閘極結構230P的一個具體實施例。當然，本領域技術人員在完整閱讀本申請案後將知道的是，本文所揭露形成取代閘極結構230N、230P的方法同樣適用於像是示於第3A至3E中所揭露平面型場效電晶體200N、200P的各種半導體裝置、以及諸如第2F圖中所示描述性FinFET裝置200F等FinFET裝置之類的非平面型裝置。因此，使用取代閘極結構230N、230P的特殊裝置類型不應該視為目前所揭露發明的限制。
於第3E圖中所示的製造點，可實施傳統製造操作以完成裝置200N、200P的形成。例如，可經由該層絕緣材料217形成接觸開口(圖未示)以曝露底下源極/汲極區(圖未示)。其後可在源極/汲極區的曝露部分上形成金屬矽化物區(圖未示)並且可在接觸開口中形成導電 接觸件(圖未示)以對源極/汲極區提供電連接。可接著使用已知處理技術在裝置200N、200P之上形成各種金屬化層。
以上所揭露的特殊具體實施例僅屬描述性，正如本發明可以本領域技術人員所明顯知道的不同但均等方式予以改進並且實踐而具有本文的指導效益。例如，前述製程步驟可用不同順序實施。另外，除了作為申請專利範圍中所述，對於本文所示構造或設計的細節無限制用意。因此，得以證實以上所揭露特殊具體實施例可予以改變或改進並且所有此等變化皆視為在本發明的範疇及精神內。因此，本文所謀求的保護如申請專利範圍中所提。
200‧‧‧半導體裝置
210‧‧‧基板
216‧‧‧側壁隔離物
217‧‧‧絕緣材料
218‧‧‧源極/汲極區
220‧‧‧閘極凹口
230‧‧‧取代閘極結構
232‧‧‧高k閘極絕緣層
236‧‧‧介金屬化合物材料

Claims (28)

  1. 一種形成電晶體用取代閘極結構的方法，包含：移除至少一個犧牲閘電極結構以界定閘極凹口；在該閘極凹口中形成閘極絕緣層；在該閘極絕緣層之上該閘極凹口中實施沉積製程，以沉積介金屬化合物材料；以及實施至少一個製程操作，以移除該介金屬化合物材料位於該閘極凹口外側的部分。
  2. 如申請專利範圍第1項所述之方法，其中，在該閘極凹口中形成該閘極絕緣層包含在該閘極凹口中形成一層高k絕緣材料。
  3. 如申請專利範圍第1項所述之方法，其中，該電晶體係平面型場效電晶體或FinFET電晶體之一。
  4. 如申請專利範圍第1項所述之方法，其中，該電晶體係NMOS電晶體或PMOS電晶體之一。
  5. 如申請專利範圍第1項所述之方法，其中，該介金屬化合物材料係由金屬矽化物材料或金屬碳化物材料所組成。
  6. 如申請專利範圍第1項所述之方法，其中，該沉積型介金屬化合物材料係由下列之一所組成：矽化鎢(WSix)、矽化鎳(NiSix)、矽化鉑(PtSi)、矽化鉺(ErSi)、矽化鉿(HfSi)、矽化鐿(YbSi)、矽化鈷(CoSi)、TiSi、TaSi、HfSi、HfC、TiC以及TaC。
  7. 如申請專利範圍第1項所述之方法，其中，實施至少 一個製程操作以移除該介金屬化合物材料位於該閘極凹口外側的該部分包含實施至少一個化學機械研磨製程，以移除該介金屬化合物材料位於該閘極凹口外側的該部位。
  8. 如申請專利範圍第1項所述之方法，其中，該閘極凹口係由位於一層絕緣材料中的側壁隔離物所界定。
  9. 如申請專利範圍第1項所述之方法，更包含於實施該沉積製程以沉積該介金屬化合物材料之前，在該層絕緣材料之上形成由金屬組成的至少一層。
  10. 一種形成電晶體用取代閘極結構的方法，包含：在半導體基板之上形成犧牲閘極結構，該犧牲閘極結構包含至少一個犧牲閘電極；鄰近該犧牲閘極結構的相對側形成至少一個側壁隔離物；實施至少一個蝕刻製程以移除至少該犧牲閘電極結構，藉以界定該側壁隔離物所界定的閘極凹口；在該閘極凹口中形成高k絕緣材料所組成的閘極絕緣層；在該閘極絕緣層之上該閘極凹口中實施沉積製程，以沉積金屬矽化物材料；以及實施至少一個化學機械研磨製程，以移除該金屬矽化物材料位於該閘極凹口外側的部分。
  11. 如申請專利範圍第10項所述之方法，其中，該沉積型金屬矽化物材料係由下列之一所組成：矽化鎢(WSix)、 矽化鎳(NiSix)、矽化鉑(PtSi)、矽化鉺(ErSi)、矽化鉿(HfSi)、矽化鐿(YbSi)、矽化鈷(CoSi)、TiSi、TaSi、HfSi、HfC、TiC以及TaC。
  12. 如申請專利範圍第10項所述之方法，更包含於實施該沉積製程以沉積該金屬矽化物材枓之前，在該層絕緣材料之上形成由金屬組成的至少一層。
  13. 一種形成第一與第二電晶體用取代閘極結構的方法，包含：在半導體基板之上形成第一與第二犧牲閘極結構，各該第一與第二犧牲閘極結構包含至少一個犧性閘電極；實施至少一個第一蝕刻製程，以從各該第一與第二犧牲閘極結構移除至少該犧牲閘電極結構，藉以界定第一閘極凹口與第二閘極凹口；在該第一與第二閘極凹口中形成閘極絕緣層；在該閘極絕緣層之上該第一與第二閘極凹口中實施第一沉積製程，以沉積第一介金屬化合物材料；實施至少一個第二蝕刻程，以移除該第一介金屬化合物材料位於該第二閘極凹口的部分；在該第一介金屬化合物材料之上和該第二閘極凹口中實施第二沉積製程，以沉積第二介金屬化合物材料，其中，該第一介金屬化合物材料與該第二介金屬化合物材料為不同材料；以及實施至少一個製程操作，以移除該第一與第二介 金屬化合物材料位於該第一與第二閘極凹口外側的部分。
  14. 如申請專利範圍第13項所述之方法，其中，在該第一與第二閘極凹口中形成該閘極絕緣層包含在第一與第二凹口中形成高k絕緣材料層。
  15. 如申請專利範圍第13項所述之方法，其中，該第一電晶體係PMOS電晶體以及該第二電晶體是NMOS電晶體。
  16. 如申請專利範圍第13項所述之方法，其中，該第一電晶體係NMOS電晶體以及該第二電晶體係PMOS電晶體。
  17. 如申請專利範圍第13項所述之方法，其中，該介金屬化合物材料由金屬矽化物材料或金屬碳化物材料所組成。
  18. 如申請專利範圍第13項所述之方法，其中，該第二介金屬化合物材料由金屬矽化物材料或金屬碳化物材料所組成。
  19. 如申請專利範圍第13項所述之方法，其中，該第一沉積型介金屬化合物材料由下列之一組成：矽化鎢(WSix)、矽化鎳(NiSix)、矽化鉑(PtSi)、矽化鉺(ErSi)、矽化鉿(HfSi)、矽化鐿(YbSi)、矽化鈷(CoSi)、TiSi、TaSi、HfSi、HfC、TiC以及TaC。
  20. 如申請專利範圍第13項所述之方法，其中，該第二沉積型介金屬化合物材料由下列之一組成：矽化鎢 (WSix)、矽化鎳(NiSix)、矽化鉑(PtSi)、矽化鉺(ErSi)、矽化鉿(HfSi)、矽化鐿(YbSi)、矽化鈷(CoSi)、TiSi、TaSi、HfSi、HfC、TiC以及TaC。
  21. 如申請專利範圍第13項所述之方法，其中，實施該至少一個製程操作以移除該第一與第二介金屬化合物材料位於該第一與第二閘極凹口外側的該部分包含實施至少一個化學機械研磨製程，以移除該第一與第二介金屬化合物材料位於一與第二閘極凹口外側的該部分
  22. 如申請專利範圍第13項所述之方法，其中，該第一閘極凹口係由位於一層絕緣材料中的第一側壁隔離物所界定，以及該第二閘極凹口係由位於該層絕緣材料中的第二側壁隔離物所界定。
  23. 如申請專利範圍第13項所述之方法，更包含於實施該第一沉積製程以沉積該第一介金屬化合物材料之前，在該第一與第二閘極凹口中該層絕緣材料之上形成由金屬所組成的至少一個第一層。
  24. 如申請專利範圍第13項所述之方法，更包含於實施該第二沉積製程以沉積該第二介金屬化合物材料之前，於該第二閘極凹口中該層絕緣材料之上形成由金屬所組成的至少一個第二層。
  25. 一種形成第一與第二電晶體用取代閘極結構的方法，包含：在半導體基板之上形成第一與第二犧牲閘極結構，各該第一與第二犧牲閘極結構包含至少一個犧牲 閘電極；鄰近各該第一與第二犧牲閘極結構的相對側形成至少一側壁隔離物；實施至少一個第一蝕刻製程，以從各該第一與第二犧牲閘極結構移除至少該犧牲閘電極結構，藉以界定第一閘極凹口與第二閘極凹口；在該第一與第二閘極凹口中形成由高k絕緣材料所組成的閘極絕緣層；在該閘極絕緣層之上該第一與第二閘極凹口中實施第一沉積製程，以沉積第一金屬矽化物材料；在該第一金屬矽化物材料之上形成圖案化遮罩層，該圖案化遮罩層覆蓋將形成該第一電晶體處的第一區域，並且曝露將形成該第二電晶體處的第二區域；實施至少一個第二蝕刻製程，以移除該第一金屬矽化物材料由該圖案化遮罩層所曝露的部分，並且藉以由該第二閘極凹口移除該第一金屬矽化物材料；在實施該至少一個第二蝕刻製程後，移除該圖案化遮罩層；在該第二閘極凹口中和該第一金屬矽化物材料之上實施第二沉積製程，以沉積第二金屬矽化物材料；以及實施至少一個化學機械研磨製程，以移除該第一與第二金屬矽化物材料位於該第一與第二閘極凹口外側的部分。
  26. 如申請專利範圍第25項所述之方法，其中，該第一電晶體係PMOS電晶體以及該第二電晶體係NMOS電晶體。
  27. 如申請專利範圍第25項所述之方法，其中，該第一電晶體係NMOS電晶體以及該第二電晶體係PMOS電晶體。
  28. 如申請專利範圍第25項所述之方法，其中，該第一閘極凹口係由鄰近該第一犧牲閘極結構的相對側而設置的該至少一個側壁隔離物予以界定，以及該第二閘極凹口係由鄰近該第二犧牲閘極結構的相對側而設置的該至少一個側壁隔離物予以界定。
TW102127587A 2012-08-17 2013-08-01 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法 TWI508296B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/588,517 US9218975B2 (en) 2012-08-17 2012-08-17 Methods of forming a replacement gate structure having a gate electrode comprised of a deposited intermetallic compound material

Publications (2)

Publication Number Publication Date
TW201413964A true TW201413964A (zh) 2014-04-01
TWI508296B TWI508296B (zh) 2015-11-11

Family

ID=50084440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127587A TWI508296B (zh) 2012-08-17 2013-08-01 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法

Country Status (3)

Country Link
US (1) US9218975B2 (zh)
CN (1) CN103594349B (zh)
TW (1) TWI508296B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584471B (zh) * 2014-06-16 2017-05-21 格羅方德半導體公司 於半導體裝置上形成取代閘極結構的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196751B2 (en) 2013-03-14 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Junction FET semiconductor device with dummy mask structures for improved dimension control and method for forming the same
US9589806B1 (en) * 2015-10-19 2017-03-07 Globalfoundries Inc. Integrated circuit with replacement gate stacks and method of forming same
US11715639B2 (en) 2016-11-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160767B2 (en) * 2003-12-18 2007-01-09 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
JP2008198935A (ja) * 2007-02-15 2008-08-28 Sony Corp 絶縁ゲート電界効果トランジスタの製造方法。
US8450165B2 (en) * 2007-05-14 2013-05-28 Intel Corporation Semiconductor device having tipless epitaxial source/drain regions
US8273645B2 (en) * 2008-08-07 2012-09-25 Texas Instruments Incorporated Method to attain low defectivity fully silicided gates
CN101685800B (zh) * 2008-09-26 2012-02-01 台湾积体电路制造股份有限公司 半导体装置的制造方法
US8222132B2 (en) 2008-11-14 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fabricating high-K/metal gate devices in a gate last process
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8617956B2 (en) * 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
CN102420136B (zh) * 2010-09-25 2013-08-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US8507338B2 (en) * 2011-08-08 2013-08-13 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
US8691681B2 (en) * 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584471B (zh) * 2014-06-16 2017-05-21 格羅方德半導體公司 於半導體裝置上形成取代閘極結構的方法

Also Published As

Publication number Publication date
US9218975B2 (en) 2015-12-22
CN103594349B (zh) 2017-03-01
TWI508296B (zh) 2015-11-11
US20140051240A1 (en) 2014-02-20
CN103594349A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
US8536040B1 (en) Techniques for using material substitution processes to form replacement metal gate electrodes of semiconductor devices with self-aligned contacts
US9799751B1 (en) Methods of forming a gate structure on a vertical transistor device
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
TWI382498B (zh) 半導體元件的製造方法
TWI548096B (zh) 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置
CN101714508B (zh) 制造半导体装置的方法
US8753970B2 (en) Methods of forming semiconductor devices with self-aligned contacts and the resulting devices
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US20100065915A1 (en) Chemical mechanical polishing (cmp) method for gate last process
US8728908B2 (en) Methods of forming a dielectric cap layer on a metal gate structure
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
US9431508B2 (en) Simplified gate-first HKMG manufacturing flow
CN103378136A (zh) 用于具有高k金属栅极的NFET的结构和方法
US8384166B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20120313158A1 (en) Semiconductor structure and method for manufacturing the same
TWI508296B (zh) 形成具有包含經沉積之介金屬化合物材料之閘電極的取代閘極結構的方法
CN101764154A (zh) 金属栅晶体管及其形成方法
US20100327370A1 (en) Non-planar embedded polysilicon resistor
US20230027413A1 (en) Recovering Top Spacer Width of Nanosheet Device
CN203134802U (zh) 一种半导体结构
US9929250B1 (en) Semiconductor device including optimized gate stack profile
CN108346577B (zh) 半导体器件及其制造方法
TWI859921B (zh) 半導體裝置及其製造方法
TWI490949B (zh) 具有金屬閘極之電晶體及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees