[go: up one dir, main page]

TWI478218B - 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法 - Google Patents

半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法 Download PDF

Info

Publication number
TWI478218B
TWI478218B TW098135566A TW98135566A TWI478218B TW I478218 B TWI478218 B TW I478218B TW 098135566 A TW098135566 A TW 098135566A TW 98135566 A TW98135566 A TW 98135566A TW I478218 B TWI478218 B TW I478218B
Authority
TW
Taiwan
Prior art keywords
layer
germanium
metal gate
active region
forming
Prior art date
Application number
TW098135566A
Other languages
English (en)
Other versions
TW201019381A (en
Inventor
黃仁安
楊文誌
陳建良
費中豪
張啟新
楊寶如
莊學理
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201019381A publication Critical patent/TW201019381A/zh
Application granted granted Critical
Publication of TWI478218B publication Critical patent/TWI478218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
本發明係有關於半導體裝置及其製造方法，特別有關於一種具有金屬閘極堆疊的半導體裝置及其製造方法。
當半導體裝置例如場效電晶體(FET)藉各種技術節點微縮化時，高介電常數(high-k)介電材料和金屬已被採用以形成閘極堆疊。然而，上述高介電常數介電材料和金屬閘極堆疊應用於P-型場效電晶體(PFET)遭受到高起始電壓的問題。因此，業界亟需半導體裝置及其製造方法以解決上述問題。
本發明之實施例提供一種製作具有金屬閘極堆疊的半導體裝置的方法，包括：形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一P-型場效電晶體(PFET)及一第二主動區域配置供一N-型場效電晶體(NFET)；在該矽基底上形成一硬遮罩，其具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘 極材料層於該矽基底和該矽鍺層上；圖案化該些金屬閘極材料層以形成一金屬閘極堆疊於該第一主動區域內的該矽鍺層上；以及形成一eSiGe源極/汲極應力子分佈於該第一主動區域內的該矽鍺層和該矽基底上。
本發明之實施例另提供一種製作具有金屬閘極堆疊的半導體裝置的方法，包括：形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一第一P-型場效電晶體(PFET)，一第二主動區域配置供一N-型場效電晶體(NFET)，及一第三主動區域配置供一第二P-型場效電晶體(PFET)，其中該第三主動區域具有一第一尺寸小於該第一主動區域的第二尺寸；在該矽基底上形成一硬遮罩，其具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二和第三主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘極材料層於該矽基底和該矽鍺層上；圖案化該些金屬閘極材料層以形成一第一金屬閘極堆疊於該第一主動區域內的該矽鍺層上和一第二金屬閘極堆疊於該第三主動區域內的該矽基底上；以及形成第一源極/汲極構造分佈於該第一主動區域內的該矽鍺層和該矽基底中和第二源極/汲極構造分佈於該第三主動區域內的該矽基底中。
本發明之實施例又提供一半導體裝置。上述半導體裝置包括：一矽基底具有一第一主動區域和一第二主動 區域；一矽鍺(SiGe)構造於該第一主動區域內該矽基底上，在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；一P-型場效電晶體(PFET)形成於該第一主動區域中，包括：第一源極/汲極構造分佈於該矽鍺構造和該矽基底中；一第一通道於該矽鍺構造中，設置於該些第一源極/汲極構造之間；以及一第一金屬閘極堆疊設置於該矽鍺構造上且位於該第一通道之上；以及一N-型場效電晶體(NFET)形成於該第二主動區域中，包括：第二源極/汲極構造分佈於該矽基底中；一第二通道於該矽基底中，設置於該些第二源極/汲極構造之間；以及一第二金屬閘極堆疊設置於該矽基底上，位於該第二通道之上，且在組成上不同於該第一金屬閘極堆疊。
為使本發明能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
以下以各實施例詳細說明並伴隨著圖式說明之範例，做為本發明之參考依據。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。且在圖式中，實施例之形狀或是厚度可擴大，並以簡化或是方便標示。再者，圖式中各元件之部分將以分別描述說明之，值得注意的是，圖中未繪示或描述之元件，為所屬技術領域中具有通常知識者所知的形式，另外，特定之實施例僅為揭示本發明使用之特定方式，其並非用以限定本發明。
第1圖顯示根據本揭露之態樣的製作具有金屬閘極堆疊的半導體裝置的方法100的流程示意圖。第2至11圖顯示根據本揭露之態樣的各實施例的具有金屬閘極堆疊的半導體裝置200的剖面示意圖。上述半導體裝置200及其製造方法100將於以下詳細描述。
請參閱第1和2圖，方法100始於步驟102，形成一淺溝槽隔離(STI)構造212於一半導體基底210中。該半導體基底210包括矽。該半導體基底更包括各類摻雜的構造，例如N-型井區和P-型井區，藉由習知技術的各種離子植入或擴散技術。淺溝槽隔離(STI)構造定義出各種主動區域。於一實施例中，該基底包括一第一主動區域216配置供一P-型場效電晶體(PFET)及一第二主動區域214配置供一N-型場效電晶體(NFET)。於另一實施例中，該基底210額外地包括一第三主動區域218配置供一P-型場效電晶體(PFET)。該第一主動區域216具有尺寸L1大於該第三主動區域218的尺寸L2，如第2圖所示。於一範例中，L2約為L1的50%或者更小。該淺溝槽隔離(STI)構造212的形成方式，可藉由蝕刻基底形成溝槽及以一或多種介電材料填入該溝槽中。在此之後可施以化學機械研磨(CMP)製程以移除過量的介電材料並降低該基板的表面變異。於一範例中，該淺溝槽隔離構造212包括氧化矽。該氧化矽可藉由化學氣相沉積(CVD)法填入該溝槽中。於其他各種範例中，該氧化矽可藉由高密度電漿化學氣相沉積(HDPCVD)法形成。於另一實施例中，該溝槽隔離構造可包括一多層結構。於該實施例 的衍生，該溝槽隔離構造包括其他適合的材料，例如氮化矽、氮氧化矽、低介電常數材料、空氣間隙，或其任意組合。例如，該溝槽隔離構造212包括一熱氧化襯墊層以改進該溝槽界面。
請參閱第1和3圖，繼續進行方法100的步驟104，形成一硬遮罩220，將其圖案化使其具有一或多個開口以露出在該第一主動區域216內的矽基底。該硬遮罩220可包括氮化矽或其他適合的材料例如氮氧化矽。於另一實施例中，該硬遮罩包括一或多種介電材料，並藉由適當的製程形成，例如化學氣相沉積法。於其他各種實施例中，該硬遮罩層包括如氧化矽、氮化矽、氮氧化矽、或其任意組合的多重膜結構。於一範例中，該硬遮罩220具有的厚度約3nm。該硬遮罩220可藉由下列製程形成，包括沉積法、微影製程和蝕刻法。例如，形成一硬遮罩層於一基底上並接著形成一圖案化光阻層222於該硬遮罩層上。該圖案化光阻層可藉由微影製程形成。一微影製程的範例可包括塗佈、軟烤、光罩對準、曝光、曝光後烘烤、光阻顯影及硬烤等製程步驟。該微影曝光步驟以可由其他方式或以其他方式取代，例如無光罩微影、電子束直寫、離子束直寫及分子壓印。於一範例中該蝕刻法可為乾蝕刻製程以移除於該圖案化光阻層中的硬遮罩層。於一實施例中，該第二和第三主動區域被該硬遮罩覆蓋。接著以一製程，例如濕式去光阻或電漿灰化法移除該圖案化光阻層。
請參閱第1和4圖，繼續進行方法100的步驟106， 透過該硬遮罩的開口蝕刻該第一主動區域內的矽基底使得該第一主動區域內的該矽基底凹陷。於一實施例中，該矽凹陷具有一深度約為10nm。該蝕刻製程可包括電漿蝕刻，採用適當的蝕刻劑，例如含氟(F)氣體。於其他各種範例中，該蝕刻劑包括CF4、SF6、NF3、或其任意組合。
仍請參閱第1和4圖，繼續進行方法100的步驟108，藉由一選擇性磊晶成長(SEG)或其他適合的磊晶技術成長一矽鍺(SiGe)層於該第一主動區域內的凹陷矽基底中。該磊晶成長矽鍺(SiGe)層224填入矽凹陷區域中，使得在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面。於一實施例中，該矽鍺(SiGe)層224具有一厚度約為10nm。於另一實施例中，一薄矽層236額外地藉由磊晶成長形成於該矽鍺(SiGe)層224上，如第10圖所示。接著施以氧化製程於該薄矽層236，將該薄矽層236轉變成氧化矽層238，如第11圖所示。例如，實施以氧氣和高溫於該薄矽層236以形成氧化矽層238。於一範例中，此氧化矽層可形成於矽鍺(SiGe)層224用於一低速PFET。
請參閱第1和5圖，繼續進行方法100的步驟110，移除該硬遮罩。該硬遮罩層220可藉由蝕刻製程移除，例如濕蝕刻。於一實施例中，使用熱磷酸(H3PO4)以移除該氮化矽硬遮罩。
請參閱第1和6圖，繼續進行方法100的步驟112，形成各種金屬閘極材料層226於該矽基底和該矽鍺層上，使用各種的沉積技術例如化學氣相沉積(CVD)法、原 子層沉積(ALD)法、或物理氣相沉積(PVD)法。該些金屬閘極材料層包括一高介電常數(high-k)材料層。該高介電常數材料層是以適當的製程方法形成，例如原子層沉積法。形成高介電常數材料層的其他方法包括金屬有機化學氣相沉積(MOCVD)法、物理氣相沉積(PVD)法、紫外光(UV)-臭氧氧化法、和分子束磊晶(MBE)法。於一實施例中，該高介電常數(high-k)材料包括氧化鉿(HfO)。另擇一地，該高介電常數(high-k)材料包括金屬氮化物、金屬矽化物或其他金屬氧化物。
一界面間層(IL)可額外地形成於該基底上，並夾置於該矽鍺(SiGe)層和該高介電常數(high-k)材料層之間。於一範例中該界面間層(IL)包括一薄氧化層。於一實施例中，該薄氧化層可藉由第10和11圖中所示的方法形成。於另一實施例中，該薄氧化層可藉由原子層沉積法形成。
該些金屬閘極材料層包括一金屬層形成於該高介電常數(high-k)材料層上。該金屬層是藉由物理氣相沉積(PVD)法或其他適合的方法形成。於一實施例中，該金屬閘極層可包括氮化鉭、氮化鉬、氮化鎢、鎢、碳化鉭、氮碳化鉭、氮化鈦鋁、或或其任意組合。該金屬層係選擇具有適當的功函數適於P-型場效電晶體(PFET)或者中間間隙功函數皆適於P-型電晶體和N-型電晶體。於一實施例中，該金屬層具有一厚度約為50nm。於另一實施例中，該金屬層可具有一多重膜結構，依設計以具有適當的功函數。
該些金屬閘極材料層可包括一頂蓋層夾置於該高介 電常數(high-k)材料層和該金屬層之間。於一實施例中，該頂蓋層包括氧化鑭(LaO)。該頂蓋層可另擇一地包括其他適合的材料，例如氧化鋁(Al2O3)。該頂蓋層可藉由適當的方法形成，例如物理氣相沉積法或原子層沉積法。
該些金屬閘極材料層更包括一導電材料層設置於該金屬層上。於一實施例中，該導電材料層包括摻雜多晶矽。該多晶矽層可藉由化學氣相沉積(CVD)法形成。採用矽烷(SiH4)的化學氣相沉積製程以形成該矽層。於一實施例中，該矽層具有一厚度約為700nm。於另一實施例中，該導電材料層另擇一地包括其他適合的材料，例如銅、鋁、鎢、或金屬矽化物。
請參閱第1和7圖，繼續進行方法100的步驟114，圖案化該些各種的金屬閘極材料層以形成一或多個金屬閘極堆疊228。例如，一第一金屬閘極堆疊形成於該第一主動區域內，一第二金屬閘極堆疊形成於該第二主動區域內，及一第三金屬閘極堆疊形成於該第三主動區域內。該些金屬閘極堆疊矽藉由使用一蝕刻遮罩的蝕刻製程所形成。
於一實施例中，該蝕刻遮罩使用一蝕刻選擇性材料的硬遮罩。於此案例中，一硬遮罩層形成於該導電材料層上。該硬遮罩層包括一或多種介電材料，並且藉由適當的製程方法形成，例如化學氣相沉積法。於其他各種實施例中，該硬遮罩層包括氧化矽、氮化矽、氮氧化矽、或其任意組合的多重膜結構。一圖案化光阻層形成於該硬遮罩層上。接著將位於該圖案化光阻層的開口內的硬 遮罩層蝕刻移除，導致一圖案化硬遮罩層。實施於該硬遮罩層的蝕刻製程可為一濕式蝕刻製程或一乾式蝕刻製程。例如，可使用一氫氟酸(HF)溶液以蝕刻一氧化矽硬遮罩層。該圖案化光阻層是藉由光微影製程形成。
於另一實施例中，可避免該硬遮罩層。於此案例中，該蝕刻遮罩可為一圖案化光阻層，形成於該些金屬閘極材料層上，在光阻層中定義出一或多個開口。藉由直接地形成圖案化光阻層於該導電材料層上，並透過該圖案化光阻層的開口蝕刻該些金屬閘極材料層，以圖案化該些金屬閘極層。
該蝕刻製程涉及一或多種濕式蝕刻製程或乾式蝕刻製程以有效地移除在該圖案化光阻層的開口內的該些各種的金屬閘極材料層。於一實施例中，該蝕刻製程利用一乾式蝕刻製程。於一範例中，該乾式蝕刻製程實行一含氟電漿以移除矽層。於另一範例中，實行該含氟電漿的該乾式蝕刻製程以移除多晶矽層、該金屬層及該高介電常數(high-k)材料層。另擇一地，該蝕刻製程可包括多重蝕刻步驟以蝕刻該些各種的金屬閘極材料層。
請參閱第1和8圖，繼續進行方法100的步驟116，實施各種離子植入步驟。於一實施例中，一介電層230形成於該些金屬閘極堆疊228的側壁上。該介電層230設置於該些金屬閘極堆疊228的側壁使得後續的離子植入自該金屬閘極堆疊偏離以得到較佳的元件效能。額外地或另擇一地，該介電層的功能可做為封住該高介電常數材料層和該金屬層，因此可保護這些閘極材料。該介 電層230包括氧化矽、氮化矽或其他適合的介電材料。該介電層230可藉由化學氣相沉積法、物理氣相沉積法或其他適合的製程形成。
仍參閱第8圖，實施各種的離子植入製程於該矽基底210及/或該矽鍺(SiGe)層224。於一實施例中，使用該閘極堆疊做為一植入遮罩，藉由離子植入製程形成一輕摻雜汲極(LDD)區域。該輕摻雜汲極區域可實質上對準於該閘極堆疊的邊緣。若存在該介電層，該輕摻雜汲極區域因該介電層而自該閘極堆疊的邊緣偏離。另外地，可實行一月暈/口袋狀植入製程以消除短通道效應。
特別是，一磊晶矽鍺源極/汲極(eSiGe S/D)應力子234藉由離子植入製程形成於該第一主動區域中。該磊晶矽鍺源極/汲極(eSiGe S/D)應力子234配置於該第一主動區域中具應變效果以強化於該通道區域中的移動率。該磊晶矽鍺源極/汲極應力子234為一摻雜的構造，垂直地分佈於該矽鍺層和該矽基底中。於一實施例中，該磊晶矽鍺源極/汲極應力子為一額外的摻雜的構造具有植入的離子，例如矽、鍺、硼、鎵、或其任意組合。於另一實施例中，該磊晶矽鍺源極/汲極應力子可包括輕摻雜汲極(LDD)及/或月暈狀摻雜構造於該第一主動區域中。
請參閱第1和9圖，繼續進行方法100的步驟118，形成一間隙子232。該間隙子232形成於該閘極堆疊的側壁(若存在介電層，或者於該介電層的側壁)藉由習知技藝的技術。例如，該間隙子包括氮化矽，且藉由化學氣相沉積(CVD)法，接著以形成乾式蝕刻製程。該間隙子232 可具有一多重層結構。
仍請參閱第1和9圖，繼續進行方法100的步驟120，使用另一離子植入製程形成源極/汲極構造。因此所形成的源極/汲極構造更進一步從該閘極堆疊的間隙子232偏離。於此之後可施以一退火製程於該基底，以活化該源極/汲極構造及/或其他於步驟116中摻雜的構造。該退火製程可藉由適合的方法實施，例如快速熱退火或雷射退火。於另一實施例中，該磊晶矽鍺源極/汲極應力子234包括源極/汲極構造。
因此所形成的半導體裝置200包括一P-型場效電晶體(PFET)，其具有該矽鍺(SiGe)層與位於第二主動區域內的矽基底共平面。額外地，該P-型場效電晶體具有一通道定義於該矽鍺層中具有強化的移動率。該P-型場效電晶體更包括eSiGe應力子形成於第一主動區域中，且垂直地分佈於該矽鍺層和位於該矽鍺層下方的矽基底中。藉由所揭露的結構能有效地降低該P-型場效電晶體的起始電壓。且如第9圖所示，位於第一主動區域216之P-型場效電晶體(PFET)使用矽鍺通道，第二主動區域214之N-型場效電晶體(NFET)使用矽通道。
雖然並未顯示，可存在其他製程步驟以形成各種元件構造例如多層內連線(MLI)和層間介電層(ILD)。於一實施例中，更進一步地形成該多層內連線。該多層內連線包括垂直的互連構件，例如傳統的導孔或接觸，以及水平的互連構件，例如金屬線。該各種互連構造可藉各種導電材料實施，包括銅、鎢、和矽化物。於一範例中， 使用一鑲嵌製程以形成銅相關的多層互連結構。於另一實施例中，可使用鎢以形成鎢插塞於接觸孔中。
在完成該方法100之後可接續其他製程步驟以形成該半導體裝置200的其他構造。例如，形成一層間介電層(ILD)於該基底和該些閘極堆疊上，接著施以一化學機械研磨(CMP)製程，並且接著形成接觸至該源極/汲極和該閘極於該層間介電層中。
本揭露並非限定於上述應用，於其中該半導體結構包括一金屬-氧化物-半導體(MOS)電晶體，可延伸至其他積體電路具有一動態隨機存取記憶體(DRAM)胞、一單電子電晶體(SET)、及/或其他微電子裝置(在此其整體通稱為微電子裝置)。於其他實施例中，該半導體結構200包括鰭式場效電晶體(FinFET)。當然，本揭露之樣態亦可應用於及/或改採用於其他形式的電晶體，例如多閘極電晶體，及可運用於許多不同的應用，包括感測器胞、記憶體胞、邏輯胞，及其他。
雖然本揭露的實施例以詳細地描述，於所屬技術領域中具有通常知識者所應了解的是，可做各種改變、取代和選擇而不偏離本揭露的精神和範疇。於另一實施例中，可額外地形成矽鍺(SiGe)層於一較小的主動區域內的P-型場效電晶體，例如第三主動區域218。於另一實施例中，一碳化矽(SiC)磊晶層可相似地形成於第二主動區域中供N-型場效電晶體(NFET)使得NFET通道形成於該碳化矽層中且強化該NFET通道的移動率。於另一實施例中，在第二主動區域中的用於NFET的金屬閘極堆疊在 組成上不同於在第一主動區域中的用於PFET的金屬閘極堆疊。例如，在NFET的金屬閘極堆疊中的金屬層使用不同的金屬材料使得其功函數可適當地調變供PFET。於另一實施例中，該基底可包括一絕緣層上有矽(SOI)基底例如一埋藏介電層。
於另一實施例中，該些各種閘極堆疊可藉由混成方式形成，其中堆疊的一種型式是藉由先形成閘極的方式形成及另一種堆疊型式是藉由後形成閘極的方式形成。於另一實施例中，該NFET是以後形成閘極的製程形成。
因此，本揭露提供一種製作具有閘極堆疊的積體電路的方法。該方法包括形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一P-型場效電晶體(PFET)及一第二主動區域配置供一N-型場效電晶體(NFET)；在該矽基底上形成一硬遮罩，其設計具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘極材料層於該矽基底和該矽鍺層上；圖案化該些金屬閘極材料層以形成一金屬閘極堆疊於該第一主動區域內的該矽鍺層上；以及形成一eSiGe源極/汲極應力子分佈於該第一主動區域內的該矽鍺層和該矽基底上。
於各種實施例中，該揭露的方法更包括形成一第一介電層於該金屬閘極堆疊上；形成輕摻雜汲極(LDD)構造 於該矽鍺層中；以及在形成該eSiGe源極/汲極應力子之前先形成一間隙子於該第一介電層的側壁上。該方法更包括在形成該間隙子之前施以至少一口袋狀植入及一月暈狀植入於該第一主動區域內的該矽鍺層中。該形成金屬閘極材料層的步驟包括形成一高介電常數(high-k)介電層；形成一金屬層於該高介電常數介電層上；以及形成一導電層於該金屬層上。該導電層可包括摻雜多晶矽。該方法可更包括以磊晶成長法形成一薄矽層於該矽鍺層上；以及在形成金屬閘極材料層之前，實施一氧化製程以將該薄矽層轉換成一氧化矽層。該方法可更包括在成長該矽鍺層之後移除該硬遮罩層。
於另一實施例中本揭露亦提供一種製作具有閘極堆疊的積體電路的方法。該方法包括形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一第一P-型場效電晶體(PFET)，一第二主動區域配置供一N-型場效電晶體(NFET)，及一第三主動區域配置供一第二P-型場效電晶體(PFET)，其中該第三主動區域具有一第一尺寸小於該第一主動區域的第二尺寸；在該矽基底上形成一硬遮罩以具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二和第三主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘極材料層於該矽基底和該矽鍺層上；圖案化該些金屬閘極材料層以形成一第 一金屬閘極堆疊於該第一主動區域內的該矽鍺層上和一第二金屬閘極堆疊於該第三主動區域內的該矽基底上；以及形成第一源極/汲極構造分佈於該第一主動區域內的該矽鍺層和該矽基底中和第二源極/汲極構造分佈於該第三主動區域內的該矽基底中。
該方法可更包括形成一第一介電層於該第一金屬閘極堆疊上；接著形成輕摻雜汲極(LDD)構造於該矽鍺層中；以及在形成該第一和第二源極/汲極構造之前先形成一間隙子於該第一介電層的側壁上。該方法可更包括在形成該間隙子之前施以一月暈狀離子植入於該第一主動區域內的該矽鍺層中。該形成金屬閘極材料層的步驟包括形成一高介電常數(high-k)介電層；形成一頂蓋層於該高介電常數介電層上；形成一金屬層於該高介電常數介電層上；以及形成一導電層於該金屬層上。該方法可更包括形成一第二硬遮罩於該矽基底上，使其圖案化成具有一開口以露出在該第二主動區域內的該矽基底；透過該第二硬遮罩的開口蝕刻該矽基底以形成一第二凹陷區在該第二主動區域內的該矽基底中；以及成長一碳化矽(SiC)層於該第二凹陷區中使得該碳化矽層與該矽鍺層實質上為共平面。該方法可更包括在成長該碳化矽層之後移除該第二硬遮罩層。該方法可更包括形成第二金屬閘極層於該碳化矽層上，該些第二金屬閘極層在組成上不同於該些金屬閘極層；以及圖案化該些第二金屬閘極層以形成一第二金屬閘極堆疊於該第二主動區域內的該碳化矽層上。
本揭露亦提供一種半導體裝置包括一矽基底具有一第一主動區域和一第二主動區域；一矽鍺(SiGe)構造於該第一主動區域內該矽基底上，在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；一P-型場效電晶體(PFET)形成於該第一主動區域中，以及一N-型場效電晶體(NFET)形成於該第二主動區域中。該P-型場效電晶體(PFET)包括第一源極/汲極構造分佈於該矽鍺構造和該矽基底中；一第一通道於該矽鍺構造中，設置於該些第一源極/汲極構造之間；以及一第一金屬閘極堆疊設置於該矽鍺構造上且位於該第一通道之上。該N-型場效電晶體(NFET)包括第二源極/汲極構造分佈於該矽基底中；一第二通道於該矽基底中，設置於該些第二源極/汲極構造之間；以及一第二金屬閘極堆疊設置於該矽基底上，位於該第二通道之上，且在組成上不同於該第一金屬閘極堆疊。
該裝置可更包括一介電層設置於該第一金屬閘極堆疊的側壁上；以及一間隙子設置於該介電層上。該裝置可更包括一第二P-型場效電晶體形成於該第一主動區域中，其中在該第三主動區域內該矽基底具有一頂表面與在該第一主動區域內該矽鍺構造的頂表面實質上為共平面，該第三主動區域具有一第一尺寸小於該第一主動區域的第二尺寸。該第二P-型場效電晶體包括第三源極/汲極構造分佈於該矽鍺構造和該矽基底中；一第三通道於該矽基底中，設置於該些第三源極/汲極構造之間；以及一第三金屬閘極堆疊設置於該矽基底上，位於該第三通 道之上，且該第三金屬閘極堆疊在組成上實質相似於該第一金屬閘極堆疊。該第一和第三金屬閘極堆疊可包括一氧化矽層；一高介電常數介電層於該氧化矽層上；一第一金屬層於該高介電常數介電層上；以及形成一導電層於該第一金屬層上。該第二金屬閘極堆疊可包括一氧化矽層；一高介電常數介電層於該氧化矽層上；一第二金屬層於該高介電常數介電層上；以及形成一導電層於該第二金屬層上。
本發明雖以各種實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧製造方法
102-120‧‧‧製程步驟
200‧‧‧半導體裝置
210‧‧‧半導體基底
212‧‧‧淺溝槽隔離(STI)構造
214‧‧‧第二主動區域
216‧‧‧第一主動區域
218‧‧‧第三主動區域
L1‧‧‧第一主動區域的尺寸
L2‧‧‧第三主動區域的尺寸
220‧‧‧硬遮罩
222‧‧‧圖案化光阻層
224‧‧‧矽鍺(SiGe)層
226‧‧‧金屬閘極材料層
228‧‧‧金屬閘極堆疊
230‧‧‧介電層
232‧‧‧間隙子
234‧‧‧磊晶矽鍺源極/汲極(eSiGe S/D)應力子
236‧‧‧薄矽層
238‧‧‧氧化矽層
第1圖顯示根據本揭露之態樣的製作具有金屬閘極堆疊的半導體裝置的方法100的流程示意圖；以及第2至11圖顯示根據本揭露之態樣的各實施例的具有金屬閘極堆疊的半導體裝置200的剖面示意圖。
100‧‧‧製造方法
102-120‧‧‧製程步驟

Claims (19)

  1. 一種製作具有金屬閘極堆疊的半導體裝置的方法，包括：形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一P-型場效電晶體(PFET)及一第二主動區域配置供一N-型場效電晶體(NFET)；在該矽基底上形成一硬遮罩，其具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘極材料層於該矽基底和該矽鍺層上；圖案化該金屬閘極材料層以形成一金屬閘極堆疊於該第一主動區域內的該矽鍺層上；以及形成一磊晶矽鍺(eSiGe)源極/汲極應力子分佈於該第一主動區域內的該矽鍺層和該矽基底中，其中該磊晶矽鍺(eSiGe)源極/汲極應力子延伸穿過該矽鍺層至該矽基底中，其中該P-型場效電晶體(PFET)使用矽鍺通道，該N-型場效電晶體(NFET)使用矽通道。
  2. 如申請專利範圍第1項所述之製作具有金屬閘極堆疊的半導體裝置的方法，更包括：形成一第一介電層於該金屬閘極堆疊上；形成輕摻雜汲極(LDD)構造於該矽鍺層中；以及 在形成該磊晶矽鍺(eSiGe)源極/汲極應力子之前先形成一間隙子於該第一介電層的側壁上。
  3. 如申請專利範圍第2項所述之製作具有金屬閘極堆疊的半導體裝置的方法，在形成該間隙子之前，更包括施以至少一口袋狀植入及一月暈狀植入於該第一主動區域內的該矽鍺層中。
  4. 如申請專利範圍第1項所述之製作具有金屬閘極堆疊的半導體裝置的方法，其中形成金屬閘極材料層的步驟包括：形成一高介電常數(high-k)介電層；形成一金屬層於該高介電常數介電層上；以及形成一導電層於該金屬層上。
  5. 如申請專利範圍第4項所述之製作具有金屬閘極堆疊的半導體裝置的方法，其中該導電層包括摻雜多晶矽。
  6. 如申請專利範圍第1項所述之製作具有金屬閘極堆疊的半導體裝置的方法，更包括：以磊晶成長法形成一薄矽層於該矽鍺層上；以及在形成金屬閘極材料層之前，實施一氧化製程以將該薄矽層轉換成一氧化矽層。
  7. 如申請專利範圍第1項所述之製作具有金屬閘極堆疊的半導體裝置的方法，在成長該矽鍺層之後，更包括移除該硬遮罩層。
  8. 一種製作具有金屬閘極堆疊的半導體裝置的方法，包括： 形成一淺溝槽隔離(STI)構造於一矽基底中，定義一第一主動區域配置供一第一P-型場效電晶體(PFET)，一第二主動區域配置供一N-型場效電晶體(NFET)，及一第三主動區域配置供一第二P-型場效電晶體(PFET)，其中該第三主動區域具有一第一尺寸小於該第一主動區域的第二尺寸；在該矽基底上形成一硬遮罩，其具有一開口以露出在該第一主動區域內的該矽基底；透過該硬遮罩的開口蝕刻該矽基底以形成一凹陷區在該第一主動區域內的該矽基底中；成長一矽鍺(SiGe)層於該凹陷區中使得在該第一主動區域內該矽鍺層的頂表面與在該第二和第三主動區域內該矽基底的頂表面實質上為共平面；形成金屬閘極材料層於該矽基底和該矽鍺層上；圖案化該金屬閘極材料層以形成一第一金屬閘極堆疊於該第一主動區域內的該矽鍺層上和一第二金屬閘極堆疊於該第三主動區域內的該矽基底上；以及形成第一磊晶矽鍺(eSiGe)源極/汲極應力子分佈於該第一主動區域內的該矽鍺層和該矽基底中和第二源極/汲極構造分佈於該第三主動區域內的該矽基底中，其中該第一磊晶矽鍺(eSiGe)源極/汲極應力子延伸穿過該矽鍺層至該矽基底中。
  9. 如申請專利範圍第8項所述之製作具有金屬閘極堆疊的半導體裝置的方法，更包括：形成一第一介電層於該第一金屬閘極堆疊上； 接著形成輕摻雜汲極(LDD)構造於該矽鍺層中；以及在形成該第一和第二源極/汲極構造之前先形成一間隙子於該第一介電層的側壁上。
  10. 如申請專利範圍第9項所述之製作具有金屬閘極堆疊的半導體裝置的方法，在形成該間隙子之前，更包括施以一月暈狀離子植入於該第一主動區域內的該矽鍺層中。
  11. 如申請專利範圍第8項所述之製作具有金屬閘極堆疊的半導體裝置的方法，其中形成金屬閘極材料層的步驟包括：形成一高介電常數(high-k)介電層；形成一頂蓋層於該高介電常數介電層上；形成一金屬層於該高介電常數介電層上；以及形成一導電層於該金屬層上。
  12. 如申請專利範圍第8項所述之製作具有金屬閘極堆疊的半導體裝置的方法，更包括：形成一第二硬遮罩於該矽基底上，使其圖案化成具有一開口以露出在該第二主動區域內的該矽基底；透過該第二硬遮罩的開口蝕刻該矽基底以形成一第二凹陷區在該第二主動區域內的該矽基底中；以及成長一碳化矽(SiC)層於該第二凹陷區中使得該碳化矽層與該矽鍺層實質上為共平面。
  13. 如申請專利範圍第12項所述之製作具有金屬閘極堆疊的半導體裝置的方法，在成長該碳化矽層之後，更包括移除該第二硬遮罩層。
  14. 如申請專利範圍第12項所述之製作具有金屬閘極堆疊的半導體裝置的方法，更包括：形成第二金屬閘極層於該碳化矽層上，該第二金屬閘極層在組成上不同於該金屬閘極層；以及圖案化該第二金屬閘極層以形成一第二金屬閘極堆疊於該第二主動區域內的該碳化矽層上。
  15. 一種半導體裝置，包括：一矽基底具有一第一主動區域和一第二主動區域；一矽鍺(SiGe)構造於該第一主動區域內該矽基底上，在該第一主動區域內該矽鍺層的頂表面與在該第二主動區域內該矽基底的頂表面實質上為共平面；一P-型場效電晶體(PFET)形成於該第一主動區域中，包括：第一磊晶矽鍺(eSiGe)源極/汲極應力子分佈於該矽鍺構造和該矽基底中，其中該第一磊晶矽鍺(eSiGe)源極/汲極應力子延伸穿過該矽鍺構造至該矽基底中；一第一通道於該矽鍺構造中，設置於該第一磊晶矽鍺(eSiGe)源極/汲極應力子之間；以及一第一金屬閘極堆疊設置於該矽鍺構造上且位於該第一通道之上；以及一N-型場效電晶體(NFET)形成於該第二主動區域中，包括：第二源極/汲極構造分佈於該矽基底中；一第二通道於該矽基底中，設置於該第二源極/汲極構造之間；以及 一第二金屬閘極堆疊設置於該矽基底上，位於該第二通道之上，且在組成上不同於該第一金屬閘極堆疊，其中該P-型場效電晶體(PFET)之該第一通道為矽鍺通道，該N-型場效電晶體(NFET)之該第二通道矽通道。
  16. 如申請專利範圍第15項所述之半導體裝置，更包括：一介電層設置於該第一金屬閘極堆疊的側壁上；以及一間隙子設置於該介電層上。
  17. 如申請專利範圍第15項所述之半導體裝置，更包括：一第二P-型場效電晶體形成於該第三主動區域中，其中在該第三主動區域內該矽基底具有一頂表面與在該第一主動區域內該矽鍺構造的頂表面實質上為共平面，該第三主動區域具有一第一尺寸小於該第一主動區域的第二尺寸，及該第二P-型場效電晶體包括：第三源極/汲極構造分佈於該矽鍺構造和該矽基底中；一第三通道於該矽基底中，設置於該些第三源極/汲極構造之間；以及一第三金屬閘極堆疊設置於該矽基底上，位於該第三通道之上，且該第三金屬閘極堆疊在組成上實質相似於該第一金屬閘極堆疊。
  18. 如申請專利範圍第15項所述之半導體裝置，其中該第一和第三金屬閘極堆疊包括： 一氧化矽層；一高介電常數介電層於該氧化矽層上；一第一金屬層於該高介電常數介電層上；以及形成一導電層於該第一金屬層上。
  19. 如申請專利範圍第18項所述之半導體裝置，其中該第二金屬閘極堆疊包括：一氧化矽層；一高介電常數介電層於該氧化矽層上；一第二金屬層於該高介電常數介電層上；以及形成一導電層於該第二金屬層上。
TW098135566A 2008-11-03 2009-10-21 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法 TWI478218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11087208P 2008-11-03 2008-11-03
US12/433,356 US8003467B2 (en) 2008-11-03 2009-04-30 Method for making a semiconductor device having metal gate stacks

Publications (2)

Publication Number Publication Date
TW201019381A TW201019381A (en) 2010-05-16
TWI478218B true TWI478218B (zh) 2015-03-21

Family

ID=42130349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135566A TWI478218B (zh) 2008-11-03 2009-10-21 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法

Country Status (3)

Country Link
US (2) US8003467B2 (zh)
CN (1) CN101728328B (zh)
TW (1) TWI478218B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294222B2 (en) 2008-12-23 2012-10-23 International Business Machines Corporation Band edge engineered Vt offset device
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US8426278B2 (en) 2010-06-09 2013-04-23 GlobalFoundries, Inc. Semiconductor devices having stressor regions and related fabrication methods
US8877596B2 (en) * 2010-06-24 2014-11-04 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
CN102315152A (zh) * 2010-07-01 2012-01-11 中国科学院微电子研究所 一种隔离区、半导体器件及其形成方法
DE102010040064B4 (de) * 2010-08-31 2012-04-05 Globalfoundries Inc. Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
CN102487010B (zh) * 2010-12-02 2013-11-06 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
DE102010064291B4 (de) 2010-12-28 2013-06-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010064281B4 (de) * 2010-12-28 2017-03-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
CN102569050B (zh) 2010-12-29 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN102842595B (zh) * 2011-06-20 2015-12-02 中国科学院微电子研究所 半导体器件及其制造方法
CN103187447B (zh) * 2011-12-31 2016-05-11 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
US10573751B2 (en) * 2012-01-23 2020-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
US8883598B2 (en) 2012-03-05 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Thin capped channel layers of semiconductor devices and methods of forming the same
US8790973B2 (en) * 2012-04-12 2014-07-29 Globalfoundries Inc. Workfunction metal stacks for a final metal gate
US20130270647A1 (en) * 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for nfet with high k metal gate
US9018065B2 (en) * 2012-05-08 2015-04-28 Globalfoundries Inc. Horizontal epitaxy furnace for channel SiGe formation
CN102683286B (zh) * 2012-05-28 2015-06-17 上海华力微电子有限公司 提高载流子迁移率的cmos器件的制作方法及器件结构
CN103594371B (zh) * 2012-08-16 2016-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9177803B2 (en) * 2013-03-14 2015-11-03 Globalfoundries Inc. HK/MG process flows for P-type semiconductor devices
US9129823B2 (en) 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
CN104347705B (zh) * 2013-07-29 2017-06-16 中芯国际集成电路制造(上海)有限公司 一种应力沟道pmos器件及其制作方法
CN104752427B (zh) * 2013-12-27 2018-03-02 中芯国际集成电路制造(上海)有限公司 一种hkmg器件及其制备方法
KR20160061615A (ko) * 2014-11-24 2016-06-01 삼성전자주식회사 반도체 장치의 제조 방법
US9589851B2 (en) 2015-07-16 2017-03-07 International Business Machines Corporation Dipole-based contact structure to reduce metal-semiconductor contact resistance in MOSFETs
US9735111B2 (en) 2015-09-23 2017-08-15 International Business Machines Corporation Dual metal-insulator-semiconductor contact structure and formulation method
CN110391233B (zh) * 2018-04-17 2022-10-14 联华电子股份有限公司 半导体元件及其制作方法
KR102612196B1 (ko) 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
KR102862398B1 (ko) * 2019-10-18 2025-09-22 삼성전자주식회사 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182757A1 (en) * 2001-03-19 2002-12-05 International Business Machines Corporation Effective channel length control using ion implant feed forward
TW200516717A (en) * 2003-08-15 2005-05-16 Taiwan Semiconductor Mfg Co Ltd Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20070138570A1 (en) * 2005-12-16 2007-06-21 Chartered Semiconductor Mfg.LTD Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US20070196987A1 (en) * 2006-02-21 2007-08-23 Dureseti Chidambarrao Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
TW200739826A (en) * 2006-04-10 2007-10-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and fabricating method thereof
TW200818340A (en) * 2006-09-28 2008-04-16 Samsung Electronics Co Ltd Semiconductor device and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714358B2 (en) * 2007-02-08 2010-05-11 International Business Machines Corporation Semiconductor structure and method of forming the structure
US7622341B2 (en) * 2008-01-16 2009-11-24 International Business Machines Corporation Sige channel epitaxial development for high-k PFET manufacturability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182757A1 (en) * 2001-03-19 2002-12-05 International Business Machines Corporation Effective channel length control using ion implant feed forward
TW200516717A (en) * 2003-08-15 2005-05-16 Taiwan Semiconductor Mfg Co Ltd Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US20070138570A1 (en) * 2005-12-16 2007-06-21 Chartered Semiconductor Mfg.LTD Formation of raised source/drain structures in NFET with embedded SiGe in PFET
US20070196987A1 (en) * 2006-02-21 2007-08-23 Dureseti Chidambarrao Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
TW200739826A (en) * 2006-04-10 2007-10-16 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and fabricating method thereof
TW200818340A (en) * 2006-09-28 2008-04-16 Samsung Electronics Co Ltd Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
US8373199B2 (en) 2013-02-12
US20110278646A1 (en) 2011-11-17
US8003467B2 (en) 2011-08-23
TW201019381A (en) 2010-05-16
CN101728328B (zh) 2011-08-24
US20100109088A1 (en) 2010-05-06
CN101728328A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
TWI399798B (zh) 具有金屬閘極堆疊的半導體裝置之製造方法
TWI415263B (zh) 半導體裝置及其製造方法
US8012817B2 (en) Transistor performance improving method with metal gate
CN102214579B (zh) 半导体元件的制作方法及半导体元件
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US7776755B2 (en) Solution for polymer and capping layer removing with wet dipping in HK metal gate etching process
US8791001B2 (en) N2 based plasma treatment and ash for HK metal gate protection
US20100078728A1 (en) Raise s/d for gate-last ild0 gap filling
CN102074506A (zh) 鳍式场效应晶体管元件的制作方法
US20110140203A1 (en) novel contact implement structure for high density design
TW201735265A (zh) 半導體結構及其製造方法
CN102117745A (zh) 半导体结构及其制造方法
TWI453804B (zh) 形成半導體元件的金屬閘極堆疊的方法
US20210359095A1 (en) Semiconductor Device Structure with Uneven Gate Profile
TW202503882A (zh) 半導體裝置及其製造方法