[go: up one dir, main page]

TWI418034B - 具增強的、可調適的低頻雜訊之多閘極場效電晶體 - Google Patents

具增強的、可調適的低頻雜訊之多閘極場效電晶體 Download PDF

Info

Publication number
TWI418034B
TWI418034B TW099139960A TW99139960A TWI418034B TW I418034 B TWI418034 B TW I418034B TW 099139960 A TW099139960 A TW 099139960A TW 99139960 A TW99139960 A TW 99139960A TW I418034 B TWI418034 B TW I418034B
Authority
TW
Taiwan
Prior art keywords
sti
gate
noise
fet
channel
Prior art date
Application number
TW099139960A
Other languages
English (en)
Other versions
TW201222815A (en
Inventor
邱當榮
龔正
陳新
Original Assignee
國立清華大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立清華大學 filed Critical 國立清華大學
Priority to TW099139960A priority Critical patent/TWI418034B/zh
Priority to US13/300,248 priority patent/US8604549B2/en
Publication of TW201222815A publication Critical patent/TW201222815A/zh
Application granted granted Critical
Publication of TWI418034B publication Critical patent/TWI418034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W10/014—
    • H10W10/17—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

具增強的、可調適的低頻雜訊之多閘極場效電晶體
本發明係關於一種場效電晶體(FET)，特別是有關一種具增強的、可調適的低頻雜訊之場效電晶體。
當半導體技術朝向縮小電晶體尺寸，導致電晶體雜訊大幅增加，因而劣化積體電路的準確性及可靠性，於是有許多技巧提出以抑制電晶體雜訊。但是相反地，也已經發現電晶體雜訊在許多應用上是有用的，例如用於資料加密(data encryption)、生物啟發運算的擾動學習(perturbative learning in bioinspired computations)、推測演算法(stochastic arithmetic)、概率化模型(probabilistic modeling)等，也已經有使用具增強雜訊功能的電晶體(noisy transistor)的演算法架構被提出來。以硬體實現這些應用通常需要多通道無關聯性的雜訊(multichannel uncorrelated noise)。現有的方法包括使用氮化矽(silicon nitride)介電層以增加界面陷阱(interface trap)及縮小電晶體的尺寸使其具有單一氧化物陷阱(single oxide trap)。然而這些方法只是將雜訊增強到可用的程度，未能控制精確的雜訊準位(noise level)。
圖1的上方顯示典型的FET的水平佈局，其中閘極16在主動區14上方，源極接觸窗(source contact)11及汲極接觸窗13分別在閘極16的上下兩側，沿著A-A剖面線切開可得到如圖1下方的剖面圖。在標準的CMOS邏輯製程中，在矽基板10上形成淺溝槽隔離(Shallow Trench Isolation,STI)12定義出主動區(active region)14，其上方沉積閘極16，因而可藉閘極電壓VG 控制在主動區14表面下方的通道(channel)18。在閘極16和通道18之間的閘極介電層20，其與主動區14的界面有許多懸鍵(dangling bond)形成陷阱(trap)，會捕捉或釋放通道18中的載子，因而產生低頻擾動(fluctuation)。在製作FET時會儘量減少此界面的懸鍵，例如對主動區14的表面施加RCA清洗，藉以降低此界面引發的低頻雜訊。美國專利公開號2007/0296025及2010/0057820在閘極介電層20之內增加陷阱絕緣層，用以提供更多的陷阱以增強低頻雜訊，但是其產生的低頻雜訊準位不可受外加電壓或外加電流控制。美國專利公開號2009/0309646藉由改變通道18的材料、源極及汲極的材料、或是包覆閘極的襯墊(liner)保護層的形狀來增加低頻雜訊的擾動頻率。但是這些方法產生的低頻雜訊振幅或頻率依然不可受外加電壓或外加電流所調適。
另一方面，在快閃記憶體中，已經知道STI邊緣效應(edge effect)引發雜訊。R. V. Wang,Y. H. Lee,Y. L. R. Lu,W. McMahon,S. Hu,and A. Ghetti,"Shallow trench isolation edge effect on random telegraph signal noise and implications for flash memory," IEEE Trans. Electron Devices,vol. 56,no. 9,pp. 2107-2113,Sep. 2009指出，藉由圓潤化STI邊角可以明顯減少應力(stress)引發的陷阱數量。
到目前為止，要增強FET的低頻雜訊必須增加光罩或改變製程，因此無法適用標準的CMOS邏輯製程，而且也沒有發現有技藝可為FET調適低頻雜訊的振幅準位。
本發明的目的之一，在於提出一種具增強的低頻雜訊之FET。
本發明的目的之一，在於提出一種具可調適的低頻雜訊之FET。
本發明的目的之一，在於提出一種相容於標準CMOS邏輯製程之具增強的低頻雜訊之FET。
一種根據本發明的FET，在STI上有額外的閘極以增強及調適STI-矽界面(STI-Si interface)引發的低頻雜訊。
藉由改變該STI閘極的電壓，該FET可調適的低頻雜訊超過萬倍。
圖2用以說明本發明的原理，其中上方為N型FET的水平面佈局，下方為此N型FET的剖面圖。在此N型FET中，STI閘極22在STI 12上，在STI閘極22的右方及左方的主動區14被施加N型重摻雜(heavily doped)，而成為此N型FET的汲極及源極，在汲極及源極上分別具有汲極接觸窗26及源極接觸窗28。當施加正電壓VX 至STI閘極22時，在STI邊緣24感應出反轉電荷(inversion charge)，通道載子將沿STI邊緣24在汲極及源極之間流動，由於STI邊緣24處的STI-矽界面有很多陷阱捕捉或釋放通道載子，因此產生較大的雜訊。當正電壓VX 增加時，在STI邊緣24處感應出的通道載子濃度將增加，因此載子與陷阱交互作用的機率也將增加，進而增強雜訊準位。
另外，由於STI 12的厚度遠大於一般FET閘極介電層20，如圖1所示，因此在電壓VX 及VG 相等的情況下，在STI邊緣24處感應出的通道載子將遠少於一般FET的通道載子數目。為增加STI邊緣24處的通道載子數目，可以使用P型井阻絕光罩(P-well-blocked mask)來阻絕N型FET的P型井工程，因而使矽基板上形成低P型摻雜濃度的本質井(native well)23以及高P型摻雜濃度的P型井，在STI邊緣24附近為低P型摻雜濃度的本質井23，所以此N型FET的臨界電壓(threshold voltage)將可大幅降低，從而提高STI邊緣24的通道載子濃度，以提升載子與STI邊緣24的陷阱交互作用的機率，進而增強雜訊準位。事實上，即使STI邊緣24附近不是本質井，只要電壓VX 足夠大，依然可以增強雜訊準位。在此雖僅以N型FET做說明，但P型FET的原理也相同。
圖3係本發明的第一實施例，在圖1所示的FET結構中增加額外的閘極22在STI 12上。此FET有兩個閘極16和22，在通道18上方的閘極16是主閘極，如同一般的FET閘極用來控制通道電流，在STI 12上方的STI閘極22用來吸引通道載子沿著STI邊緣24流動以引發雜訊。
閘極22可和閘極16在同一道步驟中製作，因此圖3的FET結構相容於標準CMOS邏輯製程，不需要增加光罩及改變製程。
圖4係含有圖3所示的FET結構的一個實施例的水平面佈局，汲極接觸窗26和源極接觸窗28分別在主閘極16的上下兩側，STI閘極22在主閘極16的旁邊，沿B-B剖面線可得到圖3的剖面圖。
參照圖3及圖4，已經熟知的，當施加電壓VG 到主閘極16時，在其下方的通道18感應出反轉電荷，因而可在汲極接觸窗26與源極接觸窗28之間產生電流。在此狀態下，此FET當作一般的FET使用，其低頻雜訊很小。當施加電壓VX 到STI閘極22時，在STI邊緣24感應出反轉電荷，通道載子沿著STI邊緣24流動而產生雜訊。與閘極介電層20不同，STI邊緣24處的STI-矽界面有很多陷阱，因此產生較大的雜訊。當電壓VX 增加時，在STI邊緣24處感應出的通道載子濃度將增加，因此載子與陷阱交互作用的機率將增加，雜訊因而也將增強。較佳者，STI閘極22應儘量靠近主閘極16，因此小的電壓VX 可顯著地感應出反轉電荷。通道18的寬度及其在STI邊緣24處的長度均對雜訊強度有明顯的影響。若通道18的寬度較窄，可相對地增加載子被捕捉或釋放的程度而增強雜訊強度。
圖3所示FET的結構特徵暗示其電特性可模型化為兩個並聯的FET，如圖5所示，一個受控於主閘極16，另一個受控於STI閘極22。主閘極16、源極接觸窗28及汲極接觸窗26形成右方的主電晶體。STI閘極22、源極接觸窗28及汲極接觸窗26形成左方具有許多陷阱的STI電晶體。主閘極16控制的電晶體如同一般的FET操作，由於此電晶體的通道內幾乎沒有陷阱，所以載子通過時產生的雜訊很小。STI閘極22控制的電晶體有很多陷阱捕捉或釋放載子，因此載子通過時將產生較大的雜訊，但是STI 12的厚度遠大於閘極介電層20的厚度，所以STI閘極22所能控制的電流將遠小於主閘極16所能控制的電流。如本模型顯示的，主閘極16控制FET的電流，STI閘極22控制雜訊大小。
圖6係本發明的第二實施例，從圖3所示的結構分裂為左右兩邊，其原理與操作都和圖3所描述的一樣。
圖7係含有圖6所示的FET結構的一個實施例的水平面佈局，汲極接觸窗26和源極接觸窗28分別在主閘極16的上下兩側，STI閘極22在主閘極16的兩部份之間，沿C-C剖面線可得到圖6的剖面圖。
圖8係八角形雙閘極FET(Octagonal Dual-Gate FET,ODGFET)的水平佈局及剖面圖，其中上方的剖面圖係沿D-D剖面線所得的剖面圖，右方的剖面圖係沿E-E剖面線所得的剖面圖。在此ODGFET中，主動區14是一個八角形的環，圍繞八角形的STI閘極22。汲極接觸窗26和源極接觸窗28分別在STI閘極22的上下兩側，主閘極16與主動區14重疊的區域定義出多邊形的通道18。在其他實施例中，亦可使用其他非直線形狀的水平面佈局。
在圖8的ODGFET中，由於通道18是多邊形的，因此更增加通道載子與STI邊緣24的陷阱交互作用的機會。此外，在STI-矽界面的陷阱密度與STI的幾何形狀有強烈的關係。在八個135°的STI邊角30有更多的陷阱，因此通道載子經過這些STI邊角30時更容易被捕捉或釋放，因而增強雜訊準位。
為了瞭解本發明的效果，以標準0.18μm CMOS邏輯製程製作圖8所示結構的ODGFET，其有效通道長度及寬度分別為8μm及0.42μm，如此大的長寬比及八角形的幾何形狀增加通道載子與STI邊緣24的陷阱交互作用的機率。為了增強STI閘極22控制STI邊緣24的通道載子的效力，矩形的P型井阻絕光罩用於遮蔽P型井工程，以形成本質井23，進而減少通道18與STI邊緣24的P型摻雜濃度，因而降低臨界電壓。此ODGFET用來進行各種測試及量測，以分析其性能表現。為了研究STI的幾何形狀是否扮演重要的角色，一個對照用的長方形FET(例如圖7所示的結構)也一起於相同的CMOS製程中製作。此對照用的FET具有兩個直的通道在一個直的STI閘極的兩側，其有效通道長度及寬度皆與ODGFET相同，而且也使用P型井阻絕光罩以在STI邊緣24附近形成本質井，以降低STI邊緣24附近的P型摻雜濃度，進而提高STI邊緣24的載子濃度。
圖9顯示ODGFET在VD =2.8V，VB =VS =VX =VG =GND時汲極電流的擾動量ΔID ，圖10顯示ODGFET在VD =2.8V，VX =5V，VB =VS =VG =GND時汲極電流的擾動量ΔID 。由圖9及圖10可以明顯看出，當STI閘極22上的電壓VX 增加時，汲極電流的擾動量ΔID 增加，也就是說，改變STI閘極22上的電壓VX 可以調整雜訊的強度。
為了研究STI幾何形狀的效果，首先比較圖8的ODGFET及圖7的長方形FET的低頻雜訊。讓VD =2.8V，VG =VS =VB =0V，VX 從0V變化到5V，使用雜訊分析儀BTA 9812B量測雜訊的頻譜(SID )如圖11所示，下方以倒三角形標示的曲線是對長方形FET的量測結果，其STI閘極22的電壓在0V到5V對於雜訊的大小幾乎沒有影響。圖11的上方使用上三角形標示的曲線是對ODGFET的量測結果，其具有相對大的雜訊準位，且STI閘極22的電壓在0V到5V能夠調變的雜訊準位超過萬倍。此劇烈差異是因為，ODGFET的主動區14是環形，故在中間的STI閘極22施加正電壓VX 將使通道載子沿環形主動區14的內圈(STI邊緣24)流動，如圖8的水平佈局圖所示，從而增加通道載子與STI邊緣24的陷阱交互作用的機會。而且ODGFET具有多邊形幾何結構，故具有很多邊角，在半導體的STI製程中，不規則形狀(邊角結構)在界面處天生就會產生較多懸鍵，因此在八個STI邊角30處會有更多的陷阱。又多邊形STI閘極22(不限於八角形佈局)的邊角附近的電場有邊緣場(fringing field)效應，因此多邊形STI閘極22的邊角附近的電場強度較強，藉以誘使更多在STI邊角30附近的通道載子，和STI邊角30附近的陷阱產生交互作用，進而加大雜訊準位。此外，在STI閘極22下方的STI 12的底部也能夠感應出通道載子，與STI邊緣24處的陷阱產生交互作用，故亦能進一步增強雜訊準位。較高的VX 能沿著STI邊緣24吸引較多的載子，因而導致較多的雜訊。因此八角形的幾何形狀可充分增強雜訊準位，並且藉由STI閘極電壓VX 可進一步調適雜訊準位。此外，當VX 夠高時，例如20V以上，長方形的FET對於雜訊的可調適性也有顯著的效果。
設定圖8中的VD =2.8V，VS =VB =0V。當VX 0V而VG 為正電壓時，稱為主致能模式，此模式下測量到的汲極電流(ID )主要取決於VG 。當VG -0.5V而VX 為正電壓時，稱為STI致能模式，此模式下測量到的汲極電流(ID )主要取決於VX 。此特性有助於量測及比較不同閘極(模式)引發的雜訊。
接著比較ODGFET的二個閘極16及22對雜訊的可調適性。讓VD =2.8V，VS =VB =0V，在不同VG 和VX 下量測到的雜訊頻譜(SID )對汲極電流的平方ID 2 做正規化(normalized)的結果如圖12所示，其顯示在STI致能模式(VG =-0.5V)的所有正規化雜訊頻譜(SID /ID 2 )都大於主致能模式(VX =0V)的所有正規化雜訊頻譜，指出在STI致能模式的載子遭遇更多的界面陷阱。換言之，該STI閘極22能夠以更具有功率效率(power-efficient)的方式調適雜訊準位，而主閘極16能夠較有效地控制汲極偏壓電流(drain bias current)。此二閘極16及22的差異角色提供電路設計較大的彈性。
為了研究不同元件的雜訊準位變異性(variation)是否會遮蔽STI閘極22的雜訊可調適性，對八個彼此相同的ODGFET測試鍵(testkey)量測雜訊功率比(Noise Power Ratio,NPR)，其係圖12的正規化雜訊頻譜對頻率積分所得到的結果∫(SID /ID 2 )df，如圖13所示。其中，八個彼此相同的ODGFET測試鍵是指相同佈局的八個測試鍵散佈於同一晶圓的八個位置，因為半導體的製程變異(process variation)，因此這八個測試鍵的雜訊準位也具變異性。STI致能模式的NPR遠大於主致能模式的NPR，再次顯示STI閘極22比主閘極16具有更高的功率效率來調適雜訊準位。更重要的是，STI閘極22能夠調適的NPR達數百倍，而同一片晶圓上的製程變異只會造成NPR的變異不到4倍。因此，STI閘極22的雜訊可調適性被證明顯著且有用。此外，該可調適性在VX 5V時也比較好，因此允許電路設計保有低電壓及低功率的節省能源操作模式。
圖12及圖13是研究ODGFET的主致能模式及STI致能模式，也就是圖5中的主電晶體和STI電晶體一開一關時，其中一個電晶體單獨對NPR的調適能力。而圖14則是研究當ODGFET的主電晶體與STI電晶體一起打開時，主閘極16及STI閘極22一起對NPR的調適能力。圖14同樣是針對圖8的ODGFET所做的量測結果，由圖14可看出，同時施加電壓給主閘極16及STI閘極22時，同樣可以調適NPR。根據圖14可以提供一個雜訊調適的參考依據，讓電路設計者使用。此元件可適用於需要雙端輸入(VX 及VG )單端輸出(ID )的應用中，例如乘法器(multiplier)及混波器(mixer)。
上述的測試係以NMOSFET為對象，此技術領域之人士亦可以PMOSFET測試而得到相同的結論。
10．．．基板
11．．．源極接觸窗
12．．．STI
13．．．汲極接觸窗
14．．．主動區
16．．．閘極
18．．．通道
20．．．閘極介電層
22．．．STI閘極
23．．．本質井
24．．．STI邊緣
26．．．汲極接觸窗
28．．．源極接觸窗
30．．．STI邊角
圖1係典型的FET的剖面圖；
圖2顯示本發明的原理；
圖3係本發明的第一實施例；
圖4係含有圖3所示結構的一個實施例的水平面佈局；
圖5係圖3的FET結構的電路模型；
圖6係本發明的第二實施例；
圖7係含有圖6所示結構的一個實施例的水平面佈局；
圖8係ODGFET的水平佈局及剖面圖；
圖9顯示ODGFET在VX =VG =GND時汲極電流的擾動量ΔID ；
圖10顯示ODGFET在VX =5V而VG =GND時汲極電流的擾動量ΔID ；
圖11係ODGFET及長方形FET的雜訊調適性的比較；
圖12係ODGFET的主閘極和STI閘極的雜訊調適性的比較；
圖13係ODGFET在主致能和STI致能模式的雜訊功率比的比較；以及
圖14顯示ODGFET在不同電壓VG 下，電壓VX 與NPR的關係曲線。
23．．．本質井
12．．．STI
14．．．主動區
16．．．閘極
18．．．通道
20．．．閘極介電層
22．．．STI閘極
24．．．STI邊緣

Claims (5)

  1. 一種具增強的、可調適的低頻雜訊之多閘極FET，包括：STI；被該STI圍繞的主動區；第一閘極，於該主動區的上方，定義出通道；以及第二閘極，於該STI的上方及該通道的側邊，吸引載子沿著STI邊緣流動以引發雜訊。
  2. 如請求項1之多閘極FET，其中該STI在該通道的長度方向上具有邊角。
  3. 如請求項1之多閘極FET，其中該第一閘極包含兩部份分別在該第二閘極的兩側。
  4. 如請求項1之多閘極FET，其中該主動區具有多邊形的水平面佈局。
  5. 如請求項1之多閘極FET，其中該主動區具有非直線型的水平面佈局。
TW099139960A 2010-11-19 2010-11-19 具增強的、可調適的低頻雜訊之多閘極場效電晶體 TWI418034B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099139960A TWI418034B (zh) 2010-11-19 2010-11-19 具增強的、可調適的低頻雜訊之多閘極場效電晶體
US13/300,248 US8604549B2 (en) 2010-11-19 2011-11-18 Multi-gate field-effect transistor with enhanced and adaptable low-frequency noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099139960A TWI418034B (zh) 2010-11-19 2010-11-19 具增強的、可調適的低頻雜訊之多閘極場效電晶體

Publications (2)

Publication Number Publication Date
TW201222815A TW201222815A (en) 2012-06-01
TWI418034B true TWI418034B (zh) 2013-12-01

Family

ID=46380010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139960A TWI418034B (zh) 2010-11-19 2010-11-19 具增強的、可調適的低頻雜訊之多閘極場效電晶體

Country Status (2)

Country Link
US (1) US8604549B2 (zh)
TW (1) TWI418034B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102046761B1 (ko) * 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
TWI685061B (zh) * 2016-05-04 2020-02-11 聯華電子股份有限公司 半導體元件及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290078A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET without field plate structure
US20090108362A1 (en) * 2007-10-26 2009-04-30 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290078A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET without field plate structure
US20090108362A1 (en) * 2007-10-26 2009-04-30 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
JP2009111020A (ja) * 2007-10-26 2009-05-21 Elpida Memory Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8604549B2 (en) 2013-12-10
TW201222815A (en) 2012-06-01
US20120168868A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
Nemirovsky et al. 1/f noise in CMOS transistors for analog applications
US10566361B2 (en) Wide channel gate structure and method of forming
US10534393B2 (en) Two-transistor bandgap reference circuit and FinFET device suited for same
US20210167224A1 (en) Diode
TWI418034B (zh) 具增強的、可調適的低頻雜訊之多閘極場效電晶體
CN106298564B (zh) 一种FinFET器件界面态的测量结构及测量方法、电子装置
JP5594753B2 (ja) トランジスタ及び半導体装置
CN104584218B (zh) 具有由沟槽隔离限定的jfet宽度的半导体器件
JP5841013B2 (ja) 半導体装置
CN108767011A (zh) 一种双栅mosfet结构
Hu et al. Current gain and low-frequency noise of symmetric lateral bipolar junction transistors on SOI
TW201824566A (zh) 具有高壓啟動單元的垂直雙擴散金氧半功率元件
CN100508195C (zh) 半导体器件及其操作方法
CN205789955U (zh) 一种深n阱隔离测试结构
TWI556430B (zh) 非對稱閘極的穿隧式電晶體
Stefanov et al. Performance of Deep-Depletion Buried-Channel $ n $-MOSFETs for CMOS Image Sensors
JP4430485B2 (ja) 半導体中の不純物の荷電状態の検出方法
US20180138198A1 (en) Trench structured vertical mosfet
JP2004342995A (ja) 半導体放射線検出器
US8405156B2 (en) Semiconductor device and manufacturing method thereof
TW202029499A (zh) 電晶體元件
Praveen et al. Analysis of gaa tunnel fet using matlab
Cho et al. Observation of slow oxide traps at MOSFETs having metal/high-k gate dielectric stack in accumulation mode
Malits et al. Low frequency noise in surface and buried channel nanometric CMOS transistors
Tan et al. Shallow trench isolation stress effect on cmos transistors with different channel orientations