[go: up one dir, main page]

CN108767011A - 一种双栅mosfet结构 - Google Patents

一种双栅mosfet结构 Download PDF

Info

Publication number
CN108767011A
CN108767011A CN201810398766.8A CN201810398766A CN108767011A CN 108767011 A CN108767011 A CN 108767011A CN 201810398766 A CN201810398766 A CN 201810398766A CN 108767011 A CN108767011 A CN 108767011A
Authority
CN
China
Prior art keywords
region
grid
channel region
channel
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810398766.8A
Other languages
English (en)
Inventor
郭宇锋
张茂林
童祎
陈静
李曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University Of Posts And Telecommunications Nantong Institute Ltd
Nanjing Post and Telecommunication University
Original Assignee
Nanjing University Of Posts And Telecommunications Nantong Institute Ltd
Nanjing Post and Telecommunication University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University Of Posts And Telecommunications Nantong Institute Ltd, Nanjing Post and Telecommunication University filed Critical Nanjing University Of Posts And Telecommunications Nantong Institute Ltd
Priority to CN201810398766.8A priority Critical patent/CN108767011A/zh
Priority to PCT/CN2018/111908 priority patent/WO2019205537A1/zh
Publication of CN108767011A publication Critical patent/CN108767011A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/611Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种双栅MOSFET结构,包括:呈渐变厚度的沟道区,沟道区的厚度小的一侧设有源区,其厚度大的一侧设有漏区,源区远离沟道区的侧边设有源极,漏区远离沟道区的侧边设有漏极;相连的沟道区、源区和漏区的上、下表面分别覆盖第一栅氧层和第二栅氧层,第一栅氧层覆盖沟道区的部分的上表面设有第一栅极,第二栅氧层覆盖沟道区的部分的下表面设有第二栅极,第一栅极和第二栅极构成双栅结构。本发明所提供的器件结构既能有效地抑制短沟道效应,又能提高电流驱动能力,减小漏区的电场峰值;且工艺步骤相对简单,可与现有CMOS工艺相兼容。

Description

一种双栅MOSFET结构
技术领域
本发明属于半导体器件技术领域,具体涉及一种双栅MOSFET结构。
背景技术
随着集成电路的快速发展,芯片的性能和密度随之不断增加,这要求器件尺寸不断缩小,然而当器件的尺寸缩小到一定程度时将引发短沟道效应。短沟道效应将会导致器件栅极的控制能力下降,从而引起阈值电压的漂移和漏致势垒降低效应,从而导致器件的静态功耗增加。与此同时,缩小的器件尺寸将导致器件内部的电场升高,增加了热载流子的生成,降低器件的可靠性。
据申请人了解,为了改善MOSFET的短沟道效应,研究人员提出了各种措施。文献1,如Long W, Ou H, Kuo J M, et al. Dual-material gate (DMG) field effecttransistor[J]. IEEE Transactions on Electron Devices, 1999, 46(5): 865-870提出了一种具有双段栅结构的MOSFET。如图1所示,1是第一段栅金属,2是第二段栅金属,3是栅氧层,4是源极,5是源区,6是衬底,7是漏区,8是漏极,9是衬底电极。该结构通过利用了两种具有不同功函数的材料的特性,提高了栅极的控制能力,并且增强了电子的运输特性。但是由于双段栅的制造工艺十分繁琐,因此其成本较高,不适合应用于超大规模集成电路中。
文献2,如张哲诚,中国专利,201710288728.2,提出了一种FinFET结构的MOS晶体管。如图2所示,1是栅极,2是栅氧层,3是源区,4是沟道区,5是漏区,6是衬底。该器件增加了栅极的数量,并且将沟道三维化,使得器件的有效沟道宽度增加的同时提高了栅极的控制能力,因此增大了电流驱动能力,并且有效地抑制了短沟道效应。然而由于沟道尺寸的下降,增加了器件内部的电场强度,从而降低器件的可靠性。
文献3,如美国专利Colinge JP.Junctionless metal-oxide-semiconductortransistor:U.S.Patent8,178,862[P].2012-5-15提出了一种无结型场效应晶体管。如图3所示,1是第一栅极,2是第一栅氧层,3是源极,4是源区,5是沟道区,6是漏区,7是漏极,8是第二栅氧层,9是第二栅极。该发明利用了耗尽区的特性来控制器件的开启和关断。由于不存在PN结,其制造工艺较为简单。该结构的沟道和源漏区都需掺杂相同类型且浓度很高的杂质,然而载流子涨落效应,使得器件内部载流子浓度分布不一致,限制了该器件的大规模应用。
发明内容
本发明的目的在于:一种双栅MOSFET结构,可以有效控制短沟道效应,提高电流的驱动能力,并能降低器件内部的电场峰值,提高器件的可靠性。
为了达到以上目的,一种双栅MOSFET结构,包括:呈渐变厚度的沟道区,沟道区的厚度小的一侧设有源区,其厚度大的一侧设有漏区,源区远离沟道区的侧边设有源极,漏区远离沟道区的侧边设有漏极;相连的沟道区、源区和漏区的上、下表面分别覆盖第一栅氧层和第二栅氧层,第一栅氧层覆盖沟道区的部分的上表面设有第一栅极,第二栅氧层覆盖沟道区的部分的下表面设有第二栅极,第一栅极和第二栅极构成双栅结构。
本发明的优选方案是:沟道区的上、下两表面的延长面必会相交。
优选地,沟道区、源区和漏区的材料为硅或锗、锗硅、砷化镓、氮化镓。
优选地,沟道区、源区和漏区的掺杂类型为P型或N型。
优选地,第一栅氧层和第二栅氧层的材料为氧化物或氮化物的绝缘材料。
优选地,源极、漏极、第一栅极和第二栅极的材料为多晶硅或金属。
本发明有益效果为:该结构中靠近源区的厚度较小的沟道可以有效地提供栅极控制能力,从而降低短沟道效应;而靠近漏区的厚度较大的沟道可以有效降低电场强度,同时由于沟道厚度的变化而产生的斜PN结可以降低电场强度,因此漏区的电场峰值得以降低;最后由于沟道厚度的渐变,器件内部的散射作用得以改善,使该器件结构能够有效地增强电流驱动能力。
附图说明
下面结合附图对本发明作进一步的说明。
图1为背景技术中文献1采用的双段栅结构的示意图;
图2为背景技术中文献1采用的FinFET结构的示意图;
图3为背景技术中文献1采用的无结MOSFET结构的示意图;
图4为本发明的双栅MOSFET结构的截面示意图;
图5是本发明实施例一的双栅MOSFET结构三维示意图;
图6是本发明实施例二的双栅MOSFET结构三维示意图;
图7是本发明对沟道电势分布改善的示意图;
图8是本发明对表面分布改善的示意图;
图9是本发明对跨导改善的示意图。
具体实施方式
如图4所示,一种双栅MOSFET结构,包括:呈渐变厚度的沟道区5,沟道区5的厚度小的一侧设有源区4,其厚度大的一侧设有漏区6,源区4远离沟道区的侧边设有源极3,漏区6远离沟道区的侧边设有漏极7;相连的沟道区5、源区4和漏区6的上、下表面分别覆盖第一栅氧层2和第二栅氧层8,第一栅氧层2覆盖沟道区的部分的上表面设有第一栅极1,第二栅氧层8覆盖沟道区的部分的下表面设有第二栅极9,第一栅极1和第二栅极9构成双栅结构。
沟道区5的上、下两表面的延长面必会相交。
沟道区5、源区4和漏区6的材料为硅或锗、锗硅、砷化镓、氮化镓。
沟道区5、源区4和漏区6的掺杂类型为P型或N型。
第一栅氧层2和第二栅氧层8的材料为氧化物或氮化物的绝缘材料。
源极3、漏极7、第一栅极1和第二栅极9的材料为多晶硅或金属。
如图7-图9所示,选取三种渐变沟道厚度双栅结构与常规双栅MOSFET进行性能对比,分别为(t源=5nm,t漏=10nm),(t源=5nm,t漏=15nm)和(t源=10nm,t漏=15nm),其中t源表示靠近源区4的沟道厚度,t漏表示靠近漏区6的沟道厚度。常规双栅MOSFET的沟道厚度设置为10nm。
其中,图7是常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的沟道电势对比。图8是常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的表面电场对比。图9是常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的跨导对比。
在图7中比较了常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的沟道电势分布。当器件沟道长度缩短时,漏区6的电势将会影响沟道区5的电势分布,通常来说,随着沟道长度的缩短,沟道电势将会抬升,因此器件开启所需的阈值电压将会降低。并且电势的升高将会导致源区4和沟道区5之间的势垒的降低,从而影响器件的亚阈值特性,器件漏电增加,进而静态功耗增加。由图7可知,渐变沟道厚度双栅结构的沟道电势比常规双栅结构的沟道电势更低。这就意味着渐变沟道厚度双栅结构可以有效抑制短沟道效应,使得器件阈值电压更加稳定,降低漏电流,减小静态功耗。
在图8中比较了常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的表面电场分布。随着器件尺寸的缩小,其内部的电场强度逐渐升高,导致器件可靠性下降。从图8中可知,渐变沟道厚度双栅结构的漏区电场峰值比常规双栅结构的漏区电场峰值更低。这意味着渐变沟道厚度双栅结构可以有效降低漏区电场峰值,从而降低器件的击穿电压,抑制热载流子的生成,提高器件的可靠性。
在图9中比较了常规双栅结构与本发明所提出的渐变沟道厚度双栅结构的跨导随着栅电压的变化情况。跨导是器件的一个关键参数,跨导越大,意味着器件的工作速度越快。从图9中不难发现,渐变沟道厚度双栅结构的跨导比常规双栅结构的跨导更高,因此渐变沟道厚度双栅结构的工作速度比常规双栅结构的工作速度更高。这是由于渐变沟道厚度双栅结构可以降低反型层的电子散射作用,从而提高电子的迁移率,进而提高器件的跨导。
实施例一
如图5所示,在本实施例中XY面定义为与晶圆表面平行,Z方向定义为晶圆表面的法线方向,
沟道区5在Z方向上设置为渐变厚度,其下表面为水平,上表面呈斜面状态,厚度小的一侧设有源区4,其厚度大的一侧设有漏区6,源区4远离沟道区的侧边设有源极3,漏区6远离沟道区的侧边设有漏极7;相连的沟道区5、源区4和漏区6的上、下表面分别覆盖第一栅氧层2和第二栅氧层8,第一栅氧层2覆盖沟道区的部分的上表面设有第一栅极1,第二栅氧层8覆盖沟道区的部分的下表面设有第二栅极9,第一栅极1和第二栅极9构成双栅结构。
在该结构中,沟道区5在源区4一侧的厚度要比在漏区6一侧的厚度小,通过这种设置,靠近源区4的厚度较小的沟道可以有效地提供栅极控制能力,从而降低短沟道效应;而靠近漏区6的厚度较大的沟道可以有效降低电场强度,同时由于沟道厚度的变化而产生的斜PN结可以降低电场强度,因此漏区6的电场峰值得以降低;最后由于沟道厚度的渐变,器件内部的散射作用得以改善,导致该器件结构能够有效地增强电流驱动能力。
实施例二
如图6所示,在本实施例中XY面定义为与晶圆表面平行,Z方向定义为晶圆表面的法线方向,该结构中沟道区5在XY面上设置为渐变厚度;沟道区5的两侧分别设置源区4和漏区6;栅氧层2覆盖于沟道区5的前后表面和上表面;栅极1设置于覆盖在栅氧层2表面;栅氧层2在沟道区5的上方的厚度设置为远大于在沟道区5前后表面的厚度。通过这种设置,栅极1在沟道上方的部分将不提供控制能力,从而栅极1的前后部分构成双栅结构.
在该结构中,沟道区5在源区4一侧的厚度要比在漏区6一侧的厚度小,通过这种设置,靠近源区4的厚度较小的沟道可以有效地提供栅极控制能力,从而降低短沟道效应;而靠近漏区6的厚度较大的沟道可以有效降低电场强度,同时由于沟道厚度的变化而产生的斜PN结可以降低电场强度,因此漏区6的电场峰值得以降低;最后由于沟道厚度的渐变,器件内部的散射作用得以改善,导致该器件结构能够有效地增强电流驱动能力。
除上述实施例外,本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案,均落在本发明要求的保护范围。

Claims (6)

1.一种双栅MOSFET结构,其特征在于,包括:呈渐变厚度的沟道区,所述沟道区的厚度小的一侧设有源区,其厚度大的一侧设有漏区,所述源区远离沟道区的侧边设有源极,所述漏区远离沟道区的侧边设有漏极;相连的所述沟道区、所述源区和所述漏区的上、下表面分别覆盖第一栅氧层和第二栅氧层,所述第一栅氧层覆盖所述沟道区的部分的上表面设有第一栅极,所述第二栅氧层覆盖所述沟道区的部分的下表面设有第二栅极,所述第一栅极和所述第二栅极构成双栅结构。
2.根据权利要求1所述的一种双栅MOSFET结构,其特征在于,所述沟道区的上、下两表面的延长面必会相交。
3.根据权利要求1所述的一种双栅MOSFET结构,其特征在于,所述沟道区、所述源区和所述漏区的材料为硅或锗、锗硅、砷化镓、氮化镓。
4.根据权利要求1所述的一种双栅MOSFET结构,其特征在于,所述沟道区、所述源区和所述漏区的掺杂类型为P型或N型。
5.根据权利要求1所述的一种双栅MOSFET结构,其特征在于,所述第一栅氧层和所述第二栅氧层的材料为氧化物或氮化物的绝缘材料。
6.根据权利要求1所述的一种双栅MOSFET结构,其特征在于,所述源极、所述漏极、所述第一栅极和所述第二栅极的材料为多晶硅或金属。
CN201810398766.8A 2018-04-28 2018-04-28 一种双栅mosfet结构 Pending CN108767011A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810398766.8A CN108767011A (zh) 2018-04-28 2018-04-28 一种双栅mosfet结构
PCT/CN2018/111908 WO2019205537A1 (zh) 2018-04-28 2018-10-25 一种双栅mosfet结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810398766.8A CN108767011A (zh) 2018-04-28 2018-04-28 一种双栅mosfet结构

Publications (1)

Publication Number Publication Date
CN108767011A true CN108767011A (zh) 2018-11-06

Family

ID=64012201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810398766.8A Pending CN108767011A (zh) 2018-04-28 2018-04-28 一种双栅mosfet结构

Country Status (2)

Country Link
CN (1) CN108767011A (zh)
WO (1) WO2019205537A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416288A (zh) * 2019-08-01 2019-11-05 南京邮电大学 一种双栅隧穿晶体管结构
CN114744046A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 一种氧化镓场效应晶体管器件及其制备方法
CN114743882A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
CN114744047A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP2008192819A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 半導体装置
KR20120066150A (ko) * 2010-12-14 2012-06-22 서강대학교산학협력단 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터
CN105826391A (zh) * 2016-05-19 2016-08-03 杭州电子科技大学 一种新型非对称双栅无结场效应晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2050140B1 (en) * 2006-08-04 2010-05-12 Nxp B.V. Method of manufacturing a double gate transistor
US8299547B2 (en) * 2011-01-03 2012-10-30 International Business Machines Corporation Lateral extended drain metal oxide semiconductor field effect transistor (LEDMOSFET) with tapered dielectric plates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP2008192819A (ja) * 2007-02-05 2008-08-21 Toshiba Corp 半導体装置
KR20120066150A (ko) * 2010-12-14 2012-06-22 서강대학교산학협력단 비대칭 활성영역을 갖는 터널링 전계효과 트랜지스터
CN105826391A (zh) * 2016-05-19 2016-08-03 杭州电子科技大学 一种新型非对称双栅无结场效应晶体管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416288A (zh) * 2019-08-01 2019-11-05 南京邮电大学 一种双栅隧穿晶体管结构
CN114744046A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 一种氧化镓场效应晶体管器件及其制备方法
CN114743882A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
CN114744047A (zh) * 2022-04-28 2022-07-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管
CN114743882B (zh) * 2022-04-28 2025-11-21 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
CN114744046B (zh) * 2022-04-28 2025-11-21 中国电子科技集团公司第十三研究所 一种氧化镓场效应晶体管器件及其制备方法
CN114744047B (zh) * 2022-04-28 2026-01-02 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管

Also Published As

Publication number Publication date
WO2019205537A1 (zh) 2019-10-31

Similar Documents

Publication Publication Date Title
CN101740621B (zh) 具有金属源极的隧道场效应晶体管
Wang et al. Design of U-shape channel tunnel FETs with SiGe source regions
Abdi et al. In-built N+ pocket pnpn tunnel field-effect transistor
US9117893B1 (en) Tunneling transistor suitable for low voltage operation
CN107004701B (zh) 隧道场效应晶体管及其制造方法
CN102184955A (zh) 互补隧道穿透场效应晶体管及其形成方法
CN108767011A (zh) 一种双栅mosfet结构
CN104425593B (zh) 隧道场效应晶体管及其形成方法
CN111725071B (zh) 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法
CN105118858B (zh) 纵向隧穿场效应晶体管
CN103500760A (zh) 一种体硅mosfet结构
CN104282750B (zh) 主辅栅分立控制u形沟道无掺杂场效应晶体管
CN107611170A (zh) 开态电流增强的纵向隧穿场效应晶体管
WO2011160424A1 (zh) 一种栅控pn场效应晶体管及其控制方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN102354708B (zh) 具有悬空源漏的隧穿场效应晶体管结构及其形成方法
Low et al. Device physics and design of a L-shaped germanium source tunneling transistor
US20130049092A1 (en) Semiconductor device
CN110416288A (zh) 一种双栅隧穿晶体管结构
JP2005012110A (ja) 極微細mosfet
Park et al. Tunnel field-effect transistor with segmented channel
CN102956699B (zh) 半导体器件
Lin et al. Discover Nano
JP3272966B2 (ja) 半導体装置
Akbulut et al. Narrow-channel accumulated-body bulk Si MOSFETs with wide-range dynamic threshold voltage tuning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 226000 Room 8319, Building 11, Happy New Town, Gangzha District, Nantong City, Jiangsu Province

Applicant after: Nanjing Post & Telecommunication Univ.

Applicant after: Nanjing University of Posts and Telecommunications Nantong Institute Limited

Address before: 210003 new model road 66, Gulou District, Nanjing, Jiangsu

Applicant before: Nanjing Post & Telecommunication Univ.

Applicant before: Nanjing University of Posts and Telecommunications Nantong Institute Limited

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106