[go: up one dir, main page]

TW201824566A - 具有高壓啟動單元的垂直雙擴散金氧半功率元件 - Google Patents

具有高壓啟動單元的垂直雙擴散金氧半功率元件 Download PDF

Info

Publication number
TW201824566A
TW201824566A TW106142721A TW106142721A TW201824566A TW 201824566 A TW201824566 A TW 201824566A TW 106142721 A TW106142721 A TW 106142721A TW 106142721 A TW106142721 A TW 106142721A TW 201824566 A TW201824566 A TW 201824566A
Authority
TW
Taiwan
Prior art keywords
vertical double
well
diffused mos
layer
power device
Prior art date
Application number
TW106142721A
Other languages
English (en)
Other versions
TWI636573B (zh
Inventor
葉人豪
Original Assignee
通嘉科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 通嘉科技股份有限公司 filed Critical 通嘉科技股份有限公司
Publication of TW201824566A publication Critical patent/TW201824566A/zh
Application granted granted Critical
Publication of TWI636573B publication Critical patent/TWI636573B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/832—Thin-film junction FETs [JFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P30/204—
    • H10P30/21—
    • H10W10/012—
    • H10W10/13—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

具有高壓啟動單元的垂直雙擴散金氧半功率元件包含一垂直雙擴散金氧半功率電晶體和該高壓啟動單元。該垂直雙擴散金氧半功率電晶體包含一第一金屬層、一具有一第一導電類型的基底層、一具有該第一導電類型的磊晶層、一第二金屬層和複數條多晶矽層。該基底層形成於該第一金屬層之上。該磊晶層形成於該基底層之上。該複數條多晶矽層形成於該磊晶層之上，其中該第二金屬層形成於該複數條多晶矽層和該磊晶層之上。該高壓啟動單元形成於該磊晶層之上，其中該高壓啟動單元是用以提供一二維方向啟動電流給該垂直雙擴散金氧半功率元件。

Description

具有高壓啟動單元的垂直雙擴散金氧半功率元件
本發明是有關於一種垂直雙擴散金氧半功率元件，尤指一種具有高壓啟動單元的垂直雙擴散金氧半功率元件。
在現有技術中，當一積體電路通電時，該積體電路內的一高壓啟動單元將會產生一啟動電流以充電一預定電容，其中該預定電容將根據該啟動電流產生一啟動電壓啟動該積體電路內的其他功能單元。然而因為該啟動電流很小，所以該預定電容將耗費較多時間產生該啟動電壓，也就是說該積體電路可能將耗費一段很長時間才可正常運作，或是因為太慢產生該啟動電壓導致該積體電路啟動失敗。因此，如何增加現有技術所提供的啟動電流成為一項重要的課題。
本發明的一實施例提供一種具有高壓啟動(high voltage start-up)單元的垂直雙擴散金氧半(vertical double diffused metal-oxide-semiconductor, VDMOS)功率元件。該垂直雙擴散金氧半功率元件包含一垂直雙擴散金氧半功率電晶體和該高壓啟動單元。該垂直雙擴散金氧半功率電晶體包含一第一金屬層、一具有一第一導電類型的基底層、一具有該第一導電類型的磊晶層、一第二金屬層和複數條多晶矽層。該基底層形成於該第一金屬層之上。該磊晶層形成於該基底層之上。該複數條多晶矽層形成於該磊晶層之上，其中該第二金屬層形成於該複數條多晶矽層和該磊晶層之上。該高壓啟動單元，形成於該磊晶層之上，其中該高壓啟動單元是用以提供一二維方向(two-dimensional direction)啟動電流給該垂直雙擴散金氧半功率元件。
本發明提供一種垂直雙擴散金氧半功率元件。該垂直雙擴散金氧半功率元件是利用一相同製程整合一垂直雙擴散金氧半功率電晶體和一高壓啟動單元，其中該高壓啟動單元可提供一二維方向啟動電流給該垂直雙擴散金氧半功率元件。因為該高壓啟動單元可在一二維方向調整並提供該二維方向啟動電流，所以相較於現有技術，該高壓啟動單元不僅具有較大的彈性調整該二維方向啟動電流，且可提供較大的二維方向啟動電流。因此，本發明不僅可使該垂直雙擴散金氧半功率元件在該垂直雙擴散金氧半功率元件通電後的較短時間內即可正常運作，且不會使該垂直雙擴散金氧半功率元件啟動失敗。
請參照第1圖，第1圖是本發明的第一實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半(vertical double diffused metal-oxide-semiconductor, VDMOS)功率元件100的橫截面的示意圖。如第1圖所示，垂直雙擴散金氧半功率元件100包含一垂直雙擴散金氧半功率電晶體102和高壓啟動單元104，其中高壓啟動單元104是一接面場效電晶體(junction field effect transistor, JFET)。但本發明並不受限於垂直雙擴散金氧半功率元件100包含一個垂直雙擴散金氧半功率電晶體，也就是說垂直雙擴散金氧半功率元件100可包含一個以上的垂直雙擴散金氧半功率電晶體。如第1圖所示，垂直雙擴散金氧半功率電晶體102包含一第一金屬層1022、一具有一第一導電類型的基底層1024、一具有該第一導電類型的磊晶層1026、一第二金屬層1028和複數條多晶矽層中的一多晶矽層1030。如第1圖所示，基底層1024形成於第一金屬層1022之上。磊晶層1026形成於基底層1024之上。多晶矽層1030對應一第一氧化層1032、具有一第二導電類型的第一摻雜井1034和第二摻雜井1036、具有該第一導電類型的第一摻雜區1038和第二摻雜區1040和一第二氧化層1042，其中第一氧化層1032形成於磊晶層1026之上，第一摻雜井1034和第二摻雜井1036形成於磊晶層1026之中，第一摻雜區1038和第二摻雜區1040分別形成於第一摻雜井1034和第二摻雜井1036之中，多晶矽層1030形成於第一氧化層1032之上，第二氧化層1042包覆多晶矽層1030，以及第二金屬層1028形成於第一摻雜井1034、第二摻雜井1036、第一摻雜區1038、第二摻雜區1040和第二氧化層1042之上。另外，該第一導電類型是N型和該第二導電類型是P型，以及基底層1024的離子濃度大於磊晶層1026的離子濃度。
如第1圖所示，第一金屬層1022是垂直雙擴散金氧半功率電晶體102的汲極，該複數條多晶矽層是垂直雙擴散金氧半功率電晶體102的閘極，以及第二金屬層1028是垂直雙擴散金氧半功率電晶體102的源極。因此，當垂直雙擴散金氧半功率電晶體102開啟時，電流1044將從第一金屬層1022(垂直雙擴散金氧半功率電晶體102的汲極)由下往上通過基底層1024、磊晶層1026、通道1046、1048、第一摻雜區1038和第二摻雜區1040流到第二金屬層1028(垂直雙擴散金氧半功率電晶體102的源極)。另外，垂直雙擴散金氧半功率電晶體102是利用第一摻雜井1034和磊晶層1026之間的PN接面所形成的空乏區，以及第二摻雜井1036和磊晶層1026之間的PN接面所形成的空乏區(未繪示於第1圖)來承受垂直雙擴散金氧半功率電晶體102的汲極和源極之間的電壓。
如第1圖所示，高壓啟動單元104包含一具有該第二導電類型的深摻雜井1041、一具有該第一導電類型的摻雜區1043、一閘極1045和一源極1047，其中深摻雜井1041形成於磊晶層1026之中，摻雜區1043形成於深摻雜井1041之中，以及高壓啟動單元104的閘極1045和源極1047形成於深摻雜井1041之上，其中高壓啟動單元104的源極1047通過一接觸1049電連接於摻雜區1043，高壓啟動單元104的閘極1045通過一接觸1051電連接於深摻雜井1041，以及深摻雜井1041圍繞一井1053。另外，如第1圖所示，垂直雙擴散金氧半功率元件100另包含一場氧化層1058，其中場氧化層1058形成於磊晶層1026之上以及介於垂直雙擴散金氧半功率電晶體102和高壓啟動單元104之間，場氧化層1058是用以隔離垂直雙擴散金氧半功率電晶體102和高壓啟動單元104，以及場氧化層1058是通過一區域矽氧化法(Local Oxidation of Silicon, LOCOS)的方式形成。
請參照第2圖，第2圖是說明對應第1圖的上視示意圖，以及第3圖是說明垂直雙擴散金氧半功率元件100的上視示意圖，其中第1圖是對應第3圖的直線AA’。如第2圖所示，摻雜區1043在垂直雙擴散金氧半功率元件100的上視圖(top view)中具有一二維形狀，也就是在垂直雙擴散金氧半功率元件100的上視圖中摻雜區1043的二維形狀是以井1053為中心的一第一同心圓。因此，如第2圖所示，當垂直雙擴散金氧半功率元件100通電時，高壓啟動單元104可產生一二維方向啟動電流1055(從第一金屬層1022通過磊晶層1026、井1053和摻雜區1043流至源極1047)給垂直雙擴散金氧半功率元件100以喚醒垂直雙擴散金氧半功率元件100的預定功能單元(未繪示於第1圖)，其中高壓啟動單元104可通過閘極1045控制二維方向啟動電流1055的大小。因為高壓啟動單元104是一接面場效電晶體，所以高壓啟動單元104的操作原理類似於一空乏型金氧半電晶體的操作原理，也就是施加一負電壓於閘極1045調整對應於摻雜區1043的空乏區以改變二維方向啟動電流1055。另外，如第3圖所示，垂直雙擴散金氧半功率元件100另包含一耐壓區200，用以圍住第1圖所示的垂直雙擴散金氧半功率電晶體102和高壓啟動單元104，其中耐壓區200可和深摻雜井1041共用一光罩。另外，如第3圖所示，一密封環202圍繞耐壓區200，其中密封環202具有電磁干擾(electromagnetic interference, EMI)的屏蔽效果以及具有隔離外界雜訊的功能。另外，第3圖還顯示出對應垂直雙擴散金氧半功率電晶體102的源極的襯墊204以及對應垂直雙擴散金氧半功率電晶體102的閘極的襯墊206。另外，基底層1024、磊晶層1026、第一摻雜井1034、第二摻雜井1036、第一摻雜區1038、第二摻雜區1040、深摻雜井1041和摻雜區1043是通過一離子佈植的方式形成。另外，垂直雙擴散金氧半功率元件100另包含一保護層(未繪示於第1圖)形成於第二金屬層1028、閘極1045、深摻雜井1041和源極1047之上。
請參照第4圖，第4圖是說明對應第1圖的等效電路的示意圖。如第4圖所示，第一金屬層1022是垂直雙擴散金氧半功率電晶體102的汲極，多晶矽層1030(該複數條多晶矽層)是垂直雙擴散金氧半功率電晶體102的閘極，以及第二金屬層1028是垂直雙擴散金氧半功率電晶體102的源極。一NPN型雙載子電晶體402(由第一摻雜區1038、第一摻雜井1034 和磊晶層1026 組成，或由第二摻雜區1040、第二摻雜井1036和磊晶層1026 組成)並聯垂直雙擴散金氧半功率電晶體102。另外，NPN型雙載子電晶體402的基極電連接一二極體404(由第一摻雜井1034 和磊晶層1026 組成，或由第二摻雜井1036和磊晶層1026 組成)和第一摻雜井1034的內電阻406(或第二摻雜井1036的內電阻)。另外，高壓啟動單元104的汲極和垂直雙擴散金氧半功率電晶體102的汲極都為第一金屬層1022。
請參照第5-8圖，第5-8圖是說明垂直雙擴散金氧半功率元件100的不同實施例的上視示意圖。如第5-7圖所示，摻雜區1043的二維形狀是以井1053為中心的複數條通道，例如在第5圖中，摻雜區1043的二維形狀是以井1053為中心的二條通道，在第6圖中，摻雜區1043的二維形狀是以井1053為中心的四條通道，以及在第7圖中，摻雜區1043的二維形狀是以井1053為中心的八條通道。另外，如第8圖所示，井1053的二維形狀是一長條形，且摻雜區1043的二維形狀是以井1053為中心的複數條並排的第一通道(例如14條並排的第一通道)。
請參照第9圖，第9圖是本發明的第二實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件900的上視示意圖。如第9圖所示，垂直雙擴散金氧半功率元件900和垂直雙擴散金氧半功率元件100的差別在於垂直雙擴散金氧半功率元件900的深摻雜井1041圍繞複數個並排的井(例如井902、904)，該複數個井中的每一井(例如井902、904)的二維形狀是一長條形，且摻雜區1043的二維形狀是以該複數個井中的每一井為中心的複數條並排的第一通道。例如以井902為例，摻雜區1043的二維形狀是以井902為中心的複數條並排的第一通道(例如14條並排的第一通道)。另外，該複數個並排的井的數目是根據垂直雙擴散金氧半功率元件900的設計者的需求而決定。
請參照第10、11圖，第10圖是本發明的第三實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件1000的橫截面的示意圖，以及第11圖是說明對應第10圖的上視示意圖。如第10圖所示，垂直雙擴散金氧半功率元件1000和垂直雙擴散金氧半功率元件100的差別在於垂直雙擴散金氧半功率元件1000的高壓啟動單元104另包含一第一閘極1002，其中第一閘極1002形成於深摻雜井1041之中以及摻雜區1043之上，且在垂直雙擴散金氧半功率元件1000中第一閘極1002和閘極1045兩者一起控制二維方向啟動電流1055。在本發明的一實施例中，第一閘極1002是一多晶矽閘極。如第11圖所示，第一閘極1002在垂直雙擴散金氧半功率元件1000的上視圖中也具有一二維形狀，也就是第一閘極1002的二維形狀是以井1053為中心的一第二同心圓。另外，垂直雙擴散金氧半功率元件1000的其餘操作原理都和垂直雙擴散金氧半功率元件100相同，在此不再贅述。另外，請參照第12圖，第12圖是說明對應第10圖的等效電路的示意圖。如第12圖所示，垂直雙擴散金氧半功率元件1000的高壓啟動單元104是利用第一閘極1002和閘極1045兩者一起控制二維方向啟動電流1055。
另外，請參照第13-16圖，第13-16圖是說明垂直雙擴散金氧半功率元件1000的不同實施例的上視示意圖。如第13-15圖所示，第13-15圖和第5-7圖的差別在於第13-15圖另包含第一閘極1002，其中第一閘極1002的二維形狀是以井1053為中心的第二同心圓。另外，如第16圖所示，第16圖和第8圖的差別在於第16圖另包含第一閘極1002和電連接第一閘極1002的一金屬層1004，其中第一閘極1002的二維形狀是以井1053為中心的複數條和井1053並排的第二通道(例如以井1053為中心的2條和井1053並排的第二通道)，且該複數條和井1053並排的第二通道橫越以井1053為中心的該複數條並排的第一通道。
請參照第17圖，第17圖是本發明的第四實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件1700的上視示意圖。如第17圖所示，垂直雙擴散金氧半功率元件1700和垂直雙擴散金氧半功率元件900的差別在於高壓啟動單元104另包含一第一閘極17002，其中第一閘極17002的二維形狀是以該複數個井(例如井902、904)中的每一井為中心的複數條並排的第二通道。例如以井902為例，第一閘極17002的二維形狀是以井902為中心的複數條和井902並排的第二通道(例如以井902為中心的2條和井902並排的第二通道)，其中該複數條和井902並排的第二通道橫越以井902為中心的該複數條並排的第一通道。另外，該複數個並排的井的數目是根據垂直雙擴散金氧半功率元件1700的設計者的需求而決定。
另外，本發明並不受限於垂直雙擴散金氧半功率元件100、900、1000、1700的高壓啟動單元104的二維形狀，也就是說只要在垂直雙擴散金氧半功率元件100、900、1000、1700內利用高壓啟動單元104提供二維方向啟動電流1055給垂直雙擴散金氧半功率元件100、900、1000、1700都落入本發明之範疇。
綜上所述，本發明所提供的垂直雙擴散金氧半功率元件是利用一相同製程整合該垂直雙擴散金氧半功率電晶體和該高壓啟動單元，其中該高壓啟動單元可提供該二維方向啟動電流給該垂直雙擴散金氧半功率元件。因為該高壓啟動單元可在一二維方向調整並提供該二維方向啟動電流，所以相較於現有技術，該高壓啟動單元不僅具有較大的彈性調整該二維方向啟動電流，且可提供較大的二維方向啟動電流。因此，本發明不僅可使該垂直雙擴散金氧半功率元件在該垂直雙擴散金氧半功率元件通電後的較短時間內即可正常運作，且不會使該垂直雙擴散金氧半功率元件啟動失敗。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、900、1000、1700‧‧‧垂直雙擴散金氧半功率元件
102‧‧‧垂直雙擴散金氧半功率電晶體
104‧‧‧高壓啟動單元
1002、17002‧‧‧第一閘極
1004‧‧‧金屬層
1022‧‧‧第一金屬層
1024‧‧‧基底層
1026‧‧‧磊晶層
1028‧‧‧第二金屬層
1030‧‧‧多晶矽層
1032‧‧‧第一氧化層
1034‧‧‧第一摻雜井
1036‧‧‧第二摻雜井
1038‧‧‧第一摻雜區
1040‧‧‧第二摻雜區
1041‧‧‧深摻雜井
1042‧‧‧第二氧化層
1043‧‧‧摻雜區
1044‧‧‧電流
1045‧‧‧閘極
1046、1048‧‧‧通道
1047‧‧‧源極
1049、1051‧‧‧接觸
1053、902、904‧‧‧井
1055‧‧‧二維方向啟動電流
1058‧‧‧場氧化層
200‧‧‧耐壓區
202‧‧‧密封環
204、206‧‧‧襯墊
402‧‧‧NPN型雙載子電晶體
404‧‧‧二極體
406‧‧‧內電阻
AA’‧‧‧直線
第1圖是本發明的第一實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半(vertical double diffused metal-oxide-semiconductor, VDMOS)功率元件的橫截面的示意圖。 第2圖是說明對應第1圖的上視示意圖。 第3圖是說明垂直雙擴散金氧半功率元件的上視示意圖。 第4圖是說明對應第1圖的等效電路的示意圖。 第5-8圖是說明垂直雙擴散金氧半功率元件的不同實施例的上視示意圖。 第9圖是本發明的第二實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件的上視示意圖。 第10圖是本發明的第三實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件的橫截面的示意圖。 第11圖是說明對應第10圖的上視示意圖。 第12圖是說明對應第10圖的等效電路的示意圖。 第13-16圖是說明垂直雙擴散金氧半功率元件的不同實施例的上視示意圖。 第17圖是本發明的第四實施例所公開的一種具有高壓啟動單元的垂直雙擴散金氧半功率元件的上視示意圖。

Claims (16)

  1. 一種具有高壓啟動(high voltage start-up)單元的垂直雙擴散金氧半(vertical double diffused metal-oxide-semiconductor, VDMOS)功率元件，包含： 一垂直雙擴散金氧半功率電晶體，包含： 一第一金屬層； 一具有一第一導電類型的基底層，形成於該第一金屬層之上； 一具有該第一導電類型的磊晶層，形成於該基底層之上； 一第二金屬層；及 複數條多晶矽層，形成於該磊晶層之上，其中該第二金屬層形成於該複數條多晶矽層和該磊晶層之上；及 該高壓啟動單元，形成於該磊晶層之上，其中該高壓啟動單元是用以提供一二維方向(two-dimensional direction)啟動電流給該垂直雙擴散金氧半功率元件。
  2. 如請求項1所述的垂直雙擴散金氧半功率元件，其中該複數條多晶矽層的每一多晶矽層對應一第一氧化層、具有一第二導電類型的第一摻雜井和第二摻雜井、具有該第一導電類型的第一摻雜區和第二摻雜區和一第二氧化層，其中該第一氧化層形成於該磊晶層之上，該第一摻雜井和該第二摻雜井形成於該磊晶層之中，該第一摻雜區和該第二摻雜區分別形成於該第一摻雜井和該第二摻雜井之中，該每一多晶矽層形成於該第一氧化層之上，該第二氧化層包覆該每一多晶矽層，以及該第二金屬層形成於該第一摻雜井、該第二摻雜井、該第一摻雜區、該第二摻雜區和該第二氧化層之上。
  3. 如請求項2所述的垂直雙擴散金氧半功率元件，其中該第一導電類型是N型，且該第二導電類型是P型。
  4. 如請求項1所述的垂直雙擴散金氧半功率元件，其中該高壓啟動單元包含： 一具有該第二導電類型的深摻雜井，形成於該磊晶層之中，其中該深摻雜井圍繞一井； 一具有該第一導電類型的摻雜區，形成於該深摻雜井之中，其中該摻雜區在該垂直雙擴散金氧半功率元件的上視圖(top view)中具有一二維形狀； 一閘極，形成於該深摻雜井之上；及 一源極，形成於該深摻雜井之上； 其中該閘極是用以控制從該第一金屬層通過該磊晶層、該井和該摻雜區流至該源極的該二維方向啟動電流。
  5. 如請求項4所述的垂直雙擴散金氧半功率元件，其中在該上視圖中該摻雜區的二維形狀是以該井為中心的一第一同心圓。
  6. 如請求項4所述的垂直雙擴散金氧半功率元件，其中在該上視圖中該摻雜區的二維形狀是以該井為中心的複數條通道。
  7. 如請求項5或6所述的垂直雙擴散金氧半功率元件，其中該高壓啟動單元另包含： 一第一閘極，形成於該深摻雜井之中以及該摻雜區之上，其中該第一閘極是用以控制該二維方向啟動電流，且在該上視圖中該第一閘極的二維形狀是以該井為中心的一第二同心圓。
  8. 如請求項4所述的垂直雙擴散金氧半功率元件，其中在該上視圖中該井的二維形狀是一長條形，且該摻雜區的二維形狀是以該井為中心的複數條第一通道。
  9. 如請求項8所述的垂直雙擴散金氧半功率元件，其中該高壓啟動單元另包含： 一第一閘極，形成於該深摻雜井之中以及該摻雜區之上，其中該第一閘極是用以控制該二維方向啟動電流，在該上視圖中該第一閘極的二維形狀是以該井為中心的複數條第二通道，且在該上視圖中該複數條第二通道橫越該複數條第一通道。
  10. 如請求項1所述的垂直雙擴散金氧半功率元件，其中該高壓啟動單元包含： 一具有該第二導電類型的深摻雜井，形成於該磊晶層之中，其中該深摻雜井圍繞複數個井； 一具有該第一導電類型的摻雜區，形成於該深摻雜井之中，其中該摻雜區在該垂直雙擴散金氧半功率元件的上視圖中具有一二維形狀； 一閘極，形成於該深摻雜井之上；及 一源極，形成於該深摻雜井之上； 其中該閘極是用以控制從該第一金屬層通過該磊晶層、該複數個井和該摻雜區流至該源極的該二維方向啟動電流。
  11. 如請求項10所述的垂直雙擴散金氧半功率元件，其中在該上視圖中該複數個井中的每一井的二維形狀是一長條形，且該摻雜區的二維形狀是以該複數個井中的每一井為中心的複數條第一通道。
  12. 如請求項11所述的垂直雙擴散金氧半功率元件，其中該高壓啟動單元另包含： 一第一閘極，形成於該深摻雜井之中以及該摻雜區之上，其中該第一閘極是用以控制該二維方向啟動電流，在該上視圖中該第一閘極的二維形狀是以該複數個井中的每一井為中心的複數條第二通道，且在該上視圖中該複數條第二通道橫越該複數條第一通道。
  13. 如請求項1所述的垂直雙擴散金氧半功率元件，另包含： 一場氧化層，形成於該磊晶層之上以及介於該垂直雙擴散金氧半功率電晶體和該高壓啟動單元之間，其中該場氧化層是用以隔離該垂直雙擴散金氧半功率電晶體和該高壓啟動單元。
  14. 如請求項13所述的垂直雙擴散金氧半功率元件，其中該場氧化層是通過一區域矽氧化法(Local Oxidation of Silicon, LOCOS)的方式形成。
  15. 如請求項1所述的垂直雙擴散金氧半功率元件，其中該第一金屬層是該垂直雙擴散金氧半功率電晶體的汲極，該複數條多晶矽層是該垂直雙擴散金氧半功率電晶體的閘極，以及該第二金屬層是該垂直雙擴散金氧半功率電晶體的源極。
  16. 如請求項1所述的垂直雙擴散金氧半功率元件，其中該基底層的離子濃度大於該磊晶層的離子濃度。
TW106142721A 2016-12-16 2017-12-06 具有高壓啟動單元的垂直雙擴散金氧半功率元件 TWI636573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662435086P 2016-12-16 2016-12-16
US62/435,086 2016-12-16

Publications (2)

Publication Number Publication Date
TW201824566A true TW201824566A (zh) 2018-07-01
TWI636573B TWI636573B (zh) 2018-09-21

Family

ID=62561902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142721A TWI636573B (zh) 2016-12-16 2017-12-06 具有高壓啟動單元的垂直雙擴散金氧半功率元件

Country Status (3)

Country Link
US (1) US20180175190A1 (zh)
CN (1) CN108258049A (zh)
TW (1) TWI636573B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI863579B (zh) * 2023-09-22 2024-11-21 世界先進積體電路股份有限公司 半導體裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769047B (zh) * 2020-09-03 2021-11-30 江苏应能微电子有限公司 一种高压金属氧化物半导体终端区制造方法
TWI795713B (zh) * 2021-01-18 2023-03-11 通嘉科技股份有限公司 高壓半導體元件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
DE10240861B4 (de) * 2002-09-04 2007-08-30 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US8169801B2 (en) * 2009-05-28 2012-05-01 Monolithic Power Systems, Inc. Voltage converters with integrated low power leaker device and associated methods
US20120126312A1 (en) * 2010-11-19 2012-05-24 Microchip Technology Incorporated Vertical dmos-field effect transistor
WO2012124786A1 (ja) * 2011-03-17 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
CN103000626B (zh) * 2012-11-28 2015-08-26 深圳市明微电子股份有限公司 合成结构的高压器件及启动电路
CN103219898B (zh) * 2013-04-02 2016-06-01 苏州博创集成电路设计有限公司 具有电流采样和启动结构的半导体装置
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
CN103928464B (zh) * 2014-04-18 2015-08-12 杭州士兰微电子股份有限公司 复合器件及开关电源
TWI632683B (zh) * 2014-11-26 2018-08-11 聯華電子股份有限公司 高壓金氧半導體電晶體元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI863579B (zh) * 2023-09-22 2024-11-21 世界先進積體電路股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN108258049A (zh) 2018-07-06
TWI636573B (zh) 2018-09-21
US20180175190A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US11916075B2 (en) Integrated circuit structure with semiconductor devices and method of fabricating the same
US10510882B2 (en) Embedded JFETs for high voltage applications
CN100334742C (zh) 具有一分开井结构的隔离的高电压ldmos晶体管
TWI402967B (zh) Semiconductor device
CN106170861A (zh) 对表面电荷敏感性降低的结构和方法
JP7127389B2 (ja) 炭化珪素半導体装置
US9620498B2 (en) Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
US10236284B2 (en) Semiconductor device for preventing field inversion
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
TWI636573B (zh) 具有高壓啟動單元的垂直雙擴散金氧半功率元件
US20180342577A1 (en) Semiconductor device and method of manufacturing the same
US9318548B2 (en) Semiconductor device
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN101040388B (zh) 用于高电压应用的mosfet及其制作方法
TWI472035B (zh) 場元件
KR20130073776A (ko) 횡형 디모스 트랜지스터 및 이의 제조방법
JP2009099679A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
KR101842318B1 (ko) 반도체 소자의 제조 방법
TW201640645A (zh) 二極體與二極體串電路
JP2016082012A (ja) 半導体装置及びその製造方法
JPH01194454A (ja) 半導体装置
JPH0319277A (ja) Ｃｍｏｓ型半導体装置