CN106298564B

CN106298564B - 一种FinFET器件界面态的测量结构及测量方法、电子装置

Info

Publication number: CN106298564B
Application number: CN201510255703.3A
Authority: CN
Inventors: 周飞
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2015-05-19
Filing date: 2015-05-19
Publication date: 2019-05-21
Anticipated expiration: 2035-05-19
Also published as: CN106298564A

Abstract

本发明涉及一种FinFET器件界面态的测量结构及测量方法、电子装置。所述测量结构，包括：阱区，位于半导体衬底中；鳍片，位于所述阱区的上方；栅极结构，位于部分所述鳍片上方并且环绕所述鳍片；脉冲源，与所述栅极结构相连；第一类型掺杂区域，位于所述栅极结构一侧露出的所述鳍片中；第二类型掺杂区域，位于所述栅极结构另一侧露出的所述鳍片中；电流表，连接于所述第一类型掺杂区域和所述第二类型掺杂区域之间。本发明所述测试结构可以规避(circumvent)所述FinFET器件与半导体衬底接触弱的问题，还可以通过电荷泵的方法来测定界面态。

Description

一种FinFET器件界面态的测量结构及测量方法、电子装置

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种FinFET器件界面态的测量结构及测量方法、电子装置。

背景技术

随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

随着FinFET器件的不断缩小，由于所述鳍片侧边的晶体定向(crystalorientation)，相对于平面器件所述FinFET器件和栅极介电质之间的界面可能包含更多的界面态，因此必须对长期运行状态下的这些界面态和影响进行表征，由于与平面器件相比具有更弱的衬底接触，现有技术中界面态表征的电荷泵方法(method-Charge pumping)并不适用于所述FinFET器件。

此外，还可以选用C-V方法对界面态进行表征，但是所述测试方法的精确度比电容方法CP更低，同时需要更大面积的电容测试结构，并不适用于所述半导体器件。

因此需要对目前FinFET器件界面态的测试结构以及测试方法做进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件界面态的测量结构，包括：

阱区，位于半导体衬底中；

鳍片，位于所述阱区的上方；

栅极结构，位于部分所述鳍片上方并且环绕所述鳍片；

脉冲源，与所述栅极结构相连；

第一类型掺杂区域，位于所述栅极结构一侧露出的所述鳍片中；

第二类型掺杂区域，位于所述栅极结构另一侧露出的所述鳍片中；

电流表，连接于所述第一类型掺杂区域和所述第二类型掺杂区域之间。

可选地，所述测量结构还进一步包括可变电容器，所述可变电容器与所述电流表相串联。

可选地，所述可变电容器与所述电流表串联后接地。

可选地，所述第一类型掺杂区域为N+掺杂区域，所述第二类型掺杂区域为P+掺杂区域。

可选地，所述阱区为P型阱区。

可选地，所述阱区为N型阱区。

可选地，在所述N型阱区的下方还进一步形成有深N型阱区。

可选地，在所述半导体衬底上还形成有隔离材料层，所述隔离材料层覆盖所述鳍片的底部。

本发明还提供了一种基于上述测量结构的测量方法，包括：

步骤S1：在所述栅极结构上施加脉冲电源，使所述栅极结构的沟道区从积累到反型不断切换，以产生饱和泵电流；

步骤S2：通过所述电流表测量所述步骤S1中的所述饱和泵电流；

步骤S3：通过所述步骤S2中的所述饱和泵电流计算平均界面态密度，以得到的所述FinFET器件界面态数目。

本发明还提供了一种电子装置，包括上述的FinFET器件界面态的测量结构。

本发明为了解决现有技术中存在的问题，提供了一种检测FinFET器件的界面态的栅控二极管测试结构，所述测试结构通过电荷泵的方法来测定界面态。所述测试结构可以为基于NMOS结构，其中所述栅极结构一侧的N+掺杂区域P+掺杂区域代替，即所述测试结构为所述NMOS中的P-衬底，以及位于栅极结构两侧的N+和P+掺杂区域，或者所述测试结构为所述PMOS结构，包括N-衬底，以及位于栅极结构两侧的N+和P+掺杂区域，还进一步包括位于阱区和衬底之间的深N阱(DNW IMP)。

本发明所述测试结构可以规避(circumvent)所述FinFET器件与半导体衬底接触弱的问题，还可以通过电荷泵的方法来测定界面态。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为本发明的实施方式中所述FinFET器件的界面态检测结构示意图；

图2为本发明的实施方式中所述FinFET器件的界面态检测结构剖面图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

实施例1

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件界面态的测量结构，所述测量结构解决现有测量结构不能通过电荷泵测量的弊端，可以通过测量电荷泵的方法来测量所述FinFET器件界面态，可以提高测量精度，所述测量结构如图1和2所示，其中图1为本发明的实施方式中所述FinFET器件的界面态检测结构示意图；图2为本发明的实施方式中所述FinFET器件的界面态检测结构剖面图。

如图1和2所示，所述测量结构包括：

半导体衬底；

阱区101，位于所述半导体衬底中；

鳍片103，位于所述阱区上方；

栅极结构104，位于所述鳍片103上方并且环绕所述鳍片设置；

脉冲源，与所述栅极结构相连接；

第一类型掺杂区域1031，位于所述栅极结构一侧的鳍片中；

第二类型掺杂区域1032，位于所述栅极结构另一侧的鳍片中；

电流表，所述电流表两端连接于所述第一类型掺杂区域和所述第二类型掺杂区域。

在本发明的一具体实施方式中，所述测量结构基于NMOS结构，其中，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

可选地，所述半导体衬底为N型半导体衬底，并在所述N型半导体衬底中形成P阱，例如在所述半导体衬底中轻掺杂P型杂质，例如B、Ga，以在N型衬底上扩散P型区，形成所述P阱区。其中，所述离子注入方法、能量、剂量可以选用本领域常用的方法，在此不再赘述。

其中，所述鳍片103位于所述P阱中，具体的形成方法包括：在P阱上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底101以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻P阱以在其上形成鳍片结构。

可选地，在所述P阱上还形成有隔离材料层102，所述隔离材料层填充所述鳍片周围的间隙并且部分覆盖所述鳍片103的底部，以形成目标高度的鳍片。

具体地，所述沉积隔离材料层102的形成方法可以包括：沉积隔离材料层102，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层102的材料可以选择氧化物，例如HARP。然后回蚀刻所述隔离材料层102，至所述鳍片的目标高度。具体地，回蚀刻所述隔离材料层102，以露出部分所述鳍片，进而形成具有特定高度的鳍片。

其中，所述栅极结构104为环绕栅极，环绕所述鳍片设置，如图1所示，在纵向上所述栅极结构104环绕并完全覆盖所述鳍片，在横向上，所述栅极结构的两侧仍露出鳍片的两端。

其中，所述栅极结构可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举。

在所述栅极结构的两侧还形成有第一类型掺杂区域1031和第二类型掺杂区域1032。其中，所述第一类型掺杂区域1031为N+掺杂区域，所述第二类型掺杂区域1032为P+掺杂区域。

其中，为了适于测量FinFET器件的界面态，提高测量结果的精确度，本申请中将所述栅极结构两侧的N型的源漏区进行改变，将其中所述栅极结构一侧的离子掺杂类型该变为P型，以用来代替半导体衬底(体区)，如图2所示。

此外，所述测量结构还进一步包括可变电容器，所述可变电容器与所述电流表相串联，串联之后连接于所述第一类型掺杂区域和所述第二类型掺杂区域。

进一步，所述可变电容器与所述电流表串联后的另外一端接地。

所述测量结构的工作原理为：在所述测量结构中，在所述MOSFET的栅极结构104上施加脉冲，其高电平Vgh大于MOSFET的阈值电压Vth，低电平Vgl低于其平带电压Vfb。脉冲的上升时间tr、下降时间tf均小于界面态发射的时间常数。当栅压位于脉冲高电平期间沟道表面处于反型状态，电子从源漏流向沟道，其中一部分为界面态所俘获。当栅压变为低电平时，沟道将变为积累状态，沟道可动电子流回第一类型掺杂区域1031，但是，由于tr、tf均小于界面态发射时间常数，那些被界面态俘获的电子，尤其是那些位于较深能级界面态上的电子，将来不及发射回导带，而和第二类型掺杂区域1032来的空穴复合。同理，在栅压由低电平向高电平瞬变时，界面态上来不及发射回价带的空穴将与第一类型掺杂区域1031来的电子复合。因此从整个周期来看，相当于产生了一股由第二类型掺杂区域1032流向第一类型掺杂区域1031的电流(对PMOS则电流方向相反)。这个电流称为饱和电荷泵电流I_cp。

其中，I_cp＝qA_GfD_it，其中，所述q为电子电荷，所述A_G为栅极结构面积，f为脉冲频率，D_it为平均界面态密度，由该公式可以看出所述I_cp和D_it成正比关系，因此电荷泵电流直接反映了沟道界面态的数量。

本发明为了解决现有技术中存在的问题，提供了一种检测FinFET器件的界面态栅控二极管测试结构，所述测试结构通过电荷泵的方法来测定界面态。所述测试结构可以为基于NMOS结构，其中所述栅极结构一侧的N+掺杂区域P+掺杂区域代替，即所述测试结构为所述NMOS中的P-衬底，以及位于栅极结构两侧的N+和P+掺杂区域，或者所述测试结构为所述PMOS结构，包括中的N-衬底，以及位于栅极结构两侧的N+和P+掺杂区域，还进一步包括位于阱区和衬底之间的深N阱(DNW IMP)。

实施例2

本发明为了解决现有技术中存在的问题，提供了一种FinFET器件界面态的测量结构，所述测量结构解决现有测量结构不能通过电荷泵测量的弊端，可以通过测量电荷泵的方法来测量所述FinFET器件界面态，可以提高测量精度。

所述测量结构包括：

半导体衬底；

阱区，位于所述半导体衬底中；

鳍片，位于所述阱区上方；

栅极结构，位于所述鳍片上方并且环绕所述鳍片设置；

脉冲源，与所述栅极结构相连接；

第一类型掺杂区域，位于所述栅极结构一侧的鳍片中；

第二类型掺杂区域，位于所述栅极结构另一侧的鳍片中；

在本发明的具体实施方式中，所述测量结构基于PMOS结构，所述半导体衬底为P型半导体衬底，并在所述P型半导体衬底中形成N阱，例如在所述半导体衬底中轻掺杂N型杂质，例如P、As，以在P型衬底上扩散N型区，形成所述N阱区。

其中，所述离子注入方法、能量、剂量可以选用本领域常用的方法，在此不再赘述。

其中，所述栅极结构两侧的源漏为P+掺杂，为了适用于所述FinFET器件，将其中一个源漏区被N+掺杂代替，以以用来代替半导体衬底(体区)。

和实施例1不同的是，在所述半导体衬底中在所述N阱区下方还进一步形成有深N阱区，除此之外其他设置和实施1相同，在此不再重复描述。

在该实施例中所述测量结构的工作原理同实施例1相同，除了饱和电荷泵电流I_cp的电流方向，对PMOS电流方向与实施例1中的电流方向相反。但是仍满足下述公式：I_cp＝qA_GfD_it，其中，所述q为电子电荷，所述A_G为栅极结构面积，f为脉冲频率，D_it为平均界面态密度，由该公式可以看出所述I_cp和D_it成正比关系，因此电荷泵电流直接反映了沟道界面态的数量。

实施例3

本发明还提供了一种FinFET器件界面态的测量方法，所述测量方法选用实施例1或实施例2所述的测量结构，所述测量方法包括：

步骤S1：在所述栅极结构上施加一个脉冲，使所述栅极结构的沟道区从积累到反型不断变化；

步骤S2：通过所述电流表测量步骤S1中产生的饱和泵电流I_cp；其中，I_cp＝qA_GfD_it，其中，所述q为电子电荷，所述A_G为栅极结构面积，f为脉冲频率，D_it为平均界面态密度，由该公式可以看出所述I_cp和D_it成正比关系，因此电荷泵电流直接反映了沟道界面态的数量。

步骤S3：通过步骤S2中的所述饱和泵电流计算平均界面态密度，以得到的所述FinFET器件界面态数目。

实施例4

本发明还提供了一种电子装置，包括实施例1或2所述的测试结构。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述测试结构的中间产品。本发明实施例的电子装置，由于使用了上述的测试结构，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种FinFET器件界面态的测量结构，包括：

阱区，位于半导体衬底中；

鳍片，位于所述阱区的上方；

栅极结构，位于部分所述鳍片上方并且环绕所述鳍片；

脉冲源，与所述栅极结构相连；

2.根据权利要求1所述的测量结构，其特征在于，所述测量结构还进一步包括可变电容器，所述可变电容器与所述电流表相串联。

3.根据权利要求2所述的测量结构，其特征在于，所述可变电容器与所述电流表串联后接地。

4.根据权利要求1所述的测量结构，其特征在于，所述第一类型掺杂区域为N+掺杂区域，所述第二类型掺杂区域为P+掺杂区域。

5.根据权利要求1或4所述的测量结构，其特征在于，所述阱区为P型阱区。

6.根据权利要求1或4所述的测量结构，其特征在于，所述阱区为N型阱区。

7.根据权利要求6所述的测量结构，其特征在于，在所述N型阱区的下方还进一步形成有深N型阱区。

8.根据权利要求1所述的测量结构，其特征在于，在所述半导体衬底上还形成有隔离材料层，所述隔离材料层覆盖所述鳍片的底部。

9.一种基于权利要求1至8之一的所述测量结构的测量方法，包括：

步骤S3：通过所述步骤S2中的所述饱和泵电流计算平均界面态密度，以得到所述FinFET器件的界面态数目。

10.一种电子装置，包括权利要求1至8之一所述的FinFET器件界面态的测量结构。