TWI365024B - Printed circuit board and fabrication method thereof - Google Patents
Printed circuit board and fabrication method thereof Download PDFInfo
- Publication number
- TWI365024B TWI365024B TW97133055A TW97133055A TWI365024B TW I365024 B TWI365024 B TW I365024B TW 97133055 A TW97133055 A TW 97133055A TW 97133055 A TW97133055 A TW 97133055A TW I365024 B TWI365024 B TW I365024B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- conductive
- circuit board
- dielectric
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims description 615
- 229910000679 solder Inorganic materials 0.000 claims description 67
- 239000002344 surface layer Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 claims 1
- 238000011161 development Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 235000014676 Phragmites communis Nutrition 0.000 description 4
- 238000005553 drilling Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
1365024. 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種半導體製程技術,尤指一種電路 板及其製法。 【先前技術】 隨著電子產業的蓬勃發展,電子產品亦逐漸邁入多功 能、高性能的研發方向。為滿足半導體封裝件高積集度 (Integration)以及微型化(Miniaturizati〇n)的封裝 需求,承載半導體晶片之封裝基板,逐漸由單層板演變成 多層板(Multi-layer Board),俾於有限的空間下,藉 由層間連接技術(lnterlayer Connecti〇n)以擴大封裝 基板上可利用的線路面積,以因應高電子密度之積體電路 (IntegratedCircuit)的使用需求;為此,遂發展出一 種增層技術(build-up),亦即在一核心電路板(咖 cirxint board)表面利用線路增層技術交互堆疊多層介 電層及線路層,並於該介電層中開設導電盲曰孔 (conductive via)以供上、下層線路之間電性連接。 為因應微處理器、晶片組、繪圖晶片與特殊應用積體 電路(朦)等高效能晶片之運算需要,佈有線路之半導體 板亦需提昇其傳遞晶片訊號、改善頻寬、控制阻抗 專功月匕,以因應高"◦數封裝件的發展; 封裝件輕薄短小、多功萨丄土— 々付。千等體 的開發方向,封裝基板二^ 高線路密度及高頻化 半導體封步其你制私"朝 線路及小孔徑發展;現有 、土衣壬攸傳統1〇〇微米之線路尺寸,已縮減 110822 5 1365024 » 域在⑻〇微米以下’其中,包括導線寬度⑴㈣咖) 及線路間距(space)等持續朝向更小的線路精产進/研 發。 - 請參閱第Μ至1G圖所示’係顯示習知封裝基板之製 法,如第1A圖所示,提供一核心板10,該核心板1〇 = 有兩相對之表面10a,於該表们0a上形成有核心線路層 ιοί,並於該核心板10中形成有導電通孔1〇2,以電性丄 接該核心板10表面l〇a之核心線路層1〇1,·如第Μ圖所 示,於該核心板10之表面10a及其上之核心線路層^ 上形成有第-介電層12a’且該第一介電層…中形 複數介電層開孔i20a,以顯露部分之核心線路層如 1 =示,於該第一介電層仏上及其㈣層開孔 2〇a表面上形成有導電層13,且於該導電層^上 阻層14,並使該阻層〗4 _來成 乂 詨導雷屛n夕却 形成有複數開口區140以露出 :乂 表面’且該開口區14〇係顯露各該介 =層開孔l2Qa,以作為後續電鍍線路層之線路槽; 1D圖所示,於該阻屉 弟 . ^ . s 14之開口區140中的導電層13上 尾銀幵/成第一線路層1(=; 19n ^ 3 15a且於該第一介電層12a之介電 層開孔12〇a中形成第一 电 核心線路層ΠΠ;如孔151a,以電性連接至該 覆蓋之導電層13,以丄所不,移除該阻層14及其所 电曰,从露出該第一線路# 所示,於該第一線路屏P料層15a,如第1F圖 層結構16,該婵15a及弟一介電層12a上形成有增 12b、形成於該第二八 卜令主/弟一;丨電層 ;丨電層上之第二線路層15b、以及複 110822 1365024 $ 脱之第二: 電性連接該第二線路層 『之苐導電盲孔跡其中部份之第二導電盲孔咖 電性連接該第—線路層15a;如第ig圖所示於該增層 結構16上形成錢數電性接觸墊164,且於 16 ,形成有防焊層17,並於該防焊層17中形成有複= 防烊層開孔1 70以對應露出各該電性接觸墊〗64 ^ 上述製法中,由於該第一導電盲孔151
第-介電们2a之介電層開孔⑽中,而該介電:二 12〇a通常係以雷射鑽孔形成,而該雷射鑽孔一次僅能鑽 —個孔’即㈣雷射搶之移動速度極,决,亦無法同時完成 ,數個介電層開1 12Ga,使得生產速度受限而無法提 昇,因而降低生產量。 又該雷射鑽孔形成之介電層開孔120a係為外大内小 之錐形孔,且於該錐形孔之底部因雷射形成有膠渣,當該 介電層開孔120a之孔徑很小,於該介電層開孔12〇&底部 _之膠渣不易移除,使得該介電層開孔12〇a之孔壁、介電 層開孔120a中之核心線路層1〇1等表面與導電層13之間 的結合性不佳,且該介電層開孔120a顯露該核心線路層 ιοί之底部的口徑較小,因而降低該第一導電盲孔i5ia 與核心線路層1〇1之接觸面積’使得該第一導電盲孔151a 與核心線路層101之間的結合性降低,進而影響電性連接 的可靠度。 且該雷射鑽孔之光束直徑有其限制,並無法持續縮 因而影響高密度佈線之使用需求,有礙於細線路製程 110822 7 1365024 能力之提升。 此卜該I知封裝基板具有核心板,使得整體厚 度增加,而無法達到薄小之目的。 目此’如何提高形成介電·層開孔之速度、並且提高形 介電層開孔中之導電盲孔與其電性連接之線路之 間的結合強度、及縮,】、介雷恳 '' 電層開孔之孔徑以提高佈線密 度,仍存在其技術瓶頸而有待克服。 【發明内容】 鑑於以上所述習知技術之缺點,本發明之主要目的係 提供一種電路板及其製法,能提高形成開孔之速度。〃 …本發明之又-目的係提供一種電路板及其製法,能提 介電層開孔中之導電柱與其電性連接之線路 之間的結合強度。 j 之再一目的係提供一種電路板及其製法.,能縮 h W電層開孔之孔徑以提高佈線密度。 為達上述及其他目的,本發明揭露一種電路板,係包 括.第一介電層,俜且右笛 ± 、 .. 係八有第一表面及第二表面;第一線路 層’係嵌埋於該第一介雷屏坌 * , 7丨電層之第一表面中,且顯露於該 Ί層之第-表面;複數第__導電柱,係設於該第 電層中’並電性連接該第—線路層,且該第—導電柱之 面係顯露於第一介電 於該第-介電乂 增層結構,係設 於註第’該增層結構具有複數形成 連接至該第一導電柱。 电任 110822 8 1365024 依上述之電路板,該第二線路層復包括複數電性連接 墊,且該電性連接墊係形成於該第一導電柱上,該電性連 接墊之直徑係大於、等於或小於該第一導電柱之外徑。 依上述之結構,該增層結構係包括有至少一第二介電 \層、設於該第二介電層上之第二線路層、以及複數設於該 ^第二介電層之令並電性連接設於該第二介電層上、下面之 第二線路層的第二導電柱;其中,該第二線路層復包括複 數電性連接墊,且該電性連接墊係形成於該第二導電柱 鲁上,該電性連接塾之直徑係大於、等於或小於該第二導電 柱之外徑;復包括複數第二電性接觸墊,係設於該增層結 構最外層之第二線路層,並於該增層結構上覆設有第二防 焊層,於該第二防焊層中設有複數個第二防焊層開孔,以 對應露出各該第二電性接觸墊。 該第一線路層復包括複數第一電性接觸墊,於該第一 線路層及第一介電層之第一表面覆設有第一防焊層,該第 聲一防焊層具有複數第一防焊層開孔,以對應露出各該第一 電性接觸墊。 本發明復提供一種電路板,係包括:第一介電層,係 具有第-表面及第:表面,於該第二表面設有複數第日一線 槽;第一線路層,係嵌埋於該第一介電層之第一表面中, 且顯露於該第-介電層之第—表面;I數第—導電柱,係 設於該些第-線槽内之第—介電層中,並電性連接該第一 線路層;以及增層結構,係設於該第一介電芦之第二表 面、第'線槽及第-導電柱上,且該增層結構具有形:; 110822 9 1365.024 該第線槽中之第二線路層,且使部份之第二線路層對庶 電性連接各該第一導電柱。 〜 依上述之電路板,該第二線路層復包括複數電性連接 墊,且該電性連接塾係形成於該第一導電柱上,該電性連 接塾之直&係大於、等於或小於該第__導電柱之外徑。 依上述之結構,該第一線路層復包括複數第一電性 觸墊,於該第一線路層及第一介電層之第-表面覆設有第 :二二於該第一防焊層中設有複數個第-防焊層開 十應路出各該第一電性接觸墊。 該增層結構係包括有至少一具有第 !層數設於該第二介電層之第二線槽中之第二線路層:: 及複數設於該第二介電 二線路層及第1二J 連接該第一線槽中第 二線路層之線路層之第二導電柱’又該第 層復包括複數電性介電層之表U第二線路 ㈣且該些電性連接㈣對應設於 第二導電電性連接墊係大於、等於或小於該 結構最外層之第,線弟二電性接觸墊,係設於該增層 焊層,該第二防^增層結構上並設有第二防 出各該第二有㈣”二㈣相孔輯應露 载板本種電路板之製法,係包括··提供-承 層上形成有第—導^成有第―線路層;於該第一線路 導電柱上形:有第於該承载板、第-線路層及第-成有第-介電層;移除部份之第一,以 110822 10 1365.024 =低其厚度並露出該第—導電柱之端面;卩及於該第- 二電層及第一導電柱上形成有增層結構,該增層結構具有 複數形成於該第二纟面上之第二線路層 ,且該第二線路層 電性連接至該第一導電柱。 依上述之電路板之製法,該第二線路層復包括複數電 性連接墊,且該電性連接墊係形成於該第一導電桎上,該 電性連接墊之直徑係大於、等於或小於該第一導電柱之外 徑。
依上述之製法,該第一線路層及第一導電柱之製法, 係包括:於該承載板上形成有第一導電層;於該第一導電 層上形成有第-阻層,且該第一阻層中形成有第一開口區 以露出部份之第一導電層;於該第一開口區中形成第一 線路層’於該第-阻層及第—線路層上形成第二阻層,且 該第二阻層中形成有第一開孔,以露出第一線路層;曰於該 第-開孔中形成該第一導電柱;α及移除該第二阻層、第 一阻層及其所覆蓋之第一導電層β θ
依上所述,該增層結構係包括有至少一第二介電層 形成於該第二介電層上之第二線路層、以及複數形成於曰該 第二介電層之中並電性連接設於該第二介電層上、下X 第二線路層的第二導電柱;肖第二線路層具有複數電: 連接备’且該些電性連接墊係分別形成於該第二導 上,該電性連接墊之直徑係大於、等於或小於該;二柱 柱之外徑。 又依上所述之製法 復包括移除該承載板, 11 以露出該 110822 130D.U24, 第一介電層之第一表面及第 括複數第-電性接觸墊,於今第二弟一線路層復包 第-表面覆設有第一防焊:第-介電層之 數個第一防焊層開孔,^^弟一防焊層中設有複 數:复包括於該增層結構最外層之第二線路二墊: 性接觸墊’於該增層結構上形成有第二防成有- ==防焊層中形成有複數第二防焊層開; 路出各該第二電性接觸墊。 7應 本發明肢供-種電路板之製法,係包括:提供 ::,於該承载板上形成有第'線路層;於部份: 芦及莖一道士 ^ 等冤柱,於該承載板、第一線路 二2 成具有第-表面及第二表面之第- 一線路層及第-導電柱:^於";表繁面形入成於該承载板、第 第二線槽,且部份之第一線槽對應露出各該 之端面,以及於該第-介電層上形成有增層 :構,該增層結構具有形成於該第一線槽中之第二線路 二且使部份之第二線路層對應電性連接各該第一導電 柱0 依上述之電路板之製法,該第二線路層復包括複數電 '連接墊’且該電性連接墊係形成於該第一導電柱上,該 電性連接塾之直徑係大於、等於或小於該第一導電柱 徑。 1 第一導電柱之製法, 110822 依上述之製法,該第一線路層及 12 該承載板上形成有第-導電層;於該第-導電 有第一阻層,且該第-阻層中形成有第-開口區 以路出部份之第一邕 線路層;於該第^ 開口區中形成第一 該 、ο 阻層及第一線路層上形成第二阻層,且 中形成有第—開孔,以露出部份之第一線路 ρ二、、第開孔中形成第-導電桎;以及移除該第二 廣第一阻層及其所覆蓋之第一導電層。 形成有之製法該第二線路層之部份表面上復包括 法 f電桎,該第二線路層及第二導電柱之製 導電社 於該第一介電層、第一線槽之孔壁、及第一 士之端面上形成有第二導電層;於該第二導電層上 乂成有金屬層,且於該第一 除夫乐綠糟中形成該第二線路層;移 ’、/成於第一線槽中之金屬層,並使兮第-结;Μ # 於第一介雷展少主二. I使孩第一線路層顯露 形成有第曰、,於該第二導電層及第二線路層上 區:露出二:/’Γ該第三阻層中形成㈣ 绫敗® 。刀之第一線路層;於該第二開口區中之第- 蓋之第二導電層,以露出:第移三阻層及其所覆 路出这第一線路層及第二導電柱。 層之第Ί Ϊ二除該承载板’以露出該第-介電 ^ 、路層;該第一線路層復包括複數 叨復叹有第一防焊層,並於該笫一 一防煜第防谇層中設有複數個第 防知層開孔,以對應露出各該第一電性接觸塾。 該增廣結構係包括有至少一具有第二線槽之第二介 110822 13 1365024 電層、設於該第二介電層之第二錄 及複數八·-線槽中之第二線路層、以 H 層中並電性連接該第··線槽中第 -線路層及第:線槽中第二線路層之第二導電柱,又 =面顯露於第二介電層之表面,·該第二線路 .二:第硬導=連接墊,且該些電性連接塾係對應形成 芦之第U ;復包括於該增層結構最外 構上形成有第二防谭層,並於該第:,於該增層結 個苐二防焊層開孔以對 、層h成有複數 本發明之電路板及其製接觸塾。 :成第-導電層及第一阻層,於該第 二形成第-線路層,接著於該第一線路層區 成第一阻層,且該第二阻層中以曝光顯:方^ 複數苐一開孔,藉由皞弁麵必、—先衫方式一次形成有 續可於阻層開孔中形成第一層開孔之孔徑,後 需於介電層中以雷射 乂“佈線密度’且無 產速度,接著再於該第二開开:二能=電路板之生 合強度’接著移除該第二阻岸、:之r線路層之間的結 -導電層,以露出該第一線;層Γ第;及^ 載板、第—線 曰及第一導電柱,再於該承 移除部份之第—;電第二:電^ 後再於該第一介電層;路出該導電柱之端面,最 電杈之知面上形成有第二導電 II0822 14 1365024 ΐίΐΐ阻層’且於該第三阻層之第二開σ區中形成有第 、·一 e ’以電性連接該第—導電柱’再於該第三阻層及 :二?層上形成有第四阻層,且於該第四阻層之第二開 阻展:第二導電柱,俾可藉由曝光顯影以在第二及第四 2:快速形成複數第-及第二開孔’藉由縮小阻層開孔 望一 t於開孔中形成導電柱以提高佈線密度,且提高該 吐^電柱與核心線路層、及第二導電柱與第_線路層之 矣“性,或於該第-介電層之第二表面上形成喪埋於其 面之第二線路層及形成於其中之第二導電柱,以電性連 接第-線路層’藉以縮小整體厚度;1形成該增層結構之 該承載板’以形成無核心板之電路板,俾能縮小整 體厚度,以達薄小之目的。 【實施方式】 、▲以下藉由I特定的具體實施例說明本發明之實施方 式’熟悉此技藝之人士可由本說明#所揭示之内容輕易地 瞭解本發明之其他優點及功效。 [第一實施例] 請參閱第2A至20圖,係顯示本發明之電路板之製法 第一實施例之剖面示意圖。 如第2A圖所示,首先提供一承載板2〇。 如第2B圖所示,於該承載板2〇上形成有第一導電層 21a;接著,於該第一導電層21a上形成有第一阻層22a, 且該第-阻層22a中形成有複數第一開口區咖曰以露出 部份之第一導電層21a。 110822 15 1365.024. 如第2C圖所示,於該第—開口區22〇a 第一線路層23a。 寬鍍形成有 如第2D圖所示,於該第—阻層他及第 上形成第二阻層22b,且該第二限請中形:= 一開孔2識,以露出部份之第-線路層23a。 如第2E圖所示’於該第—開孔22 -導電柱使該第_導電柱24a電性連== 層23a。 伐通弟一線路
如弟2F圖所示,移除該第二阻層^ 及其所覆蓋之第一導雷爲91 、+ 丨且層22c θ la,以路出該第一線路芦2*^ 及第一導電柱24a。 層23c 第一 如第2G圖所示,於該承載板2〇、第一線路層 導電柱24a上形成有第—介電層心。 如第2H圖所示,移除部份之第一介電層―,以降 低其厚度並露出該第一導電柱24a之端面,使該第一介電 曰5a八有第一表面25a’形成於該承載板2〇上,並形成 相對之第二表面25a,,。 如第21圖所示,於該第一介電㉟—之第二表面 5=及第導電柱24a之端面上形成有第二導電層灿; 接著於該第一導電層21b上形成有第三阻層Me,且於 該第三阻層22c中形成有複數第二開口區220。,以露出 部份之第二導電層21b,且該第二開口區22〇c並顯露該 第一導電桎24a之端面上的第二導電層21b。 如第2J圖所示,於該第二開口區22〇c中電鍍形成第 16 110822 1365.024 . 二線路層23b’該第二線路層23b具有複數電性連接墊 231,且該些電性連接墊231係分別形成於該第一導電柱 24a上,又該電性連接墊231之直徑係大於、等於或 該苐一導電枉24a之外徑。 ; 如第2K圖所示’於該第二線路層2补及第三阻層zb 上形成有第四阻層22d,且該第四阻層22d中形成有曰第二 開孔220d,以露出電性連接墊231。 如第2L圖所示,於該第二開孔㈣中電鑛形成 =電柱灿,使該第二導電柱24b電性連接該第二線路 如第2M圖所示 及其所覆蓋之第二導 及第二線路層23b。 移除該第四阻層22d、第三阻層22c 電層21b,以露出該第二導電柱2扑 如第2N圖所示,之後重覆第 -介電層25a之第一…R ⑽圖,以於該第 弟一表面25a”上形成有增層結構, 增層結構26係包括有至少一第 構26,該 第二介靜❿u 第—;m5b、形成於該 兮第一人; 之第二線路層23b,、以及複數形成於 1 一:電層之中並電性連接該第二介電 面 之弟二線路層23b,23b,的第二:面 層23b復包括硬數電性連接塾231,,且該些電 231,係對應形成於各該第 連接墊 整如,之直徑係大於、等^電柱撕上,又該電性連接 外徑。 ^ 4於或小於該第二導電柱24b,之 如第 20圖所示,移除該承載板2〇, 以露出該第一線 110822 17 1365.024 路層23a及第一介電層25之第_ 禾表面25a ’且該第一 線路層23a復包括複數第一電性 仏 电改接觸墊232a,於該第一 線路層23a及第一介電層25a之笛 ± 曆之第一表面25a,覆設有第 一防焊層27a,並於該第一 —a P方焊層27a中設有複數個第一 防4層開孔270a,以對岸霪屮夂 9Q0 耵應路出各該第一電性接觸墊 又該增層結構26最外層之第二線路層挪,形成有 複數第-電性接觸塾264,於該增層結構%上形成有第 -防焊層27b,並於該第二防焊層饥中形成有複數個第 -防焊層開孔襲以對應露出各該第二f性接觸㈣心 本發明復提供-種電路板,係包括:第一介電層 25a’係具有第一表面25a’及第二表面25&,,;帛一線路層 23a,係設於該第一介電層25a之第一表面,中且^ 路於該第一介電層25a之第一表面25a,;複數第一導電 柱24a ’係設於該第一介電層25a中,.並電性連接該第一 線路層23a,且該第-導電柱24a之端面顯露於第一介電 層25a之第二表面25a”;以及增層結構%,係設於該第 一介電層25a之第二表面25a,,上,該增層結構%具有複 數形成於該第一介電層25a之第二表面25a,,上之第二線 路層23b,且該第二線路層23b電性連接至該第一導電柱 24a。 依上述之電路板,該第二線路層23b復包括複數電性 連接墊231,且該電性連接墊231係形成於該第一導電柱 24a上’該電性連接墊231之直徑係大於、等於或小於該 第一導電柱24a之外徑。 110822 18 1365024. 又依上述之結構,該增層結構26係包括有至少一第 二介電層25b、設於該第二介電層现上之第二線路層 23b’、以及複數設於該第二介電層25b之中並電性連接^ 第二介電層25b上 '下面之第二線路層挪篇,的第: 導電柱24b’’該第二線路層咖,復包括複數電性連接塾 231’’且該電㈣接墊231,細彡成於該第二導電柱⑽, t.’該電性連㈣231,之直彳㈣大於、等於或小於該第 -導電柱24b’之外徑;復包括複數第二電性 咖,係設於該增層結構26最外層之第二線路層咖,塾 並於該增層結構26上覆設有第二防焊層27b’於該第二 =焊層27b中設有複數個第二防焊層開孔27〇b,輯: 露出各該第二電性接觸墊264。 〜 依上所述,該第一線路層仏復包括複數第一電性接 觸塾232a,於該第—線路層咖及第一介電層❿之第 覆設有第一防焊層仏,該第一防焊層 有複數第1焊層開孔27Ga,以制露出 接觸墊232a。 ^ ^ [第二實施例] 第二I::第至3;圖’係顯示本發明之電路板之製法 第一及二’面不意圖’與前-實施例之不同處在於該 : = 係分別形成於該第-介電層中,且使該 第^線路層表面分別顯露於第一介電層之表面。 兮笛人/圖所7,提供—係如第2G圖所示之結構,於 該第一"電層25a t形成有複數第—線槽如,且該第 19 110822 丄 . 一線槽2518中露出該第-導電柱24a之端面。 如第3B圖所示,你分结 ,^ 咕' 於該第一 ”電層25a、第一線槽251a =土、及一導電柱24a之端面上形成有第二導電層 21b。 如第3C圖所示,於 _ 金屬層23,且於㈣…第一導電層训上電鍵形成有 « " …"苐—線槽251a中電鍍形成有第二線路 層23\以電性連接該第一導電柱24a。 么嵐Π3Ι)圖所7^’移除未形成於該第-線槽25ia中之 23b顯露於該第—介路f 23b’使該第二線路層 電層25a之表面,且該第二線路層23b 電性連接塾231係形成 於、等於或小於該第a_上導電該柱m如之直經係大 如第3£圖所示,於兮 一 m上形成有第三阻層22c第= 21b及第二線路層 有複數第二開w22()e,tt 1該第三阻層版中形成 如第㈣所示二㈡部份之第二線路層咖。 層⑽上電鍍形成有第二導電柱24b。 線路 第-示:移除該第三阻層22c及其所覆蓋之 24b層21b’以露出該第二線路層⑽及第二導電柱 如第3H圖所示,於兮笛人‘ 23b、及第二導電枝⑽^第—介電層25a、第二線路層 & ¥電枝24b上形成有第二介電層25卜 圖所示,之後得重覆第3A至3H圖之製裎, 110 1365024 以於該第介電層25a之第二表面25a”上形成有增層結 構26 ’該增層結構26係包括至少一具有複數第二線槽 251b之第一介電層25b、設於該第二介電層2肋之第二 線槽251b中之第二線路層咖,、以及複數設於該第二介 •電層25b中並電性連接該第一線槽25ia中第二線路層 23b之第—導電柱24b及第二線槽25ib,中第二線路層 23b’之第二導電柱24b,’又該第二線路層訓之表面顯露 於該第二介電層现之表面;該第二線路層23b,23b,復 _包括複數電性連接墊231,231’,且該些電性連接墊231 係分別形成於該第-導電柱24a上,又該電性連接塾231 之直徑係大於、等於或小於該第一導電柱24a之外徑,而 該電性連接墊231,係分別形成於該第二導電柱24b,24b, 上,又該電性連接墊231,之直徑係大於、等於或小於該 第一;導電柱24b,24b’之外徑.。 如第3J圖所示,移除該承載板2〇,以露出該第一線 ⑩路層23a及第一介電層25a之第一表面25a,,且該第一 線路層23a復包括複數第一電性接觸墊232a,於該第一 線路層23a及第-介電層25a之第-表面25a,覆設有第 一防焊層27a,並於該第一防焊層27a中設有複數個第一 .防焊層開孔270a,以對應露出各該第一電性接觸墊 • 232a;又該增層結構26最外層之第二線路層2北,上形成 有複數第二電性接觸墊264,於該增層結構上形成有 第二防焊層27b’並於該第二防焊層27b中形成有複數個 第二防焊層開孔270b以對應露出各該第二電性接觸墊 110822 21 !365〇24 264。 本發明復提供一種電路板,係包括:第_介電層 25a ’係具有第一表面25a’及第二表面25a,,,於該第_表 面25a”設有複數第一線槽251a;第一線路層23a,係嗖 於該第一介電層25a之第一表面25a,中,且顯露於該& 一介電層25a之第一表面25a,;複數第一導電柱24^係 設於該些第一線槽251a内之第一介電層25a中,並電性 連接該第一線路層23a;以及增層結構26,係設於該第一 介電層25a之第二表面25a”上,且該增層結構26具有形 成於該第一線槽251a中並顯露於第二表面25a,,之第二線 路層23b,且使部份之第二線路層23b對應電性連接各該 第一導電柱24a。 ~ 依上述之電路板’該第二線路層23b復包括複數電性 連接墊231 ’且該電性連接墊231係形成於該第一導電柱 24a上,該電性連接墊231之直徑係大於等於或小於該 第一導電柱24a之外徑。 依上述之結構’該第一線路層23a復包括複數第一電 性接觸墊232a,於該第—線路層23a及第一介電層 之第一表面25a’覆設有第—防焊層27a,並於該第一防焊 層27a中設有複數個第—防焊層開孔27〇a,以對應露出 各該第一電性接觸墊232a。 該增層結構26係包括有至少一具有第二線槽25lb, 之第二介電層25b、設於該第二介電;| 25b之第二線槽 251b中之第一線路層23b,、以及複數設於該第二介電層 22 110822 1365024 . ⑽中並電性連接該第一線槽咖中第二線路層咖之 第-導電柱24b及第二線槽251b,中第二線路層咖,之 -導電纟24b,又該第二線路層2扑,之表面顯露於第二 .介電層25b之表面;其中,該第二線路層撕復包括複數 231’,且該些電性連接墊231,係對應設於各 =第-導電柱24b,上,該電性連接墊231,係大於、“ 二導電柱灿,;復包括複數第二電性接觸墊 層結構26最外層之第二線路層_, 層27bH6上並設有第二防焊I 27卜該第二防焊 f 27b具有硬數個第二防焊層開孔 第二電性接觸塾264。 謂應路出各該 本發明之電路板及其製承 形成第-導電層及第—阻芦,…板之表面上先 甲形成第-線靜,接菩該第一阻層之第-開口區 成第二阻層,且該曰第p者於該第一線路層及第一阻層上形 複數第-開孔,ΐΐ: 以曝光顯影方式一次形成有 續可於阻層開孔顯影以縮小阻層開孔之孔徑’後 需於介電層中以+射制^一導電柱以提高佈線密度’且無 產速度,接著再於:二= 二而能提高電路板之生 該第-導電柱以提高;二生連接成第一導電柱,以藉由 度,接著移除該第二_、思 連接之線路之間的結合強 電層,以露出孩第Ί 0、第一阻層及其所覆蓋之第一導 板、第'線路層;第及第-導電柱’再於該承載 除部份之第—介 電柱上㈣第-介電層;之後移 曰以路出該第一導電柱之端面,最後 11082 I365U24 . 再於該第一介電層及導電柱 / 及第三阻層,且於該 上形成有第二導電層 線路層’以電性連接該第一;:口區中形成有第二 .二線路層上形成有第四阻層,且二:於該第三阻層及第 t形成第二導電柱 '^第四阻層之第二開孔 子电往’俾可精由曝光顧# 層中快速形成複數第一及第孔=在弟二及弟四阻 孔徑,於開孔中形成導藉由縮小阻層開孔之 ^ . 等電柱^提向佈線密度,且描离亏坌 -導電柱與核心線路層、及第 :,該第 合性;或於該第-介電層之第二導^與弟—線路層之結 τ- ^ 第一表面上形成後埋於JL矣 之第二線路層及形成於其 …、 第一蝮Μ π 又弟一蛤電柱,以電性連接 f線路層,藉以縮小整體厚度;且形成 移除該承載板,以形成無核::-構之後 厚度,以達薄小之目的。板俾能縮小整體 ★上述實施例係用以例示性說明本發明之原理及其功 政,而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及料下,對上述實施例進行修 改。因此本發明之權利保護範圍,應如後述之申請專利範 圍所列。 【圖式簡單説明】 第1A至1G圖係為習知電路板及其製法之剖視示竟 圍, 第2A至20圖係為本發明電路板及其製法之第一實施 例剖視圖;以及 ' 第3A至3 J圖係為本發明電路板及其製法之第二實施 110822 24 1365024 . 例剖視圖。 【主要元件符號說明】 10 核心板 101 核心線路層 102 導電通孔 10a 表面 120a 介電層開孔 12a 、 25a 第一介電層 12b 、 25b 第二介電層 13 導電層 14 阻層 140 開口區 151a 第一導電盲孔 151b 第二導電盲孔 15a 、 23a 第一線路層 15b 、 23b 、23b’ 第二線路層 16、26 增層結構 164 電性接觸墊 17 防焊層 170 防焊層開孔 20 承載板 21a 第一導電層 21b 第二導電層 220a 第一開口區 25 110822 1365024 220b 第 220c 第 220d 第 22a 第 22b 第 22c .第 22d 第 23 金 231、 231, 電 232a 第 24a 第 24b、 24b, 第 251a 第 251b, 第 25a, 第 25a” 第 264 第 270a 第 270b 第 27a 第 27b 第
一開孔 二開口區 二開孔 一阻層 二阻層 三阻層 四阻層 屬層 性連接墊 一電性接觸墊 一導電柱 二導電柱 一線槽 二線槽 一表面 二表面 二電性接觸墊 一防焊層開孔 二防焊層開孔 一防焊層 二防焊層 26 110822
Claims (1)
- 第97133055號專利申請案 , 100年8月22日修正替換頁 十、,申請專利範圍: ' • L 一種電路板,係包括: : 第一介電層,係具有相對之第一表面及第二表 面; 第一線路層,係嵌埋於該第一介電層之第一表面 中,且顯露於該第一介電層之第一表面; 複數第一導電柱,係設於該第一介電層中,並電 • 性連接該第一線路層,且該第一導電柱之端面係顯露 於第一介電層之第二表面;以及 增層結構,係設於該第一介電層之第二表面上, 該增層結構具有複數形成於該第二表面上之第二線 路層,且部份之第二線路層電性連接至該第一導電 柱。 2.如申請專利範圍第1項之電路板,其中,該第二線路 層復包括複數電性連接墊,且該電性連接墊係形成於 _ 該第一導電柱上。 、 •如申明專利跑圍第2項之電路板,其中,該電性連接 墊之直徑係大於、等於或小於該第一導電柱之外徑。 4·如申請專利範圍第1項之電路板,其中,該增層結構 係包括有至少一第二介電層、設於該第二介電層上之 第二線路層、以及複數設於該第二介電層之中並電性 連接設於該第二介電層上、下面之第二線路層的第二 導電柱。 5.如申請專利範圍第4項之電路板,其中,該第二線路 110822(修正版) 27 1365024 . 第97133055號專利申請案 100年8月22曰修正替換苜 層復包括複數電性連接墊,且該電性連接墊係形成於 該第二導電柱上。 .如申請專利範圍第4項之電路板,其中,該電性連接 . 墊之直徑係大於、等於或小於該第二導電柱之外徑。 7.如申請專利範圍第1項之電路板,其中,該第一線路 層復包括複數第一電性接觸墊’於該第一線路層及第 一介電層之第一表面覆設有第一防焊層,該第一防焊 • 層具有複數第一防焊層開孔,以對應露出各該第一電 性接觸墊》 .如申請專利範圍第!項之電路板,復包括複數第二電 性接觸墊,係設於該增層結構最外層之第二線路層, 並於該增層結構上覆設有第二防焊層,於該第二防谭 層十設有複數個第二防焊層開孔,以對應露出各 一電性接觸墊。種電路板,係包括: 第一介電層,係具有相對之第一表面及第二表 ,於該第二表面設有複數第一線槽; 第-線路層,係嵌埋於該第一介電層之第一表面 ’且顯露於該第一介電層之第一表面; 電柱,係設於該些第 之耸 人 …,%二不 咏谓〈泜甶内 一"電層中,並電性連接該第一線路層;以及 構’係設於該第一介電層之第二表面、第 第:=! 一導電柱上,且該增層結構具有形成於該 線槽中之第二線路層,且使部份之第二線路層對 110822(修正版〉 28 第97133055戆專利申請案 100年8月22日修正替換頁 應電性連接各該第一導電柱。 .1〇.如中請專利範圍第9項之電路板,其中,該第二線路 . 额包括複數電性連接塾’且該電性連接塾係形成於 • 該第一導電柱上。 11 ·如申明專利|巳圍第1 〇項之電路板,其中,該電性連 接塾之直控係大於、等於或小於該第電柱之外 徑。 # 12.如_請專利範圍第9項之電路板,其中,該第一線路 層復包括複數第一電性接觸墊,於該第-線路層及第 介電層之第一表面覆設有第一防焊層,並於該第一 防焊層中設有複數個第一防焊層開孔,以對應露出各 該第一電性接觸墊。 13.如申請專利範圍第9項之電路板,其中,該增層結構 係包括有至少一具有第二線槽之第二介電層、設於該 第-1電層之第二線槽中之第二線路層、以及複數設 .於該第二介電層中並電性連接該第一線槽令第二線 路層及第二線槽中第二線路層之第二導電柱,又該第 二線路層之表面顯露於第二介電層之表面。 如申請專利範圍第13項之電路板,其中,該第二線 路層復包括複數電性連接墊,且該些電性連接塾係對 應設於各該第二導電柱上。 15.如申請專利範圍第14項之電路板.,其中,該電性連 接墊係大於、等於或小於該第二導電柱。 如申-月專利範圍第9項之電路板,復包括複數第二電 110822(修正版) 29 1365024 . - 第97133055號專利申請案 1 100年8月22曰修正替換頁 性接觸墊,係設於該增層結構最外層之第二線路層, 於該増層結構上並設有第二防焊層,該第二防焊層具 有複數個第二防焊層開孔以對應露出各該第二電性 接觸墊。 -17 φ 18. 19. •一種電路板之製法,係包括: 提供一承載板; 於該承載板上形成有第一線路層; 於該第一線路層上形成有第一導電柱; 於該承載板、第一線路層及第1導電柱上形成具 有相對之第一表面及第二表面之第一介電層; 移除部份之第一介電層,以降低其厚度並露出該 第一導電柱之端面;以及 於該第-介電層A第一導電柱上形成有增層結 構,該增層結構具有複數形成於該第二表面上之第二 線路層’且該第二線路層電性連接至該第—導電柱。 ^申請專利範圍第17項之電路板之製法’其中,該 第二線路層復包括複數電性連接墊,且該電性連接塾 係形成於該第一導電柱上。 =申請專利範圍第18項之電路板之製法,其中,該 ^連接塾之直徑係大於、等於或小於該第一導電柱 外才步。 如申請專利範圍第17項之雷技杯夕制、t &丄 第-線路層及第一導電柱之製法,係包括: 於該承載板上形成有第-導電層; 110822(修正版;) 30 20. -〜V < 了 系 於从务产.. L 100年8月22日修正替換頁 、該弟一導電層上形成有第—- 層φ彬山山 ^ 且孩第一阻 中开/成有第一開口區以露出部份之第一導電屬; 於該第-開口區中形成第-線路層; 於該第-阻層及第一線路層上形成第二阻層,且 「阻層中形成有第一開孔,以露出部份之第一線 於該第—開孔中形成該第-導電柱;以及 電層 移除該第二阻層、第—阻層及其所覆蓋之第一導 〇 •申請專利範圍第17項之電路板之製法,其中,該 二:結構係包括有至少一第二介電層、形成於該第二 2層上之第二線路層、以及複數形成於該第二介電 層之中並電性連接設於該第二介電層上、下面之第二 線路層的第二導電柱。 22.如申請專利範圍第21項之電路板之製法,其中,該 第二線路層具有複數電性連接墊,且該些電性連接墊 係分別形成於該第二導電柱上。 23·如申請專利範圍第22項之電路板之製法,其中,該 電性連接墊之直徑係大於、等於或小於該第二導電柱 之外徑。 24. 如申請專利範圍第17項之電路板之製法,復包括移 除該承載板,以露出該第一介電層之第一表面及第一 線路層。 25. 如申請專利範圍第17項之電路板之製法,其中,該 31 110822(修正版) ^65024 . 第97133055號專利申請案 100年8月22曰修正替換頁 第一線路層復包括複數第 路層及第-介電声之第矣:L觸塾,於該第-線 於該第— 表面覆設有第一防嬋層,並 心“該=:::個第一防焊層開孔, 26. :Γ2利範圍第17項之電路板之製法,復包括於 :二::構最外層之第二線路層形成有複數第二電 =觸墊,於該增層結構上形成有第二防焊層,並於 j-防焊詹中形成有複數第二防焊層開孔以對應 露出各該第二電性接觸墊。 27. —種電路板之製法,係包括: 提供一承載板; 於該承載板上形成有第一線路層; 於部份之第一線路層上形成有複數第一導電 於該承載板、第一線路層及第一導電柱上形成具 有相對之第一表面及第二表面之第一介電層且該第 一介電層之第一表面形成於該承載板、第一線路層及 第一導電柱上; 於該第一介電層之第二表面中形成有複數第一 線槽’且部份之第一線槽對應露出各該第一導電柱之 端面;以及 於該第一介電層上形成有增層結構,該增層結構 具有形成於該第一線槽中之第二線路層,且使第二線 路層對應電性連接各該第一導電柱。 110822(修正版) 32 1365024 I第97133055號專利申請案 28如申社直剎铲円铱L^±lli2日修正替換頁 .如申明專利把圍弟27項之電路板之製法,其中,該 第二線路層復包括複數電性連接墊,且該電性連接墊 係形成於該第一導電柱上。 29.如申請專利範圍第28項之電路板之製法,其中,該 電性連接墊之直徑係大於、等於或小於該第一導電柱 之外徑。 30.如申請專利範圍第27項之電路板之製法,其中,該 籲 第一線路層及第一導電柱之製法,係包括: 於該承載板上形成有第一導電層; 於該第-導電層上形成有第一阻層,且該第一阻 層中形成有第-開口區以露出部份之第一導電層; 於該第一開口區中形成第一線路層; 於該第一阻層及第一線路層上形成第二阻層,且 該第二阻層中形成有第一開孔,以露出部份之第一線 路層; 、 Φ 於”亥第一開孔中形成第一導電柱;以及 移除該第二阻層、第一阻層及其所覆蓋之 電層。 31.如申請專利範圍第27項之電路板之製法,其中,該 第二線路層之部份表面上復包括形成有第二導電柱: 32·如申請專利範圍第31項之電路板之製法其中,該 第二線路層及第二導電柱之製法,係包括: 於該第一介電層、第一線槽之孔壁、及第一導電 柱之端面上形成有第二導電層; 110822(修正版) 33 *〜1WU55號專利_請案 於該第二導電屛 槽中形成該第二線:層.〆成有金屬層’且於該第-線 移除未形成於第I線 線路層顯露於第一八 槽中之金屬層,並使該第二 於竽第-道 層之表面; 於这第一導電 層,且於該第— 弟一線路層上形成有第三阻 出部份之第中形成有複數第二開口區,以露於該第二線路層及第 層,且該第四阻層令形成有 接墊; 二阻層上形成有第四阻 第二開孔,以露出電性連 道::第—開孔中電鍍形成有第二導電柱,使兮第 二導電柱電性連接該第二線路層;電柱使該第 移除該第四JI且a、笛一 a 第二阻層及其所覆蓋之第-導 電層,以露出該第一邕^ ”復蓋之弟一導 /弟一導電柱及第二線路層。 33.如申請專利範圍第^在項之電路板之製法,復包括移 除该承载板,以露出兮笛 ^ _ a 吐 線路層。路出该第-介電層之第-表面及第- 34·如申請專利範圍第33項之電路板之製法,其中,該 第一線路層復包括複數第—電性接觸塾,於該第一線 路層及第-介電層之第一表面覆設有第一防焊層,並 於該第-防焊層中設有複數個第一防焊層開孔,以對 應露出各該第一電性接觸墊。 35.如申晴專利範圍第27項之電路板之製法,其中,該 增層結構係包括有至少—具有第二線槽之第二介電 110822(修正版) 34 1365.024 層、設於該第二介電層之第二線槽中之第二線路層、 以及複數設於該第二介電層中並電性連接該第—線 槽t第二線路層及第二線槽_第二線路層之第二導 電柱,又該第二線路層之表面顯露於第二介電層之表 面。 36·如申請專利範圍第35項之電路板之製法,其十,該 第二線路層復包括複數電性連接墊,且該些電性連Z 墊係對應形成於各該第二導電柱上。 37.如申請專利範圍第36項之電路板之製法, 電性連接墊之直徑係大於、等於或小於該第 = 之外徑。 电往 38·如申請專利範圍第27項之電路板之製法 =:構於最:層之第二線路層形成有複數第= 性接觸塾,於該增層結構上形成有第二該f二防焊層中形成有複數個第二防焊層“以對 應路出各該第二電性接觸塾。 十 110822(修正版) 35
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97133055A TWI365024B (en) | 2008-08-29 | 2008-08-29 | Printed circuit board and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97133055A TWI365024B (en) | 2008-08-29 | 2008-08-29 | Printed circuit board and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201010550A TW201010550A (en) | 2010-03-01 |
| TWI365024B true TWI365024B (en) | 2012-05-21 |
Family
ID=44828206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97133055A TWI365024B (en) | 2008-08-29 | 2008-08-29 | Printed circuit board and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI365024B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI505759B (zh) * | 2012-12-31 | 2015-10-21 | Samsung Electro Mech | 印刷電路板及其製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541693B2 (en) | 2010-03-31 | 2013-09-24 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| TWI404466B (zh) * | 2010-06-30 | 2013-08-01 | Nan Ya Printed Circuit Board | 印刷電路板 |
| TWI581386B (zh) * | 2014-06-16 | 2017-05-01 | 恆勁科技股份有限公司 | 封裝裝置及其製作方法 |
| TWI558288B (zh) * | 2014-09-10 | 2016-11-11 | 恆勁科技股份有限公司 | 中介基板及其製法 |
| TWI554169B (zh) * | 2014-12-03 | 2016-10-11 | 恆勁科技股份有限公司 | 中介基板及其製法 |
| TWI552657B (zh) * | 2014-12-03 | 2016-10-01 | 恆勁科技股份有限公司 | 中介基板及其製法 |
| TWI554170B (zh) * | 2014-12-03 | 2016-10-11 | 恆勁科技股份有限公司 | 中介基板及其製法 |
| CN114745862B (zh) * | 2021-01-07 | 2024-12-17 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
-
2008
- 2008-08-29 TW TW97133055A patent/TWI365024B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI505759B (zh) * | 2012-12-31 | 2015-10-21 | Samsung Electro Mech | 印刷電路板及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201010550A (en) | 2010-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI365024B (en) | Printed circuit board and fabrication method thereof | |
| CN107818864B (zh) | 电感部件以及电感部件内置基板 | |
| TWI278263B (en) | Circuit board structure and method for fabricating the same | |
| TWI283152B (en) | Structure of circuit board and method for fabricating the same | |
| CN101675519B (zh) | 集成电路封装和制造集成电路的方法 | |
| CN105304584B (zh) | 中介基板及其制造方法 | |
| TW200952130A (en) | Package substrate having double-sided circuits and fabrication method thereof | |
| TW200411879A (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| CN105323948B (zh) | 中介基板及其制造方法 | |
| CN101567356B (zh) | 电路板结构及其制造方法 | |
| TWI327876B (en) | Circuit board having electrical connecting structure and fabrication method thereof | |
| CN101364586A (zh) | 封装基板结构及其制作方法 | |
| TWI335785B (en) | Circuit board structure and fabrication method thereof | |
| TW201002166A (en) | Printed circuit board and fabrication method thereof | |
| CN101305453B (zh) | 细间距互连及制造方法 | |
| TW200838386A (en) | Circuit board structure and a manufacturing method thereof | |
| CN103681586A (zh) | 无核心封装基板及其制法 | |
| TW200537999A (en) | Fabrication method of a printed circuit board | |
| TW200945519A (en) | Substrate structure having fine circuits and manufacturing method thereof | |
| US20120255771A1 (en) | Packaging substrate and method of fabricating the same | |
| TW200950038A (en) | Method of fabricating package substrate | |
| TW200838385A (en) | Circuit board structure having fine circuits and fabrication method thereof | |
| TWI401006B (zh) | 電路板及其製法 | |
| TWI335786B (en) | Circuit board structure and fabrication method thereof | |
| CN101740403B (zh) | 封装基板结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |