TWI554169B - 中介基板及其製法 - Google Patents

Description

中介基板及其製法

本發明係有關一種中介基板，尤指一種封裝堆疊結構用之中介基板及其製法。

隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，而為提升電性功能及節省封裝空間，遂堆加複數封裝結構以形成封裝堆疊結構(Package on Package，PoP)，此種封裝方式能發揮系統封裝(System in Package，簡稱SiP)異質整合特性，可將不同功用之電子元件，例如：記憶體、中央處理器、繪圖處理器、影像應用處理器等，藉由堆疊設計達到系統的整合，適合應用於輕薄型各種電子產品。

早期封裝堆疊結構係將記憶體封裝件(俗稱記憶體IC)藉由複數焊球堆疊於邏輯封裝件(俗稱邏輯IC)上，且隨著電子產品更趨於輕薄短小及功能不斷提昇之需求，記憶體封裝件之佈線密度愈來愈高，以奈米尺寸作單位，因而其接點之間的間距更小；然，邏輯封裝件的間距係以微米尺寸作單位，而無法有效縮小至對應記憶體封裝件的 間距，導致雖有高線路密度之記憶體封裝件，卻未有可配合之邏輯封裝件，以致於無法有效生產電子產品。

因此，為克服上述問題，遂於記憶體封裝件與邏輯封裝件之間增設一中介基板(interposer substrate)，如，該中介基板之底端電性結合間距較大之具邏輯晶片之邏輯封裝件，而該中介基板之上端電性結合間距較小之具記憶體晶片之記憶體封裝件。

第1A至1B圖係為習知中介基板1之製法之剖面示意圖。

如第1A圖所示，利用雷射方式形成通孔100於一承載板10上。

如第1B圖所示，分別形成第一線路層11與第二線路層14於該承載板10之上、下兩側上，且於該通孔100中電鍍金屬材以形成導電柱12，俾藉由該導電柱12電性連接該第一線路層11與第二線路層14。

之後，分別形成一第一絕緣層13與第二絕緣層16於該承載板10之上、下兩側、該第一線路層11與第二線路層14上，並外露該第一線路層11與第二線路層14之部分表面，俾供作為外接墊。

惟，習知中介基板1之製法中，各層間之線路層需經由雷射方式形成通孔100，再電鍍金屬材以形成導電柱12，故該導電柱12之端面形狀皆為圓形，因而該導電柱12僅能設計為圓形，導致產品設計受限。

因此，如何克服習知技術中之問題，實已成目前亟欲 解決的課題。

鑑於上述習知技術之缺失，本發明提供一種中介基板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；一第一線路層，係形成於該第一絕緣層之第一表面上；複數第一導電柱，係形成於該第一絕緣層中且設於該第一線路層上並連通至該第一絕緣層之第二表面，其中，該第一導電柱之端面之形狀係為幾何圖形，但不含圓形；一第二線路層，係形成於該第一絕緣層之第二表面與該些第一導電柱上並電性連接該些第一導電柱；複數第二導電柱，係形成於該第二線路層上；以及一第二絕緣層，係形成於該第一絕緣層之第二表面上並包覆該第二線路層與該些第二導電柱，且令該第二導電柱之端面外露於該第二絕緣層。

本發明復提供一種中介基板之製法，係包括：提供具有一第一線路層之一承載板，且該第一線路層上具有複數第一導電柱，其中，該第一導電柱之端面之形狀係為幾何圖形，但不含圓形；形成一第一絕緣層於該承載板上，該第一絕緣層係具有相對之第一表面與第二表面，且該第一絕緣層藉其第一表面結合至該承載板上，而該些第一導電柱係外露於該第一絕緣層之第二表面；形成一第二線路層於該第一絕緣層之第二表面與該些第一導電柱上，且該第二線路層與該些第一導電柱電性連接；形成複數第二導電柱於該第二線路層上；形成一第二絕緣層於該第一絕緣層 之第二表面上並包覆該第二線路層與該些第二導電柱，且令該第二導電柱之端面外露於該第二絕緣層；以及移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。

前述之製法中，移除全部該承載板。

前述之中介基板及其製法中，該第一絕緣層係以鑄模方式、塗佈方式或壓合方式形成於該承載板上，故形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。

前述之中介基板及其製法中，該第一線路層之表面係低於該第一絕緣層之第一表面。

前述之中介基板及其製法中，該第一導電柱之端面係齊平該第一絕緣層之第二表面。

前述之中介基板及其製法中，該第二導電柱之端面係為複數植球墊。

前述之中介基板及其製法中，該第二導電柱之端面係齊平該第二絕緣層之表面。

前述之中介基板及其製法中，該第二絕緣層係以鑄模方式、塗佈方式或壓合方式形成者，故形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。

另外，前述之中介基板及其製法中，移除部分該承載板，使保留之該承載板作為設於該第一絕緣層之第一表面上的支撐結構。

由上可知，本發明中介基板及其製法，係藉由鍍出方式製作該第一導電柱，故該第一導電柱可依需求設計成任何形狀，使其端面之形狀可為各式幾何圖形，但不含圓形。

再者，由於該第一導電柱之端面之形狀可為各式幾何圖形，因而可依需求佈線(layout)以增加設計彈性，故相較於習知中介基板，該中介基板2,2’能製作更細的線寬/線距之線路，以符合細間距(fine pitch)之需求，因而更能提高佈線密度。

1,2,2’‧‧‧中介基板

10,20‧‧‧承載板

100‧‧‧通孔

11,21‧‧‧第一線路層

12‧‧‧導電柱

13,23‧‧‧第一絕緣層

14,24‧‧‧第二線路層

16,26‧‧‧第二絕緣層

20a‧‧‧金屬材

20’‧‧‧支撐結構

21a,26a‧‧‧表面

210‧‧‧電性連接墊

211‧‧‧導電跡線

22‧‧‧第一導電柱

22a,25a‧‧‧端面

23a‧‧‧第一表面

23b‧‧‧第二表面

25‧‧‧第二導電柱

第1A至1B圖係為習知中介基板之製法之剖視示意圖；第2A至2F圖係為本發明之中介基板之製法之剖視示意圖；其中，第2F’圖係為第2F圖之另一態樣；以及第3A至3D圖係為本發明之中介基板之第一導電柱之上視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述 之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A至2F圖係為本發明之無核心層式(coreless)中介基板2之製法之剖視示意圖。於本實施例中，該中介基板2係為晶片尺寸覆晶封裝(flip-chip chip scale package，簡稱FCCSP)用之載板。

如第2A圖所示，提供一承載板20。於本實施例中，該承載板20係為基材，例如銅箔基板，但無特別限制，本實施例係以銅箔基板作說明，其兩側具有含銅之金屬材20a。

如第2B圖所示，藉由圖案化製程，以形成一第一線路層21於該承載板20上。

於本實施例中，該第一線路層21係包含複數電性連接墊210與複數導電跡線211。

如第2C圖所示，藉由圖案化製程，以電鍍或沉積方式形成複數第一導電柱22於該第一線路層21之電性連接墊210上。

於本實施例中，該些第一導電柱22係接觸且電性連接該電性連接墊210。

再者，該第一導電柱22之端面22a之形狀係為各式幾何圖形(不含圓形)，例如L形(如第3A圖所示)、矩形(如第3B圖所示)、多邊形(如第3C圖所示)或不規則形(如第3D圖所示)等，故該第一導電柱22之柱型可 為各式態樣。

如第2D圖所示，形成一第一絕緣層23於該承載板20上，該第一絕緣層23係具有相對之第一表面23a與第二表面23b，且該第一絕緣層23藉其第一表面23a結合至該承載板20上，而該些第一導電柱22係外露於該第一絕緣層23之第二表面23b。

於本實施例中，該第一絕緣層23係以鑄模方式、塗佈方式或壓合方式形成於該承載板20上，且形成該第一絕緣層23之材質係為鑄模化合物(Molding Compound)、底層塗料(Primer)、或如環氧樹脂(Epoxy)之介電材料。

再者，該第一導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b。

如第2E圖所示，形成一第二線路層24於該第一絕緣層23之第二表面23b與該些第一導電柱22上，再形成複數第二導電柱25於該第二線路層24上，之後形成一第二絕緣層26於該第一絕緣層23之第二表面23b上，以包覆該些第二導電柱25與該第二線路層24。

於本實施例中，該些第二導電柱25之端面25a係作為植球墊以供結合焊球(圖略)，且該些第二導電柱25之端面25a外露於該第二絕緣層26，例如，該些第二導電柱25之端面25a係齊平該第二絕緣層26之表面26a。

再者，該第二絕緣層26係以鑄模方式、塗佈方式或壓合方式形成者，且形成該第二絕緣層26之材質係為鑄模化合物、環氧樹脂或介電材料。

如第2F圖所示，移除全部該承載板20，使該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a，且該第一線路層21之表面21a係低於該第一絕緣層23之第一表面23a。

於本實施例中，係以蝕刻方式移除該金屬材20a，故會略蝕刻該線路層21之上表面21a，使該線路層21之上表面21a係微凹於該絕緣層23之第一表面23a。

如第2F’圖所示，圖案化蝕刻移除部分該承載板20，使保留之該承載板作為支撐結構20’，且該第一線路層21之表面21a外露於該第一絕緣層23之第一表面23a。

因此，本發明之製法係藉由鍍出方式製作該第一導電柱22，故該第一導電柱22於作為連接層間線路(第一線路層21與第二線路層24)之導體時，可依需求設計成任何形狀，使其端面22a之形狀可為各式幾何圖形，但不含圓形。

再者，由於該第一導電柱22之端面22a之形狀可為各式幾何圖形，因而可依需求佈線(layout)以增加設計彈性，故相較於習知中介基板，該中介基板2,2’能製作更細的線寬/線距之線路，以符合細間距(fine pitch)之需求，因而更能提高佈線密度。

本發明復提供一種中介基板2,2’，係包括：一第一絕緣層23、一第一線路層21、複數第一導電柱22、一第二線路層24、複數第二導電柱25以及一第二絕緣層26。

所述之第一絕緣層23係具有相對之第一表面23a與第 二表面23b，且該第一絕緣層23係為鑄模化合物、環氧樹脂或介電材料。

所述之第一線路層21係嵌埋於該第一絕緣層23之第一表面23a中，且該第一線路層21之表面21a係低於該第一絕緣層23之第一表面23a。

所述之第一導電柱22係形成於該第一絕緣層23中之第一線路層21上並連通至該第一絕緣層23之第二表面23b，且該第一導電柱22之端面22a係齊平該第一絕緣層23之第二表面23b，其中，該第一導電柱22之端面22a之形狀係為各式幾何圖形，但不含圓形。

所述之第二線路層24係形成於該第一絕緣層23之第二表面23b與該些第一導電柱22上並電性連接該些第一導電柱22。

所述之第二導電柱25係形成於該第二線路層24上。

所述之第二絕緣層26係形成於該第一絕緣層23之第二表面23b上，以包覆該些第二導電柱25與該第二線路層24，且令該第二導電柱25之端面25a外露於該第二絕緣層26。

於一實施例中，該第二導電柱25之端面25a係齊平該第二絕緣層26之表面26a。

於一實施例中，所述之中介基板2’復包括一支撐結構20’，係設於該第一絕緣層23之第一表面23a上。

綜上所述，本發明中介基板及其製法，主要應用在細間距及高腳數之封裝堆疊結構之產品上，例如智慧型手 機、平板、網通、筆記型電腦等產品，且在產品需於高頻高速下運作、朝輕薄短小設計、功能越強、越快及儲存量愈高時，更需使用到本發明之中介基板。

再者，本發明之中介基板2,2’可藉由該第一線路層21結合邏輯封裝件或記憶體封裝件，且可藉由該第二導電柱25結合邏輯封裝件或記憶體封裝件。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧中介基板

21‧‧‧第一線路層

21a‧‧‧表面

22‧‧‧第一導電柱

23‧‧‧第一絕緣層

23a‧‧‧第一表面

23b‧‧‧第二表面

24‧‧‧第二線路層

25‧‧‧第二導電柱

26‧‧‧第二絕緣層

Claims (17)

1. 一種中介基板，係包括：一第一絕緣層，係具有相對之第一表面與第二表面；一第一線路層，係形成於該第一絕緣層之第一表面上；複數第一導電柱，係形成於該第一絕緣層中且設於該第一線路層上並連通至該第一絕緣層之第二表面，其中，該第一導電柱之端面之形狀係為幾何圖形，但不含圓形；一第二線路層，係形成於該第一絕緣層之第二表面與該些第一導電柱上並電性連接該些第一導電柱；複數第二導電柱，係形成於該第二線路層上；以及一第二絕緣層，係形成於該第一絕緣層之第二表面上並包覆該第二線路層與該些第二導電柱，且令該第二導電柱之端面外露於該第二絕緣層。
2. 如申請專利範圍第1項所述之中介基板，其中，形成該第一絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
3. 如申請專利範圍第1項所述之中介基板，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
4. 如申請專利範圍第1項所述之中介基板，其中，該第一導電柱之端面係齊平該第一絕緣層之第二表面。
5. 如申請專利範圍第1項所述之中介基板，其中，該該第二導電柱之端面係為複數植球墊。
6. 如申請專利範圍第1項所述之中介基板，其中，該該第二導電柱之端面係齊平該第二絕緣層之表面。
7. 如申請專利範圍第1項所述之中介基板，其中，形成該第二絕緣層之材質係為鑄模化合物、底層塗料或介電材料。
8. 如申請專利範圍第1項所述之中介基板，復包括一支撐結構，係設於該第一絕緣層之第一表面上。
9. 一種中介基板之製法，係包括：提供具有一第一線路層之一承載板，且該第一線路層上具有複數第一導電柱，其中，該第一導電柱之端面之形狀係為幾何圖形，但不含圓形；形成一第一絕緣層於該承載板上，其中，該第一絕緣層係具有相對之第一表面與第二表面，且該第一絕緣層藉其第一表面結合至該承載板上，而該些第一導電柱係外露於該第一絕緣層之第二表面；形成一第二線路層於該第一絕緣層之第二表面與該些第一導電柱上，且該第二線路層與該些第一導電柱電性連接；形成複數第二導電柱於該第二線路層上；形成一第二絕緣層於該第一絕緣層之第二表面上並包覆該第二線路層與該些第二導電柱，且令該第二導電柱之端面外露於該第二絕緣層；以及 移除該承載板，使該第一線路層外露於該第一絕緣層之第一表面。
10. 如申請專利範圍第9項所述之中介基板之製法，其中，該第一絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成於該承載板上。
11. 如申請專利範圍第9項所述之中介基板之製法，其中，該第一線路層之表面係低於該第一絕緣層之第一表面。
12. 如申請專利範圍第9項所述之中介基板之製法，其中，該些第一導電柱之端面係齊平該第一絕緣層之第二表面。
13. 如申請專利範圍第9項所述之中介基板之製法，其中，該第二導電柱之端面係為複數植球墊。
14. 如申請專利範圍第9項所述之中介基板之製法，其中，該第二導電柱之端面係齊平該第二絕緣層之表面。
15. 如申請專利範圍第9項所述之中介基板之製法，其中，該第二絕緣層係以係以鑄模方式、塗佈方式或壓合方式形成者。
16. 如申請專利範圍第9項所述之中介基板之製法，係移除全部該承載板。
17. 如申請專利範圍第9項所述之中介基板之製法，係移除部分該承載板，使保留之該承載板作為一支撐結構。