[go: up one dir, main page]

TW201926686A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201926686A
TW201926686A TW107141024A TW107141024A TW201926686A TW 201926686 A TW201926686 A TW 201926686A TW 107141024 A TW107141024 A TW 107141024A TW 107141024 A TW107141024 A TW 107141024A TW 201926686 A TW201926686 A TW 201926686A
Authority
TW
Taiwan
Prior art keywords
gate
source
trench
oxygen
layer
Prior art date
Application number
TW107141024A
Other languages
English (en)
Inventor
吳以雯
楊復凱
李振銘
王美勻
李志鴻
盧柏全
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926686A publication Critical patent/TW201926686A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/6336—
    • H10P14/6339—
    • H10P14/6529—
    • H10P14/6532—
    • H10P14/6546—
    • H10P14/6905—
    • H10P14/69215—
    • H10P14/69433—
    • H10P95/00—
    • H10P95/062—
    • H10W10/014—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10P14/61—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供半導體裝置與其製作方法。在一實施例中，本發明提供半導體裝置，其包括第一鰭狀結構與第二鰭狀結構，各自由基板延伸；第一閘極段位於第一鰭狀結構上與第二閘極段位於第二鰭狀結構上，且第一閘極段與第二閘極段沿著縱向對準；第一隔離結構位於溝槽中，且溝槽在上視圖中沿著大致平行於第一鰭狀結構與第二鰭狀結構的方向，其中第一隔離結構分隔第一閘極段與第二閘極段；第一源極/汲極結構，位於第一鰭狀結構上並與第一閘極段相鄰；第二源極/汲極結構，位於第二鰭狀結構上並與第二閘極段相鄰；以及第二隔離結構，亦位於溝槽中。第一源極/汲極結構與第二源極/汲極結構之間隔有第二隔離結構，且第二隔離結構的組成不同於第一隔離結構的組成。

Description

半導體裝置
本發明實施例關於半導體裝置，更特別關於隔離結構與相關形成方法。
電子產業已經歷對更小與更快的電子裝置之需求不斷增加，且電子裝置能支援的複雜功能同時增加。綜上所述，半導體產業的持續趨勢為製作低成本、高效能、與低能耗的積體電路。目前為止，主要藉由縮小半導體積體電路尺寸(如最小結構尺寸)、改善生產效率、與降低相關成本以實現上述目標。然而尺寸縮小亦增加半導體製程的複雜性。如此一來，為實現半導體積體電路與裝置中的持續進展，半導體製程與技術亦需類似進展。
為了增加閘極通道耦接、降低閉路電流、與減少短通道效應以改善閘極控制，已導入多閘極裝置。已導入的多閘極裝置之一為鰭狀場效電晶體。鰭狀場效電晶體的名稱來源為鰭狀結構，其自形成其上的基板延伸，並用於形成場效電晶體的通道。鰭狀場效電晶體與習知的互補式金氧半製程相容，且其三維結構在尺寸縮小時仍可維持閘極控制與減少短通道效應。此外，可導入金屬閘極以置換多晶矽閘極。金屬閘極比 多晶矽閘極具有更多優點，比如避免多晶矽空乏效應、選擇合適的閘極金屬以調整功函數、以及其他優點。舉例來說，金屬閘極製程可包含沉積金屬層，接著進行金屬層切割製程(或金屬閘極切割製程)。金屬層的切割製程形成的溝槽有時不只分隔金屬閘極，還會穿過與源極/汲極區相鄰的層間介電層。介電材料之後可填入溝槽中。然而現有的溝槽填充材料與方法具有其限制。舉例來說，溝槽填充材料與層間介電層的蝕刻選擇性不同，有時會造成源極/汲極接點著陸區中的隆起。這些隆起增加源極/汲極接點的接點電阻並降低良率。
如此一來，現有技術無法完全滿足所有方面的需求。
本發明一實施例提供之半導體裝置，包括：第一鰭狀結構與第二鰭狀結構，各自由基板延伸；第一閘極段，位於第一鰭狀結構上；第二閘極段，位於第二鰭狀結構上，且第一閘極段與第二閘極段沿著縱向對準；第一隔離結構，位於溝槽中，且溝槽在上視圖中沿著大致平行於第一鰭狀結構與第二鰭狀結構的方向，其中第一隔離結構分隔第一閘極段與第二閘極段；第一源極/汲極結構，位於第一鰭狀結構上並與第一閘極段相鄰；第二源極/汲極結構，位於第二鰭狀結構上並與第二閘極段相鄰；以及第二隔離結構，亦位於溝槽中，其中第一源極/汲極結構與第二源極/汲極結構之間隔有第二隔離結構，且其中第二隔離結構的組成不同於第一隔離結構的組成。
AA’、BB’‧‧‧剖線
H1‧‧‧溝槽高度
H2、H3‧‧‧厚度
H4、H5、H6‧‧‧深度
W1‧‧‧底部溝槽寬度
W2‧‧‧溝槽開口寬度
W3、W4‧‧‧寬度
10‧‧‧方法
12、14、16、18、20、22、24、26、28、30、32、34‧‧‧步驟
100‧‧‧半導體裝置
102‧‧‧基板
103‧‧‧含氧介電層
104A‧‧‧第一鰭狀結構
104B‧‧‧第二鰭狀結構
105A‧‧‧第一源極/汲極結構
105B‧‧‧第二源極/汲極結構
106A、106B‧‧‧閘極堆疊
106A1、106A2、106B1、106B2‧‧‧閘極段
108‧‧‧金屬閘極切割圖案
109‧‧‧隔離區
112‧‧‧露出的含氧部份
113‧‧‧第二介電層
116‧‧‧第一介電層
118‧‧‧溝槽
121‧‧‧立體障礙層
122‧‧‧尖端
123‧‧‧氧化矽層
126‧‧‧氮化矽層
128‧‧‧溝槽底部
138‧‧‧源極/汲極接點圖案
140‧‧‧接點溝槽
142、143‧‧‧底部
144、145‧‧‧肩部
150‧‧‧源極/汲極接點
155A、155B‧‧‧上表面
200‧‧‧處理製程
300‧‧‧抑制劑
400‧‧‧第一隔離結構
500‧‧‧第二隔離結構
第1A與1B圖係本發明一或多個實施例中，製作半導體裝置的方法其流程圖。
第2圖係一些實施例中，半導體裝置與金屬閘極切割圖案的上視圖。
第3圖係本發明實施例中，進行金屬閘極切割步驟後具有金屬閘極結構的半導體裝置的上視圖。
第4A、5A、6A、7A、7B、8A、8B、9A、9B、10A、10B、11A、11B、13A、13B、14A、與14B圖係依據第1A與1B圖之方法的實施例製作的金屬閘極結構，其沿著實質上平行於第3圖的剖線AA’定義的平面之剖視圖。
第4B、5B、6B、7C、8C、9C、10C、11C、13C、與14C圖係依據第1A與1B圖之方法的實施例製作的源極/汲極接點著陸區，其沿著實質上平行於第3圖的剖線BB’定義的平面之剖視圖。
第12A圖係本發明另一實施例中，半導體裝置的上視圖，且半導體裝置具有的金屬閘極段被第一隔離結構分隔並被介電層覆蓋。
第12B圖係本發明一實施例中，半導體裝置的上視圖，且半導體裝置具有的金屬閘極段被第一隔離結構分隔並被介電層覆蓋。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
值得注意的是，本發明實施例中以多重閘極電晶體或鰭狀多重閘極電晶體的形式呈現者，在此處可稱作鰭狀場效電晶體裝置。此裝置可包含p型金氧半鰭狀場效電晶體裝置或n型金氧半鰭狀場效電晶體裝置。鰭狀場效電晶體裝置可為雙閘極裝置、三閘極裝置、基體裝置、絕緣層上矽裝置、及/或其他設置。本技術領域中具有通常知識者應認知，本發明有利於半導體裝置的其他實施例。舉例來說，此處所述的一些實施例可用於全環繞式閘極裝置、Ω閘極裝置、或Π閘極裝置。在其他實施例中，可採用此處所述的一或多種結構或方法製作平面裝置。
值得注意的是，例示性的圖式為形成於基板上的 裝置其例示性的部份。一些例子有兩個鰭狀物，但其他例子可具有額外鰭狀物。一些例子有兩個閘極，但其他例子可具有單一閘極或額外閘極。本技術領域中具有通常知識者應理解，多個閘極與鰭狀物通常存在於半導體裝置中，因此圖示中的閘極或鰭狀物數目僅限參考而非侷限其應用。
本發明一般關於隔離結構與相關形成方法。特別的是，本發明關於隔離結構形成於金屬閘極切割製程所成的溝槽中。可導入金屬閘極以置換多晶矽閘極。金屬閘極比多晶矽閘極具有更多優點，比如可避免多晶矽空乏效應、可選擇合適的閘極金屬以調整功函數、以及其他優點。舉例來說，金屬閘極製程可包含沉積金屬層。具有金屬閘極延伸橫越基板的區域之結構中，可能必需將這些金屬閘極線路切割或分隔成彼此隔離的片段，提供電晶體等級的功能以符合設計需求。如此一來，形成金屬閘極之後，可進行後續的金屬閘極切割製程。金屬閘極切割製程產生的溝槽不只將金屬閘極分為兩段，亦穿過與源極/汲極結構相鄰的層間介電層。為了避免金屬閘極因氧擴散而氧化，可沉積無氧介電材料(如氮化矽或氮碳化矽)於溝槽中，以形成隔離結構。
與現有技術相較，本發明實施例提供多種優點，但應理解其他實施例可提供不同優點，此處不必說明所有優點，且所有實施例不需具有特定優點。一般而言，此處所述的本發明實施例提供隔離結構與相關結構。在本發明至少一些實施例中，可形成不同的隔離結構於金屬閘極結構的新切金屬段之間的溝槽中，以及與源極/汲極結構相鄰的層間介電層中。 舉例來說，當源極/汲極結構與相鄰的層間介電層之後凹陷以準備形成源極/汲極接點時，層間介電層中的無氧介電隔離結構的蝕刻速率將會小於層間介電層的蝕刻速率，造成源極/汲極接點著陸區中的無氧介電材料隆起。這些隆起會增加源極/汲極接點的接點電阻，並降低產品良率。為緩和上述的一或多種問題，本發明的一些實施例提供不同的隔離結構於閘極結構其新切片段之間的溝槽中，以及層間介電層中，以改善源極/汲極接點著陸區中的接點電阻。
第1A與1B圖係本發明實施例中，製作半導體裝置如第2至14C圖所示的半導體裝置100之方法10。方法10僅用以舉例而非侷限本發明至申請專利範圍未明確記載的範圍。在方法10之前、之中、與之後可進行額外步驟，且方法的額外實施例可置換、省略、或調換一些步驟。下述內容中，方法10搭配第2至14C圖進行說明，且第2至14C圖係製程其多種階段中的半導體裝置100的剖視圖與上視圖。
半導體裝置100僅用於說明目的，而不必侷限本發明實施例至任何數目的裝置、任何數目的區域、或任何設置的結構或區域。此外，第2至14C圖所示的半導體裝置可為積體電路製程中製作的中間裝置或其部份，其可包含動態隨機存取記憶體及/或邏輯電路、被動構件(如電阻、電容、或電感)、或主動構件(如p型場效電晶體、n型場效電晶體、多閘極場效電晶體如鰭狀場效電晶體、金氧半場效電晶體、互補式金氧半場效電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體、或上述之組合。
如第1A圖所示，方法10的步驟12提供第2圖所示的半導體裝置100的結構。如第2圖所示，結構包括第一鰭狀結構104A、第二鰭狀結構104B、閘極堆疊106A(或金屬閘極)、另一閘極堆疊106B(或金屬閘極)、第一鰭狀結構104A上的第一源極/汲極結構105A、第二鰭狀結構104B上的第二源極/汲極結構105B、以及第一源極/汲極結構105A與第二源極/汲極結構105B上的含氧介電層103。上述的多種結構位於基板102上。閘極堆疊106A與106B沿著y方向縱向延伸於第一鰭狀結構104A與104B上，且y方向大致垂直於第一鰭狀結構104A與第二鰭狀結構的縱向x。第一源極/汲極結構105A與第二源極結構105B與閘極堆疊106A相鄰。
在此實施例中，基板102為矽基板。在其他實施例中，基板102包含其他半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、砷化銦、或磷化銦；或半導體合金如碳化矽鍺、磷砷化鎵、或磷化鎵銦。在實施例中，基板102可包含絕緣層上矽基板、可具有應變及/或應力以增進效能、可包含磊晶區或摻雜區、及/或可包含其他合適的結構與層狀物。
第一鰭狀結構104A與第二鰭狀結構104B的圖案化方法可為任何合適方法。舉例來說，第一鰭狀結構104A與第二鰭狀結構104B的圖案化方法可採用一或多道光微影製程，比如雙重圖案化製程或多重圖案化製程。一般而言，雙重圖案化製程或多重圖案化製程結合光微影製程與自對準製程，其產生的圖案間距可小於單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並以光微影製程圖案化 犧牲層。採用自對準製程，以沿著圖案化的犧牲層之側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可作為圖案化第一鰭狀結構104A與第二鰭狀結構104B的遮罩單元。舉例來說，遮罩單元可用於蝕刻凹陷至基板102中，以保留第一鰭狀結構104A與第二鰭狀結構104B於基板102上。蝕刻製程可包含乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。舉例來說，乾蝕刻製程可採用含氧氣體、含氟氣體(如四氟化碳、六氟化硫、二氟化碳、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。舉例來說，濕蝕刻製程可包含在稀氫氟酸、氫氧化鉀溶液、氨、含有氫氟酸、硝酸、及/或醋酸的溶液、或其他合適的濕蝕刻劑中進行的蝕刻。形成第一鰭狀結構104A與第二鰭狀結構104B的方法之多種其他實施例可適用於本發明。雖然第2圖所示的第一鰭狀結構104A與第二鰭狀結構104B各自包含一鰭狀物，但第一鰭狀結構104A與第二鰭狀結構104B可包含多個鰭狀物。第4A、4B、5A、5B、6A、6B、7A、7B、7C、8A、8B、8C、10A、10B、10C、11A、11B、11C、13A、13B、13C、14A、14B、與14C圖所示的第一鰭狀結構104A與第二鰭狀結構104B各自包含兩個鰭狀物，但此用於說明目的而非侷限本發明實施例的範疇。
舉例來說，第一源極/汲極結構105A與第二源極/汲極結構105B可包含磊晶半導體材料，以施加合適的應力並增進半導體裝置100的效能。舉例來說，第一源極/汲極結構105A 可包含磊晶成長矽或碳化矽，而第二源極/汲極結構105B可包含磊晶成長矽鍺。此外，第一源極/汲極結構105A與第二源極/汲極結構105B可摻雜合適摻質，以分別適用於n型裝置與p型裝置。舉例來說，第一源極/汲極結構105A可摻雜n型摻質如磷或砷，而第二源極/汲極結構105B可摻雜p型摻質如硼或銦。在一實施方式中，第一源極/汲極結構105A之組成為摻雜磷的磊晶成長矽，而第二源極/汲極結構105B之組成為摻雜硼的磊晶成長矽鍺。在一實施例中，第一源極/汲極結構105A與第二源極/汲極結構105B的形成方法，可分別蝕刻第一鰭狀結構104A與第二鰭狀結構104B，磊晶成長合適的半導體材料於第一鰭狀結構104A與第二鰭狀結構104B上，以及摻雜(原位或異位)合適的摻質至磊晶成長材料中。在第一鰭狀結構104A與第二鰭狀結構104B各自包含兩個鰭狀物的例子中，個別鰭狀物的源極/汲極結構可彼此分隔(未圖示)或合併為更大的源極/汲極結構(如第4B圖所示的第一源極/汲極結構105A與第二源極/汲極結構105B)。此外，每一第一源極/汲極結構105A與第二源極/汲極結構105B可為多晶面形狀。
含氧介電層103有時可稱作層間介電層，其組成可包含但不限於氧化矽、氮氧化矽、含碳介電層、四乙氧基矽烷的氧化物、或上述之組合，且其可為低介電常數、高介電常數、或氧化物的介電層。含氧介電層103的組成亦可為用於層間介電層的其他已知材料。值得注意的是，雖然圖式中的含氧介電層103為單層，但裝置亦可包含其他介電材料如額外的間隔物單元、蝕刻停止層、與類似物。
每一閘極堆疊106A與106B為多層結構。舉例來說，每一閘極堆疊106A與106B可包含介電界面層、高介電常數閘極介電層於介電界面層上、功函數層於閘極介電層上、以及閘極層於功函數層上。由於功函數層與閘極層均導電，有時兩者可稱作導電層。在多種實施例中，介電界面層可包含介電材料如氧化矽或氮氧化矽，且其形成方法可為化學氧化、熱氧化、原子層沉積、化學氣相沉積、及/或其他合適方法。高介電常數的閘極介電層可包含氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、其他合適的金屬氧化物、或上述之組合，且其形成方法可為原子層沉積及/或其他合適方法。閘極層可包含多晶矽或金屬如鋁、鎢、鈷、銅、及/或其他合適材料。功函數層可為用於閘極堆疊106B的p型，或用於閘極堆疊106A的n型。p型功函數層包含的材料具有足夠高的有效功函數，其擇自但不限於氮化鈦、氮化鉭、釕、鉬、鎢、鉑、或上述之組合。n型功函數層包含的材料具有足夠低的有效功函數，其擇自但不限於鈦、鋁、碳化鉭、氮碳化鉭、氮化鉭矽、或上述之組合。p型或n型功函數層可包含多層，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。
雖然未圖示，但閘極間隔物覆蓋閘極堆疊106A與106B的側壁。閘極間隔物可為單層或多層結構。在一些實施例中，閘極間隔物包含介電材料如氧化矽、氮化矽、氮氧化矽、其他介電材料、或上述之組合。在一例中，閘極間隔物的形成方法為沉積第一層(如具有一致厚度的氧化矽層)以作為襯墊層於具有閘極堆疊106A與106B的半導體裝置100上，並沉積另一 介電材料(如氮化矽層)於第一介電層上以作為主要的D形間隔物，接著非等向蝕刻移除介電層的部份以形成閘極間隔物。在一些實施例中，為避免因氧化而劣化功函數調整層與金屬層，一或多個阻障層將保護閘極堆疊106A與106B的功函數層與金屬層免於直接接觸任何含氧材料。
第2圖亦顯示金屬閘極切割圖案108(有時亦稱作切割金屬閘極圖案或閘極切割圖案)。金屬閘極切割圖案108大致平行於第一鰭狀結構104A與第二鰭狀結構104B的縱向。對閘極堆疊106A與106B而言，金屬閘極切割圖案108大致垂直於閘極堆疊106A與106B的縱向。
如第3圖所示，方法10的步驟14(見第1A圖)蝕刻溝槽118至閘極堆疊106A與106B及含氧介電層103(如層間介電層)中，以進行金屬閘極切割製程。溝槽118沿著一方向延伸，且此方向大致垂直於閘極堆疊106A與106B的縱向。溝槽118將閘極堆疊106A分隔成閘極段106A1與106A2。同樣地，溝槽118將閘極堆疊106B分隔成閘極段106B1與106B2。溝槽118亦包含溝槽底部128，如第3圖所示。溝槽底部128可定義蝕刻至閘極堆疊106A與106B中的溝槽118有多深。
參考第4A與4B圖。第4圖為閘極段106A1與106A2沿著y-z平面的剖視圖，且y-z平面實質上平行於第3圖之剖線AA’定義的平面。為確保溝槽118可完全分隔閘極段106A1與106A2，溝槽底部128需低於閘極段106A1與106A2的下表面，如第4A圖所示。當閘極段106A1與106A2的下表面與隔離區109的上表面共平面時，溝槽底部128低於隔離區109的上表面(或 與隔離區109的上表面共平面)。在一些實施例中，隔離區109有時稱作淺溝槽隔離，且可包含氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數介電材料、及/或其他合適的絕緣材料。在一實施例中，隔離區109的形成方法為蝕刻溝槽於基板102中(比如形成第一鰭狀結構104A與第二鰭狀結構104B的製程其一部份)、採用化學氣相沉積將絕緣材料填入溝槽、以及對基板102與絕緣材料進行化學機械研磨製程。其他種類的隔離結構亦適於作為隔離區109，比如場氧化物或局部氧化矽。
在第4A圖所示的一些實施例中，溝槽118的頂部開口比溝槽底部128寬，且溝槽118的側壁呈梯形。梯形側壁有利於進行金屬閘極切割所用的蝕刻製程或蝕刻劑。如第4A圖所示，溝槽118的梯形側壁露出閘極段106A1的側壁與閘極段106A2的側壁。特別的是，閘極段106A1與106A2的露出側壁包含靠近溝槽底部128的閘極介電層與介電界面層。如上所述，對閘極堆疊106A與106B而言，介電界面層包含氧化矽或氮氧化矽，而閘極介電層包含高介電常數的金屬氧化物如氧化鉿、氧化鋯、氧化鑭、氧化鈦、氧化釔、鈦酸鍶、或其他合適的金屬氧化物。如此一來，由於介電界面層與閘極介電層均含氧，其可一起稱作露出的含氧部份112。與露出的含氧部份112相較，閘極段106A1與106A2的其餘露出側壁包含金屬、金屬碳氮化物、或金屬矽化物氮化物，且實質上不含氧或氧原子。
第4B圖係含氧介電層103(如層間介電層)沿著y-z平面的剖視圖，且y-z平面實質上平行於第3圖之剖線BB’定義 的平面。在第4B圖所示的實施例中，溝槽118延伸於第一源極/汲極結構105A與第二源極/汲極結構105B之間。第一源極/汲極結構105A形成於第一鰭狀結構104A上，而第二源極/汲極結構105B形成於第二鰭狀結構104B上。如上所述，含氧介電層103(如層間介電層)與隔離區109(如淺溝槽隔離)之材料組成可含氧，比如氧化矽、氮化矽、或氮氧化矽。
方法10的步驟16(見第1A圖)對半導體裝置100的結構進行處理製程200，因此含氧介電層103(如層間介電層)的未覆蓋表面包含羥基。在一些實施例中，處理製程200包含採用鈍氣(如氬)的電漿，以及含氫氣體或試劑(如氫氣、水蒸汽、或矽烷)。在步驟16採用氬電漿與氫的例子中，處理製程200可視作以氬與氫電漿的處理。在一些其他實施例中，含氫氣體不採用鈍氣電漿，即可與含氧介電層103(如層間介電層)反應。在一些實施方式中，處理製程200中亦形成羥基於閘極堆疊106A與106B其露出的含氧部份112上。除了露出的含氧部份112，步驟16的處理製程200不會形成羥基於閘極段106A1與106A2的露出側壁上。在本發明實施例中，選擇的處理製程200不會形成羥基於金屬、金屬氮化物、金屬氮碳化物、或金屬矽化物氮化物的表面上。由於閘極段106A1與106A2的功函數層與閘極層只含金屬、金屬氮化物、金屬氮碳化物、或金屬矽化物氮化物，在處理製程之中與之後不會形成羥基於閘極段106A1與106A2的功函數層與閘極層的露出表面上。
如第6A與6B圖所示，方法10的步驟18(見第1A圖)包含將半導體裝置100的結構浸入可鍵結至羥基的抑制劑 300。在一些實施例中，以承載氣體如氬、氮、或其他合適鈍氣輸送抑制劑300，並與抑制劑300混合。在一些實施例中，抑制劑300設計並設置為鍵結至含氧介電層103(如層間介電層)與露出的含氧部份112之露出表面上的羥基。在一些實施方式中，抑制劑300在步驟18的製程條件下為氣態，且可包含例示性的一般化學式如SiR3L，其中R為烷基，而L為離去基。在一些實施方式中，步驟18浸入抑制劑的製程壓力介於50torr至100torr之間。具有前述一般化學式的抑制劑300，其例子包含N-三甲矽基吡咯、十八烷基三氯矽烷、或三甲基氯矽烷。抑制劑300可與含氧介電層103(如層間介電層)的露出表面或露出的含氧部份112上的羥基形成共價鍵或氫鍵。在形成共價鍵的例子中，離去基可與羥基或羥基的氫原子形成化合物，而抑制劑300的其餘部份將鍵結至表面。舉例來說，在抑制劑300為三甲基氯矽烷的例子中，氯為離去基且可與羥基的氫原子形成氯化氫，而三甲基矽基可鍵結至含氧介電層103(如層間介電層)與露出的含氧部份的露出表面。抑制劑300可占據表面上的反應位點(比如懸吊鍵或羥官能基)，並可對無氧介電材料(如氮化矽與氮碳化矽)的前驅物造成立體障礙，使其無法鍵結至相同表面。由於抑制劑300僅鍵結至具有羥鍵的表面，而功函數層與閘極層的表面不具有羥鍵，因此抑制劑300不鍵結至功函數層與閘極層的表面以阻礙無氧介電材料(如氮化矽與氮碳化矽)的沉積。在一些實施例中，步驟18中浸泡抑制劑的製程可歷時10分鐘至40分鐘之間。在一些實施例中，步驟18中浸泡抑制劑的製程其操作溫度介於350℃至550℃之間。
如第7A、7B、與7C圖所示，步驟20沉積無氧原子的介電材料於半導體裝置上，以形成第一介電層116。如第7A圖所示，除了露出的含氧部份112之外，閘極段106A1與106A2的上表面與側壁包含無氧表面，其組成可為金屬、金屬氮化物、金屬碳氮化物、或金屬矽化物氮化物。步驟18的處理無法產生羥基於這些無氧表面上，因此抑制劑300不會鍵結至這些表面。因此步驟20可沉積無氧介電材料於閘極段106A1與106A2的上表面與側壁上，除了露出的含氧部份112之外。這是因為步驟118中的抑制劑300可鍵結至溝槽118中露出的含氧部份112其露出的側壁，且抑制劑300阻擋(如立體障礙)無氧介電材料沉積其上。沉積無氧介電材料後，將形成第一介電層116於溝槽118中露出的閘極段106A1與106A2其上表面與側壁上。在一些實施例中，無氧介電材料為氮化矽。由於溝槽118可能窄到幾十奈米，因此可採用溝槽填充能力較佳的沉積方法。在一些例子中，無氧介電材料的沉積方法採用原子層沉積或電漿增強原子層沉積。在第7A圖所示的一些實施例中，溝槽118僅部份地填有無氧介電材料，並保留更窄的溝槽結構於溝槽118中。亦如第7A圖所示，由於抑制劑300鍵結至露出的含氧部份112並形成立體障礙層121於露出的含氧部份112上，因此無氧介電材料無法沉積於露出的含氧部份112上。因此露出的含氧部份112不直接接觸無氧介電材料。在第7圖所示的一些其他實施例中，無氧介電材料完全填入溝槽118。與第7A圖所示的實施例類似，立體障礙層121避免無氧介電材料沉積於露出的含氧部份112上。即使無氧介電材料填入溝槽118，由於立體 障礙層121的存在，靠近露出的含氧部份之無氧材料的結構可包含缺陷如空洞與晶格缺陷。如此一來，第7B圖所示的第一介電層116不直接接觸露出的含氧部份112。
第7C圖係第一源極/汲極結構105A與第二源極/汲極結構105B之間的含氧介電層103(如層間介電層)其部份沿著y-z平面的剖視圖，且y-z平面實質上平行於第3圖之剖線BB’定義的平面。與閘極段106A1及106A2不同，含氧介電層103(如層間介電層)的露出表面在步驟18中鍵結至抑制劑300，以避免無氧介電材料如氮化矽及氮碳化矽沉積其上。如此一來，如第7C圖所示，無氧介電材料未填入含氧介電層103(如層間介電層)中的溝槽118，亦未覆蓋含氧介電層103(如層間介電層)的上表面。如第7C圖所示，溝槽118包含底部溝槽寬度W1、溝槽高度H1、與溝槽開口寬度W2。在一些實施例中，底部溝槽寬度W1與溝槽開口寬度W2實質上相同，且溝槽118的深寬比可介於3至10之間，比如4至8之間，或5至7之間。在這些實施例中，溝槽高度H1介於90nm至140nm之間，而底部溝槽寬度W1與溝槽開口寬度W2均介於5nm至30nm之間。在一些其他實施例中，溝槽開口寬度W2大於底部溝槽寬度W1。在這些實施例中，溝槽118的側壁呈梯形。在一些例子中，溝槽118的側壁為梯形，其梯形角度介於1度至10度之間。在這些實施例中，底部溝槽寬度W1介於5nm至15nm之間，溝槽高度H1介於90nm至140nm之間，而溝槽開口寬度W2介於20nm至30nm之間。
如第8A、8B、與8C圖所示，方法10的步驟22(見第1B圖)沉積含氧介電材料如氧化矽於半導體裝置100上，以形 成第二介電層113。在一些實施例中，由於具有或不具有第一介電層116的溝槽118窄到幾十奈米，需採用溝槽填充能力較佳的沉積方法沉積第二介電層113。在一些例子中，含氧介電材料的沉積方法採用原子層沉積或電漿增強原子層沉積。與速率較快的化學氣相沉積(連續製程中存在所有反應氣體)相較，分開輸送反應氣體以進行沉積循環的原子層沉積及電漿增強原子層沉積的速率較慢。如此一來，與採用化學氣相沉積形成的材料層相較，採用原子層沉積形成的材料層具有較佳的厚度控制、對下方表面形貌具有較佳的順應性、因成核造成的不連續較少、且應力等級較低。以氧化矽為例，與採用化學氣相沉積形成的氧化矽層相較，採用原子層沉積形成的氧化矽具有較佳的厚度控制、對下方表面形貌具有較佳的順應性、因成核造成的不連續較少、且應力等級較低。採用原子層沉積或電漿增強原子層沉積製程，可使第二介電層113與隔離區109具有不同的順應性、連續性、與應力等級。如第8A圖所示的一些實施例，無氧介電材料(如第一介電層116)部份地填入閘極段106A1與106A2之間的溝槽118，而含氧材料填入閘極段106A1與106A2之間的溝槽118的其餘空間中並覆蓋閘極段106A1與106A2的上表面。如第8B圖所示的其他實施例中，無氧介電材料(如第一介電層116)完全填入閘極段106A1與106A2之間的溝槽118，且含氧材料覆蓋閘極段106A1與106A2的上表面。如第8C圖所示，步驟22將含氧材料填入含氧介電層103(如層間介電層)中的第一源極/汲極結構105A與第二源極/汲極結構105B之間的溝槽，且含氧材料覆蓋含氧介電層103(如層間介電層)的上表 面。在步驟22中，含氧介電材料有時在含氧材料完全填入溝槽118之前，可擋住溝槽118的頂部開口。如此一來，一些實施例中的第一源極/汲極結構105A與第二源極/汲極結構105B之間的溝槽118可具有片狀空洞。沿著第8C圖之剖面的視角，片狀空洞的外觀為狹縫。在第8A圖所示的實施例中，步驟22將抑制劑300組成的立體障礙層121轉變為含氧材料如氧化矽，且部份的立體障礙層121轉變為第二介電層113。在第8B圖所示的實施例中，步驟22亦將抑制劑300組成的立體障礙層121轉變為含氧材料如氧化矽。
如第9A、9B、與9C圖所示，步驟24(見第1B圖)進行化學機械研磨製程，以平坦化半導體裝置100的上表面，並露出閘極段106A1與106A2的上表面。在第9A圖所示的一些實施例中，溝槽118填有第一介電層116與第二介電層113，且第一介電層116覆蓋閘極段106A1與106A2的側壁。由於第一介電層116之組成為無氧介電材料，閘極段106A1與106A2的側壁不直接接觸形成第二介電層113的含氧介電材料。在第9B圖所示的一些其他實施例中，第一介電層116完全填入閘極段106A1與106A2之間的溝槽118。如第9C圖所示，步驟24進行的化學機械研磨製程，可保留填有第二介電層113的溝槽118於第一源極/汲極結構105A與第二源極/汲極結構105B之間。如搭配第8C圖說明的上述內容，有時含氧材料未完全填入第一源極/汲極結構105A與第二源極/汲極結構105B之間的溝槽118。其可包含片狀空洞，如第9C圖所示的裂縫。
如第9A圖所示的一些實施例中，閘極堆疊106A與 106B包含厚度H2，其包含介電界面層與閘極介電層的總厚度H3。在一些實施方式中，厚度H2與厚度H3之間的比例介於5至20之間，比如介於7至14之間。在一些實施例中，厚度H2介於70nm至100nm之間。在一些實施例中，厚度H3介於5nm至10nm之間。
如第10A、10B、與10C圖所示，在步驟24平坦化半導體裝置100的上表面之後，步驟26(見第1B圖)沉積氮化矽層126於半導體裝置100上，包括沉積於閘極段106A1與106A2上。由於氮化矽層126沉積於平坦化的表面上，其沉積方法可具有或可不具有溝槽填充能力。在一些實施例中，氮化矽層126的沉積方法可為化學氣相沉積或電漿增強化學氣相沉積。
如第11A、11B、與11C圖所示，步驟28(見第1B圖)沉積氧化矽層123於半導體裝置100上的氮化矽層126上。由於氧化矽層123沉積於實質上平坦化的表面上，其沉積方法可具有或可不具有溝槽填充能力。在一些實施例中，氧化矽層123的沉積方法可為化學氣相沉積或電漿增強化學氣相沉積。
在本發明實施例中，相對於溝槽118，以隔離結構分隔閘極段106A1與106A2，且此隔離結構不同於含氧介電層103(如層間介電層)中的另一隔離結構。如第11A與11B圖所示，閘極段106A1與106A2隔有第一隔離結構400。第一隔離結構400可包含第二介電層113夾設於兩個第一介電層116之間(如第11A圖所示)，或者單獨的第一介電層116(如第11B圖所示)。不論何種情況，閘極段106A1與106A2中的功函數調整層與閘極層，與形成第二介電層的含氧介電材料並未接觸。在一 些實施方式中，第二介電層113與鍵結於露出的含氧部份112上的抑制劑300接觸。在一些實施例中，鍵結於露出的含氧部份112上的抑制劑300被氧化並轉變成氧化矽。在第11B圖所示的實施例中，由於無氧介電材料不直接接觸露出的含氧部份112，第一介電層11包含的尖端122延伸於閘極段106A1與106A2其露出的含氧部份112之間。尖端122與露出的含氧部份112之間，隔有鍵結其上的抑制劑所形成的層狀物，或者隔有在形成第二介電層113時自抑制劑300轉變而成的氧化矽層。相反地，第11C圖所示之第一源極/汲極結構105A與第二源極/汲極結構105B之間的溝槽118填有第二隔離結構500。在一些實施例中，第二隔離結構500包含鍵結於含氧介電層103(如層間介電層)與含氧材料之側壁上的抑制劑300，其形成第二介電層113。在一些實施方式中，鍵結於含氧介電層103(如層間介電層)之側壁上的抑制劑300，在形成第二層間介電層113時可轉變為氧化矽。與第一隔離結構400相較，第二隔離結構500不含無氧介電材料如氮化矽或氮碳化矽。
方法10的步驟30(見第1B圖)露出第一源極/汲極結構105A與第二源極/汲極結構105B。如第12A與12B圖所示，源極/汲極接點圖案138可用於步驟30。源極/汲極接點圖案138沿著大致垂直於基板102的方向，位於第一源極/汲極結構105A、第二源極/汲極結構105B、與上述源極/汲極結構之間的溝槽118上。在一些實施例中，遮罩源極/汲極接點圖案之外的區域，並進行蝕刻製程以移除源極/汲極接點圖案下的氧化矽層123、第二介電層113、與含氧介電層103(如層間介電層)。 如第13C圖所示，步驟30可形成接點溝槽140。在一些實施例中，接點溝槽140露出第一源極/汲極結構105A與第二源極/汲極結構105B的至少部份。如第13A與13B圖所示，由於形成接點溝槽140時遮罩源極/汲極接點圖案之外的區域，步驟30不蝕刻閘極段106A1與106A2上的氧化矽層123。若步驟18(見第1A圖)的抑制劑未覆蓋第一源極/汲極結構105A與第二源極/汲極結構105B之間的溝槽118，則可形成第一介電層116於溝槽118中。在第一介電層116之組成為氮化矽的例子中，第一介電層116的蝕刻速率將小於第二介電層113與含氧介電層103(如層間介電層)的蝕刻速率。在此例中，接點溝槽140不含第一源極/汲極結構105A與第二源極/汲極結構105B之間的凹陷，但包含延伸於第一源極/汲極結構105A與第二源極/汲極結構105B上的隆起。即將形成於接點溝槽140中的接點結構以及第一源極/汲極結構105A(與第二源極/汲極結構105B)之間的接點電阻，可能因上述隆起而增加。
在第13C圖所示的一些實施例中，接點溝槽140可具有較寬的上側部份與較窄的下側部份。在一些實施方式中，上側部份與下側部份的側壁可實質上垂直於基板102。在這些實施例中，上側部份具有寬度W3，而下側部份具有寬度W4。在一些實施例中，寬度W3介於80nm至120nm之間。在一些實施例中，寬度W4介於20nm至30nm之間。在一些例子中，寬度W3約為寬度W4的2倍至6倍之間，比如為寬度W4的3倍至5倍之間。在一些例子中，寬度W4約為底部溝槽寬度W1的1.2倍至6倍之間，比如約為底部溝槽寬度W1的2倍至5倍之間。在一些 實施方式中，上側部份與下側部份可各自具有梯形側壁，比如上側部份與下側部份具有較寬的頂部開口與較窄的底部。在一些其他實施方式中，上側部份與下側部份具有較窄的頂部開口與較寬的底部。在第13C圖所示的實施例中，接點溝槽140的上側部份包含肩部144，而接點溝槽140的下側部份包含肩部145。在一些實施方式中，肩部144與145可圓潤，如第13C圖所示。在一些其他實施方式中，肩部144與145可具有大於或等於90度的角度。
此外如第13C圖所示的一些實施方式中，接點溝槽140可露出第一源極/汲極結構105A與第二源極/汲極結構105B的一些表面，並延伸於第一源極/汲極結構105A與第二源極/汲極結構105B之間。在一些實施例中，形成接點溝槽140的步驟未移除第二介電層113的底部(之後稱作底部143)。因此底部143位於第一源極/汲極結構105A與第二源極/汲極結構105B之間，且正位於接點溝槽140其下側部份的底部142下。與第二層間介電層113相同，底部143的組成可為含氧介電材料，比如原子層沉積或電漿增強原子層沉積製程沉積的氧化矽。在一些實施例中，接點溝槽的底部142的寬度介於5nm至15nm之間，其可實質上與底部溝槽寬度W1一致。
在第13C圖所示的實施例中，接點溝槽140其較寬的上側部份包含深度H4，接點溝槽140其下側部份包含深度H5，且底部143包含深度H6。在一些實施方式中，深度H4介於60nm至90nm之間，深度H5介於20nm至40nm之間，且深度H6介於5nm至10nm之間。在一些例子中，深度H4約為深度H5的2 至3倍，而深度H4約為深度H6的3至10倍。
如第14C圖所示，方法10的步驟32(見第1B圖)沉積金屬於接點溝槽140中，以形成源極/汲極接點150於接點溝槽140中。如第14C圖所示，源極/汲極接點150填入接點溝槽140，並覆蓋第一源極/汲極結構105A與第二源極/汲極結構105B的上表面與側表面。因此源極/汲極接點150不只形成於第一源極/汲極結構105A的上表面155A與第二源極/汲極結構105B的上表面155B上，亦延伸於第一源極/汲極結構105A與第二源極/汲極結構105B之間。在一些實施例中，源極/汲極接點150可包含鎢、鈷、銅、其他金屬元素、金屬氮化物如氮化鈦、氮化鈦鋁、氮化鎢、或氮化鉭、或上述之組合，且其形成方法可為化學氣相沉積、物理氣相沉積、電鍍、及/或其他合適製程。在一些實施例中，可在沉積源極/汲極接點150於接點溝槽140中之前，形成矽化物層於第一源極/汲極結構105A與第二源極/汲極結構105B上以降低接點電阻。為形成矽化物層，可沉積金屬層於第一源極/汲極結構105A與第二源極/汲極結構105B上，接著進行退火製程使金屬層與下方的半導體材料反應形成金屬矽化物，再移除未反應的多餘金屬。在多種實施例中，金屬層可包含鈦、鎳、鈷、鉭、鉺、釔、鐿、鉑、或上述之組合。
方法10之步驟34(見第1B圖)可繼續對半導體裝置100進行後續製程，以形成本技術領域已知的多種結構與區域。舉例來說，後續製程可形成多種接點/通孔/線路與多層內連線結構(如金屬層與層間介電層)於基板102上，其設置以連接多種結構以形成功能電路(其可包含一或多個鰭狀場效電晶體 裝置)。在其他例子中，多層內連線可包含垂直內連線如通孔或接點，以及水平內連線如金屬線路。多種內連線結構可採用多種導電材料，其包括銅、鎢、及/或矽化物。在一例中，鑲嵌及/或雙鑲嵌製程可用於形成銅相關的多層內連線結構。
此處提供半導體裝置與其製作方法。在一實施例中，本發明提供半導體裝置，其包括：第一鰭狀結構與第二鰭狀結構，各自由基板延伸；第一閘極段位於第一鰭狀結構上，與第二閘極段位於第二鰭狀結構上，且第一閘極段與第二閘極段沿著縱向對準；第一隔離結構位於溝槽中，且溝槽在上視圖中沿著大致平行於第一鰭狀結構與第二鰭狀結構的方向，其中第一隔離結構分隔第一閘極段與第二閘極段；第一源極/汲極結構，位於第一鰭狀結構上並與第一閘極段相鄰；第二源極/汲極結構，位於第二鰭狀結構上並與第二閘極段相鄰；以及第二隔離結構，亦位於溝槽中。第一源極/汲極結構與第二源極/汲極結構之間隔有第二隔離結構，且第二隔離結構的組成不同於第一隔離結構的組成。
在一些實施例中，每一第一鰭狀結構與第二鰭狀結構包含至少一鰭狀物。在一些實施例中，第二隔離結構不含氮化矽。在一些實施例中，第二隔離結構的形成方法為原子層沉積，且第二隔離結構被化學氣相沉積形成的第三隔離結構包圍。在一些實施例中，第一隔離結構包含氧化矽於氮化矽上。在一些實施例中，第一隔離結構包含氮化矽。在一些實施例中，第一閘極段與第二閘極段各自包含介電層與導電層，介電層不接觸第一隔離結構的氮化矽，而導電層接觸第一隔離結構 的氮化矽。
在另一實施例中，提供半導體裝置的製作方法。方法包括提供結構，結構包含基板；第一鰭狀結構與第二鰭狀結構，各自由基板延伸；第一閘極段位於第一鰭狀結構上與第二閘極段位於第二鰭狀結構上，且第一閘極段與第二閘極段沿著第一方向延伸；第一源極/汲極結構，位於第一鰭狀結構上並與第一閘極段相鄰；第二源極/汲極結構，位於第二鰭狀結夠上並與第二閘極段相鄰；含氧介電層，位於第一源極/汲極結構與第二源極/汲極結構上；以及溝槽，沿著第一閘極段與第二閘極段之間的第二方向延伸並位於含氧介電層中，溝槽分隔第一閘極段與第二閘極段，且第二方向大致垂直於第一方向；其中溝槽露出第一閘極段的側壁、第二閘極段的側壁、與含氧介電層的側壁。方法亦採用氬電漿與含氫試劑處理第一閘極段的露出側壁、第二閘極段的露出側壁、與含氧介電層的露出側壁，以形成羥基於含氧介電層的處理表面上；將第一閘極段的處理側壁、第二閘極段的處理側壁、與含氧介電層的處理側壁浸入可鍵結至羥基的抑制劑，使抑制劑鍵結至含氧介電層的側壁；以及沉積第一介電層於溝槽上，其中第一介電層形成於不含抑制劑的表面上。
在一些實施例中，第一介電層包含氮化矽，且沉積第一介電層的步驟包含原子層沉積。在一些實施例中，上述方法更包括沉積第二介電層於第一介電層上。在一些實施例中，第二介電層包含氧化矽。在一些實施例中，上述方法更包括在沉積第二介電層後，進行化學機械研磨以露出第一閘極段 與第二閘極段的上表面。在一些實施例中，上述方法更包括沉積氮化矽層於第一閘極段與第二閘極段其露出的上表面上。在一些實施例中，抑制劑包含一般式如SiR3L，其中R為烷基，且L為離去基。在一些實施例中，抑制劑包含N-三甲矽基吡咯、十八烷基三氯矽烷、或三甲基氯矽烷。在一些實施例中，浸入抑制劑的步驟持續約10至40分鐘。在一些實施方式中，浸入抑制劑的步驟溫度介於約350℃至500℃之間。
在又一實施例中，本發明提供製作半導體裝置的方法。方法包括提供結構，且結構包括基板；第一鰭狀結構與第二鰭狀結構，各自由基板延伸；第一閘極段位於第一鰭狀結構上，與第二閘極段位於第二鰭狀結構上，第一閘極段與第二閘極段沿著縱向對準並隔有溝槽，且溝槽沿著平行於第一鰭狀結構與第二鰭狀結構的方向延伸；第一源極/汲極結構，位於第一鰭狀結構上並與第一閘極段相鄰；第二源極/汲極結構，位於第二鰭狀結構上並與第二閘極段相鄰；以及含氧介電層，位於第一源極/汲極結構與第二源極/汲極結構上，其中溝槽亦位於含氧介電層中並位於第一源極/汲極結構與第二源極/汲極結構之間。上述方法亦包括對結構進行處理製程，使含氧介電層的表面包含羥基；將結構浸入可鍵結至羥基的抑制劑；以及沉積氮化矽層於結構上，其中氮化矽層形成於不含抑制劑的表面上。在一些實施例中，對結構進行的處理製程包含將氬與氫電漿導向結構。在一些實施例中，抑制劑包含一般式如SiR3L，其中R為烷基，且L為離去基。
上述實施例之特徵有利於本技術領域中具有通常 知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之申請專利範圍的精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置，包括：一第一鰭狀結構與一第二鰭狀結構，各自由一基板延伸；一第一閘極段，位於該第一鰭狀結構上；一第二閘極段，位於該第二鰭狀結構上，且該第一閘極段與該第二閘極段沿著一縱向對準；一第一隔離結構，位於一溝槽中，且該溝槽在上視圖中沿著大致平行於該第一鰭狀結構與該第二鰭狀結構的方向，其中該第一隔離結構分隔該第一閘極段與該第二閘極段；一第一源極/汲極結構，位於該第一鰭狀結構上並與該第一閘極段相鄰；一第二源極/汲極結構，位於該第二鰭狀結構上並與該第二閘極段相鄰；以及一第二隔離結構，亦位於該溝槽中，其中該第一源極/汲極結構與該第二源極/汲極結構之間隔有該第二隔離結構，且其中該第二隔離結構的組成不同於該第一隔離結構的組成。
TW107141024A 2017-11-21 2018-11-19 半導體裝置 TW201926686A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589136P 2017-11-21 2017-11-21
US62/589,136 2017-11-21
US15/905,882 US10504990B2 (en) 2017-11-21 2018-02-27 Isolation features and methods of fabricating the same
US15/905,882 2018-02-27

Publications (1)

Publication Number Publication Date
TW201926686A true TW201926686A (zh) 2019-07-01

Family

ID=66533261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141024A TW201926686A (zh) 2017-11-21 2018-11-19 半導體裝置

Country Status (3)

Country Link
US (3) US10504990B2 (zh)
CN (1) CN109817717A (zh)
TW (1) TW201926686A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770857B (zh) * 2020-09-22 2022-07-11 南亞科技股份有限公司 製造半導體裝置的方法
TWI777493B (zh) * 2020-04-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI792061B (zh) * 2019-10-18 2023-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12009266B2 (en) 2019-12-18 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control
TWI866181B (zh) * 2022-06-10 2024-12-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369959B (zh) * 2015-12-26 2022-04-12 英特尔公司 非平面晶体管中的栅极隔离
US10504990B2 (en) 2017-11-21 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation features and methods of fabricating the same
US10629492B2 (en) 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
KR102601000B1 (ko) * 2018-09-11 2023-11-13 삼성전자주식회사 반도체 장치 및 제조방법
US10825811B2 (en) * 2019-02-20 2020-11-03 Globalfoundries Inc. Gate cut first isolation formation with contact forming process mask protection
CN110752152B (zh) * 2019-10-17 2021-10-15 上海华力集成电路制造有限公司 鳍式晶体管的多晶硅栅截断的工艺方法
US11302802B2 (en) 2020-02-19 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Parasitic capacitance reduction
US11545546B2 (en) 2020-06-30 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11380776B2 (en) 2020-09-29 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistor device with gate spacer structure
KR102901410B1 (ko) * 2021-03-15 2025-12-18 삼성전자주식회사 반도체 소자
US20220416057A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Fin to fin trench contact through a metal gate cut
US20230018394A1 (en) * 2021-07-16 2023-01-19 Sandisk Technologies Llc Three-dimensional memory device including airgap containing insulating layers and method of making the same
US12520564B2 (en) * 2021-12-30 2026-01-06 International Business Machines Corporation Optimizing stress in a hybrid vertical-PFET and horizontal-NFET nanosheet structure
US20240071850A1 (en) * 2022-08-29 2024-02-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure with hybrid film and method of manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071830A (en) * 1996-04-17 2000-06-06 Sony Corporation Method of forming insulating film
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8786018B2 (en) * 2012-09-11 2014-07-22 International Business Machines Corporation Self-aligned carbon nanostructure field effect transistors using selective dielectric deposition
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9330900B2 (en) * 2013-03-14 2016-05-03 Applied Materials, Inc. Layer-by-layer deposition of carbon-doped oxide films through cyclical silylation
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9236294B2 (en) * 2014-01-13 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9373641B2 (en) * 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US9478414B2 (en) * 2014-09-26 2016-10-25 Asm Ip Holding B.V. Method for hydrophobization of surface of silicon-containing film by ALD
KR102312346B1 (ko) * 2015-02-23 2021-10-14 삼성전자주식회사 반도체 소자 형성 방법
KR102449901B1 (ko) * 2015-06-23 2022-09-30 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
KR102495093B1 (ko) * 2016-11-14 2023-02-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10177041B2 (en) * 2017-03-10 2019-01-08 Globalfoundries Inc. Fin-type field effect transistors (FINFETS) with replacement metal gates and methods
US10490641B2 (en) * 2017-04-28 2019-11-26 Globalfoundries Inc. Methods of forming a gate contact structure for a transistor
US10242867B2 (en) * 2017-05-18 2019-03-26 Globalfoundaries Inc. Gate pickup method using metal selectivity
US10504990B2 (en) 2017-11-21 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation features and methods of fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792061B (zh) * 2019-10-18 2023-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12009266B2 (en) 2019-12-18 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control
US12020989B2 (en) 2019-12-18 2024-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for fringing capacitance control
TWI850499B (zh) * 2019-12-18 2024-08-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI777493B (zh) * 2020-04-30 2022-09-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US12255205B2 (en) 2020-04-30 2025-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with isolation structure
TWI770857B (zh) * 2020-09-22 2022-07-11 南亞科技股份有限公司 製造半導體裝置的方法
US11456177B2 (en) 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device
TWI866181B (zh) * 2022-06-10 2024-12-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
US10504990B2 (en) 2019-12-10
US20200111867A1 (en) 2020-04-09
CN109817717A (zh) 2019-05-28
US11843028B2 (en) 2023-12-12
US11239309B2 (en) 2022-02-01
US20210273049A1 (en) 2021-09-02
US20190157387A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
TW201926686A (zh) 半導體裝置
TWI749986B (zh) 半導體元件及其形成方法
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
TW202218084A (zh) 半導體元件及其形成方法
US12205896B2 (en) Contact via formation
TW202221762A (zh) 半導體裝置以及其形成方法
TWI820902B (zh) 半導體裝置及其形成方法
TW202011518A (zh) 半導體裝置的形成方法
TW201916257A (zh) 半導體裝置與其形成方法
TWI649796B (zh) 半導體元件及其製造方法
TW202129910A (zh) 積體電路裝置
TW202141715A (zh) 半導體元件與其製作方法
KR20190024521A (ko) 반도체 디바이스를 위한 상호연결 구조물 및 그 제조 방법
TW202129840A (zh) 半導體裝置及其形成方法
TW202143423A (zh) 半導體元件及其形成方法
TWI878727B (zh) 半導體裝置及其製造方法
TW201839816A (zh) 半導體裝置的形成方法
CN114334821A (zh) 半导体结构的形成方法
TW202105735A (zh) 半導體裝置
KR102546906B1 (ko) Finfet 디바이스 및 방법
CN103107077B (zh) 石墨烯器件及其制造方法
TWI835541B (zh) 半導體裝置及其製造方法
TWI850995B (zh) 半導體元件及其形成的方法
TWI839099B (zh) 半導體元件及其形成方法
TWI832300B (zh) 半導體裝置及其形成方法