[go: up one dir, main page]

TW201818485A - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TW201818485A
TW201818485A TW105141786A TW105141786A TW201818485A TW 201818485 A TW201818485 A TW 201818485A TW 105141786 A TW105141786 A TW 105141786A TW 105141786 A TW105141786 A TW 105141786A TW 201818485 A TW201818485 A TW 201818485A
Authority
TW
Taiwan
Prior art keywords
seed layer
metal pillar
pattern
block
plating
Prior art date
Application number
TW105141786A
Other languages
English (en)
Other versions
TWI740868B (zh
Inventor
瑞格 翰姆施
格蘭 瑞訥
德發拉郡 巴拉羅門
Original Assignee
艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 艾馬克科技公司 filed Critical 艾馬克科技公司
Publication of TW201818485A publication Critical patent/TW201818485A/zh
Application granted granted Critical
Publication of TWI740868B publication Critical patent/TWI740868B/zh

Links

Classifications

    • H10W20/057—
    • H10W72/50—
    • H10W20/031—
    • H10W20/042—
    • H10W20/063—
    • H10W20/075—
    • H10W20/088—
    • H10W72/013—
    • H10W72/019—
    • H10W72/20—
    • H10W72/30—
    • H10W72/90—
    • H10W99/00—
    • H10W72/012—
    • H10W72/01235—
    • H10W72/01253—
    • H10W72/01904—
    • H10W72/01935—
    • H10W72/01938—
    • H10W72/01951—
    • H10W72/01955—
    • H10W72/0198—
    • H10W72/244—
    • H10W72/252—
    • H10W72/923—
    • H10W72/925—
    • H10W72/932—
    • H10W72/934—
    • H10W72/952—
    • H10W72/953—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置和一種製造半導體裝置的方法。作為非限制性實例，本發明的各種方面提供一種製造半導體裝置的方法，其包括通過至少部分地執行橫向鍍覆處理形成互連結構，並且提供一種通過這種方法製造的半導體裝置。

Description

半導體裝置和其製造方法
本發明是關於半導體裝置和其製造方法。
目前的半導體裝置和半導體裝置製造方法是不適當的，例如會導致製造過程太耗時和/或太昂貴，導致半導體封裝具有不可靠的連接和/或具有次優尺寸的互連結構等。通過比較常規和傳統方法與如在本申請案的其餘部分中參考圖式闡述的本發明，所屬領域的技術人員將顯而易見此類方法的另外的局限性和缺點。
本發明的各種方面提供一種半導體裝置和一種製造半導體裝置的方法。作為非限制性實例，本發明的各種方面提供一種製造半導體裝置的方法，其包括通過至少部分地執行橫向鍍覆處理形成互連結構，並且提供一種通過這種方法製造的半導體裝置。
100‧‧‧實例方法
105-195‧‧‧方塊
200A~200L‧‧‧實例
210‧‧‧基板
211‧‧‧接合墊
212‧‧‧鈍化層
220‧‧‧晶種層
221‧‧‧第一晶種層
222‧‧‧第二晶種層
223‧‧‧第三晶種層
223’‧‧‧第三晶種層
230‧‧‧光阻
231‧‧‧孔口
232‧‧‧頂部圖案表面
233‧‧‧內部圖案表面
240‧‧‧第二組晶種層
241‧‧‧第四晶種層
241’‧‧‧第四晶種層
242‧‧‧第五晶種層
242’‧‧‧第五晶種層
243‧‧‧第六晶種層
243’‧‧‧第六晶種層
250‧‧‧金屬柱
251‧‧‧內部空腔
260a‧‧‧第一介電層部分
260b‧‧‧第二介電層部分
300‧‧‧實例方法
305-395‧‧‧方塊
400A~400J‧‧‧實例
410‧‧‧基板
411‧‧‧接合墊
412‧‧‧鈍化層
420‧‧‧第一組晶種層
421‧‧‧第一晶種層
421’‧‧‧第一晶種層
422‧‧‧第二晶種層
422’‧‧‧第二晶種層
423‧‧‧第三晶種層
423’‧‧‧第三晶種層
430‧‧‧柱芯
432‧‧‧頂部芯表面
440‧‧‧第二組晶種層
441‧‧‧第四晶種層
441’‧‧‧第四晶種層
442‧‧‧第五晶種層
442’‧‧‧第五晶種層
443‧‧‧第六晶種層
443’‧‧‧第六晶種層
450‧‧‧金屬柱
460‧‧‧介電層
圖1示出了根據本發明的各種方面的製造半導體裝置的實例方法的流程圖。
圖2A-圖2L示出了根據圖1的實例方法的製造過程中的實 例半導體裝置的橫截面圖。
圖3示出了根據本發明的各種方面的製造半導體裝置的實例方法的流程圖。
圖4A-圖4J示出了根據圖3的實例方法的製造過程中的實例半導體裝置的橫截面圖。
以下論述通過提供其實例來呈現本發明的各種方面。此類實例是非限制性的，並且由此本發明的各個方面的範圍應不必受所提供的實例的任何特定特徵限制。在以下論述中，用語“舉例來說”、“例如”和“示範性”是非限制性的且通常與“借助於實例而非限制”“例如且非限制”等等同義。
如本文中所使用，“和/或”意指通過“和/或”接合的列表中的術語中的任何一或多者。作為一實例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。換句話說，“x和/或y”意味著“x和y中的一個或兩個”。作為另一實例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。換句話說，“x、y和/或z”意指“x、y和z中的一或多個”。
本文中所使用的術語僅出於描述特定實例的目的，且並不希望限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式也意圖包含複數形式。將進一步理解，術語“包括”、“包含”、“具有”等等當在本說明書中使用時，表示所陳述特徵、整體、步驟、操作、元件和/或元件的存在，但是不排除一個或多個其它特徵、整體、步驟、操 作、元件、元件和/或其群組的存在或添加。
應理解，儘管本文中可使用術語第一、第二等來描述各種元件，但這些元件不應受這些術語限制。這些術語僅用以將一個元件與另一元件區分開來。因此，例如，在不脫離本發明的教示的情況下，下文論述的第一元件、第一構件或第一部分可被稱為第二元件、第二構件或第二部分。類似地，例如“上部”、“上方”、“下部”、“下方”、“側”、“橫向”、“水平”、“垂直”等等的各種空間術語可用於以相對方式將一個元件與另一元件區分開來。然而，應理解，構件可以不同方式定向，例如，在不脫離本發明的教示內容的情況下，半導體裝置可以側向轉動使得其“頂”表面水平地朝向且其“側”表面垂直地朝向。
還應理解，除非另有明確指示，否則術語耦合、連接、附接等等包含直接及間接(例如，具有插入元件)兩種耦合、連接、附接等等。舉例來說，如果元件A耦合到元件B，那麼元件A可通過中間信號分配結構間接耦合到元件B，元件A可直接耦合到元件B(例如，直接黏合到、直接焊接到、通過直接金屬到金屬結合而附接)等)。
在圖式中，為了清晰起見，可放大結構、層、區域等的尺寸(例如，絕對和/或相對尺寸)。雖然此類尺寸大體指示實例實施方案，但其不受限制。舉例來說，如果將結構A示出為大於區域B，那麼此大體指示實例實施方案，但通常不需要結構A大於結構B，除非另有指示。另外，在圖式中，類似參考標號可在整個論述中指代類似元件。
本發明的各種方面提供一種製造半導體裝置(或其它電子裝置)的方法和一種通過此方法製造的半導體裝置(或其它電子裝置)。如本 文中所闡釋，本發明的範圍不限於半導體裝置。舉例來說，本發明的範圍包含多種電子構件(例如半導體晶粒、數位或類比裝置、插入件或基板或薄膜基板、MEMS裝置、主動或被動電子構件等)中的任一種。
在實例實施方案中，本發明的各種方面提供一種製造電子裝置的方法以及一種通過這種方法製造的電子裝置，其中所述方法包括：接收包括晶粒頂面和晶粒頂面上的接合墊的半導體晶粒(或其它電子構件)；在晶粒頂面上形成第一一或多個晶種層，所述第一一或多個晶種層電連接到接合墊；在第一一或多個晶種層上形成圖案，所述圖案包括頂部圖案表面和內部圖案表面；在至少內部圖案表面上形成第二一或多個晶種層；以及在從至少第二一或多個晶種層的至少橫向方向上鍍覆金屬柱。
在實例實施方案中，本發明的各種方面提供一種製造電子裝置的方法以及一種通過這種方法製造的電子裝置，其中所述方法包括：接收包括晶粒頂面的半導體晶粒；在晶粒頂面上形成圖案，所述圖案包括水平圖案表面和垂直圖案表面；以及在從至少第二一或多個晶種層的至少橫向方向上鍍覆金屬柱，其中在所述鍍覆完成之後，所述鍍覆金屬柱包括內部空腔。
在實例實施方案中，本發明的各種方面提供一種製造電子裝置的方法以及一種通過這種方法製造的電子裝置，其中所述方法包括：接收包括晶粒頂面的半導體晶粒；在晶粒頂面上形成圖案，所述圖案包括面朝上的圖案表面和面朝側面的圖案表面；在至少所述面朝側面的圖案表面上形成一或多個晶種層；以及在一或多個晶種層上鍍覆金屬柱，其中所述金屬柱具有寬度尺寸和大於寬度尺寸的高度尺寸。
現在將參考隨附圖式詳細地描述本發明的各種方面，使得其可易於由所屬領域的技術人員實踐。
圖1示出了根據本發明的各種方面的製造半導體裝置的實例方法100的流程圖。圖2A-圖2L示出了根據圖1的實例方法的製造過程中的實例半導體裝置的橫截面圖。以下論述將總體上同時參照圖1和圖2A-圖2L。
實例方法100可在方塊105處開始執行。實例方法100可回應於多種條件中的任何條件而開始執行，本文中提供其非限制性實例。舉例來說，實例方法100可以通過從實例方法100的方塊110-195中的任一個或這些方塊110-195的任何部分接收執行流程開始執行。並且，舉例來說，實例方法100可以通過從圖3的實例方法300的方塊310-395中的任一個或這些方塊310-395的任何部分接收執行流程開始執行。
實例方法100可以在方塊110處包括接收半導體晶粒(或其晶圓或面板)。方塊110可包括以多種方式中的任何方式接收半導體晶粒(或其晶圓或面板)，本文中提供其方式的非限制性實例。
方塊110可以舉例來說包括接收單個半導體晶粒(或電子構件)。並且，舉例來說，方塊110可包括作為半導體晶粒的晶圓或面板的一部分接收半導體晶粒。方塊110可以舉例來說包括從上游製造台、從測試台、從運送接收台、從清洗台等接收半導體晶粒。
接收到的半導體晶粒(或其它電子構件)可包括多種特性中的任一種。這樣的半導體晶粒可以舉例來說包括處理器晶粒、微處理器、微控制器、輔助處理器、通用處理器、專用積體電路、可程式化和/或離散 邏輯裝置、記憶體裝置、其組合、其等效物等。
應注意，雖然本文中所提供的實例總體上涉及作為半導體構件的實例的半導體晶粒，但是本發明的範圍不限於此。舉例來說，本發明的各種方面的範圍包含多種電子構件(例如半導體晶粒、數位和/或類比裝置、插入件、基板或薄膜基板、主動或被動元件、MEMS裝置等)中的任一種。例如方塊110還可舉例來說包括接收一或多個被動電子裝置(例如電阻器、電容器、電感器等)。本文中論述的操作中的任一者或全部可以在一或多個半導體晶粒上、一或多個被動電子裝置上、插入件或基板上、MEMS裝置上、其任何組合等上執行。
圖2A處示出了方塊110的晶粒接收的非限制性實例。實例半導體晶粒200A包括基板210(例如其中形成有電子裝置的半導體基板等)。實例半導體晶粒200A還包括接合墊211(例如通過接合墊211向晶粒200A的主動電路提供電連接)。接合墊211可包括多種金屬(例如銅、鋁、金、銀等)中的任一種。
實例半導體晶粒200A還包括鈍化(或介電)層212。鈍化層212可以舉例來說覆蓋半導體晶粒200A的主動電路並且提供鄰近接合墊之間的電隔離。雖然實例鈍化層212示出為具有總體上與接合墊211的頂表面共面的頂表面，但是本發明的範圍不限於此。舉例來說，鈍化層212可以覆蓋接合墊211的頂部週邊。
應注意，雖然本發明總體上提供包含單個接合墊和對應的互連結構的實例，但是本發明的範圍不限於此。舉例來說，半導體晶粒可包括任何數目的接合墊和互連結構。舉例來說，本文中示出和論述的實例說 明中的任一者或全部可以在一個或兩個維度上橫向地複製以形成接合墊和互連結構的陣列或矩陣。
此外，雖然本發明總體上提供包含在半導體晶粒接合墊上形成互連結構的實例，但是這些結構可以形成於分配層跡線、扇入和/或扇出跡線、矽通孔、模具直通孔等上。互連結構的這種形成可以因此舉例來說形成於半導體晶粒的主動側上和/或半導體晶粒的被動側上。
總的來說，方塊110可包括接收半導體晶粒(或電子構件)。因此，本發明的範圍不應當受到接收半導體晶粒(或電子構件)或任何特定類型的半導體晶粒(或電子構件)的任何特定方式的特性的限制。
實例方法100可以在方塊115處包括在半導體晶粒(或其晶圓)上形成第一組一或多個晶種層。方塊115可包括以多種方式中的任何方式形成第一組一或多個晶種層，本文中提供其方式的非限制性實例。
所述第一組一或多個晶種層可包括多種材料中的任何材料。舉例來說，第一組一或多個晶種層可包括第一鈦鎢(TiW)層、第二銅(Cu)層和第三鈦鎢(TiW)層。並且，舉例來說，第一組一或多個晶種層可包括多種金屬(例如銀、金、銅、鋁、鎢、鈦、鎳、鉬等)中的任何金屬或其合金的一層或多層。應注意還可利用其它材料(例如聚對二甲苯等)。
方塊115可包括利用多種技術(例如濺鍍或其它物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿氣相沉積、無電鍍覆、電解鍍覆等)中的任何技術形成第一組一或多個晶種層。方塊115可包括使用相同處理或利用不同的相應類型的處理形成第一組一或多個晶種層中的每一者。舉例來說在後續電鍍處理(例如在方塊145等 處)過程中可以利用第一組一或多個晶種層(或其任何一部分)。
圖2B處示出方塊115的晶種層形成的非限制性實例200B。在實例200B中，在半導體晶粒200A上(例如直接在接合墊211上和鈍化層212上)形成第一晶種層221(例如TiW或本文中論述的任何金屬)。接著在第一晶種層221上形成(例如直接在第一晶種層221上形成等)第二晶種層222(例如Cu或本文中論述的任何金屬)。接著在第二晶種層222上(例如直接在第二晶種層222上形成等)第三晶種層223(例如TiW或本文中論述的任何金屬)。雖然實例200B中示出第一組晶種層220包括三個層，但是可以形成任何整數數目的層。在另一實例實施方案中，可以省略第三晶種層223。
在實例200B中，TiW晶種層221和223中的每一者可以舉例來說形成為1000埃的厚度，並且Cu晶種層222可以舉例來說形成為2000埃的厚度，但是本發明的範圍不限於這些實例相應厚度。
總的來說，方塊115可包括形成第一組一或多個晶種層。因此，本發明的範圍不應受到任何形成這(些)晶種層的特定方式的特性或任何特定類型的晶種層的特性的限制。
實例方法100可以在方塊120處包括在115方塊處形成的第一組一或多個晶種層上形成圖案(或樣板或遮罩)。方塊120可包括以多種方式中的任何方式形成圖案，本文中提供其方式的非限制性實例。
舉例來說，方塊120可包括在第一組一或多個晶種層上形成圖案(或範本或遮罩)以限定一個區域(或體積)，在這個區域(或體積)中有待形成金屬柱(或其它互連結構)。舉例來說，所述圖案可包括光阻(PR) 材料、光聚合物材料、通用介電材料等。所述圖案可以舉例來說經過圖案化以覆蓋有待在上面形成金屬柱(或其它互連結構)的區域之外的區域。所述圖案可以舉例來說由在稍後階段(例如在方塊150處等)可容易移除的材料形成。
圖2C示出了方塊120的圖案形成的非限制性實例200C。在實例200C中，將光阻(PR)230圖案化以包含孔口231(或開口)，在該孔口(或開口)中有待形成金屬柱(例如在方塊145處鍍覆等)。孔口231可以舉例來說受到一或多個內部圖案表面233的限界。內部圖案表面233可以舉例來說總體上面朝橫向方向(或水平方向)。內部圖案表面233可以舉例來說是垂直的、垂直方向的5%或10%以內等等。
實例光阻230還可舉例來說包括頂部圖案表面232。頂部圖案表面232可以舉例來說總體上是平面的，並且可以舉例來說總體上平行於半導體晶粒200A的頂部和/或平行於第一組一或多個晶種層220(例如完全平行、5%或10%以內平行等)。
孔口231可以舉例來說包括圓柱體、立方體等。然而，請注意，孔口231可包括多種不同形狀中的任何形狀。方塊120可以舉例來說包括使用正或負光學處理形成PR 230。
總的來說，方塊120可包括形成圖案。因此，本發明的範圍不應受到任何形成這種圖案的特定方式的特性或任何特定類型的圖案的特性的限制。
實例方法100可以在方塊125處包括蝕刻，例如蝕刻在方塊115處形成的第一組一或多個晶種層中的至少一個。方塊125可包括以多種 方式中的任何方式執行此蝕刻，本文中提供其方式的非限制性實例。
方塊125可以舉例來說包括執行濕式蝕刻處理以移除第一組一或多個晶種層中的至少一個。方塊125還可舉例來說包括執行其它類型的蝕刻(例如電漿蝕刻或乾式蝕刻、各向異性蝕刻等)。
圖2D示出了方塊125的蝕刻的非限制性實例200D。舉例來說，將通過圖案230暴露的第三晶種層223(例如TiW層)的部分蝕刻掉，留下第三晶種層223'的被圖案230覆蓋的其餘部分。應注意，還可通過蝕刻使層變薄而非完全移除。
在第一組一或多個晶種層中沒有層有待蝕刻的替代實施例中，可以跳過方塊125。
總的來說，方塊125可包括蝕刻。因此，本發明的範圍不應受到任何執行此蝕刻的特定方式的特性或任何特定類型的蝕刻的特性的限制。
實例方法100可以在方塊130處包括形成第二組一或多個晶種層。方塊130可包括以多種方式中的任何方式形成第二組一或多個晶種層，本文中提供其方式的非限制性實例。
所述第二組一或多個晶種層可包括多種材料中的任何材料。舉例來說，第二組一或多個晶種層可包括第一鈦鎢(TiW)層、第二銅(Cu)層和第三鈦(Ti)和/或聚對二甲苯層。並且，舉例來說，第二組一或多個晶種層可包括多種金屬(例如銀、金、銅、鋁、鎢、鈦、鎳、鉬等)中的任何金屬或其合金的一層或多層。應注意還可使用其它材料(例如聚對二甲苯等)。
方塊130可包括利用多種技術中的任何技術(例如濺鍍或其它物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿氣相沉積、無電鍍覆、電解鍍覆等)形成第二組一或多個晶種層。方塊130可包括使用相同處理或利用不同的相應類型的處理形成第二組一或多個晶種層中的每一者。舉例來說，可以在後續電鍍處理(例如在方塊145處等)過程中利用第二組一或多個晶種層(或其任何部分)。
圖2E處示出方塊130的晶種層形成的非限制性實例200E。在實例200E中，在半導體晶粒200A上(例如直接在第二晶種層222上和在圖案230的內部圖案表面233和頂部圖案表面232上)形成第四晶種層241(例如TiW或本文中論述的任何金屬)。接著在第四晶種層241上(例如直接在第四晶種層241上等)形成第五晶種層242(例如Cu或本文中論述的任何金屬)。接著在第五晶種層242上(例如直接在第五晶種層242上等)形成第六晶種層243(例如Ti或聚對二甲苯或本文中論述的任何金屬或材料)。第六晶種層243可以舉例來說由可以各向異性地蝕刻(例如利用反應性離子(RIE)蝕刻等)的材料形成。雖然實例200E中示出第二組晶種層240包括三個層，但是可以形成任何整數數目的層。
在實例200E中，TiW晶種層241可以舉例來說形成為500埃的厚度，Cu晶種層242可以舉例來說形成為500埃的厚度，並且Ti(或聚對二甲苯)層243可以形成為500埃的厚度，但是本發明的範圍不限於這些實例相應厚度。舉例來說，Ti或聚對二甲苯層243可以形成為1000埃到2000埃範圍內的厚度。
總的來說，方塊130可包括形成第二組一或多個晶種層。因 此，本發明的範圍不應受到任何形成這(些)晶種層的特定方式的特性或任何特定類型的晶種層的特性的限制。
實例方法100可以在方塊135處包括定向地蝕刻，例如定向地蝕刻在方塊130處形成的第二組一或多個晶種層中的至少一個。方塊135可包括以多種方式中的任何方式執行這些定向(或各向異性)蝕刻，本文中提供其方式的非限制性實例。
方塊135可以舉例來說包括執行反應性離子蝕刻以移除第六晶種層243(例如鈦、聚對二甲苯等)的水平部分，留下第六晶種層243的總體上垂直朝向的部分。
在圖2F處示出方塊135的定向蝕刻的非限制性實例200F。相對於圖2E的實例200E，示出實例200F中第六晶種層243的水平朝向部分(例如圖案230頂部上的水平部分、圖案230的孔口231的底部的水平部分等)已移除，留下第六晶種層243'的垂直朝向部分。第六晶種層243'的這些垂直朝向部分可以舉例來說在稍後的處理步驟中(例如在方塊140處等)保護下方層免受蝕刻。
總的來說，方塊135可包括執行定向蝕刻。因此，本發明的範圍不應受執行此定向蝕刻的任何特定方式的特性的限制或任何特定類型的定向蝕刻的特性的限制。
實例方法100可以在方塊140處包括蝕刻，例如蝕刻在方塊130處形成的第二組一或多個晶種層中的至少一個。方塊140可包括以多種方式中的任何方式執行此蝕刻，本文中提供其方式的非限制性實例。
方塊140可以舉例來說包括執行濕式蝕刻處理以移除第二 組一或多個晶種層中的至少一個。方塊140還可舉例來說包括執行其它類型的蝕刻(例如電漿蝕刻或乾式蝕刻、各向異性蝕刻等)。
圖2G和圖2H示出方塊140的蝕刻的非限制性實例200G和200H。舉例來說，蝕刻掉從第六晶種層243'的垂直朝向部分暴露的第五晶種層242(例如Cu層)和第四晶種層241(例如TiW層)的水平部分，留下第五晶種層242'的剩餘的垂直朝向部分和第四晶種層241'的垂直朝向部分。如本文所論述，這些垂直朝向的部分241'、242'和243'形成於圖案230的孔口231的內表面233上。舉例來說，在第五晶種層242和第四晶種層241的水平朝向部分的蝕刻過程中，第六晶種層243'(例如鈦、聚對二甲苯等)的垂直朝向部分可以保護第四和第五晶種層的垂直朝向部分241'和242'免受此蝕刻。如圖2G中所示，第五晶種層242和第四晶種層241的水平部分的蝕刻使圖案230的頂面暴露，並且使圖案230中的孔口231的底部處的第二晶種層222(例如銅晶種層等)的水平部分暴露。在稍後的鍍覆操作(例如在方塊145處)中可以利用第二晶種層222(例如銅晶種層等)的此暴露水平部分。
接著可蝕刻掉第六晶種層243'的垂直朝向部分，如圖2H相對於圖2G中所示。此蝕刻可以舉例來說利用濕性蝕刻(或其它類型的蝕刻)執行，該濕性蝕刻會蝕刻第六晶種層243'(例如鈦、聚對二甲苯等)的垂直朝向部分，但是不蝕刻第五晶種層242'(例如銅等)的垂直朝向部分。這樣蝕刻掉第六晶種層243'的垂直朝向部分可以舉例來說使得第五晶種層242'(例如銅晶種層等)的垂直朝向部分暴露以用於稍後的鍍覆操作(例如在方塊145處)。
參看圖2H，第五晶種層242'的垂直朝向部分和在孔口231中暴露的第二晶種層222的水平朝向部分形成U形橫截面(例如其可具有與第四晶種層241'的其餘部分的微小的不連續部分)。在三個維度上，這些晶種層242'和222可以形成杯子形狀(例如在頂部開放的圓柱體，在頂部開放的長方體或立方體等)。
總的來說，方塊140可包括蝕刻。因此，本發明的範圍不應受到任何執行此蝕刻的特定方式的特性或任何特定類型的蝕刻的特性的限制。
實例方法100可以在方塊145處包括執行鍍覆處理，例如鍍覆金屬互連結構(例如柱或支柱、凸塊等)。方塊145可以包括以任何各種方式執行鍍覆，在此提供所述各種方式的非限制性實例。
方塊145可包括執行電鍍處理以在圖案的孔口中形成金屬柱，例如在從晶種層向外進入圖案的孔口的方向上鍍覆。應注意，本文中示出的實例金屬柱總體上充當在上面形成這些金屬柱的電子構件的電互連結構。但是，應理解，這些金屬柱無需提供電連接，而是可以例如提供熱傳遞功能、結構性或機械功能等。
金屬柱可以是圓柱形的、橢圓圓柱形的、矩形柱形等的。導電柱可以包括平坦的上端、凹面的上端或凸面的上端。導電柱可以舉例來說包括本文中關於晶種層論述的任何材料。在實例實施方案中，金屬柱可包括銅(例如純銅、含有一些雜質的銅等、銅合金等)。如本文所論述，金屬柱可包括空腔，其對於金屬柱的總高度的至少一部分垂直地延伸通過金屬柱的中心。
圖2I示出方塊145的鍍覆的非限制性實例200I。如實例200I中所示，方塊145可包括通過至少部分地在從第五晶種層242'的垂直朝向部分的橫向方向上鍍覆而形成金屬柱250。舉例來說，在圖案230中的孔口231是圓柱形(或長方體形或立方體形等)的實例配置中，方塊145可包括至少部分地通過在從第五晶種層242'的垂直朝向部分徑向向內的方向上鍍覆而形成金屬柱250。方塊145還可舉例來說包括至少部分地通過在從孔口231的底部處暴露的第二晶種層222的部分垂直地向上的方向上鍍覆而形成金屬柱250。
參看圖2I，金屬柱250的垂直朝向部分和金屬柱250的水平朝向部分形成U形橫截面。在三個維度上，這些晶種層242'和222可以形成杯子形狀(例如在頂部開放的圓柱體，在頂部開放的長方體或立方體等)。在實例實施方案中，金屬柱250可包括從10到30微米厚的(或從20到50微米厚的)側面和底部。在實例實施方案中，金屬柱250可具有200到250微米高的範圍內的高度和大約200微米的寬度(或外徑)。在實例實施方案中，金屬柱250可包括大約100微米的內部空腔251。應注意，金屬柱250(或本文中論述的任何柱)的高度可以至少等於寬度。還請注意，金屬柱250(或本文中論述的任何柱)的高度可以至少等於其寬度的一半。
在實例實施方案中，內部空腔251的高度可至少等於金屬柱250的高度的一半或四分之一。在實例實施方案中，內部空腔251的高度可至少等於金屬柱250的高度的四分之三。內部空腔251可以舉例來說是圓柱形的、長方體形的、立方體形的等。應注意，在各種實例實施方案中，可以在完全消除空腔251的程度上執行鍍覆。並且，在各種實例實施方案中， 可以僅僅在橫向方向上執行鍍覆，留下延伸穿過金屬柱250的整個垂直高度的內部空腔251(甚至完全填滿)。
總的來說，方塊145可包括鍍覆。因此，本發明的範圍不應當受到執行此鍍覆的任何特定方式的特性或鍍覆的任何特定類型的特性或鍍覆金屬柱的任何特定類型的特性的限制。
實例方法100可以在方塊150處包括移除在方塊120處形成的圖案(或其一部分)。方塊150可以包括以任何各種方式執行此移除，在此提供所述各種方式的非限制性實例。
方塊150可以舉例來說包括利用化學剝除、灰化等移除圖案(或其一部分)。應注意，在各種實例實施方案中，在完成的電子裝置中可以保留至少一部分甚至全部圖案，並且可以跳過方塊150。
圖2J示出方塊150的圖案移除的非限制性實例200J，該實例相對於圖2I的實例200I示出了圖案230被移除。
總的來說，方塊150可包括移除圖案。因此，本發明的範圍不應受到任何執行此移除的特定方式的特性或任何特定類型的移除的特性的限制。
實例方法100可以在方塊155處包括蝕刻，例如蝕刻一或多個晶種層(例如通過在方塊150處移除圖案而使其暴露)。方塊155可以包括以任何各種方式執行此蝕刻，在此提供所述各種方式的非限制性實例。
參看圖2J，方塊155可以舉例來說包括執行濕式蝕刻處理以移除第四晶種層241'的垂直朝向部分和第五晶種層242'的垂直朝向部分。方塊155還可舉例來說包括執行濕式蝕刻處理以移除第三晶種層223'、第二晶 種層222和第一晶種層221的未被金屬柱250覆蓋的部分。應注意，方塊155(或其部分)的蝕刻可以蝕刻金屬柱250的一些部分，這種蝕刻的範圍相對於金屬柱250的尺寸是可忽略的。舉例來說，在實例實施方案中，可以利用小型蝕刻(例如半微米的蝕刻)移除銅晶種層，這相對於金屬柱250的30微米厚的銅壁是相對較小數量的銅。還請注意，方塊155還可舉例來說包括執行其它類型的蝕刻(例如電漿蝕刻或乾式蝕刻、各向異性蝕刻等)。
圖2K示出方塊155的蝕刻的非限制性實例200K。舉例來說，相對於圖2J的實例200J，移除第四晶種層241'的垂直朝向部分，並且移除第五晶種層242'的垂直朝向部分。此外，移除第三晶種層223'的其餘部分。此外，移除第二晶種層222的未被金屬柱250覆蓋的部分，留下第二晶種層222'的在金屬柱250下的其餘部分，並且移除第一晶種層221的未被金屬柱250覆蓋的部分，留下第一晶種層221'的在金屬柱250下的其餘部分。第二晶種層222'的其餘部分和第一晶種層221'的其餘部分還可被稱作凸塊下金屬化(UBM)層。應注意，移除第一晶種層221和第二晶種層222的未被金屬柱250覆蓋的部分用以移除這些部分以前提供的金屬柱250與其它金屬柱之間的導電路徑。
總的來說，方塊155可包括蝕刻。因此，本發明的範圍不應受到任何執行此蝕刻的特定方式的特性或任何特定類型的蝕刻的特性的限制。
實例方法100可以在方塊160處包括形成介電層。方塊160可包括以任何各種方式形成介電層，在此提供所述各種方式的非限制性實例。
舉例來說，在實例實施方案中，方塊160可包括利用任何多種類型的模製(例如壓縮模製、轉移模製、液體封裝劑模製、真空層合、錫膏印刷、薄膜輔助模製等)模製介電層以包圍金屬柱和/或填充金屬柱的空腔。
並且，舉例來說，在實例實施方案中，方塊160可包括使用多種工藝(例如旋塗、噴塗、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強式化學氣相沉積(PECVD)、電漿氣相沉積(PVD)、薄片層合、蒸鍍等)中的任何一或多種工藝形成介電層，但是本發明的範圍不限於此。
介電層可包括任何多種介電材料，例如無機介電材料(例如Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其組合、其等效物等)和/或有機介電材料(例如聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯噁唑(PBO)、雙馬來醯亞胺-三嗪(BT)、模製材料、酚系樹脂、環氧樹脂、矽酮、丙烯酸酯聚合物、其組合、其等效物等)的一層或多層，但是本發明的範圍不限於此。
圖2L示出了方塊160的介電層形成的非限制性實例200L。實例200L包括形成於鄰近金屬柱250之間的第一介電層部分260a。實例200L還包括填充金屬柱250中的空腔251的第二介電層部分260b。
應注意，在替代實施方案中，方塊160可包括用導電材料(例如焊料、導電環氧樹脂或油墨等)填充金屬柱250的空腔251。
總的來說，方塊160可包括形成介電層。因此，本發明的範圍不應受到任何執行此介電層的特定方式的特性或任何特定類型的介電層 的特性的限制。
實例方法100可以在方塊195處包括在半導體裝置上預先形成持續(或額外的)處理。這些額外處理可包括多種特性中的任何特性，本文中提供其非限制性實例。
舉例來說，方塊195可包括將執行流程引導回到實例方法100的任何先前方塊(或其一部分)。並且，舉例來說，方塊195可包括將執行流程引導到圖3的實例方法300的任何先前方塊(或其一部分)。
並且，舉例來說，方塊195可包括執行平坦化處理。此平坦化可以舉例來說包括機械研磨、化學/機械平坦化(CMP)等。參看圖2L的實例200L，可以將介電層260a/260b的頂面和金屬柱250的頂面平坦化從而使得這些面是共面的。
並且，舉例來說，方塊195可包括在互連結構上(例如在金屬柱250上)形成焊料蓋(或拱頂)。另外，舉例來說，方塊195可包括例如在在方塊110處接收到晶圓或面板形式的半導體晶粒(或其它電子構件)的實施方案中執行單粒化操作。另外舉例來說，方塊195可包括將互連結構(例如在方塊145處形成)附接到基板或其它電子裝置。另外舉例來說，方塊195可包括執行測試、標記、封裝、運送等。
總的來說，方塊195可包括執行持續處理。因此，本發明的範圍不應受到額外處理的任何特定類型的特性的限制。
圖1和圖2A-圖2L中提供的和本文中論述的實例實施方案總體上涉及這樣的實施方案：其中至少部分地通過在徑向向內方向上鍍覆而形成互連結構(例如金屬柱等)以填充圖案中的孔口的至少一部分。在 另一實例實施方案中，可以至少部分地通過從支柱芯在徑向向外方向上鍍覆而形成互連結構。現在將提出此實施方案的實例。
圖3示出了根據本發明的各種方面的製造半導體裝置的實例方法100的流程圖。圖4A-圖4J示出了根據圖3的實例方法的製造過程中的實例半導體裝置的橫截面圖。以下論述將總體上同時參照圖3和圖4A-圖4J。應注意，實例方法300可以舉例來說與實例方法100有相同的任何或所有特性。還應注意，圖4A-圖4J的實例方法和結構可以與圖2A-圖2L的實例方法和結構有相同的任何或所有特性。
實例方法300可以在方塊305處開始執行。實例方法300可以回應於多種條件中的任何條件開始執行，本文中提供所述條件的非限制性實例。舉例來說，實例方法300可以通過從實例方法300的方塊310-395中的任何方塊或這些方塊310-395的任何部分接收執行流程而開始執行。並且，舉例來說，實例方法300可以通過從圖1的實例方法100的方塊110-195中的任何方塊或這些方塊110-195的任何部分接收執行流程而開始執行。
實例方法100可以在方塊310處包括接收半導體晶粒(或其晶圓或面板)。方塊310可包括以多種方式中的任何方式接收半導體晶粒或其它電子構件(或其晶圓或面板)，本文中提供其方式的非限制性實例。
方塊310可以舉例來說包括接收單個半導體晶粒(或電子構件)。並且，舉例來說，方塊310可包括作為半導體晶粒的晶圓或面板的一部分接收半導體晶粒。方塊310可以舉例來說包括從上游製造台、從測試台、從運送接收台、從清洗台等接收半導體晶粒。
接收到的半導體晶粒(或其它電子構件)可包括多種特性中 的任一種。這樣的半導體晶粒可以舉例來說包括處理器晶粒、微處理器、微控制器、輔助處理器、通用處理器、專用積體電路、可程式化和/或離散邏輯裝置、記憶體裝置、其組合、其等效物等。
應注意，雖然本文中所提供的實例總體上涉及一種半導體晶粒，但是本發明的範圍不限於此。舉例來說，方塊310還可例如包括接收一或多個被動電子裝置(例如電阻器、電容器、電感器等)。本文中論述的操作中的任一者或全部可以在一或多個半導體晶粒上、一或多個被動電子裝置上、插入件上、其任何組合等上執行。
圖4A處示出了方塊310的晶粒接收的非限制性實例。實例半導體晶粒400A包括基板410(例如其中形成有電子裝置的半導體基板等)。實例半導體晶粒400A還包括接合墊411(例如通過該接合墊向晶粒400A的主動電路提供電連接)。接合墊411可包括多種金屬(例如銅、鋁、金、銀等)中的任一種。
實例半導體晶粒400A還包括鈍化(或介電)層412。鈍化層412可以舉例來說覆蓋半導體晶粒400A的主動電路並且提供鄰近接合墊之間的電隔離。雖然實例鈍化層412示出為具有總體上與接合墊411的頂表面共面的頂表面，但是本發明的範圍不限於此。舉例來說，鈍化層412可以覆蓋接合墊411的頂部週邊。
應注意，雖然本發明總體上提供包含單個接合墊和對應的互連結構的實例，但是本發明的範圍不限於此。舉例來說，半導體晶粒可包括任何數目的接合墊和互連結構。舉例來說，本文中示出和論述的實例說明中的任一者或全部可以在一個或兩個維度上橫向地複製以形成接合墊和 互連結構的陣列或矩陣。
此外，雖然本發明總體上提供包含在半導體晶粒接合墊上形成互連結構的實例，但是這些結構可以形成於分配層跡線、扇入和/或扇出跡線、矽通孔、模具直通孔等上。這些互連結構的形成可以因此，舉例來說，形成於半導體晶粒的主動側上和/或半導體晶粒的被動側上。
總的來說，方塊310可包括接收半導體晶粒(或電子構件)。因此，本發明的範圍不應當受到接收半導體晶粒(或電子構件)或任何特定類型的半導體晶粒(或電子構件)的任何特定方式的特性的限制。
實例方法300可以在方塊315處包括在半導體晶粒(或其晶圓)上形成第一組一或多個晶種層。方塊315可包括以多種方式中的任何方式形成第一組一或多個晶種層，本文中提供其方式的非限制性實例。
所述第一組一或多個晶種層可包括多種材料中的任何材料。舉例來說，第一組一或多個晶種層可包括第一鈦鎢(TiW)層、第二銅(Cu)層和第三鈦鎢(TiW)層。並且，舉例來說，第一組一或多個晶種層可包括多種金屬(例如銀、金、銅、鋁、鎢、鈦、鎳、鉬等)中的任何金屬或其合金的一層或多層。應注意還可利用其它材料(例如聚對二甲苯等)。
方塊315可包括利用多種技術(例如濺鍍或其它物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿氣相沉積、無電鍍覆、電解鍍覆等)中的任何技術形成第一組一或多個晶種層。方塊315可包括使用相同處理或利用不同的相應類型的處理形成第一組一或多個晶種層中的每一者。舉例來說，可以在電鍍處理(例如在方塊345等處)的過程中利用第一組一或多個晶種層(或其任何部分)。
圖4B處示出方塊315的晶種層形成的非限制性實例400B。在實例400B中，在半導體晶粒400A上(例如直接在接合墊411上和鈍化層412上)形成第一晶種層421(例如TiW或本文中論述的任何金屬)。接著在第一晶種層421上(例如直接在第一晶種層421上等)形成第二晶種層422(例如Cu或本文中論述的任何金屬)。接著在第二晶種層422上(例如直接在第二晶種層422上等)形成第三晶種層423(例如TiW或本文中論述的任何金屬)。雖然實例400B中示出第一組晶種層420包括三個層，但是可以形成任何整數數目的層。在另一實例實施方案中，可以省略第三晶種層423。
在實例400B中，TiW晶種層421和423中的每一者可以舉例來說形成為1000埃的厚度，並且Cu晶種層422可以舉例來說形成為2000埃的厚度，但是本發明的範圍不限於這些實例相應厚度。
總的來說，方塊315可包括形成第一組一或多個晶種層。因此，本發明的範圍不應受到任何形成這(些)晶種層的特定方式的特性或任何特定類型的晶種層的特性的限制。
實例方法100可以在方塊320處包括在在315方塊處形成的第一組一或多個晶種層上形成圖案(或範本或遮罩)。方塊320可以包括以任何各種方式形成圖案，在此提供所述各種方式的非限制性實例。
舉例來說，方塊320可包括在第一組一或多個晶種層上形成圖案(或範本或遮罩)以限定一個區域(或體積)，在這個區域(或體積)中有待形成金屬柱(或其它互連結構)。舉例來說，所述圖案可包括光阻(PR)材料、光聚合物材料、通用介電材料等。所述圖案可以舉例來說利用非可 剝除抗蝕劑(例如可能比典型光阻難剝除得多的光聚合物等等)形成。所述圖案可以舉例來說經圖案化以形成柱芯，有待圍繞該柱芯和/或在該柱芯上形成金屬柱(或其它互連結構)。
圖4C示出了方塊320的圖案形成的非限制性實例400C。在實例400C中，將光阻(PR)或光聚合物圖案化以包含柱芯430，有待圍繞該柱芯和/或在該柱芯上形成金屬柱(例如在方塊345處等鍍覆)。柱芯430可以舉例來說受到一或多個外部芯表面433限界。外部芯表面433可以舉例來說總體上面朝橫向方向(或水平方向)。外部芯表面433可以舉例來說是垂直的、在垂直方向5%或10%以內等。
實例柱芯430還可舉例來說包括頂部芯表面432。頂部芯表面432可以舉例來說總體上是平面的，並且可以舉例來說總體上平行於半導體晶粒400A的頂部和/或平行於第一組一或多個晶種層420(例如完全平行，在平行線的5%或10%以內等)。
芯430可以舉例來說包括圓柱體、立方體等。然而，請注意，芯430可包括多種不同形狀中的任何形狀。方塊320可以舉例來說包括使用正或負光學處理形成芯430。
總的來說，方塊320可包括形成圖案。因此，本發明的範圍不應受到任何形成這種圖案的特定方式的特性或任何特定類型的圖案的特性的限制。
實例方法300可以在方塊330處包括形成第二組一或多個晶種層。方塊330可包括以多種方式中的任何方式形成第二組一或多個晶種層，本文中提供其方式的非限制性實例。
所述第二組一或多個晶種層可包括多種材料中的任何材料。舉例來說，第二組一或多個晶種層可包括第一鈦鎢(TiW)層、第二銅(Cu)層和第三鈦(Ti)和/或聚對二甲苯層。並且，舉例來說，第二組一或多個晶種層可包括多種金屬(例如銀、金、銅、鋁、鎢、鈦、聚對二甲苯、鎳、鉬等)中的任何金屬或其合金的一層或多層。
方塊330可包括利用多種技術中的任何技術(例如濺鍍或其它物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿氣相沉積、無電鍍覆、電解鍍覆等)形成第二組一或多個晶種層。方塊330可包括使用相同處理或利用不同的相應類型的處理形成第二組一或多個晶種層中的每一者。可以舉例來說在後續電鍍處理(例如在方塊345處等)過程中利用第二組一或多個晶種層(或其任何部分)。
圖4D處示出方塊330的晶種層形成的非限制性實例400D。在實例400D中，在半導體晶粒400A上(例如直接在第三晶種層423上和在圖案430的外部芯表面433和頂部芯表面432上)形成第四晶種層441(例如TiW或本文中論述的任何金屬)。接著在第四晶種層441上(例如直接在第四晶種層441上等)形成第五晶種層442(例如Cu或本文中論述的任何金屬)。在第五晶種層442上(例如直接在第五晶種層442上等)形成第六晶種層443(例如Ti或聚對二甲苯或本文中論述的任何金屬)。第六晶種層443可以舉例來說由可以各向異性地蝕刻(例如利用反應性離子(RIE)蝕刻等)的材料形成。雖然實例400D中示出第二組晶種層440包括三個層，但是可以形成任何整數數目的層。
在實例400D中，TiW晶種層441可以舉例來說形成為500 埃的厚度，Cu晶種層442可以舉例來說形成為500埃的厚度，並且Ti(或聚對二甲苯)層443可以形成為500埃的厚度，但是本發明的範圍不限於這些實例相應厚度。舉例來說，Ti或聚對二甲苯層443可以形成為1000埃到2000埃範圍內的厚度。
總的來說，方塊330可包括形成第二組一或多個晶種層。因此，本發明的範圍不應受到任何形成這(些)晶種層的特定方式的特性或任何特定類型的晶種層的特性的限制。
實例方法300可以在方塊335處包括定向地蝕刻，例如定向地蝕刻在方塊330處形成的第二組一或多個晶種層中的至少一個。方塊335可包括以多種方式中的任何方式執行這些定向(或各向異性)蝕刻，本文中提供其方式的非限制性實例。
方塊335可以舉例來說包括執行反應性離子蝕刻以移除第六晶種層443(例如鈦、聚對二甲苯等)的水平部分，留下第六晶種層443的總體上垂直朝向的部分。
在圖4E處示出方塊335的定向蝕刻的非限制性實例400E。相對於圖4D的實例400D，示出實例400E中的第六晶種層443的水平朝向部分(例如柱芯430頂部上的水平部分、半導體晶粒400A頂部上的水平部分等)被移除，留下第六晶種層443'的垂直朝向部分。第六晶種層443'的這些垂直朝向部分可以舉例來說保護下方層在稍後處理步驟中(例如在方塊340處等)免受蝕刻。
總的來說，方塊335可包括執行定向蝕刻。因此，本發明的範圍不應受執行此定向蝕刻的任何特定方式的特性的限制或任何特定類型 的定向蝕刻的特性的限制。
實例方法300可以在方塊處340包括蝕刻，例如蝕刻在方塊330處形成的所述第二組一或多個晶種層中的至少一個。方塊340可以包括以任何各種方式執行此蝕刻，在此提供所述各種方式的非限制性實例。
方塊340可以舉例來說包括執行濕式蝕刻處理以移除第二組一或多個晶種層中的至少一個。方塊340還可舉例來說包括執行其它類型的蝕刻(例如電漿蝕刻或乾式蝕刻、各向異性蝕刻等)。
圖4F和圖4G示出了方塊340的蝕刻的非限制性實例400F和400G。舉例來說，蝕刻掉第五晶種層442(例如Cu層)的從第六晶種層443'的垂直朝向部分暴露的水平部分，留下第五晶種層442'的其餘垂直朝向部分。應注意，雖然未圖示，但是可以類似地蝕刻第四晶種層441(例如TiW層)。例如，在第三晶種層423和第四晶種層441由相同材料(例如TiW等)形成的實例情境中，可以在短蝕刻工藝中蝕刻掉第四晶種層441，該短蝕刻工藝的長度不足以也蝕刻掉第三晶種層423(或至少不蝕刻掉全部第三晶種層423)。還應注意，雖然未圖示，但是可以在切割第六晶種層443'的垂直朝向部分後蝕刻第五晶種層442'的至少一些垂直朝向部分。通過調節第六晶種層443的厚度可以例如控制此蝕刻的延伸，第六晶種層443可以例如比第五晶種層442厚很多(例如至少是其1.5倍、至少2.0倍、至少10.0倍)。如本文所論述，在圖案化柱芯430的外表面433上形成這些垂直朝向部分442'和443'。舉例來說，在第五晶種層442的水平朝向部分的蝕刻(和第四晶種層441的水平朝向部分的蝕刻，如果執行的話)過程中，第六晶種層443'(例如鈦、聚對二甲苯等)的垂直朝向部分可以保護第五晶種層442的 垂直朝向部分442'免受此蝕刻。如圖4F中所示，第五晶種層442和第四晶種層241的水平部分的蝕刻使柱芯430的頂面432處的第四晶種層441的頂面暴露，並且使半導體晶粒400A上的第四晶種層441(例如TiW晶種層等)的水平部分暴露。在稍後鍍覆操作(例如在方塊345處)中可以利用第四晶種層441(例如TiW晶種層等)的此暴露水平部分以在柱芯430頂部中和/或半導體晶粒400A頂部上的不期望此鍍覆的區域中抑制鍍覆。
接著可蝕刻掉第六晶種層443'的垂直朝向部分，如圖4G相對於圖4F中所示。此蝕刻可以舉例來說利用濕性蝕刻(或其它類型的蝕刻)執行，該濕性蝕刻會蝕刻第六晶種層443'(例如鈦、聚對二甲苯等)的垂直朝向部分，但是不蝕刻第五晶種層442'(例如銅等)的垂直朝向部分。這樣蝕刻掉第六晶種層443'的垂直朝向部分可以舉例來說使得第五晶種層442'(例如銅晶種層等)的垂直朝向部分對於稍後鍍覆操作(例如在方塊345處)暴露。
參看圖4G，第五晶種層442'的垂直朝向部分圍繞柱芯430形成周邊表面(例如銅周邊表面等)。第五晶種層442'可以因而呈橫向地圍繞柱芯430的管件的形式。可以例如由TiW形成的第四晶種層441(和/或第三晶種層423)可以覆蓋實例400G的其餘部分(例如柱芯430的頂表面432和半導體晶粒400A的其餘部分的頂部)以抑制鍍覆。應注意，可以利用抑制鍍覆(例如銅鍍覆等)的其它材料。
總的來說，方塊340可包括蝕刻。因此，本發明的範圍不應受到任何執行此蝕刻的特定方式的特性或任何特定類型的蝕刻的特性的限制。
實例方法300可以在方塊345處包括執行鍍覆處理，例如鍍覆金屬互連結構(例如柱或支柱、凸塊等)。方塊345可以包括以任何各種方式執行鍍覆，在此提供所述各種方式的非限制性實例。
方塊345可包括執行電鍍處理以圍繞圖案化柱芯形成金屬柱，例如從晶種層向外的方向上和從柱芯徑向向外鍍覆。應注意，本文中示出的實例金屬柱總體上充當在上面形成這些金屬柱的電子構件的電互連結構。但是，應理解，這些金屬柱無需提供電連接，而是可以例如提供熱傳遞功能、結構性或機械功能等。
金屬柱可以是圓柱形的、橢圓圓柱形的、矩形柱形等的。導電柱可以包括平坦的上端、凹面的上端或凸面的上端。導電柱可以舉例來說包括本文中關於晶種層所論述的任何材料。在實例實施方案中，金屬柱可包括銅(例如純銅、含有一些雜質的銅等、銅合金等)。如本文所論述，金屬柱可包括空腔，其中填充有圖案化柱芯並且對於金屬柱的整個高度(或金屬柱的總高度的至少一部分)垂直地延伸通過金屬柱的中心。
圖4H示出方塊345的鍍覆的非限制性實例400H。如實例400H中所示，方塊345可包括通過至少部分地在從第五晶種層442'的垂直朝向部分的橫向方向上鍍覆而形成金屬柱450。舉例來說，在圖案化柱芯230是圓柱形(或長方體形、或立方體形等)的實例配置中，方塊345可包括至少部分地通過在從第五晶種層442'的垂直朝向部分徑向向外的方向上鍍覆而形成金屬柱450。
參看圖4H，金屬柱450的垂直朝向部分可以形成管形狀(例如在頂部和底部開放的汽缸、在頂部和底部開放的長方體或立方體等)。在 實例實施方案中，金屬柱450可包括從10到30微米厚的(或從20到50微米厚的)側面。在實例實施方案中，金屬柱450可具有200到250微米高的範圍內的高度和大約200微米的寬度(或外徑)。在實例實施方案中，金屬柱450可包括大約100微米並且填充有柱芯430的內部空腔。應注意，在各種實例替代實施方案中，柱芯430可以被移除和/或用本文中論述的任何其它材料填充。應注意，金屬柱450(或本文中論述的任何柱)的高度可以至少與寬度一樣。還請注意，金屬柱450(或本文中論述的任何柱)的高度可以至少等於其寬度的一半。
在實例實施方案中，柱芯430的高度可至少等於金屬柱450的高度(或至少等於金屬柱450的高度的一半)。在實例實施方案中，柱芯430的高度可大於金屬柱450的高度。金屬柱450的內部空腔(無論是否填充有柱芯430)可以舉例來說是圓柱形、長方體形、立方體形等。
總的來說，方塊345可包括鍍覆。因此，本發明的範圍不應當受到執行此鍍覆的任何特定方式的特性或鍍覆的任何特定類型的特性或鍍覆金屬柱的任何特定類型的特性的限制。
實例方法100可以在方塊350處包括移除在方塊320處形成的圖案(或其一部分)。方塊350可以包括以任何各種方式執行此移除，在此提供所述各種方式的非限制性實例。應注意，在上面形成金屬柱的柱芯仍然是完成的電子裝置的一部分的實例實施方案中，可以跳過方塊350。方塊350可以舉例來說包括利用化學剝除、灰化等移除圖案(或其一部分)。
總的來說，方塊350可包括移除圖案(或其任何部分)。因此，本發明的範圍不應受到任何執行此移除的特定方式的特性或任何特定 類型的移除的特性的限制。
實例方法300可以在方塊355處包括蝕刻，例如蝕刻一或多個晶種層(例如在鍍覆之後仍然暴露)。方塊355可以包括以任何各種方式執行此蝕刻，在此提供所述各種方式的非限制性實例。
參看圖4I，方塊355可以舉例來說包括執行濕式蝕刻處理以移除第一晶種層421、第二晶種層422、第三晶種層423和第四晶種層441的從鍍覆金屬柱450(或互連結構)或柱芯430暴露(或未被其覆蓋)的部分。應注意，方塊355(或其部分)的蝕刻可以蝕刻金屬柱450的一些部分，但是這種蝕刻的範圍相對於金屬柱450的尺寸是可忽略的。舉例來說，在實例實施方案中，可以利用小型蝕刻(例如半微米的蝕刻)移除銅晶種層，這相對於金屬柱450的30微米厚的銅壁是相對較小數量的銅。還請注意，方塊355還可舉例來說包括執行其它類型的蝕刻(例如電漿蝕刻或乾式蝕刻、各向異性蝕刻等)。
圖4I示出方塊355的蝕刻的非限制性實例400I。舉例來說，相對於圖4H的實例400H，移除第四晶種層441的未被柱450覆蓋的水平部分(例如在柱芯430頂部上和第三晶種層423頂部上)。此外，移除第三晶種層423的未被金屬柱450或柱芯430覆蓋的部分，留下第三晶種層423'的在金屬柱450下方和在柱芯430下方的其餘部分，移除第二晶種層422的未被金屬柱450或柱芯430覆蓋的部分，留下第二晶種層422'的在金屬柱450下方和在柱芯430下方的其餘部分，並且移除第一晶種層421的未被金屬柱450或柱芯430覆蓋的部分，留下第一晶種層421'的在金屬柱450下方和在柱芯430下方的其餘部分。第四晶種層441'的其餘部分、第三晶種層423' 的其餘部分、第二晶種層422'的其餘部分和第一晶種層421'的其餘部分還可被稱作凸塊下金屬化(UBM)層。應注意，移除第四晶種層441、第三晶種層423、第二晶種層422和第一晶種層421的未被金屬柱450或柱芯430覆蓋的部分用以移除這些部分以前提供的所述金屬柱450與其它金屬柱之間的導電路徑。
總的來說，方塊355可包括蝕刻。因此，本發明的範圍不應受到任何執行此蝕刻的特定方式的特性或任何特定類型的蝕刻的特性的限制。
實例方法300可以在方塊360處包括形成介電層。方塊360可包括以任何各種方式形成介電層，在此提供所述各種方式的非限制性實例。
舉例來說，在實例實施方案中，方塊360可包括利用多種類型的模製(例如壓縮模製、轉移模製、液體封裝劑模製、真空層合、錫膏印刷、薄膜輔助模製等)模製介電層以包圍金屬柱和/或填充金屬柱的空腔。
並且，舉例來說，在實例實施方案中，方塊360可包括使用多種工藝(例如旋塗、噴塗、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、電漿增強式化學氣相沉積(PECVD)、電漿氣相沉積(PVD)、薄片層合、蒸鍍等)中的任何一或多種工藝形成介電層，但是本發明的範圍不限於此。
介電層可包括任何多種介電材料，例如無機介電材料(例如Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其組合、其等效物等)和/或 有機介電材料(例如聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯噁唑(PBO)、雙馬來醯亞胺-三嗪(BT)、模製材料、酚系樹脂、環氧樹脂、矽酮、丙烯酸酯聚合物、其組合、其等效物等)的一層或多層，但是本發明的範圍不限於此。
圖4J示出了方塊360的介電層形成的非限制性實例400J。實例400J包括形成於鄰近金屬柱450之間的介電層460。實例400J還示出了圖案化柱芯430(金屬柱450圍繞該圖案化柱芯430形成)保持原位，從而填充金屬柱450中的空腔。
應注意，在替代實施方案中，方塊360可包括用導電材料(例如焊料、導電環氧樹脂或油墨等)填充金屬柱450的空腔(以前被柱芯430佔據)。
總的來說，方塊360可包括形成介電層。因此，本發明的範圍不應受到任何執行此介電層的特定方式的特性或任何特定類型的介電層的特性的限制。
實例方法300可以在方塊395處包括在半導體裝置上預先形成持續(或額外的)處理。這些額外處理可包括多種特性中的任何特性，本文中提供其非限制性實例。
舉例來說，方塊395可包括將執行流程引導回到實例方法300的任何先前方塊(或其一部分)。並且，舉例來說，方塊395可包括將執行流程引導到圖1的實例方法100的任何先前方塊(或其一部分)。
並且，舉例來說，方塊395可包括執行平坦化處理。此平坦化可以舉例來說包括機械研磨、化學/機械平坦化(CMP)等。參看圖4J的 實例400J，可以將介電層460的頂面、柱芯430的頂面和金屬柱450的頂面平坦化，從而使得這些面是共面的。
並且，舉例來說，方塊395可包括在互連結構上(例如在金屬柱450上)形成焊料蓋(或拱頂)。另外，舉例來說，方塊395可包括執行單粒化操作，例如在在方塊處310處接收到晶圓或面板形式的半導體晶粒的實施方案中。另外舉例來說，方塊395可包括將互連結構(例如在方塊345處形成)附接到基板或其它電子裝置。另外舉例來說，方塊395可包括執行測試、標記、封裝、運送等。
總的來說，方塊395可包括執行持續處理。因此，本發明的範圍不應受到額外處理的任何特定類型的特性的限制。
總之，本發明的各種方面提供一種半導體裝置和一種製造半導體裝置的方法。作為非限制性實例，本發明的各種方面提供一種製造半導體裝置的方法，其包括通過至少部分地執行橫向鍍覆處理形成互連結構，並且提供一種通過這種方法製造的半導體裝置。雖然已經參考某些方面和實例描述了以上內容，但是所屬領域的技術人員應理解，在不脫離本發明的範圍的情況下，可進行各種改變並可用等效物取代。另外，在不脫離本發明的範圍的情況下，可以進行許多修改以使特定情況或材料適應本發明的教示。因此，希望本發明不限於所公開的特定實例，而是本發明將包括落入所附請求項的範圍內的所有實例。

Claims (20)

  1. 一種製造電子裝置的方法，所述方法包括：接收電子構件，其包括頂部構件側和所述頂部構件側上的接合墊；在所述頂部構件側上形成第一一或多個晶種層，所述第一一或多個晶種層電連接到所述接合墊；在所述第一一或多個晶種層上形成圖案，所述圖案包括頂部圖案表面和內部圖案表面；在至少所述內部圖案表面上形成第二一或多個晶種層；以及在從至少所述第二一或多個晶種層的至少橫向方向上鍍覆金屬柱。
  2. 根據請求項1所述的方法，其中所述內部圖案表面是垂直的。
  3. 根據請求項1所述的方法，其中所述圖案包括受到至少所述內部圖案表面限界的孔口，並且所述鍍覆所述金屬柱包括在從所述內部圖案表面徑向向內的方向上鍍覆所述金屬柱。
  4. 根據請求項1所述的方法，其中所述鍍覆所述金屬柱包括還從所述第一一或多個晶種層向上的垂直方向上鍍覆所述金屬柱。
  5. 根據請求項1所述的方法，其中所述形成所述第二一或多個晶種層包括在所述頂部圖案表面上形成至少一個晶種層，以及在執行所述鍍覆之前從所述頂部圖案表面上移除所述至少一個晶種層。
  6. 根據請求項5所述的方法，其中所述形成所述第二一或多個晶種層包括：在所述頂部圖案表面上形成所述至少一個晶種層的第一部分並在所述內部圖案表面上形成所述至少一個晶種層的第二部分； 在所述至少一個晶種層的所述第二部分上但不在所述至少一個晶種層的所述第一部分上形成保護層；蝕刻所述至少一個晶種層的所述第一部分；以及在執行所述鍍覆之前從所述至少一個晶種層的所述第二部分上移除所述保護層。
  7. 根據請求項1所述的方法，其中所述形成所述第二一或多個晶種層包括直接在所述第一一或多個晶種層上形成所述第二一或多個晶種層的至少一部分。
  8. 根據請求項1所述的方法，其包括在執行所述鍍覆之後，移除所述圖案的至少一部分，並且移除所述第二一或多個晶種層。
  9. 一種製造電子裝置的方法，所述方法包括：接收包括頂部構件側的電子構件；在所述頂部構件側上形成圖案，所述圖案包括水平圖案表面和垂直圖案表面；以及在從至少所述垂直圖案表面的至少橫向方向上鍍覆金屬柱，其中在所述鍍覆完成之後，經鍍覆的所述金屬柱包括內部空腔。
  10. 根據請求項9所述的方法，其中所述圖案包括受到至少所述垂直圖案表面限界的孔口，並且所述鍍覆所述金屬柱包括在從所述垂直圖案表面徑向向內的方向上鍍覆所述金屬柱。
  11. 根據請求項9所述的方法，其中所述金屬柱中的所述內部空腔垂直地延伸通過所述金屬柱的高度的至少一半。
  12. 根據請求項9所述的方法，其中所述金屬柱包括寬度和大於所述寬 度的高度。
  13. 根據請求項9所述的方法，其中所述金屬柱的所述內部空腔中至少部分地填充有介電材料。
  14. 根據請求項9所述的方法，其中所述鍍覆所述金屬柱包括還在從所述頂部構件側垂直向上的方向上鍍覆所述金屬柱。
  15. 根據請求項9所述的方法，其包括在所述水平圖案表面上形成至少一個晶種層，並且在執行所述鍍覆之前從所述水平圖案表面上移除所述至少一個晶種層。
  16. 根據請求項9所述的方法，其中所述圖案包括柱芯並且所述鍍覆所述金屬柱包括在從所述芯徑向向外的方向上鍍覆所述金屬柱。
  17. 一種製造電子裝置的方法，所述方法包括：接收包括頂部構件側的電子構件；在所述頂部構件側上形成圖案，所述圖案包括面朝上的圖案表面和面朝側面的圖案表面；在至少所述面朝側面的圖案表面上形成一或多個晶種層；以及在所述一或多個晶種層上鍍覆金屬柱，其中所述金屬柱具有寬度尺寸和大於所述寬度尺寸的高度尺寸。
  18. 根據請求項17所述的方法，其中所述面朝側面的圖案表面是垂直的。
  19. 根據請求項17所述的方法，其中所述面朝側面的圖案表面在所述圖案中限界空腔，並且所述鍍覆所述金屬柱包括從所述一或多個晶種層向所述空腔中橫向地鍍覆所述金屬柱。
  20. 根據請求項17所述的方法，其中在完成所述鍍覆所述金屬柱之後，經鍍覆的所述金屬柱包括垂直地延伸通過經鍍覆的所述金屬柱的所述高度的至少一半的空腔。
TW105141786A 2016-11-14 2016-12-16 半導體裝置和其製造方法 TWI740868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/350,647 US10037957B2 (en) 2016-11-14 2016-11-14 Semiconductor device and method of manufacturing thereof
US15/350,647 2016-11-14

Publications (2)

Publication Number Publication Date
TW201818485A true TW201818485A (zh) 2018-05-16
TWI740868B TWI740868B (zh) 2021-10-01

Family

ID=59939466

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141786A TWI740868B (zh) 2016-11-14 2016-12-16 半導體裝置和其製造方法

Country Status (4)

Country Link
US (2) US10037957B2 (zh)
KR (1) KR102810972B1 (zh)
CN (2) CN206541824U (zh)
TW (1) TWI740868B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10037957B2 (en) * 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP7319808B2 (ja) * 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716218A (en) 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5821627A (en) 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
US5477086A (en) 1993-04-30 1995-12-19 Lsi Logic Corporation Shaped, self-aligning micro-bump structures
JP3008768B2 (ja) 1994-01-11 2000-02-14 松下電器産業株式会社 バンプの形成方法
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
JPH10125685A (ja) 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
US6137063A (en) 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US6413858B1 (en) * 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP3968554B2 (ja) 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP3420203B2 (ja) 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
US6426283B1 (en) 2000-12-01 2002-07-30 Taiwan Semiconductor Manufacturing Co., Ltd Method for bumping and backlapping a semiconductor wafer
EP1389897A1 (en) 2001-04-24 2004-02-18 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
US6638638B2 (en) 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
TW518700B (en) 2002-01-07 2003-01-21 Advanced Semiconductor Eng Chip structure with bumps and the manufacturing method thereof
US6674647B2 (en) 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US6740577B2 (en) 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
JP2004207318A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp 半導体装置の製造方法、半導体装置、回路基板及び電子機器
US7015590B2 (en) 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
EP1589329A4 (en) 2003-01-30 2011-09-28 Fujikura Ltd SEMICONDUCTOR PRESSURE SENSOR AND PROCESS FOR ITS MANUFACTURE
US7008867B2 (en) 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
TW589727B (en) 2003-06-30 2004-06-01 Advanced Semiconductor Eng Bumping structure and fabrication process thereof
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US6927493B2 (en) 2003-10-03 2005-08-09 Texas Instruments Incorporated Sealing and protecting integrated circuit bonding pads
JP2005123247A (ja) 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
KR100576156B1 (ko) 2003-10-22 2006-05-03 삼성전자주식회사 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
KR100568006B1 (ko) 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
EP1734570A4 (en) 2004-03-02 2008-03-05 Fuji Electric Holdings Method for encapsulating an electronic component
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
US7410833B2 (en) 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
JP4327657B2 (ja) 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
TWI262347B (en) 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
JP4050732B2 (ja) 2004-08-30 2008-02-20 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3918842B2 (ja) 2004-09-03 2007-05-23 ヤマハ株式会社 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ
TWI259572B (en) 2004-09-07 2006-08-01 Siliconware Precision Industries Co Ltd Bump structure of semiconductor package and fabrication method thereof
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
JP4726221B2 (ja) * 2005-03-10 2011-07-20 三洋電機株式会社 半導体装置及びその製造方法
US7622309B2 (en) 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
US20070045840A1 (en) 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
US7952206B2 (en) 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
CN101371357B (zh) 2006-01-24 2011-04-13 Nxp股份有限公司 半导体部件的应力缓冲封装
WO2007129496A1 (ja) 2006-04-07 2007-11-15 Murata Manufacturing Co., Ltd. 電子部品およびその製造方法
JP4156637B2 (ja) 2006-07-31 2008-09-24 シャープ株式会社 半導体装置、電子回路の製造方法および電子回路の製造装置
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR101328551B1 (ko) 2006-10-02 2013-11-13 삼성전자주식회사 반도체 장치
JP4993467B2 (ja) 2007-01-29 2012-08-08 生活協同組合コープさっぽろ コード管理システム
KR100871768B1 (ko) * 2007-05-18 2008-12-05 주식회사 동부하이텍 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
US8039960B2 (en) 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JPWO2009122867A1 (ja) 2008-03-31 2011-07-28 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
TW201019440A (en) 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8232643B2 (en) 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits
EP2363373A1 (en) 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
TWM397591U (en) 2010-04-22 2011-02-01 Mao Bang Electronic Co Ltd Bumping structure
US8492891B2 (en) 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
KR101185454B1 (ko) 2010-09-27 2012-10-02 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지
JP5616739B2 (ja) 2010-10-01 2014-10-29 新日鉄住金マテリアルズ株式会社 複層銅ボンディングワイヤの接合構造
JP4859996B1 (ja) 2010-11-26 2012-01-25 田中貴金属工業株式会社 金属配線形成用の転写基板による金属配線の形成方法
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US8530344B1 (en) 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
KR101324105B1 (ko) 2012-03-28 2013-10-31 광주과학기술원 피형 산화아연 박막의 제조방법
SG2014014674A (en) 2012-09-28 2014-06-27 Ev Group E Thallner Gmbh Method for coating and bonding substrates
TW201444007A (zh) * 2013-05-09 2014-11-16 United Microelectronics Corp 半導體結構及其測試方法
US9806047B2 (en) * 2014-03-31 2017-10-31 Maxim Integrated Products, Inc. Wafer level device and method with cantilever pillar structure
JP5873145B2 (ja) * 2014-07-08 2016-03-01 株式会社フジクラ 貫通配線基板の製造方法
US10446522B2 (en) * 2015-04-16 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multiple conductive features in semiconductor devices in a same formation process
US9865565B2 (en) 2015-12-08 2018-01-09 Amkor Technology, Inc. Transient interface gradient bonding for metal bonds
US9559075B1 (en) 2016-01-06 2017-01-31 Amkor Technology, Inc. Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof
US10037957B2 (en) * 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Also Published As

Publication number Publication date
US20180323161A1 (en) 2018-11-08
US20180138138A1 (en) 2018-05-17
CN108074899B (zh) 2024-08-27
TWI740868B (zh) 2021-10-01
CN206541824U (zh) 2017-10-03
US10037957B2 (en) 2018-07-31
KR20180054397A (ko) 2018-05-24
CN108074899A (zh) 2018-05-25
US10157872B2 (en) 2018-12-18
KR102810972B1 (ko) 2025-05-22

Similar Documents

Publication Publication Date Title
US11961742B2 (en) Semiconductor device and manufacturing method thereof
US10665474B2 (en) 3D packages and methods for forming the same
CN111799227B (zh) 半导体器件及其形成方法
TWI550787B (zh) 晶粒中的環狀結構
CN107689356B (zh) 具有减薄的衬底的封装件
TWI774648B (zh) 雙面整合式扇出型封裝及其製造方法
US9704790B1 (en) Method of fabricating a wafer level package
TW201724415A (zh) 形成半導體元件的方法
US20120098121A1 (en) Conductive feature for semiconductor substrate and method of manufacture
TW201715676A (zh) 堆疊式積體電路結構
US10020263B2 (en) Semiconductor package and manufacturing method thereof
TW202541299A (zh) 半導體裝置及其製造方法
CN106409810A (zh) 具有堆叠通孔的再分布线
TW201724357A (zh) 整合扇出結構及其形成方法
TW201911438A (zh) 整合扇出型封裝的製造方法
CN108155166A (zh) 集成电路封装的重布线层结构
TWI801938B (zh) 半導體封裝裝置及其製造方法
TWI689041B (zh) 半導體裝置及製造其之方法
TWI740868B (zh) 半導體裝置和其製造方法
TW202520440A (zh) 半導體封裝、半導體裝置及其形成方法
CN118116893A (zh) 半导体封装结构及其形成方法