TWI774648B

TWI774648B - 雙面整合式扇出型封裝及其製造方法

Info

Publication number: TWI774648B
Application number: TW105137700A
Authority: TW
Inventors: 潘國龍; 張緯森; 郭庭豪; 蔡豪益; 劉重希
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2016-01-25
Filing date: 2016-11-17
Publication date: 2022-08-21
Also published as: US10861823B2; US20170213808A1; US20190123021A1; CN107039287B; US9620465B1; US10153249B2; CN107039287A; TW201727782A

Abstract

一種用於形成貫穿通路之方法包括以下步驟：在一封裝上方形成一介電層，並在該介電層上方形成一RDL，其中形成該RDL包含以下步驟：形成一晶種層，在該晶種層上方形成一第一圖案化遮罩，並執行一第一金屬鍍覆。該方法進一步包含：在該RDL之一第一部分之頂部上形成貫穿通路，其中形成該貫穿通路包含：在該晶種層及該RDL上方形成一第二圖案化遮罩，並執行一第二金屬鍍覆。該方法進一步包含：將一晶片附接至該RDL之一第二部分，並將該晶片及該等貫穿通路囊封於一囊封材料中。

Description

雙面整合式扇出型封裝及其製造方法

本案發明實施例係有關半導體裝置及其製造方法，特別係有關半導體封裝及其製造方法。

隨著半導體技術之演進，半導體晶片/晶粒正變得愈來愈小。與此同時，需要將更多功能整合至半導體晶粒中。因此，半導體晶粒需要將愈來愈大數目個I/O墊包裝至較小區域中，且I/O墊之密度隨時間迅速上升。因此，半導體晶粒之封裝變得愈加困難，此對封裝之良率產生負面影響。

可將習用封裝技術劃分為兩個類別。在第一類別中，一晶圓上之晶粒係在其被鋸割之前封裝。此封裝技術具有某些有利特徵，諸如一較大生產量及一較低成本。此外，需要較少底膠或模塑化合物。然而，此封裝技術亦有缺點。晶粒之大小正變得愈來愈小且各別封裝通常僅可係扇入類型封裝，因此每一晶粒之I/O墊被限制於各別晶粒之表面正上方之區。在晶粒之有限區域之情況下，由於I/O墊之間距之限制，I/O墊之數目受限制。若減小墊之間距，則可出現銲料橋接。另外，在固定球大小之要求下，焊球必須具有一特定大小，此又限制可包裝於一晶粒之表面上之焊球之數目。

在另一封裝類別中，晶粒係在其被封裝之前自晶圓鋸割。此封裝技術之一有利特徵係形成扇出型封裝之可能性，此意味著可將一晶粒上之I/O墊重佈至比晶粒大之一區域，且因此可增加包裝於晶粒之表面上之I/O墊之數目。此封裝技術之另一有利特徵係封裝「已知良好晶粒」，且摒棄缺陷晶粒，且因此不將成本及努力浪費在缺陷晶粒上。

根據一實施例，一種用於形成貫穿通路之方法包括以下步驟：在一封裝上方形成一介電層，並在該介電層上方形成RDL，其中形成該RDL包含以下步驟：形成一晶種層，在該晶種層上方形成一第一圖案化遮罩，並執行一金屬鍍覆。該方法進一步包含：剝除該第一圖案化遮罩但留下該晶種層並在剝除該RDL之後，在該RDL之一第一部分之頂部上形成貫穿通路，其中形成該等貫穿通路包含：在該晶種層及該RDL上方形成一第二圖案化遮罩，並執行一金屬鍍覆。該方法進一步包含：剝除該第二圖案化遮罩並執行一蝕刻以移除該晶種層之暴露部分，將一晶片附接至該RDL之一第二部分，並將該晶片及該等貫穿通路囊封於一囊封材料中。

根據一實施例，一種方法包括以下步驟：在一封裝上方形成一介電層，該介電層具有形成於其中之一開口；並在該介電層上方形成一重佈層(RDL)，該RDL延伸至該開口中。形成該RDL包含：形成一晶種層，在該晶種層上方形成一第一圖案化遮罩，並執行一第一金屬鍍覆。該方法進一步包含：在該RDL之一第一部分之頂部上形成貫穿通路，其中形成該等分貫穿通路包含形成一第二圖案化遮罩，並執行一第二金屬鍍覆。該方法進一步包含以下步驟：在形成該等貫穿通路之後，剝除該第一圖案化遮罩及該第二圖案化遮罩，並執行一蝕刻以移除該晶種層之該等暴露部分，將一晶片附接至該RDL之一第二部分，並囊封該晶片及該等貫穿通路。

根據一實施例，一種封裝包括：一第一裝置晶粒；一第一囊封材料，其將該第一裝置晶粒囊封於其中；一介電層，其具有形成於其中之一開口且定位於該第一裝置晶粒上方，一重佈層(RDL)，其延伸至該開口中且形成於該介電層上方；及一貫穿通路，其定位於該介電層上方且與該RDL直接接觸。該封裝進一步包含：一第二裝置晶粒，其連接至該RDL之一部分；及一第二囊封材料，其將該第二裝置晶粒及該等貫穿通路囊封於其中。

10:雙面封裝

20:載體

22:離型層

26:第一層級裝置晶粒

28:囊封材料

30:介電層

32:開口

34:重佈層

36:貫穿通路/金屬柱

38:第二層級裝置晶粒

40:第一部分

41:囊封材料

42:晶種層

44:第一圖案化遮罩

46:晶粒附接膜

50:第二部分

52:上部表面

54:最上部表面

56:底部部分

58:接縫

60:部分

64:孔隙

66:底部表面

68:內部表面

70:第一部分

72:第二部分

W:寬度/外寬度

當與附圖一起閱讀時，依據以下詳細說明最佳地理解本發明之態樣。注意，根據行業中之標準實踐，各種構件並不按比例繪製。事實上，為論述之清晰起見，可任意地增大或減小各種構件之尺寸。

圖1A至圖2D係根據某些實施例之封裝之製造之中間階段的剖面圖。

圖3係根據某些實施例之一貫穿通路之一詳細剖面圖。

圖4係根據某些實施例之一貫穿通路之一詳細剖面圖。

圖5係根據某些實施例之一貫穿通路及一RDL層之一部分之一俯視圖。

圖6係根據某些實施例之一貫穿通路及一RDL層之一部分之一俯視圖。

圖7係根據某些實施例用於形成一封裝之一製程流程。

圖8係根據某些實施例用於形成一封裝之一製程流程。

以下揭露提供諸多不同實施例或實例以用於實施本發明之不同構件。下文闡述組件及配置之特定實例以簡化本發明。當然，此等組件及配置僅係實例且並不意欲係限制性的。舉例而言，在以下說明中，一第一構件形成於一第二構件上方或該第二構件上可包含其中第一構件與第二構件直接接觸而形成之實施例，且亦可包含其中額外構件可形成於第一構件與第二構件之間使得第一構件與第二構件可不直接接觸之實施例。另外，本發明可在各種實例中重複元件符號及/或字母。此重複係出於簡潔及清晰目的且本身並不指示所論述之各種實施例及/或組態之間的一關係。

此外，為便於說明，本文中可使用空間相對術語(諸如「下」、「下方」、「下部」、「上邊」、「上部」及諸如此類)來闡述一個元件或構件與另一(些)元件或構件之關係，如圖中所圖解說明。除圖中所繪示之定向外，空間相對術語亦意欲囊括在使用或操作中之裝置之不同定向。亦可以其他方式定向(旋轉90度或處於其他定向)設備且可相應地以類似方式解釋本文中所使用之空間相對描述符。

根據各種例示性實施例提供一封裝及形成該封裝之方法。論述實施例之變化形式。貫穿各種視圖及說明性實施例，相似元件符號用於指定相似元件。

圖1至圖6圖解說明根據實施例之一雙面封裝10之製造之中間階段之剖面圖及俯視圖。在某些實施例中，雙面封裝10具有一整合式扇出型架構。圖1A至圖1E中所展示之步驟在圖7中所展示之製程流程300中予以示意性地圖解說明，且圖2A至圖2D中所展示之步驟在圖8中所展示之製程流程400中予以示意性地圖解說明。在後續論述中，分別參考圖7及圖8中之製程步驟對圖1A至圖2D中所展示之製程步驟進行論述。

圖1A至圖1E圖解說明根據某些實施例之雙面封裝10之製造之中間階段之剖面圖。在一載體20上形成雙面封裝10。在載體20上形成一離型層22，使得可稍後自載體20移除雙面封裝10。載體20可係一玻璃載體、一陶瓷載體或諸如此類。載體20可具有一圓形俯視形狀且可係一矽晶圓之一大小。舉例而言，載體20可具有一200mm直徑、一300mm直徑或諸如此類。離型層22可由一基於聚合物之材料(諸如一光至熱轉換(LTHC)材料)形成，離型層22可與載體20一起自將在後續步驟中形成之上覆結構被移除。根據本發明之某些實施例，離型層22由一基於環氧樹脂之熱離型材料形成。在其他實施例中，離型層22由一紫外線(UV)膠形成。離型層22可作為一液體經施配並經固化。在替代實施例中，離型層22係一層壓膜且經層壓至載體20上。離型層22之一頂部表面經平整且具有一高度共面性。

可在離型層22上形成一介電層(未展示)。根據本發明之某些實施例，該介電層由可使用一光微影製程而被輕易圖案化之一聚合物形成，該聚合物亦可係一感光材料(諸如聚苯并

唑(PBO)、聚醯亞胺、苯環丁烯(BCB)或諸如此類)。在替代實施例中，介電層由一種氮化物(諸如氮化矽)、一種氧化物(諸如氧化矽)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼之磷矽酸鹽玻璃(BPSG)或諸如此類形成。

將一或多個第一層級裝置晶粒26定位於介電層上。雖然圖1A至圖1E圖解說明兩個第一層級裝置晶粒26，但應理解可存在任何數目個第一層級裝置晶粒26定位於介電層上。在某些實施例中，可僅存在一個第一層級裝置晶粒26。在其他實施例中，可存在兩個以上第一層級裝置晶粒26。第一層級裝置晶粒26中之每一者可係一邏輯裝置晶粒，其中包含邏輯電晶體。在某些實施例中，第一層級裝置晶粒26可包含一中央處理單元(CPU)晶粒或一圖形處理單元(GPU)晶粒。根據某些例示性實施例，第一層級裝置晶粒26中之每一者係經設計用於行動應用之一晶粒，且可係一電力管理積體電路(PMIC)晶粒、一收發器(TRX)晶粒或諸如此類。

一囊封材料28囊封第一層級裝置晶粒26。在某些實施例中，囊封材料28可係一模塑料。在另外某些實施例中，囊封材料28可包含一模塑化合物、一模塑底膠、一環氧樹脂及/或一樹脂。

在一後續步驟(未圖解說明)中，可對囊封材料28執行一平坦化(諸如一化學機械拋光(CMP)步驟或一研磨步驟)，直至第一層級裝置晶粒26之一頂部表面與囊封材料28之一頂部表面共面為止。

仍參考圖1A至圖1E，第一層級裝置晶粒26與囊封材料28形成雙面封裝10之一第一部分40或一第一子封裝(在圖1E中展示)。在雙面封裝10之第一部分40之頂部上，形成一第二部分50或一第二子封裝。雙面封裝10之第二部分50包含一介電層30、一重佈層(RDL)34、貫穿通路36、一第二層級裝置晶粒38及一囊封材料41。在一實施例中，第一部分40與第二部分50形成雙面封裝10。

現在主要參考圖1A，在囊封材料28之頂部上形成介電層30(其係雙面封裝10之第二部分50之一部分)。各別步驟經展示為圖7中所展示之製程流程中之步驟302。根據本發明之某些實施例，介電層30由可使用一光微影製程而被輕易圖案化之一聚合物形成，該聚合物亦可係一感光材料(諸如聚苯并

唑(PBO)、聚醯亞胺、苯環丁烯(BCB)或諸如此類)。在替代實施例中，介電層30由一種氮化物(諸如氮化矽)、一種氧化物(諸如氧化矽)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼之磷矽酸鹽玻璃(BPSG)或諸如此類形成。然後將介電層30圖案化以在其中形成開口32。因此，透過介電層30中之開口32暴露第一層級裝置晶粒26之某些部分以提供至第一層級裝置晶粒26之一電接觸。

參考圖1B，在介電層30上方形成一重佈層(RDL)34。各別步驟經展示為圖7中所展示之製程流程中的步驟304。RDL 34之形成可包含：在介電層30上方形成一晶種層42，在晶種層42上方形成一第一圖案化遮罩44(諸如一光阻劑)，且接著在晶種層42之暴露部分上執行一第一金屬鍍覆(未展示)。根據第一圖案化遮罩44來形成RDL 34。在某些實施例中(參見圖4及圖6)，RDL 34的上面稍後會形成一貫穿通路的一部分可包含經形成於其中之一孔隙，使得該孔隙自頂部至底部延伸穿過RDL 34之整體。下文將更詳細地論述此特徵。

在一實施例中，RDL 34係由銅形成。在其他實施例中，RDL 34可係由鎢、鉭、銅、鋁、鎳、鈦、上述材料之合金或多層上述材料形成。根據本發明之某些實施例，晶種層42包含一鈦層及在該鈦層上方之一銅層。可使用(舉例而言)物理氣相沉積(PVD)來形成晶種層。可使用(舉例而言)無電式電鍍來執行鍍覆。

在介電層30上方形成RDL 34之後，接著移除第一圖案化遮罩44，從而留下RDL 34及晶種層42，如圖1C中所圖解說明。各別步驟經展示為圖7中所展示之製程流程中的步驟306。將RDL 34定位於介電層30上邊。在某些態樣中，RDL之一上部表面52係在介電層30之一最上部表面54上邊。

參考圖1D，在RDL 34上方或在RDL 34上形成貫穿通路或金屬柱36，並將其電耦合至RDL 34。在一實施例中，於RDL 34之一第一部分70上形成貫穿通路36。在通篇說明中，貫穿通路36可替代地稱為金屬柱36，此乃因金屬柱36穿過隨後經形成之囊封材料。根據本發明之某些實施例，貫穿通路36係藉由在RDL 34上方形成一第二圖案化遮罩(未展示)並執行一第二金屬鍍覆(未展示)來形成。各別步驟經展示為圖7中所展示之製程流程中的步驟308。貫穿通路36用於使在貫穿通路36之相對端部上的構件相互電耦合。貫穿通路36之鍍覆可包含：形成並圖案化一光阻劑(第二圖案化遮罩)，並在透過光阻劑中之開口暴露之RDL 34的部分上鍍覆貫穿通路36。然後移除第二光阻劑。在移除第二圖案化遮罩後，接著施加一蝕刻以移除晶種層42之暴露部分。各別步驟係在圖7中所展示之製程流程中的步驟310中展示。

貫穿通路36係在已移除第一圖案化遮罩44之後直接形成於RDL 34上。貫穿通路36與RDL 34結合之點可稱為一接縫58。在一實施例中，介電層30係定位於貫穿通路36下方。在某些態樣中，不存在環繞藉助接縫58而附接或以其他方式連接至RDL 34之上部表面52之貫穿通路36之一底部部分56的介電層。如先前所提及，在某些實施例中，RDL 34之上部表面52高於介電層30之最上部表面54或在其上邊。因此，在此一實施例中，貫穿通路36亦在介電層30之最上部表面54上邊。

貫穿通路36之材料可包含銅、鋁或諸如此類。在某些實施例中，RDL 34及貫穿通路36兩者皆係由銅構成。在另外某些實施例中，RDL 34及貫穿通路36兩者皆係由銅構成，其中無介入金屬或黏合劑(舉例而言，一鈦黏合劑)被定位於RDL 34與貫穿通路36之間。用於形成RDL 34及貫穿通路36及/或接縫58之結構組態的材料提供一充分足夠牢固之接合或接縫58，因此不需要一介入金屬黏合劑。

在其他實施例中，貫穿通路36可係由將晶粒電耦合至金屬化層之導電立柱或導電線(未展示)替換或與其搭配使用。

在一實施例中，貫穿通路36具有桿形狀。貫穿通路36之俯視形狀可係圓形、矩形、方形、六邊形或諸如此類。根據本發明之某些實施例，貫穿通路36經配置以對準一環或矩形，該環或該矩形圍繞在其中之一區，其中該區用於安置一第二層級裝置晶粒38，如圖IE中所圖解說明。

圖IE圖解說明第二層級裝置晶粒38之安置。各別步驟經展示為圖7中所展示之製程流程中的步驟312。透過一晶粒附接膜(DAF)46(其係一黏合劑膜)，將第二層級裝置晶粒38黏合至介電層30及/或RDL 34之一第二部分72。第二層級裝置晶粒38可係一邏輯裝置晶粒，其中包含邏輯電晶體。根據某些例示性實施例，第二層級裝置晶粒38係經設計用於行動應用之一晶粒，且可係一電力管理積體電路(PMIC)晶粒、一收發器(TRX)晶粒或諸如此類。儘管僅圖解說明一個第二層級裝置晶粒38，但更多裝置晶粒可被安置於介電層30上方。第二層級裝置晶粒38可係與第一層級裝置晶粒26類似或相同。

囊封材料41囊封第二層級裝置晶粒38及貫穿通路36。各別步驟經展示為圖7中所展示之製程流程中之步驟314。囊封材料41填充貫穿通路36之間的間隙及貫穿通路36與第二層級裝置晶粒38之間的間隙。囊封材料41可係一模塑料且可包含一模塑化合物、一模塑底膠、一環氧樹脂及/或一樹脂。

在一後續步驟(未展示)中，可對囊封材料41執行一平坦化(諸如一化學機械拋光(CMP)步驟或一研磨步驟)直至暴露貫穿通路36為止。由於研磨，貫穿通路36之頂端與囊封材料41之頂部表面實質上水平(共面)。

圖2A至圖2E圖解說明根據某些實施例之雙面封裝10之製造之中間階段之剖面圖。在載體20上形成雙面封裝10。在載體20上形成離型層22，使得可稍後自載體20移除雙面封裝10。可將一或多個第一層級裝置晶粒26定位於介電層(未展示)上。雖然圖2A至圖2D圖解說明兩個第一層級裝置晶粒26，但應理解可存在任何數目個第一層級裝置晶粒26定位於介電層上。在某些實施例中，可存在一個第一層級裝置晶粒。在另外某些實施例中，可存在兩個以上第一層級裝置晶粒。第一層級裝置晶粒26中之每一者可係一邏輯裝置晶粒，其中包含邏輯電晶體。根據某些例示性實施例，第一層級裝置晶粒26係經設計用於行動應用之一晶粒，且可係一電力管理積體電路(PMIC)晶粒、一收發器(TRX)晶粒或諸如此類。

囊封材料28囊封第一層級裝置晶粒26。在一後續步驟(未圖解說明)中，可對囊封材料28執行一平坦化(諸如一化學機械拋光(CMP)步驟或一研磨步驟)，直至第一層級裝置晶粒26之一頂部表面與囊封材料28之一頂部表面共面為止。

第一層級裝置晶粒26與囊封材料28形成雙面封裝10之第一部分40或一第一子封裝(在圖2D中展示)。在雙面封裝10之第一部分40之頂部上，形成第二部分50或第二子封裝。雙面封裝10之第二部分50包含介電層30、RDL 34、貫穿通路36、第二層級裝置晶粒38及囊封材料41。在一實施例中，第一部分40與第二部分50形成雙面封裝10。

現在主要參考圖2A，在囊封材料28之頂部上形成介電層30(其係雙面封裝10之第二部分50之一部分)。各別步驟經展示為圖8中所展示之製程流程中之步驟402。根據本發明之某些實施例，介電層30由可使用一光微影製程而被輕易圖案化之一聚合物形成，該聚合物亦可係一感光材料(諸如聚苯并

唑(PBO)、聚醯亞胺、苯環丁烯(BCB)或諸如此類)。在替代實施例中，介電層30係由一種氮化物(諸如氮化矽)、一種氧化物(諸如氧化矽)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻雜硼之磷矽酸鹽玻璃(BPSG)或諸如此類形成。然後將介電層30圖案化以在其中形成開口32。因此，透過介電層30中的開口32暴露第一層級裝置晶粒26的某些部分。

參考圖2B，在介電層30上方形成重佈層(RDL)34。各別步驟經展示為圖8中所展示之製程流程中之步驟404。RDL 34之形成可包含：在介電層30上方形成晶種層42，在晶種層42上方形成一第一圖案化遮罩44(諸如一光阻劑)，且然後在晶種層42之暴露部分上執行一第一金屬鍍覆(未展示)。根據第一圖案化遮罩44形成RDL 34。在某些實施例中(參見圖4及圖6)，RDL 34之一部分可包含形成於其中之一孔隙，在RDL 34上稍後形成一貫穿通路，使得該孔隙自頂部至底部延伸穿過RDL 34之整體。下文將更詳細地論述此特徵。

在一實施例中，RDL 34由銅形成。在其他實施例中，RDL 34可由鎢、鉭、銅、鋁、鎳、鈦、上述材料之合金或多層上述材料形成。根據本發明之某些實施例，晶種層42包含一鈦層及在該鈦層上方之一銅層。可使用(舉例而言)物理氣相沉積(PVD)來形成晶種層42。可使用(舉例而言)無電式電鍍來執行鍍覆。將RDL 34定位於介電層30上邊。在某些態樣中，RDL之上部表面52在介電層30之最上部表面54上邊。

與如對應於圖1C的圖7中之步驟306所展示之製程相比，在介電層30上方形成RDL 34之後，未移除第一圖案化遮罩44。而是，在第一圖案化遮罩44及RDL 34上方形成一第二圖案化遮罩(未展示)。

參考圖2C，在RDL 34上方或在RDL 34上形成貫穿通路或金屬柱36並將其電耦合至RDL 34。在一實施例中，在RDL 34之第一部分70上形成貫穿通路36。根據本發明之某些實施例，貫穿通路36藉由在RDL 34及第一圖案化遮罩44上方形成一第二圖案化遮罩(未展示)而形成。然後執行一第二金屬鍍覆(未展示)。各別步驟經展示為圖8中所展示之製程流程中之步驟406。貫穿通路36用於使在貫穿通路36之相對端部上之構件相互電耦合。貫穿通路36之鍍覆可包含：形成並圖案化一光阻劑(第二圖案化遮罩)，並將貫穿通路36鍍覆於透過光阻劑中之開口暴露的RDL 34之部分上。

然後移除第二圖案化遮罩、第一圖案化遮罩44及晶種層42，從而留下上面形成有貫穿通路36之RDL 34，如圖2C中所圖解說明。各別步驟經展示為圖8中所展示之製程流程中之步驟408。

貫穿通路36直接形成於RDL 34上。貫穿通路36與RDL 34結合之點可稱為接縫58。在一實施例中，介電層30定位於貫穿通路36下方。在某些態樣中，不存在環繞藉助接縫58附接或以其他方式連接至RDL 34之上部表面52之貫穿通路36之一底部部分56的介電層。如先前所提及，在某些實施例中，RDL 34之上部表面52高於介電層30之最上部表面54或在其上邊。因此，在此一實施例中，貫穿通路36亦在介電層30之最上部表面54上邊。

貫穿通路36之材料可包含銅、鋁或諸如此類。在某些實施例中，RDL 34及貫穿通路36兩者皆由銅構成。在另外某些實施例中，RDL 34及貫穿通路36兩者皆由銅構成，其中無介入金屬或黏合劑(舉例而言，一鈦黏合劑)定位於RDL 34與貫穿通路36之間。用於形成RDL 34及貫穿通路36之材料提供一充分足夠牢固之接合或接縫58，因此不需要一介入金屬黏合劑。

在一實施例中，貫穿通路36具有桿形狀。貫穿通路36之俯視形狀可係圓形、矩形、方形、六邊形或諸如此類。根據本發明之某些實施例，貫穿通路36經配置以對準一環或矩形，該環或該矩形圍繞在其中之一區，其中該區用於安置第二層級裝置晶粒38，如圖2D中所圖解說明。RDL 34之一部分60不含第二圖案化遮罩。不含第二圖案化遮罩的RDL 34之部分60可係RDL 34之第一部分70。然後執行一第二金屬鍍覆(未展示)，其中貫穿通路或金屬柱36直接形成於RDL 34之部分60不含第二圖案化遮罩之RDL 34上。應理解，RDL 34之部分60亦不含如圖8之前述步驟404中建立之第一圖案化遮罩44。

圖2D圖解說明第二層級裝置晶粒38之安置。各別步驟經展示為圖8中所展示之製程流程中的步驟410。透過晶粒附接膜(DAF)46(其係一黏合劑膜)將第二層級裝置晶粒38黏合至介電層30及/或RDL 34的第二部分72。第二層級裝置晶粒38可係一邏輯裝置晶粒，其中包含邏輯電晶體。根據某些例示性實施例，第二層級裝置晶粒38係經設計用於行動應用之一晶粒，且可係一電力管理積體電路(PMIC)晶粒、一收發器(TRX)晶粒或諸如此類。儘管僅圖解說明一個第二層級裝置晶粒38，但更多裝置晶粒可被安置於介電層30上方。

囊封材料41囊封第二層級裝置晶粒38及貫穿通路36。各別步驟經展示為圖8中所展示之製程流程中的步驟412。囊封材料41填充貫穿通路36之間的間隙及貫穿通路36與第二層級裝置晶粒38之間的間隙。囊封材料41可係一模塑料，且可包含一模塑化合物、一模塑底膠、一環氧樹脂及/或一樹脂。

在一後續步驟(未展示)中，可對囊封材料41執行一平坦化(諸如一化學機械拋光(CMP)步驟或一研磨步驟)直至暴露貫穿通路36為止。由於研磨，貫穿通路36之頂端與囊封材料41之頂部表面係實質上水平(共面)。

現在參考圖3，其呈現根據一實施例之RDL 34與貫穿通路36之接縫58或界面之一詳細剖面圖。在一實施例中，貫穿通路36之寬度w係沿著垂直軸均勻的，寬度w包含貫穿通路36與RDL 34結合的部分。因此，存在於貫穿通路36與RDL 34之間的接縫58延伸貫穿通路36的整個寬度w，使得貫穿通路36之一底部表面66與貫穿通路36的外寬度w寬度相同，從而減小接縫58處的應力集中。圖3進一步圖解說明在RDL 34上直接形成貫穿通路36。不存在介入層(諸如一鈦黏合劑、介電層或鈍化層)被定位於貫穿通路36與 RDL 34之間。在另外某些實施例中，不存在環繞貫穿通路36或與其接觸之介電層或鈍化層。在某些實施例中，貫穿通路36及RDL 34兩者皆係由相同材料形成。在一說明性實施例中，貫穿通路36及RDL 34兩者皆係由銅形成。接縫58充分足夠牢固，因此在接縫58處並不需要一額外黏合劑或接合件來對接縫58進行結構裝配。

現在參考圖4，其呈現根據一實施例之RDL 34與貫穿通路36之接縫58或界面之一詳細剖面圖。在一實施例中，貫穿通路36可延伸穿過形成於RDL 34中之一孔隙64而至下伏晶種層42。孔隙64可係在上文就圖1A至圖1E或圖2A至圖2D所闡述之圖案化遮罩製程中之一者期間形成。當形成貫穿通路36時，根據第二圖案化遮罩來形成貫穿通路36。如所展示，貫穿通路36沿著一內部表面68既直接形成於RDL 34之上部表面52上又形成於RDL 34中之孔隙64內部，此由於接縫58處之較大連接區域而至少部分地減小接縫58處之應力。不存在介入層(諸如一鈦黏合劑、介電層或鈍化層)被定位於貫穿通路36與RDL 34之間。在另外某些實施例中，不存在環繞貫穿通路36或與其接觸之介電層或鈍化層。在某些實施例中，貫穿通路36及RDL 34兩者皆係由相同材料形成。在一說明性實施例中，貫穿通路36及RDL 34兩者皆係由銅形成。接縫58充分足夠牢固，因此在接縫58處並不需要一額外黏合劑或接合件來對接縫58進行結構裝配。

圖5及圖6展示根據某些實施例之經定位於RDL 34上方之貫穿通路36的一部分俯視圖。貫穿通路36具有均勻寬度w，且直接經定位於RDL 34上。圖5圖解說明一固態貫穿通路36。相比而言，圖6圖解說明其中貫穿通路36包含經形成於其中之一孔隙62之一實施例。孔隙62可自貫穿通路36之一頂部表面延伸至一底部表面。在某些實施例中，孔隙62延伸至晶種層42 或介電層30。

本發明之實施例具有某些有利特徵。藉由減小製程步驟之數目，可減小晶圓翹曲及成本。另外，將貫穿通路直接定位於重佈層上而無任何介入介電層可減小貫穿通路與重佈層之間之接縫處的應力。此外，貫穿通路之不同組態可進一步減小應力。減小貫穿通路與重佈層之間之接縫處的應力會增加接縫的強度。因此改良封裝的可靠性。

前述內容概述數項實施例之特徵，使得熟習此項技術者可較好地理解本發明之態樣。熟習此項技術者應瞭解，其可容易地將本發明用作用於設計或修改其他製程及結構以實現本文中所引入實施例之相同目的及/或達成相同優勢之一基礎。熟習此項技術者亦應意識到，此等等效構造並不脫離本發明之精神及範疇，且應意識到其可在不脫離本發明之精神及範疇之情況下在本文中作出各種改變、替代及更改。

Claims

一種製造半導體裝置之方法，其包括：在一封裝上方形成一介電層，該介電層具有經形成於其中之一開口；在該介電層上方形成一重佈層(RDL)，且使該RDL延伸至該開口中，其中形成該RDL包括：形成一晶種層，在該晶種層上方形成一第一圖案化遮罩，並執行一第一金屬鍍覆；剝除該第一圖案化遮罩，但留下該晶種層；在剝除該第一圖案化遮罩之後，於該RDL之一第一部分之頂部上形成貫穿通路，其中形成該等貫穿通路包括：在該晶種層及該RDL上方形成一第二圖案化遮罩，並執行一第二金屬鍍覆以形成該貫穿通路，其中該貫穿通路穿過該RDL之該第一部分；剝除該第二圖案化遮罩並執行一蝕刻以移除該晶種層之部分；將一晶片附接至該RDL之一第二部分；及將該晶片及該等貫穿通路囊封於一囊封材料中。
如請求項1之方法，其中囊封該晶片及該等貫穿通路包括模塑該囊封材料。
一種製造半導體裝置之方法，其包括：在一封裝上方形成一介電層，該介電層具有經形成於其中之一開口；在該介電層上形成一重佈層(RDL)，該RDL延伸至該開口中，其中形成該RDL包括：形成一晶種層，在該晶種層上方形成一第一圖案化遮罩，及執行一第一金屬鍍覆，其中該RDL包括第一部分沿該介電層上方延伸，該第一部分具有孔隙暴露該介電層；在該RDL之該第一部分的頂部上形成貫穿通路，其中形成該等貫穿通路包括：形成一第二圖案化遮罩，及執行一第二金屬鍍覆使得該貫穿通路填滿該孔隙；在形成該等貫穿通路之後，剝除該第一圖案化遮罩及該第二圖案化遮罩並執行一蝕刻以移除該晶種層之一部分；將一晶片附接至該RDL之一第二部分；及囊封該晶片及該等貫穿通路。
一種製造半導體裝置之方法，其包括：在一封裝之一第一部分上方形成一隔離層，該封裝之該第一部分包括一第一層級裝置晶粒，其中一開口經形成於該隔離層中，且其中該開口延伸至該第一層級裝置晶粒；在該隔離層上形成一重佈層(RDL)，該RDL延伸至該開口中且接觸該第一層級裝置晶粒，其中形成該RDL包括根據一第一圖案化遮罩來執行一第一金屬鍍覆；在該RDL之一第一部分之頂部上形成貫穿通路，其中形成該等貫穿通路包括根據一第二圖案化遮罩來執行一第二金屬鍍覆；在形成該等貫穿通路之後，剝除該第一圖案化遮罩及該第二圖案化遮罩；將一第二層級裝置晶粒附接至該RDL之一第二部分；且囊封該第二層級裝置晶粒及該等貫穿通路，其中該等貫穿通路之一延伸穿過該RDL之該第一部分。
一種半導體封裝，其包括：一第一裝置晶粒；一第一囊封材料，其囊封該第一裝置晶粒；一介電層，其中具有一開口，該開口係定位於該第一裝置晶粒上方；一重佈層(RDL)，其延伸至該開口中且位於該介電層上方；一貫穿通路，其經定位於該介電層上方且直接接觸該RDL，其中該貫穿通路延伸穿過該RDL；一第二裝置晶粒，其經連接至該RDL之一部分；及一第二囊封材料，其囊封該第二裝置晶粒及該貫穿通路。
一種半導體封裝，其包括：一第一裝置晶粒，該第一裝置晶粒具有一第一接觸墊；一第一囊封材料，其囊封該第一裝置晶粒；一絕緣層，其位於該第一裝置晶粒及該第一囊封材料上方；一重佈層，其延伸於該絕緣層上方，該重佈層穿過該絕緣層延伸至該第一接觸墊；一第二裝置晶粒，其位於該絕緣層上方；一第二囊封材料，其囊封該第二裝置晶粒，該第二囊封材料沿著該重佈層之側壁延伸；及一第一貫穿通路，其穿過該第二囊封材料並延伸穿過該重佈層。
一種半導體封裝，其包括：一第一裝置晶粒，該第一裝置晶粒具有一第一接觸墊；一第一囊封材料，其囊封該第一裝置晶粒；一絕緣層，其位於該第一裝置晶粒及該第一囊封材料上方；一重佈層，其延伸於該絕緣層上方，該重佈層穿過該絕緣層延伸至該第一接觸墊；一第二裝置晶粒，其位於該絕緣層上方；一第二囊封材料，其囊封該第二裝置晶粒，該第二囊封材料沿著該重佈層之側壁延伸；及一貫穿通路，其穿過該第二囊封材料並延伸穿過該重佈層。
一種半導體封裝，其包括：一基板；一介電層，其位於該基板上方；一重佈層(RDL)，其位於該介電層上方，該重佈層包括一第一重佈線及一第二重佈線，該第一重佈線延伸穿過該介電層；一貫穿通路，其經定位於該介電層上方且延伸穿過該第一重佈線；一第一裝置晶粒，其經連接至該第二重佈線之一部分；及一第一囊封材料，其囊封該第一裝置晶粒及該貫穿通路。
一種半導體封裝，其包括：一絕緣層，其位於一基板上方；一重佈層，其延伸於該絕緣層上方，該重佈層延伸穿過該絕緣層；一第一裝置晶粒，其位於該絕緣層上方；一第一囊封材料，其囊封該第一裝置晶粒，該第一囊封材料沿著該重佈層之側壁延伸；及一第一貫穿通路，其穿過該第一囊封材料並延伸穿過該重佈層。
一種半導體封裝，其包括：一絕緣層，其位於一第一結構上方，該第一結構具有一導電特徵；一重佈層，其延伸於該絕緣層上方，該重佈層穿過該絕緣層延伸至該導電特徵；一第一裝置晶粒，其位於該絕緣層上方；一第一囊封材料，其囊封該第一裝置晶粒，該第一囊封材料沿著該重佈層之側壁延伸；及一貫穿通路，其穿過該第一囊封材料並延伸穿過該重佈層。