CN108074899B - 电子装置和其制造方法 - Google Patents

Abstract

电子装置和其制造方法。一种半导体装置和一种制造半导体装置的方法。作为非限制性实例，本发明的各种方面提供一种制造半导体装置的方法，其包括通过至少部分地执行横向镀覆处理形成互连结构，并且提供一种通过这种方法制造的半导体装置。

Description

电子装置和其制造方法

技术领域

本发明是关于电子装置和其制造方法。

背景技术

目前的半导体装置和半导体装置制造方法是不适当的，例如会导致制造过程太耗时和/或太昂贵，导致半导体封装具有不可靠的连接和/或具有次优尺寸的互连结构等。通过比较常规和传统方法与如在本申请案的其余部分中参考图式阐述的本发明，所属领域的技术人员将显而易见此类方法的另外的局限性和缺点。

发明内容

本发明的各种方面提供一种半导体装置和一种制造半导体装置的方法。作为非限制性实例，本发明的各种方面提供一种制造半导体装置的方法，其包括通过至少部分地执行横向镀覆处理形成互连结构，并且提供一种通过这种方法制造的半导体装置。

一种制造电子装置的方法，所述方法包括：接收电子构件，其包括顶部构件侧和所述顶部构件侧上的接合垫；在所述顶部构件侧上形成第一一或多个晶种层，所述第一一或多个晶种层电连接到所述接合垫；在所述第一一或多个晶种层上形成图案，所述图案包括顶部图案表面和内部图案表面；在至少所述内部图案表面上形成第二一或多个晶种层；以及在从至少所述第二一或多个晶种层的至少横向方向上镀覆金属柱。进一步而言，其中所述内部图案表面是垂直的。进一步而言，所述图案包括受到至少所述内部图案表面限界的孔口，并且所述镀覆所述金属柱包括在从所述内部图案表面径向向内的方向上镀覆所述金属柱。进一步而言，其中所述镀覆所述金属柱包括还从所述第一一或多个晶种层向上的垂直方向上镀覆所述金属柱。进一步而言，所述形成所述第二一或多个晶种层包括在所述顶部图案表面上形成至少一个晶种层，以及在执行所述镀覆之前从所述顶部图案表面上移除所述至少一个晶种层。进一步而言，所述形成所述第二一或多个晶种层包括：在所述顶部图案表面上形成所述至少一个晶种层的第一部分并在所述内部图案表面上形成所述至少一个晶种层的第二部分；在所述至少一个晶种层的所述第二部分上但不在所述至少一个晶种层的所述第一部分上形成保护层；蚀刻所述至少一个晶种层的所述第一部分；以及在执行所述镀覆之前从所述至少一个晶种层的所述第二部分上移除所述保护层。进一步而言，所述形成所述第二一或多个晶种层包括直接在所述第一一或多个晶种层上形成所述第二一或多个晶种层的至少一部分。进一步而言，所述方法包括在执行所述镀覆之后，移除所述图案的至少一部分，并且移除所述第二一或多个晶种层。

一种制造电子装置的方法，所述方法包括：接收包括顶部构件侧的电子构件；在所述顶部构件侧上形成图案，所述图案包括水平图案表面和垂直图案表面；以及在从至少所述垂直图案表面的至少横向方向上镀覆金属柱，其中在所述镀覆完成之后，经镀覆的所述金属柱包括内部空腔。进一步而言，所述图案包括受到至少所述垂直图案表面限界的孔口，并且所述镀覆所述金属柱包括在从所述垂直图案表面径向向内的方向上镀覆所述金属柱。进一步而言，所述金属柱中的所述内部空腔垂直地延伸通过所述金属柱的高度的至少一半。进一步而言，所述金属柱包括宽度和大于所述宽度的高度。进一步而言，所述金属柱的所述内部空腔中至少部分地填充有介电材料。进一步而言，所述镀覆所述金属柱包括还在从所述顶部构件侧垂直向上的方向上镀覆所述金属柱。进一步而言，所述方法包括在所述水平图案表面上形成至少一个晶种层，并且在执行所述镀覆之前从所述水平图案表面上移除所述至少一个晶种层。进一步而言，所述图案包括柱芯并且所述镀覆所述金属柱包括在从所述芯径向向外的方向上镀覆所述金属柱。

一种制造电子装置的方法，所述方法包括：接收包括顶部构件侧的电子构件；在所述顶部构件侧上形成图案，所述图案包括面朝上的图案表面和面朝侧面的图案表面；在至少所述面朝侧面的图案表面上形成一或多个晶种层；以及在所述一或多个晶种层上镀覆金属柱，其中所述金属柱具有宽度尺寸和大于所述宽度尺寸的高度尺寸。进一步而言，所述面朝侧面的图案表面是垂直的。进一步而言，所述面朝侧面的图案表面在所述图案中限界空腔，并且所述镀覆所述金属柱包括从所述一或多个晶种层向所述空腔中横向地镀覆所述金属柱。进一步而言，在完成所述镀覆所述金属柱之后，经镀覆的所述金属柱包括垂直地延伸通过经镀覆的所述金属柱的所述高度的至少一半的空腔。

一种电子装置，其包括：半导体晶粒，其包括接合垫；以及金属柱，其是在所述接合垫上，所述金属柱包括：经镀覆的金属，其包括面向所述接合垫的底部侧、远离所述接合垫的顶部侧、外部侧表面以及内部侧表面；内部空腔，其被所述经镀覆的金属的所述内部侧表面所围绕；以及底切，其是在所述经镀覆的金属的所述底部侧处的所述经镀覆的金属的外部侧表面中。进一步而言，所述电子装置包括在所述经镀覆的金属和所述接合垫之间的多个金属层。进一步而言，所述电子装置包括在所述经镀覆的金属和所述接合垫之间的至少一金属层，其中所述至少一金属层仅覆盖所述接合垫的顶表面的一部分。进一步而言，所述金属柱的所述内部空腔从所述经镀覆的金属的所述顶部侧垂直延伸而朝向所述经镀覆的金属的所述底部侧并且穿过所述金属柱的至少一半高度。进一步而言，所述金属柱包括柱宽度，并且所述内部空腔包括空腔宽度，所述空腔宽度不超过所述柱宽度的一半。进一步而言，所述金属柱包括柱宽度以及柱高度，所述柱高度大于所述柱宽度。进一步而言，所述金属柱的所述内部空腔是至少部分地由介电材料所填充。进一步而言，所述电子装置进一步包括介电材料层，其至少部分地填充所述空腔并且侧向地围绕所述金属柱。进一步而言，所述介电材料层完全地填充所述空腔并且侧向地围绕所述经镀覆的金属的所述外部侧表面的全部。进一步而言，所述介电材料层的顶表面与所述经镀覆的金属的所述顶表面共平面。

一种电子装置，其包括：半导体晶粒，其包括接合垫；柱芯，其是在所述接合垫上并且包括面向所述接合垫的底部芯侧、远离所述接合垫的顶部芯侧以及外部侧芯表面；以及金属柱，其是在所述接合垫上并且包括在所述外部侧芯表面上的经镀覆的金属，其中所述经镀覆的金属包括面向所述接合垫的底部侧、远离所述接合垫的顶部侧、外部侧表面以及面向所述柱芯的内部侧表面。进一步而言，所述电子装置包括在所述柱芯和所述接合垫之间的金属层。进一步而言，所述电子装置包括在所述柱芯和所述接合垫之间以及在所述经镀覆的金属和所述接合垫之间的金属层。进一步而言，所述电子装置包括在所述经镀覆的金属和所述接合垫之间但是不在所述柱芯和所述接合垫之间的金属层。进一步而言，所述柱芯在垂直方向上的长度是大于所述经镀覆的金属。进一步而言，所述柱芯包括芯介电材料。进一步而言，所述电子装置包括介电层，所述介电层侧向地围绕所述经镀覆的金属的所述外部侧表面并且包括不同于所述芯介电材料的介电材料。进一步而言，所述电子装置包括介电层，所述介电层侧向围绕所述经镀覆的金属的所述外部侧表面并且包括顶部介电层表面，所述介电层表面与所述经镀覆的金属的所述顶部侧共平面，并且与所述顶部芯侧共平面。进一步而言，所述金属柱包括柱宽度，并且所述柱芯包括柱芯宽度，所述柱芯宽度是不超过所述柱宽度的一半。进一步而言，所述金属柱包括柱宽度以及柱高度，所述柱高度大于所述柱宽度。

附图说明

图1示出了根据本发明的各种方面的制造半导体装置的实例方法的流程图。

图2A-图2L示出了根据图1的实例方法的制造过程中的实例半导体装置的横截面图。

图3示出了根据本发明的各种方面的制造半导体装置的实例方法的流程图。

图4A-图4J示出了根据图3的实例方法的制造过程中的实例半导体装置的横截面图。

具体实施方式

以下揭露通过提供其实例来呈现本发明的各种方面。此类实例是非限制性的，并且由此本发明的各个方面的范围应不必受所提供的实例的任何特定特征限制。在以下揭露中，用语“举例来说”、“例如”和“示范性”是非限制性的且通常与“借助于实例而非限制”“例如且非限制”等等同义。

如本发明中所使用，“和/或”意指通过“和/或”接合的列表中的术语中的任何一或多者。作为一实例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。换句话说，“x和/或y”意味着“x和y中的一个或两个”。作为另一实例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。换句话说，“x、y和/或z”意指“x、y和z中的一或多个”。

本发明中所使用的术语仅出于描述特定实例的目的，且并不希望限制本发明。如本发明中所使用，除非上下文另外明确指示，否则单数形式也意图包含复数形式。将进一步理解，术语“包括”、“包含”、“具有”等等当在本说明书中使用时，表示所陈述特征、整体、步骤、操作、组件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、组件、组件和/或其群组的存在或添加。

应理解，尽管本发明中可使用术语第一、第二等来描述各种组件，但这些组件不应受这些术语限制。这些术语仅用以将一个组件与另一组件区分开来。因此，例如，在不脱离本发明的教示的情况下，下文揭露的第一组件、第一构件或第一部分可被称为第二组件、第二构件或第二部分。类似地，例如“上部”、“上方”、“下部”、“下方”、“侧”、“横向”、“水平”、“垂直”等等的各种空间术语可用于以相对方式将一个组件与另一组件区分开来。然而，应理解，构件可以不同方式定向，例如，在不脱离本发明的教示内容的情况下，半导体装置可以侧向转动使得其“顶”表面水平地朝向且其“侧”表面垂直地朝向。

还应理解，除非另有明确指示，否则术语耦合、连接、附接等等包含直接及间接(例如，具有插入组件)两种耦合、连接、附接等等。举例来说，如果组件A耦合到组件B，那么组件A可通过中间信号分配结构间接耦合到组件B，组件A可直接耦合到组件B(例如，直接黏合到、直接焊接到、通过直接金属到金属结合而附接)等)。

在图式中，为了清晰起见，可放大结构、层、区域等的尺寸(例如，绝对和/或相对尺寸)。虽然此类尺寸大体指示实例实施方案，但其不受限制。举例来说，如果将结构A示出为大于区域B，那么此大体指示实例实施方案，但通常不需要结构A大于结构B，除非另有指示。另外，在图式中，类似参考标号可在整个揭露中指代类似组件。

本发明的各种方面提供一种制造半导体装置(或其它电子装置)的方法和一种通过此方法制造的半导体装置(或其它电子装置)。如本发明中所阐释，本发明的范围不限于半导体装置。举例来说，本发明的范围包含多种电子构件(例如半导体晶粒、数字或模拟装置、插入件或基板或薄膜基板、MEMS装置、主动或被动电子构件等)中的任一种。

在实例实施方案中，本发明的各种方面提供一种制造电子装置的方法以及一种通过这种方法制造的电子装置，其中所述方法包括：接收包括晶粒顶面和晶粒顶面上的接合垫的半导体晶粒(或其它电子构件)；在晶粒顶面上形成第一一或多个晶种层，所述第一一或多个晶种层电连接到接合垫；在第一一或多个晶种层上形成图案，所述图案包括顶部图案表面和内部图案表面；在至少内部图案表面上形成第二一或多个晶种层；以及在从至少第二一或多个晶种层的至少横向方向上镀覆金属柱。

在实例实施方案中，本发明的各种方面提供一种制造电子装置的方法以及一种通过这种方法制造的电子装置，其中所述方法包括：接收包括晶粒顶面的半导体晶粒；在晶粒顶面上形成图案，所述图案包括水平图案表面和垂直图案表面；以及在从至少第二一或多个晶种层的至少横向方向上镀覆金属柱，其中在所述镀覆完成之后，所述镀覆金属柱包括内部空腔。

在实例实施方案中，本发明的各种方面提供一种制造电子装置的方法以及一种通过这种方法制造的电子装置，其中所述方法包括：接收包括晶粒顶面的半导体晶粒；在晶粒顶面上形成图案，所述图案包括面朝上的图案表面和面朝侧面的图案表面；在至少所述面朝侧面的图案表面上形成一或多个晶种层；以及在一或多个晶种层上镀覆金属柱，其中所述金属柱具有宽度尺寸和大于宽度尺寸的高度尺寸。

现在将参考随附图式详细地描述本发明的各种方面，使得其可易于由所属领域的技术人员实践。

图1示出了根据本发明的各种方面的制造半导体装置的实例方法100的流程图。图2A-图2L示出了根据图1的实例方法的制造过程中的实例半导体装置的横截面图。以下揭露将总体上同时参照图1和图2A-图2L。

实例方法100可在步骤105处开始执行。实例方法100可响应于多种条件中的任何条件而开始执行，本发明中提供其非限制性实例。举例来说，实例方法100可以通过从实例方法100的步骤110-195中的任一个或这些步骤110-195的任何部分接收执行流程开始执行。并且，举例来说，实例方法100可以通过从图3的实例方法300的步骤310-395中的任一个或这些步骤310-395的任何部分接收执行流程开始执行。

实例方法100可以在步骤110处包括接收半导体晶粒(或其晶圆或面板)。步骤110可包括以多种方式中的任何方式接收半导体晶粒(或其晶圆或面板)，本发明中提供其方式的非限制性实例。

步骤110可以举例来说包括接收单个半导体晶粒(或电子构件)。并且，举例来说，步骤110可包括作为半导体晶粒的晶圆或面板的一部分接收半导体晶粒。步骤110可以举例来说包括从上游制造台、从测试台、从运送接收台、从清洗台等接收半导体晶粒。

接收到的半导体晶粒(或其它电子构件)可包括多种特性中的任一种。这样的半导体晶粒可以举例来说包括处理器晶粒、微处理器、微控制器、协处理器、通用处理器、专用集成电路、可程序化和/或离散逻辑设备、内存装置、其组合、其等效物等。

应注意，虽然本发明中所提供的实例总体上涉及作为半导体构件的实例的半导体晶粒，但是本发明的范围不限于此。举例来说，本发明的各种方面的范围包含多种电子构件(例如半导体晶粒、数字和/或模拟装置、插入件、基板或薄膜基板、主动或被动组件、MEMS装置等)中的任一种。例如步骤110还可举例来说包括接收一或多个被动电子装置(例如电阻器、电容器、电感器等)。本发明提供的操作中的任一者或全部可以在一或多个半导体晶粒上、一或多个被动电子装置上、插入件或基板上、MEMS装置上、其任何组合等上执行。

图2A处示出了步骤110的晶粒接收的非限制性实例。实例半导体晶粒200A包括基板210(例如其中形成有电子装置的半导体基板等)。实例半导体晶粒200A还包括接合垫211(例如通过接合垫211向晶粒200A的主动电路提供电连接)。接合垫211可包括多种金属(例如铜、铝、金、银等)中的任一种。

实例半导体晶粒200A还包括钝化(或介电)层212。钝化层212可以举例来说覆盖半导体晶粒200A的主动电路并且提供邻近接合垫之间的电隔离。虽然实例钝化层212示出为具有总体上与接合垫211的顶表面共面的顶表面，但是本发明的范围不限于此。举例来说，钝化层212可以覆盖接合垫211的顶部外围。

应注意，虽然本发明总体上提供包含单个接合垫和对应的互连结构的实例，但是本发明的范围不限于此。举例来说，半导体晶粒可包括任何数目的接合垫和互连结构。举例来说，本发明中示出和说明的实例说明中的任一者或全部可以在一个或两个维度上横向地复制以形成接合垫和互连结构的数组或矩阵。

此外，虽然本发明总体上提供包含在半导体晶粒接合垫上形成互连结构的实例，但是这些结构可以形成于分配层迹线、扇入和/或扇出迹线、硅通孔、模具直通孔等上。互连结构的这种形成可以因此举例来说形成于半导体晶粒的主动侧上和/或半导体晶粒的被动侧上。

总的来说，步骤110可包括接收半导体晶粒(或电子构件)。因此，本发明的范围不应当受到接收半导体晶粒(或电子构件)或任何特定类型的半导体晶粒(或电子构件)的任何特定方式的特性的限制。

实例方法100可以在步骤115处包括在半导体晶粒(或其晶圆)上形成第一组一或多个晶种层。步骤115可包括以多种方式中的任何方式形成第一组一或多个晶种层，本发明中提供其方式的非限制性实例。

所述第一组一或多个晶种层可包括多种材料中的任何材料。举例来说，第一组一或多个晶种层可包括第一钛钨(TiW)层、第二铜(Cu)层和第三钛钨(TiW)层。并且，举例来说，第一组一或多个晶种层可包括多种金属(例如银、金、铜、铝、钨、钛、镍、钼等)中的任何金属或其合金的一层或多层。应注意还可利用其它材料(例如聚对二甲苯等)。

步骤115可包括利用多种技术(例如溅镀或其它物理气相沉积(PVD)技术、化学气相沉积(CVD)、原子层沉积(ALD)、电浆气相沉积、无电镀覆、电解镀覆等)中的任何技术形成第一组一或多个晶种层。步骤115可包括使用相同处理或利用不同的相应类型的处理形成第一组一或多个晶种层中的每一者。举例来说在后续电镀处理(例如在步骤145等处)过程中可以利用第一组一或多个晶种层(或其任何一部分)。

图2B处示出步骤115的晶种层形成的非限制性实例200B。在实例200B中，在半导体晶粒200A上(例如直接在接合垫211上和钝化层212上)形成第一晶种层221(例如TiW或本发明中揭露的任何金属)。接着在第一晶种层221上形成(例如直接在第一晶种层221上形成等)第二晶种层222(例如Cu或本发明中揭露的任何金属)。接着在第二晶种层222上(例如直接在第二晶种层222上形成等)第三晶种层223(例如TiW或本发明中揭露的任何金属)。虽然实例200B中示出第一组晶种层220包括三个层，但是可以形成任何整数数目的层。在另一实例实施方案中，可以省略第三晶种层223。

在实例200B中，TiW晶种层221和223中的每一者可以举例来说形成为1000埃的厚度，并且Cu晶种层222可以举例来说形成为2000埃的厚度，但是本发明的范围不限于这些实例相应厚度。

总的来说，步骤115可包括形成第一组一或多个晶种层。因此，本发明的范围不应受到任何形成这(些)晶种层的特定方式的特性或任何特定类型的晶种层的特性的限制。

实例方法100可以在步骤120处包括在步骤115处形成的第一组一或多个晶种层上形成图案(或样板或屏蔽)。步骤120可包括以多种方式中的任何方式形成图案，本发明中提供其方式的非限制性实例。

举例来说，步骤120可包括在第一组一或多个晶种层上形成图案(或模板或屏蔽)以限定一个区域(或体积)，在这个区域(或体积)中可形成金属柱(或其它互连结构)。举例来说，所述图案可包括光阻(PR)材料、光聚合物材料、通用介电材料等。所述图案可以举例来说经过图案化以覆盖有待在上面形成金属柱(或其它互连结构)的区域之外的区域。所述图案可以举例来说由在稍后阶段(例如在步骤150处等)可容易移除的材料形成。

图2C示出了步骤120的图案形成的非限制性实例200C。在实例200C中，将光阻(PR)230图案化以包含孔口231(或开口)，在该孔口(或开口)中有待形成金属柱(例如在步骤145处镀覆等)。孔口231可以举例来说受到一或多个内部图案表面233的限界。内部图案表面233可以举例来说总体上面朝横向方向(或水平方向)。内部图案表面233可以举例来说是垂直的、垂直方向的5％或10％以内等等。

实例光阻230还可举例来说包括顶部图案表面232。顶部图案表面232可以举例来说总体上是平面的，并且可以举例来说总体上平行于半导体晶粒200A的顶部和/或平行于第一组一或多个晶种层220(例如完全平行、5％或10％以内平行等)。

孔口231可以举例来说包括圆柱体、立方体等。然而，请注意，孔口231可包括多种不同形状中的任何形状。步骤120可以举例来说包括使用正或负光学处理形成PR 230。

总的来说，步骤120可包括形成图案。因此，本发明的范围不应受到任何形成这种图案的特定方式的特性或任何特定类型的图案的特性的限制。

实例方法100可以在步骤125处包括蚀刻，例如蚀刻在步骤115处形成的第一组一或多个晶种层中的至少一个。步骤125可包括以多种方式中的任何方式执行此蚀刻，本发明中提供其方式的非限制性实例。

步骤125可以举例来说包括执行湿式蚀刻处理以移除第一组一或多个晶种层中的至少一个。步骤125还可举例来说包括执行其它类型的蚀刻(例如电浆蚀刻或干式蚀刻、各向异性蚀刻等)。

图2D示出了步骤125的蚀刻的非限制性实例200D。举例来说，将通过图案230暴露的第三晶种层223(例如TiW层)的部分蚀刻掉，留下第三晶种层223'的被图案230覆盖的其余部分。应注意，还可通过蚀刻使层变薄而非完全移除。

在第一组一或多个晶种层中没有层有待蚀刻的替代实施例中，可以跳过步骤125。

总的来说，步骤125可包括蚀刻。因此，本发明的范围不应受到任何执行此蚀刻的特定方式的特性或任何特定类型的蚀刻的特性的限制。

实例方法100可以在步骤130处包括形成第二组一或多个晶种层。步骤130可包括以多种方式中的任何方式形成第二组一或多个晶种层，本发明中提供其方式的非限制性实例。

所述第二组一或多个晶种层可包括多种材料中的任何材料。举例来说，第二组一或多个晶种层可包括第一钛钨(TiW)层、第二铜(Cu)层和第三钛(Ti)和/或聚对二甲苯层。并且，举例来说，第二组一或多个晶种层可包括多种金属(例如银、金、铜、铝、钨、钛、镍、钼等)中的任何金属或其合金的一层或多层。应注意还可使用其它材料(例如聚对二甲苯等)。

步骤130可包括利用多种技术中的任何技术(例如溅镀或其它物理气相沉积(PVD)技术、化学气相沉积(CVD)、原子层沉积(ALD)、电浆气相沉积、无电镀覆、电解镀覆等)形成第二组一或多个晶种层。步骤130可包括使用相同处理或利用不同的相应类型的处理形成第二组一或多个晶种层中的每一者。举例来说，可以在后续电镀处理(例如在步骤145处等)过程中利用第二组一或多个晶种层(或其任何部分)。

图2E处示出步骤130的晶种层形成的非限制性实例200E。在实例200E中，在半导体晶粒200A上(例如直接在第二晶种层222上和在图案230的内部图案表面233和顶部图案表面232上)形成第四晶种层241(例如TiW或本发明中揭露的任何金属)。接着在第四晶种层241上(例如直接在第四晶种层241上等)形成第五晶种层242(例如Cu或本发明中揭露的任何金属)。接着在第五晶种层242上(例如直接在第五晶种层242上等)形成第六晶种层243(例如Ti或聚对二甲苯或本发明中揭露的任何金属或材料)。第六晶种层243可以举例来说由可以各向异性地蚀刻(例如利用反应性离子(RIE)蚀刻等)的材料形成。虽然实例200E中示出第二组晶种层240包括三个层，但是可以形成任何整数数目的层。

在实例200E中，TiW晶种层241可以举例来说形成为500埃的厚度，Cu晶种层242可以举例来说形成为500埃的厚度，并且Ti(或聚对二甲苯)层243可以形成为500埃的厚度，但是本发明的范围不限于这些实例相应厚度。举例来说，Ti或聚对二甲苯层243可以形成为1000埃到2000埃范围内的厚度。

总的来说，步骤130可包括形成第二组一或多个晶种层。因此，本发明的范围不应受到任何形成这(些)晶种层的特定方式的特性或任何特定类型的晶种层的特性的限制。

实例方法100可以在步骤135处包括定向地蚀刻，例如定向地蚀刻在步骤130处形成的第二组一或多个晶种层中的至少一个。步骤135可包括以多种方式中的任何方式执行这些定向(或各向异性)蚀刻，本发明中提供其方式的非限制性实例。

步骤135可以举例来说包括执行反应性离子蚀刻以移除第六晶种层243(例如钛、聚对二甲苯等)的水平部分，留下第六晶种层243的总体上垂直朝向的部分。

在图2F处示出步骤135的定向蚀刻的非限制性实例200F。相对于图2E的实例200E，示出实例200F中第六晶种层243的水平朝向部分(例如图案230顶部上的水平部分、图案230的孔口231的底部的水平部分等)已移除，留下第六晶种层243'的垂直朝向部分。第六晶种层243'的这些垂直朝向部分可以举例来说在稍后的处理步骤中(例如在步骤140处等)保护下方层免受蚀刻。

总的来说，步骤135可包括执行定向蚀刻。因此，本发明的范围不应受执行此定向蚀刻的任何特定方式的特性的限制或任何特定类型的定向蚀刻的特性的限制。

实例方法100可以在步骤140处包括蚀刻，例如蚀刻在步骤130处形成的第二组一或多个晶种层中的至少一个。步骤140可包括以多种方式中的任何方式执行此蚀刻，本发明中提供其方式的非限制性实例。

步骤140可以举例来说包括执行湿式蚀刻处理以移除第二组一或多个晶种层中的至少一个。步骤140还可举例来说包括执行其它类型的蚀刻(例如电浆蚀刻或干式蚀刻、各向异性蚀刻等)。

图2G和图2H示出步骤140的蚀刻的非限制性实例200G和200H。举例来说，蚀刻掉从第六晶种层243'的垂直朝向部分暴露的第五晶种层242(例如Cu层)和第四晶种层241(例如TiW层)的水平部分，留下第五晶种层242'的剩余的垂直朝向部分和第四晶种层241'的垂直朝向部分。如本发明所揭露，这些垂直朝向的部分241'、242'和243'形成于图案230的孔口231的内表面233上。举例来说，在第五晶种层242和第四晶种层241的水平朝向部分的蚀刻过程中，第六晶种层243'(例如钛、聚对二甲苯等)的垂直朝向部分可以保护第四和第五晶种层的垂直朝向部分241'和242'免受此蚀刻。如图2G中所示，第五晶种层242和第四晶种层241的水平部分的蚀刻使图案230的顶面暴露，并且使图案230中的孔口231的底部处的第二晶种层222(例如铜晶种层等)的水平部分暴露。在稍后的镀覆操作(例如在步骤145处)中可以利用第二晶种层222(例如铜晶种层等)的此暴露水平部分。

接着可蚀刻掉第六晶种层243'的垂直朝向部分，如图2H相对于图2G中所示。此蚀刻可以举例来说利用湿性蚀刻(或其它类型的蚀刻)执行，该湿性蚀刻会蚀刻第六晶种层243'(例如钛、聚对二甲苯等)的垂直朝向部分，但是不蚀刻第五晶种层242'(例如铜等)的垂直朝向部分。这样蚀刻掉第六晶种层243'的垂直朝向部分可以举例来说使得第五晶种层242'(例如铜晶种层等)的垂直朝向部分暴露以用于稍后的镀覆操作(例如在步骤145处)。

参看图2H，第五晶种层242'的垂直朝向部分和在孔口231中暴露的第二晶种层222的水平朝向部分形成U形横截面(例如其可具有与第四晶种层241'的其余部分的微小的不连续部分)。在三个维度上，这些晶种层242'和222可以形成杯子形状(例如在顶部开放的圆柱体，在顶部开放的长方体或立方体等)。

总的来说，步骤140可包括蚀刻。因此，本发明的范围不应受到任何执行此蚀刻的特定方式的特性或任何特定类型的蚀刻的特性的限制。

实例方法100可以在步骤145处包括执行镀覆处理，例如镀覆金属互连结构(例如柱或支柱、凸块等)。步骤145可以包括以任何各种方式执行镀覆，在此提供所述各种方式的非限制性实例。

步骤145可包括执行电镀处理以在图案的孔口中形成金属柱，例如在从晶种层向外进入图案的孔口的方向上镀覆。应注意，本发明中示出的实例金属柱总体上充当在上面形成这些金属柱的电子构件的电互连结构。但是，应理解，这些金属柱无需提供电连接，而是可以例如提供热传递功能、结构性或机械功能等。

金属柱可以是圆柱形的、椭圆圆柱形的、矩形柱形等的。导电柱可以包括平坦的上端、凹面的上端或凸面的上端。导电柱可以举例来说包括本发明中关于晶种层揭露的任何材料。在实例实施方案中，金属柱可包括铜(例如纯铜、含有一些杂质的铜等、铜合金等)。如本发明所揭露，金属柱可包括空腔，其对于金属柱的总高度的至少一部分垂直地延伸通过金属柱的中心。

图2I示出步骤145的镀覆的非限制性实例200I。如实例200I中所示，步骤145可包括通过至少部分地在从第五晶种层242'的垂直朝向部分的横向方向上镀覆而形成金属柱250。举例来说，在图案230中的孔口231是圆柱形(或长方体形或立方体形等)的实例配置中，步骤145可包括至少部分地通过在从第五晶种层242'的垂直朝向部分径向向内的方向上镀覆而形成金属柱250。步骤145还可举例来说包括至少部分地通过在从孔口231的底部处暴露的第二晶种层222的部分垂直地向上的方向上镀覆而形成金属柱250。

参看图2I，金属柱250的垂直朝向部分和金属柱250的水平朝向部分形成U形横截面。在三个维度上，这些晶种层242'和222可以形成杯子形状(例如在顶部开放的圆柱体，在顶部开放的长方体或立方体等)。在实例实施方案中，金属柱250可包括从10到30微米厚的(或从20到50微米厚的)侧面和底部。在实例实施方案中，金属柱250可具有200到250微米高的范围内的高度和大约200微米的宽度(或外径)。在实例实施方案中，金属柱250可包括大约100微米的内部空腔251。应注意，金属柱250(或本发明中揭露的任何柱)的高度可以至少等于宽度。还请注意，金属柱250(或本发明中揭露的任何柱)的高度可以至少等于其宽度的一半。

在实例实施方案中，内部空腔251的高度可至少等于金属柱250的高度的一半或四分之一。在实例实施方案中，内部空腔251的高度可至少等于金属柱250的高度的四分之三。内部空腔251可以举例来说是圆柱形的、长方体形的、立方体形的等。应注意，在各种实例实施方案中，可以在完全消除空腔251的程度上执行镀覆。并且，在各种实例实施方案中，可以仅仅在横向方向上执行镀覆，留下延伸穿过金属柱250的整个垂直高度的内部空腔251(甚至完全填满)。

总的来说，步骤145可包括镀覆。因此，本发明的范围不应当受到执行此镀覆的任何特定方式的特性或镀覆的任何特定类型的特性或镀覆金属柱的任何特定类型的特性的限制。

实例方法100可以在步骤150处包括移除在步骤120处形成的图案(或其一部分)。步骤150可以包括以任何各种方式执行此移除，在此提供所述各种方式的非限制性实例。

步骤150可以举例来说包括利用化学剥除、灰化等移除图案(或其一部分)。应注意，在各种实例实施方案中，在完成的电子装置中可以保留至少一部分甚至全部图案，并且可以跳过步骤150。

图2J示出步骤150的图案移除的非限制性实例200J，该实例相对于图2I的实例200I示出了图案230被移除。

总的来说，步骤150可包括移除图案。因此，本发明的范围不应受到任何执行此移除的特定方式的特性或任何特定类型的移除的特性的限制。

实例方法100可以在步骤155处包括蚀刻，例如蚀刻一或多个晶种层(例如通过在步骤150处移除图案而使其暴露)。步骤155可以包括以任何各种方式执行此蚀刻，在此提供所述各种方式的非限制性实例。

参看图2J，步骤155可以举例来说包括执行湿式蚀刻处理以移除第四晶种层241'的垂直朝向部分和第五晶种层242'的垂直朝向部分。步骤155还可举例来说包括执行湿式蚀刻处理以移除第三晶种层223'、第二晶种层222和第一晶种层221的未被金属柱250覆盖的部分。应注意，步骤155(或其部分)的蚀刻可以蚀刻金属柱250的一些部分，这种蚀刻的范围相对于金属柱250的尺寸是可忽略的。举例来说，在实例实施方案中，可以利用小型蚀刻(例如半微米的蚀刻)移除铜晶种层，这相对于金属柱250的30微米厚的铜壁是相对较小数量的铜。还请注意，步骤155还可举例来说包括执行其它类型的蚀刻(例如电浆蚀刻或干式蚀刻、各向异性蚀刻等)。

图2K示出步骤155的蚀刻的非限制性实例200K。举例来说，相对于图2J的实例200J，移除第四晶种层241'的垂直朝向部分，并且移除第五晶种层242'的垂直朝向部分。此外，移除第三晶种层223'的其余部分。此外，移除第二晶种层222的未被金属柱250覆盖的部分，留下第二晶种层222'的在金属柱250下的其余部分，并且移除第一晶种层221的未被金属柱250覆盖的部分，留下第一晶种层221'的在金属柱250下的其余部分。第二晶种层222'的其余部分和第一晶种层221'的其余部分还可被称作凸块下金属化(UBM)层。应注意，移除第一晶种层221和第二晶种层222的未被金属柱250覆盖的部分用以移除这些部分以前提供的金属柱250与其它金属柱之间的导电路径。

总的来说，步骤155可包括蚀刻。因此，本发明的范围不应受到任何执行此蚀刻的特定方式的特性或任何特定类型的蚀刻的特性的限制。

实例方法100可以在步骤160处包括形成介电层。步骤160可包括以任何各种方式形成介电层，在此提供所述各种方式的非限制性实例。

举例来说，在实例实施方案中，步骤160可包括利用任何多种类型的模制(例如压缩模制、转移模制、液体封装剂模制、真空层合、锡膏印刷、薄膜辅助模制等)模制介电层以包围金属柱和/或填充金属柱的空腔。

并且，举例来说，在实例实施方案中，步骤160可包括使用多种工艺(例如旋涂、喷涂、印刷、烧结、热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆增强式化学气相沉积(PECVD)、电浆气相沉积(PVD)、薄片层合、蒸镀等)中的任何一或多种工艺形成介电层，但是本发明的范围不限于此。

介电层可包括任何多种介电材料，例如无机介电材料(例如Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其组合、其等效物等)和/或有机介电材料(例如聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯恶唑(PBO)、双马来酰亚胺-三嗪(BT)、模制材料、酚系树脂、环氧树脂、硅酮、丙烯酸酯聚合物、其组合、其等效物等)的一层或多层，但是本发明的范围不限于此。

图2L示出了步骤160的介电层形成的非限制性实例200L。实例200L包括形成于邻近金属柱250之间的第一介电层部分260a。实例200L还包括填充金属柱250中的空腔251的第二介电层部分260b。

应注意，在替代实施方案中，步骤160可包括用导电材料(例如焊料、导电环氧树脂或油墨等)填充金属柱250的空腔251。

总的来说，步骤160可包括形成介电层。因此，本发明的范围不应受到任何执行此介电层的特定方式的特性或任何特定类型的介电层的特性的限制。

实例方法100可以在步骤195处包括在半导体装置上预先形成持续(或额外的)处理。这些额外处理可包括多种特性中的任何特性，本发明中提供其非限制性实例。

举例来说，步骤195可包括将执行流程引导回到实例方法100的任何先前步骤(或其一部分)。并且，举例来说，步骤195可包括将执行流程引导到图3的实例方法300的任何先前步骤(或其一部分)。

并且，举例来说，步骤195可包括执行平坦化处理。此平坦化可以举例来说包括机械研磨、化学/机械平坦化(CMP)等。参看图2L的实例200L，可以将介电层260a/260b的顶面和金属柱250的顶面平坦化从而使得这些面是共面的。

并且，举例来说，步骤195可包括在互连结构上(例如在金属柱250上)形成焊料盖(或拱顶)。另外，举例来说，步骤195可包括例如在在步骤110处接收到晶圆或面板形式的半导体晶粒(或其它电子构件)的实施方案中执行单粒化操作。另外举例来说，步骤195可包括将互连结构(例如在步骤145处形成)附接到基板或其它电子装置。另外举例来说，步骤195可包括执行测试、标记、封装、运送等。

总的来说，步骤195可包括执行持续处理。因此，本发明的范围不应受到额外处理的任何特定类型的特性的限制。

图1和图2A-图2L中提供的和本发明中揭露的实例实施方案总体上涉及这样的实施方案：其中至少部分地通过在径向向内方向上镀覆而形成互连结构(例如金属柱等)以填充图案中的孔口的至少一部分。在另一实例实施方案中，可以至少部分地通过从支柱芯在径向向外方向上镀覆而形成互连结构。现在将提出此实施方案的实例。

图3示出了根据本发明的各种方面的制造半导体装置的实例方法300的流程图。图4A-图4J示出了根据图3的实例方法的制造过程中的实例半导体装置的横截面图。以下揭露将总体上同时参照图3和图4A-图4J。应注意，实例方法300可以举例来说与实例方法100有相同的任何或所有特性。还应注意，图4A-图4J的实例方法和结构可以与图2A-图2L的实例方法和结构有相同的任何或所有特性。

实例方法300可以在步骤305处开始执行。实例方法300可以响应于多种条件中的任何条件开始执行，本发明中提供所述条件的非限制性实例。举例来说，实例方法300可以通过从实例方法300的步骤310-395中的任何步骤或这些步骤310-395的任何部分接收执行流程而开始执行。并且，举例来说，实例方法300可以通过从图1的实例方法100的步骤110-195中的任何步骤或这些步骤110-195的任何部分接收执行流程而开始执行。

实例方法100可以在步骤310处包括接收半导体晶粒(或其晶圆或面板)。步骤310可包括以多种方式中的任何方式接收半导体晶粒或其它电子构件(或其晶圆或面板)，本发明中提供其方式的非限制性实例。

步骤310可以举例来说包括接收单个半导体晶粒(或电子构件)。并且，举例来说，步骤310可包括作为半导体晶粒的晶圆或面板的一部分接收半导体晶粒。步骤310可以举例来说包括从上游制造台、从测试台、从运送接收台、从清洗台等接收半导体晶粒。

接收到的半导体晶粒(或其它电子构件)可包括多种特性中的任一种。这样的半导体晶粒可以举例来说包括处理器晶粒、微处理器、微控制器、协处理器、通用处理器、专用集成电路、可程序化和/或离散逻辑设备、内存装置、其组合、其等效物等。

应注意，虽然本发明中所提供的实例总体上涉及一种半导体晶粒，但是本发明的范围不限于此。举例来说，步骤310还可例如包括接收一或多个被动电子装置(例如电阻器、电容器、电感器等)。本发明中揭露的操作中的任一者或全部可以在一或多个半导体晶粒上、一或多个被动电子装置上、插入件上、其任何组合等上执行。

图4A处示出了步骤310的晶粒接收的非限制性实例。实例半导体晶粒400A包括基板410(例如其中形成有电子装置的半导体基板等)。实例半导体晶粒400A还包括接合垫411(例如通过该接合垫向晶粒400A的主动电路提供电连接)。接合垫411可包括多种金属(例如铜、铝、金、银等)中的任一种。

实例半导体晶粒400A还包括钝化(或介电)层412。钝化层412可以举例来说覆盖半导体晶粒400A的主动电路并且提供邻近接合垫之间的电隔离。虽然实例钝化层412示出为具有总体上与接合垫411的顶表面共面的顶表面，但是本发明的范围不限于此。举例来说，钝化层412可以覆盖接合垫411的顶部外围。

应注意，虽然本发明总体上提供包含单个接合垫和对应的互连结构的实例，但是本发明的范围不限于此。举例来说，半导体晶粒可包括任何数目的接合垫和互连结构。举例来说，本发明中示出和揭露的实例说明中的任一者或全部可以在一个或两个维度上横向地复制以形成接合垫和互连结构的数组或矩阵。

此外，虽然本发明总体上提供包含在半导体晶粒接合垫上形成互连结构的实例，但是这些结构可以形成于分配层迹线、扇入和/或扇出迹线、硅通孔、模具直通孔等上。这些互连结构的形成可以因此，举例来说，形成于半导体晶粒的主动侧上和/或半导体晶粒的被动侧上。

总的来说，步骤310可包括接收半导体晶粒(或电子构件)。因此，本发明的范围不应当受到接收半导体晶粒(或电子构件)或任何特定类型的半导体晶粒(或电子构件)的任何特定方式的特性的限制。

实例方法300可以在步骤315处包括在半导体晶粒(或其晶圆)上形成第一组一或多个晶种层。步骤315可包括以多种方式中的任何方式形成第一组一或多个晶种层，本发明中提供其方式的非限制性实例。

所述第一组一或多个晶种层可包括多种材料中的任何材料。举例来说，第一组一或多个晶种层可包括第一钛钨(TiW)层、第二铜(Cu)层和第三钛钨(TiW)层。并且，举例来说，第一组一或多个晶种层可包括多种金属(例如银、金、铜、铝、钨、钛、镍、钼等)中的任何金属或其合金的一层或多层。应注意还可利用其它材料(例如聚对二甲苯等)。

步骤315可包括利用多种技术(例如溅镀或其它物理气相沉积(PVD)技术、化学气相沉积(CVD)、原子层沉积(ALD)、电浆气相沉积、无电镀覆、电解镀覆等)中的任何技术形成第一组一或多个晶种层。步骤315可包括使用相同处理或利用不同的相应类型的处理形成第一组一或多个晶种层中的每一者。举例来说，可以在电镀处理(例如在步骤345等处)的过程中利用第一组一或多个晶种层(或其任何部分)。

图4B处示出步骤315的晶种层形成的非限制性实例400B。在实例400B中，在半导体晶粒400A上(例如直接在接合垫411上和钝化层412上)形成第一晶种层421(例如TiW或本发明中揭露的任何金属)。接着在第一晶种层421上(例如直接在第一晶种层421上等)形成第二晶种层422(例如Cu或本发明中揭露的任何金属)。接着在第二晶种层422上(例如直接在第二晶种层422上等)形成第三晶种层423(例如TiW或本发明中揭露的任何金属)。虽然实例400B中示出第一组晶种层420包括三个层，但是可以形成任何整数数目的层。在另一实例实施方案中，可以省略第三晶种层423。

在实例400B中，TiW晶种层421和423中的每一者可以举例来说形成为1000埃的厚度，并且Cu晶种层422可以举例来说形成为2000埃的厚度，但是本发明的范围不限于这些实例相应厚度。

总的来说，步骤315可包括形成第一组一或多个晶种层。因此，本发明的范围不应受到任何形成这(些)晶种层的特定方式的特性或任何特定类型的晶种层的特性的限制。

实例方法100可以在步骤320处包括在在步骤315处形成的第一组一或多个晶种层上形成图案(或模板或屏蔽)。步骤320可以包括以任何各种方式形成图案，在此提供所述各种方式的非限制性实例。

举例来说，步骤320可包括在第一组一或多个晶种层上形成图案(或模板或屏蔽)以限定一个区域(或体积)，在这个区域(或体积)中有待形成金属柱(或其它互连结构)。举例来说，所述图案可包括光阻(PR)材料、光聚合物材料、通用介电材料等。所述图案可以举例来说利用非可剥除抗蚀剂(例如可能比典型光阻难剥除得多的光聚合物等等)形成。所述图案可以举例来说经图案化以形成柱芯，有待围绕该柱芯和/或在该柱芯上形成金属柱(或其它互连结构)。

图4C示出了步骤320的图案形成的非限制性实例400C。在实例400C中，将光阻(PR)或光聚合物图案化以包含柱芯430，有待围绕该柱芯和/或在该柱芯上形成金属柱(例如在步骤345处等镀覆)。柱芯430可以举例来说受到一或多个外部芯表面433限界。外部芯表面433可以举例来说总体上面朝横向方向(或水平方向)。外部芯表面433可以举例来说是垂直的、在垂直方向5％或10％以内等。

实例柱芯430还可举例来说包括顶部芯表面432。顶部芯表面432可以举例来说总体上是平面的，并且可以举例来说总体上平行于半导体晶粒400A的顶部和/或平行于第一组一或多个晶种层420(例如完全平行，在并行线的5％或10％以内等)。

芯430可以举例来说包括圆柱体、立方体等。然而，请注意，芯430可包括多种不同形状中的任何形状。步骤320可以举例来说包括使用正或负光学处理形成芯430。

总的来说，步骤320可包括形成图案。因此，本发明的范围不应受到任何形成这种图案的特定方式的特性或任何特定类型的图案的特性的限制。

实例方法300可以在步骤330处包括形成第二组一或多个晶种层。步骤330可包括以多种方式中的任何方式形成第二组一或多个晶种层，本发明中提供其方式的非限制性实例。

所述第二组一或多个晶种层可包括多种材料中的任何材料。举例来说，第二组一或多个晶种层可包括第一钛钨(TiW)层、第二铜(Cu)层和第三钛(Ti)和/或聚对二甲苯层。并且，举例来说，第二组一或多个晶种层可包括多种金属(例如银、金、铜、铝、钨、钛、聚对二甲苯、镍、钼等)中的任何金属或其合金的一层或多层。

步骤330可包括利用多种技术中的任何技术(例如溅镀或其它物理气相沉积(PVD)技术、化学气相沉积(CVD)、原子层沉积(ALD)、电浆气相沉积、无电镀覆、电解镀覆等)形成第二组一或多个晶种层。步骤330可包括使用相同处理或利用不同的相应类型的处理形成第二组一或多个晶种层中的每一者。可以举例来说在后续电镀处理(例如在步骤345处等)过程中利用第二组一或多个晶种层(或其任何部分)。

图4D处示出步骤330的晶种层形成的非限制性实例400D。在实例400D中，在半导体晶粒400A上(例如直接在第三晶种层423上和在图案430的外部芯表面433和顶部芯表面432上)形成第四晶种层441(例如TiW或本发明中揭露的任何金属)。接着在第四晶种层441上(例如直接在第四晶种层441上等)形成第五晶种层442(例如Cu或本发明中揭露的任何金属)。在第五晶种层442上(例如直接在第五晶种层442上等)形成第六晶种层443(例如Ti或聚对二甲苯或本发明中揭露的任何金属)。第六晶种层443可以举例来说由可以各向异性地蚀刻(例如利用反应性离子(RIE)蚀刻等)的材料形成。虽然实例400D中示出第二组晶种层440包括三个层，但是可以形成任何整数数目的层。

在实例400D中，TiW晶种层441可以举例来说形成为500埃的厚度，Cu晶种层442可以举例来说形成为500埃的厚度，并且Ti(或聚对二甲苯)层443可以形成为500埃的厚度，但是本发明的范围不限于这些实例相应厚度。举例来说，Ti或聚对二甲苯层443可以形成为1000埃到2000埃范围内的厚度。

总的来说，步骤330可包括形成第二组一或多个晶种层。因此，本发明的范围不应受到任何形成这(些)晶种层的特定方式的特性或任何特定类型的晶种层的特性的限制。

实例方法300可以在步骤335处包括定向地蚀刻，例如定向地蚀刻在步骤330处形成的第二组一或多个晶种层中的至少一个。步骤335可包括以多种方式中的任何方式执行这些定向(或各向异性)蚀刻，本发明中提供其方式的非限制性实例。

步骤335可以举例来说包括执行反应性离子蚀刻以移除第六晶种层443(例如钛、聚对二甲苯等)的水平部分，留下第六晶种层443的总体上垂直朝向的部分。

在图4E处示出步骤335的定向蚀刻的非限制性实例400E。相对于图4D的实例400D，示出实例400E中的第六晶种层443的水平朝向部分(例如柱芯430顶部上的水平部分、半导体晶粒400A顶部上的水平部分等)被移除，留下第六晶种层443'的垂直朝向部分。第六晶种层443'的这些垂直朝向部分可以举例来说保护下方层在稍后处理步骤中(例如在步骤340处等)免受蚀刻。

总的来说，步骤335可包括执行定向蚀刻。因此，本发明的范围不应受执行此定向蚀刻的任何特定方式的特性的限制或任何特定类型的定向蚀刻的特性的限制。

实例方法300可以在步骤340中包括蚀刻，例如蚀刻在步骤330处形成的所述第二组一或多个晶种层中的至少一个。步骤340可以包括以任何各种方式执行此蚀刻，在此提供所述各种方式的非限制性实例。

步骤340可以举例来说包括执行湿式蚀刻处理以移除第二组一或多个晶种层中的至少一个。步骤340还可举例来说包括执行其它类型的蚀刻(例如电浆蚀刻或干式蚀刻、各向异性蚀刻等)。

图4F和图4G示出了步骤340的蚀刻的非限制性实例400F和400G。举例来说，蚀刻掉第五晶种层442(例如Cu层)的从第六晶种层443'的垂直朝向部分暴露的水平部分，留下第五晶种层442'的其余垂直朝向部分。应注意，虽然未图示，但是可以类似地蚀刻第四晶种层441(例如TiW层)。例如，在第三晶种层423和第四晶种层441由相同材料(例如TiW等)形成的实例情境中，可以在短蚀刻工艺中蚀刻掉第四晶种层441，该短蚀刻工艺的长度不足以也蚀刻掉第三晶种层423(或至少不蚀刻掉全部第三晶种层423)。还应注意，虽然未图示，但是可以在切割第六晶种层443'的垂直朝向部分后蚀刻第五晶种层442'的至少一些垂直朝向部分。通过调节第六晶种层443的厚度可以例如控制此蚀刻的延伸，第六晶种层443可以例如比第五晶种层442厚很多(例如至少是其1.5倍、至少2.0倍、至少10.0倍)。如本发明所揭露，在图案化柱芯430的外表面433上形成这些垂直朝向部分442'和443'。举例来说，在第五晶种层442的水平朝向部分的蚀刻(和第四晶种层441的水平朝向部分的蚀刻，如果执行的话)过程中，第六晶种层443'(例如钛、聚对二甲苯等)的垂直朝向部分可以保护第五晶种层442的垂直朝向部分442'免受此蚀刻。如图4F中所示，第五晶种层442和第四晶种层241的水平部分的蚀刻使柱芯430的顶面432处的第四晶种层441的顶面暴露，并且使半导体晶粒400A上的第四晶种层441(例如TiW晶种层等)的水平部分暴露。在稍后镀覆操作(例如在步骤345处)中可以利用第四晶种层441(例如TiW晶种层等)的此暴露水平部分以在柱芯430顶部中和/或半导体晶粒400A顶部上的不期望此镀覆的区域中抑制镀覆。

接着可蚀刻掉第六晶种层443'的垂直朝向部分，如图4G相对于图4F中所示。此蚀刻可以举例来说利用湿性蚀刻(或其它类型的蚀刻)执行，该湿性蚀刻会蚀刻第六晶种层443'(例如钛、聚对二甲苯等)的垂直朝向部分，但是不蚀刻第五晶种层442'(例如铜等)的垂直朝向部分。这样蚀刻掉第六晶种层443'的垂直朝向部分可以举例来说使得第五晶种层442'(例如铜晶种层等)的垂直朝向部分对于稍后镀覆操作(例如在步骤345处)暴露。

参看图4G，第五晶种层442'的垂直朝向部分围绕柱芯430形成周边表面(例如铜周边表面等)。第五晶种层442'可以因而呈横向地围绕柱芯430的管件的形式。可以例如由TiW形成的第四晶种层441(和/或第三晶种层423)可以覆盖实例400G的其余部分(例如柱芯430的顶表面432和半导体晶粒400A的其余部分的顶部)以抑制镀覆。应注意，可以利用抑制镀覆(例如铜镀覆等)的其它材料。

总的来说，步骤340可包括蚀刻。因此，本发明的范围不应受到任何执行此蚀刻的特定方式的特性或任何特定类型的蚀刻的特性的限制。

实例方法300可以在步骤345处包括执行镀覆处理，例如镀覆金属互连结构(例如柱或支柱、凸块等)。步骤345可以包括以任何各种方式执行镀覆，在此提供所述各种方式的非限制性实例。

步骤345可包括执行电镀处理以围绕图案化柱芯形成金属柱，例如从晶种层向外的方向上和从柱芯径向向外镀覆。应注意，本发明中示出的实例金属柱总体上充当在上面形成这些金属柱的电子构件的电互连结构。但是，应理解，这些金属柱无需提供电连接，而是可以例如提供热传递功能、结构性或机械功能等。

金属柱可以是圆柱形的、椭圆圆柱形的、矩形柱形等的。导电柱可以包括平坦的上端、凹面的上端或凸面的上端。导电柱可以举例来说包括本发明中关于晶种层所揭露的任何材料。在实例实施方案中，金属柱可包括铜(例如纯铜、含有一些杂质的铜等、铜合金等)。如本发明所揭露，金属柱可包括空腔，其中填充有图案化柱芯并且对于金属柱的整个高度(或金属柱的总高度的至少一部分)垂直地延伸通过金属柱的中心。

图4H示出步骤345的镀覆的非限制性实例400H。如实例400H中所示，步骤345可包括通过至少部分地在从第五晶种层442'的垂直朝向部分的横向方向上镀覆而形成金属柱450。举例来说，在图案化柱芯230是圆柱形(或长方体形、或立方体形等)的实例配置中，步骤345可包括至少部分地通过在从第五晶种层442'的垂直朝向部分径向向外的方向上镀覆而形成金属柱450。

参看图4H，金属柱450的垂直朝向部分可以形成管形状(例如在顶部和底部开放的汽缸、在顶部和底部开放的长方体或立方体等)。在实例实施方案中，金属柱450可包括从10到30微米厚的(或从20到50微米厚的)侧面。在实例实施方案中，金属柱450可具有200到250微米高的范围内的高度和大约200微米的宽度(或外径)。在实例实施方案中，金属柱450可包括大约100微米并且填充有柱芯430的内部空腔。应注意，在各种实例替代实施方案中，柱芯430可以被移除和/或用本发明中揭露的任何其它材料填充。应注意，金属柱450(或本发明中揭露的任何柱)的高度可以至少与宽度一样。还请注意，金属柱450(或本发明中揭露的任何柱)的高度可以至少等于其宽度的一半。

在实例实施方案中，柱芯430的高度可至少等于金属柱450的高度(或至少等于金属柱450的高度的一半)。在实例实施方案中，柱芯430的高度可大于金属柱450的高度。金属柱450的内部空腔(无论是否填充有柱芯430)可以举例来说是圆柱形、长方体形、立方体形等。

总的来说，步骤345可包括镀覆。因此，本发明的范围不应当受到执行此镀覆的任何特定方式的特性或镀覆的任何特定类型的特性或镀覆金属柱的任何特定类型的特性的限制。

实例方法100可以在步骤350处包括移除在步骤320处形成的图案(或其一部分)。步骤350可以包括以任何各种方式执行此移除，在此提供所述各种方式的非限制性实例。应注意，在上面形成金属柱的柱芯仍然是完成的电子装置的一部分的实例实施方案中，可以跳过步骤350。步骤350可以举例来说包括利用化学剥除、灰化等移除图案(或其一部分)。

总的来说，步骤350可包括移除图案(或其任何部分)。因此，本发明的范围不应受到任何执行此移除的特定方式的特性或任何特定类型的移除的特性的限制。

实例方法300可以在步骤355处包括蚀刻，例如蚀刻一或多个晶种层(例如在镀覆之后仍然暴露)。步骤355可以包括以任何各种方式执行此蚀刻，在此提供所述各种方式的非限制性实例。

参看图4I，步骤355可以举例来说包括执行湿式蚀刻处理以移除第一晶种层421、第二晶种层422、第三晶种层423和第四晶种层441的从镀覆金属柱450(或互连结构)或柱芯430暴露(或未被其覆盖)的部分。应注意，步骤355(或其部分)的蚀刻可以蚀刻金属柱450的一些部分，但是这种蚀刻的范围相对于金属柱450的尺寸是可忽略的。举例来说，在实例实施方案中，可以利用小型蚀刻(例如半微米的蚀刻)移除铜晶种层，这相对于金属柱450的30微米厚的铜壁是相对较小数量的铜。还请注意，步骤355还可举例来说包括执行其它类型的蚀刻(例如电浆蚀刻或干式蚀刻、各向异性蚀刻等)。

图4I示出步骤355的蚀刻的非限制性实例400I。举例来说，相对于图4H的实例400H，移除第四晶种层441的未被柱450覆盖的水平部分(例如在柱芯430顶部上和第三晶种层423顶部上)。此外，移除第三晶种层423的未被金属柱450或柱芯430覆盖的部分，留下第三晶种层423'的在金属柱450下方和在柱芯430下方的其余部分，移除第二晶种层422的未被金属柱450或柱芯430覆盖的部分，留下第二晶种层422'的在金属柱450下方和在柱芯430下方的其余部分，并且移除第一晶种层421的未被金属柱450或柱芯430覆盖的部分，留下第一晶种层421'的在金属柱450下方和在柱芯430下方的其余部分。第四晶种层441'的其余部分、第三晶种层423'的其余部分、第二晶种层422'的其余部分和第一晶种层421'的其余部分还可被称作凸块下金属化(UBM)层。应注意，移除第四晶种层441、第三晶种层423、第二晶种层422和第一晶种层421的未被金属柱450或柱芯430覆盖的部分用以移除这些部分以前提供的所述金属柱450与其它金属柱之间的导电路径。

总的来说，步骤355可包括蚀刻。因此，本发明的范围不应受到任何执行此蚀刻的特定方式的特性或任何特定类型的蚀刻的特性的限制。

实例方法300可以在步骤360处包括形成介电层。步骤360可包括以任何各种方式形成介电层，在此提供所述各种方式的非限制性实例。

举例来说，在实例实施方案中，步骤360可包括利用多种类型的模制(例如压缩模制、转移模制、液体封装剂模制、真空层合、锡膏印刷、薄膜辅助模制等)模制介电层以包围金属柱和/或填充金属柱的空腔。

并且，举例来说，在实例实施方案中，步骤360可包括使用多种工艺(例如旋涂、喷涂、印刷、烧结、热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、电浆增强式化学气相沉积(PECVD)、电浆气相沉积(PVD)、薄片层合、蒸镀等)中的任何一或多种工艺形成介电层，但是本发明的范围不限于此。

介电层可包括任何多种介电材料，例如无机介电材料(例如Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其组合、其等效物等)和/或有机介电材料(例如聚合物、聚酰亚胺(PI)、苯环丁烯(BCB)、聚苯恶唑(PBO)、双马来酰亚胺-三嗪(BT)、模制材料、酚系树脂、环氧树脂、硅酮、丙烯酸酯聚合物、其组合、其等效物等)的一层或多层，但是本发明的范围不限于此。

图4J示出了步骤360的介电层形成的非限制性实例400J。实例400J包括形成于邻近金属柱450之间的介电层460。实例400J还示出了图案化柱芯430(金属柱450围绕该图案化柱芯430形成)保持原位，从而填充金属柱450中的空腔。

应注意，在替代实施方案中，步骤360可包括用导电材料(例如焊料、导电环氧树脂或油墨等)填充金属柱450的空腔(以前被柱芯430占据)。

总的来说，步骤360可包括形成介电层。因此，本发明的范围不应受到任何执行此介电层的特定方式的特性或任何特定类型的介电层的特性的限制。

实例方法300可以在步骤395处包括在半导体装置上预先形成持续(或额外的)处理。这些额外处理可包括多种特性中的任何特性，本发明中提供其非限制性实例。

举例来说，步骤395可包括将执行流程引导回到实例方法300的任何先前步骤(或其一部分)。并且，举例来说，步骤395可包括将执行流程引导到图1的实例方法100的任何先前步骤(或其一部分)。

并且，举例来说，步骤395可包括执行平坦化处理。此平坦化可以举例来说包括机械研磨、化学/机械平坦化(CMP)等。参看图4J的实例400J，可以将介电层460的顶面、柱芯430的顶面和金属柱450的顶面平坦化，从而使得这些面是共面的。

并且，举例来说，步骤395可包括在互连结构上(例如在金属柱450上)形成焊料盖(或拱顶)。另外，举例来说，步骤395可包括执行单粒化操作，例如在在步骤处310处接收到晶圆或面板形式的半导体晶粒的实施方案中。另外举例来说，步骤395可包括将互连结构(例如在步骤345处形成)附接到基板或其它电子装置。另外举例来说，步骤395可包括执行测试、标记、封装、运送等。

总的来说，步骤395可包括执行持续处理。因此，本发明的范围不应受到额外处理的任何特定类型的特性的限制。

总之，本发明的各种方面提供一种半导体装置和一种制造半导体装置的方法。作为非限制性实例，本发明的各种方面提供一种制造半导体装置的方法，其包括通过至少部分地执行横向镀覆处理形成互连结构，并且提供一种通过这种方法制造的半导体装置。虽然已经参考某些方面和实例描述了以上内容，但是所属领域的技术人员应理解，在不脱离本发明的范围的情况下，可进行各种改变并可用等效物取代。另外，在不脱离本发明的范围的情况下，可以进行许多修改以使特定情况或材料适应本发明的教示。因此，希望本发明不限于所公开的特定实例，而是本发明将包括落入所附权利要求的范围内的所有实例。

Claims (40)

1.一种制造电子装置的方法，所述方法包括：

接收电子构件，其包括顶部构件侧和所述顶部构件侧上的接合垫；

在所述顶部构件侧上形成第一一或多个晶种层，所述第一一或多个晶种层电连接到所述接合垫；

在所述第一一或多个晶种层上形成图案，所述图案包括顶部图案表面和垂直图案表面；

在至少所述垂直图案表面上形成第二一或多个晶种层；以及

在从至少所述第二一或多个晶种层的至少横向方向上镀覆金属柱，其中所述第一一或多个晶种层中的晶种层抑制从所述第一一或多个晶种层在垂直方向上的所述金属柱的镀覆。

2.根据权利要求1所述的方法，其中所述垂直图案表面是在垂直方向5％以内。

3.根据权利要求1所述的方法，其中所述图案包括受到至少所述垂直图案表面限界的圆柱形，并且所述镀覆所述金属柱包括在从所述垂直图案表面径向向外的方向上镀覆所述金属柱。

4.根据权利要求1所述的方法，其中：

所述形成所述第二一或多个晶种层包括横向围绕所述图案；以及

所述镀覆所述金属柱包括从横向围绕所述图案的所述第二一或多个晶种层径向向外镀覆所述金属柱。

5.根据权利要求1所述的方法，其中所述形成所述第二一或多个晶种层包括在所述顶部图案表面上形成至少一个晶种层，以及在执行所述镀覆之前从所述顶部图案表面上移除所述至少一个晶种层。

6.根据权利要求5所述的方法，其中所述形成所述第二一或多个晶种层包括：

在所述顶部图案表面上形成所述至少一个晶种层的第一部分并在所述垂直图案表面上形成所述至少一个晶种层的第二部分；

在所述至少一个晶种层的所述第二部分上但不在所述至少一个晶种层的所述第一部分上形成保护层；

蚀刻所述至少一个晶种层的所述第一部分；以及

在执行所述镀覆之前从所述至少一个晶种层的所述第二部分上移除所述保护层。

7.根据权利要求1所述的方法，其中所述形成所述第二一或多个晶种层包括直接在所述第一一或多个晶种层上形成所述第二一或多个晶种层的至少一部分。

8.根据权利要求1所述的方法，其包括在执行所述镀覆之后，移除所述图案的至少一部分，并且移除所述第二一或多个晶种层。

9.一种制造电子装置的方法，所述方法包括：

接收包括顶部构件侧的电子构件；

在所述顶部构件侧上形成第一一或多个晶种层；

在所述顶部构件侧上形成图案，所述图案包括水平图案表面和垂直图案表面；以及

在从至少所述垂直图案表面的至少横向方向上镀覆金属柱，其中所述第一一或多个晶种层中的晶种层包含抑制在垂直方向上镀覆的材料，并且其中在所述镀覆完成之后，经镀覆的所述金属柱包括内部空腔。

10.根据权利要求9所述的方法，其中所述图案受到所述垂直图案表面横向地限界，并且所述镀覆所述金属柱包括在从所述垂直图案表面径向向外的方向上镀覆所述金属柱。

11.根据权利要求9所述的方法，其中所述金属柱中的所述内部空腔垂直地延伸通过所述金属柱的高度的至少一半。

12.根据权利要求9所述的方法，其中所述金属柱包括宽度和大于所述宽度的高度。

13.根据权利要求9所述的方法，其中所述金属柱的所述内部空腔中至少部分地填充有介电材料。

14.根据权利要求9所述的方法，包括：

形成横向围绕所述图案的第二一或多个晶种层；

其中所述第二一或多个晶种层中的晶种层促进所述金属柱的镀覆；以及

其中所述镀覆所述金属柱包括从所述第二一或多个晶种层径向向外镀覆所述金属柱。

15.根据权利要求9所述的方法，其包括在所述水平图案表面上形成至少一个晶种层，并且在执行所述镀覆之前从所述水平图案表面上移除所述至少一个晶种层。

16.根据权利要求9所述的方法，其中所述图案包括柱芯并且所述镀覆所述金属柱包括在从所述柱芯径向向外的方向上镀覆所述金属柱。

17.一种制造电子装置的方法，所述方法包括：

接收包括顶部构件侧的电子构件；

在所述顶部构件侧上形成一个或多个层，其中所述一个或多个层包含抑制镀覆第一金属的材料；

在所述顶部构件侧上形成图案，所述图案包括面朝上的图案表面和面朝侧面的图案表面；

在至少所述面朝侧面的图案表面上形成一或多个晶种层；以及

在所述一或多个晶种层上镀覆所述第一金属的金属柱，其中所述金属柱具有宽度尺寸和大于所述宽度尺寸的高度尺寸。

18.根据权利要求17所述的方法，其中所述面朝侧面的图案表面是垂直的。

19.根据权利要求17所述的方法，其中所述面朝侧面的图案表面在所述图案中限界空腔，并且所述镀覆所述金属柱包括从所述一或多个晶种层横向地镀覆所述金属柱。

20.根据权利要求17所述的方法，其中在完成所述镀覆所述金属柱之后，经镀覆的所述金属柱包括垂直地延伸通过经镀覆的所述金属柱的所述高度的至少一半的空腔。

21.一种电子装置，其包括：

半导体晶粒包括在半导体晶粒顶侧上的接合垫；

一或多个晶种层，在所述半导体晶粒顶侧上方，其中所述一或多个晶种层的最顶晶种层包含抑制金属镀覆的材料；以及

金属柱，其是在所述接合垫上，所述金属柱包括：

被所述最顶晶种层抑制的所述金属的经镀覆的金属，所述经镀覆的金属包括面向所述接合垫的底部侧、远离所述接合垫的顶部侧、外部侧表面以及内部侧表面；

内部空腔，其被所述经镀覆的金属的所述内部侧表面所围绕；以及

底切，其是在所述经镀覆的金属的所述底部侧处的所述经镀覆的金属的外部侧表面中。

22.根据权利要求21所述的电子装置，其中所述一或多个晶种层包括在所述经镀覆的金属和所述接合垫之间的多个金属层。

23.根据权利要求21所述的电子装置，其中所述一或多个晶种层包括在所述经镀覆的金属和所述接合垫之间的至少一金属层，其中所述至少一金属层覆盖所述接合垫的顶表面。

24.根据权利要求21所述的电子装置，其中所述金属柱的所述内部空腔从所述经镀覆的金属的所述顶部侧垂直延伸而朝向所述经镀覆的金属的所述底部侧并且穿过所述金属柱的至少一半高度。

25.根据权利要求21所述的电子装置，其中所述金属柱包括柱宽度，并且所述内部空腔包括空腔宽度，所述空腔宽度不超过所述柱宽度的一半。

26.根据权利要求21所述的电子装置，其中所述金属柱包括柱宽度以及柱高度，所述柱高度大于所述柱宽度。

27.根据权利要求21所述的电子装置，其中所述金属柱的所述内部空腔是至少部分地由介电材料所填充。

28.根据权利要求21所述的电子装置，进一步包括介电材料层，其至少部分地填充所述空腔并且侧向地围绕所述金属柱。

29.根据权利要求28所述的电子装置，其中所述介电材料层完全地填充所述空腔并且侧向地围绕所述经镀覆的金属的所述外部侧表面的全部。

30.根据权利要求28所述的电子装置，其中所述介电材料层的顶表面与所述经镀覆的金属的所述顶表面共平面。

31.一种电子装置，其包括：

半导体晶粒，其包括在半导体晶粒顶侧上的接合垫；

一或多个晶种层，在所述半导体晶粒顶侧上方，其中所述一或多个晶种层的最顶晶种层包含抑制金属镀覆的材料；

柱芯，其是在所述接合垫上并且包括面向所述接合垫的底部芯侧、远离所述接合垫的顶部芯侧以及外部侧芯表面；以及

金属柱，其是在所述接合垫上并且包括受所述最顶晶种层抑制的所述金属，其中所述金属是镀覆在所述外部侧芯表面上，

其中经镀覆的所述金属包括面向所述接合垫的底部侧、远离所述接合垫的顶部侧、外部侧表面以及面向所述柱芯的内部侧表面。

32.根据权利要求31所述的电子装置，其中所述一或多个晶种层包括在所述柱芯和所述接合垫之间的金属层。

33.根据权利要求31所述的电子装置，其中所述一或多个晶种层包括在所述柱芯和所述接合垫之间以及在经镀覆的所述金属和所述接合垫之间的金属层。

34.根据权利要求31所述的电子装置，其中所述一或多个晶种层包括在经镀覆的所述金属和所述接合垫之间但是不在所述柱芯和所述接合垫之间的金属层。

35.根据权利要求31所述的电子装置，其中所述柱芯在垂直方向上的长度是大于经镀覆的金所述属。

36.根据权利要求31所述的电子装置，其中所述柱芯包括芯介电材料。

37.根据权利要求36所述的电子装置，其包括介电层，所述介电层侧向地围绕经镀覆的所述金属的所述外部侧表面并且包括不同于所述芯介电材料的介电材料。

38.根据权利要求31所述的电子装置，其包括介电层，所述介电层侧向围绕经镀覆的所述金属的所述外部侧表面并且包括顶部介电层表面，所述介电层表面与经镀覆的所述金属的所述顶部侧共平面，并且与所述顶部芯侧共平面。

39.根据权利要求31所述的电子装置，其中所述金属柱包括柱宽度，并且所述柱芯包括柱芯宽度，所述柱芯宽度是不超过所述柱宽度的一半。

40.根据权利要求31所述的电子装置，其中所述金属柱包括柱宽度以及柱高度，所述柱高度大于所述柱宽度。