TW201724357A - 整合扇出結構及其形成方法 - Google Patents

Abstract

本發明實施例揭示一種半導體裝置，其包含一模製化合物及延伸穿過該模製化合物之一穿孔。一通孔連接件安置於該穿孔上方，且一蓋安置於該通孔連接件上方。複數個孔形成於該蓋之一區段中。

Description

整合扇出結構及其形成方法

本發明實施例係有關半導體裝置及其製造方法，特別係有關半導體封裝及其製造方法。

隨著半導體技術之演進，半導體晶片/晶粒變得愈加小。同時，需要將更多功能整合至半導體晶粒中。據此，半導體晶粒需要將愈加大量之I/O墊堆積至較小區域中，且I/O墊之密度隨著時間快速上升。因此，半導體晶粒之封裝變得更加困難，此會不利地影響封裝之良率。

習知封裝技術可劃分成兩類。在第一類中，在鋸切之前封裝晶圓上之晶粒。此封裝技術具有一些有利之特徵，諸如一較大產量及一較低成本。此外，需要較少之底填充化合物或模製化合物。然而，此封裝技術亦遭受缺點。如上述，晶粒之大小變得愈加小，且各自封裝僅可係扇入類型封裝，其中各晶粒之I/O墊受限於各自晶粒之表面正上方之一區域。具有有限之晶粒區域，I/O墊之數目受限，此歸因於I/O墊之間距之限制。若減小墊之間距，則可能會發生焊料橋接。另外，在固定之球大小之需求下，焊料球必須具有一特定大小，該特定大小繼而限制可被堆積至一晶粒之表面上之焊料球之數目。

在另一類封裝中，在封裝晶粒之前自晶圓鋸切晶粒，且僅封裝 「已知良好之晶粒」。此封裝技術之一有利特徵係形成扇出封裝之可能性，此意謂一晶粒上之I/O墊可再散佈至比該晶粒更大之一區域，且因此可增加堆積於晶粒之表面上之I/O墊之數目。

在一些實施例中，提供一種製造一半導體裝置之方法。該方法包含在一基板上形成一穿孔，該穿孔延伸穿過一模製化合物。一通孔連接件經形成，其安置於該穿孔上方並接觸穿孔。接著，一蓋經形成，其安置於該通孔連接件上方並接觸該通孔連接件，使得該蓋之一寬度大於該穿孔之一寬度，且複數個孔形成於該蓋之一第一區段中。

在一些實施例中，提供一種製造一半導體裝置之方法。該方法包含在一基板上形成一穿孔，該穿孔延伸穿過一模製化合物。一通孔連接件經形成，其安置於該穿孔上方並接觸該穿孔。一蓋形成於該穿孔上方，其包含一周邊件及一中心件。該周邊件與該中心件電斷接。該中心件安置於該通孔連接件上方並接觸該通孔連接件。

在一些實施例中，提供一種半導體裝置。該半導體裝置包含延伸穿過一模製化合物之一穿孔。一通孔連接件安置於該穿孔上方。一蓋亦安置於該穿孔上方，並接觸該通孔連接件，其中該蓋之一寬度大於該穿孔之一寬度。複數個孔形成於該蓋之一第一區段中。

20‧‧‧載體基板

22‧‧‧釋放層

24‧‧‧緩衝層

26‧‧‧晶種層

26A‧‧‧鈦層

26B‧‧‧銅層

28‧‧‧光阻層

30‧‧‧開口

32‧‧‧金屬特徵件

33‧‧‧穿孔

34‧‧‧積體電路晶粒

35‧‧‧基板

36‧‧‧黏著層

38‧‧‧介電層

40‧‧‧金屬柱

42‧‧‧模製材料

43‧‧‧再分佈層

44‧‧‧導電線

46‧‧‧導電蓋

48‧‧‧通孔連接件

50‧‧‧介電層

52‧‧‧介電層

54‧‧‧盒

56‧‧‧孔

58‧‧‧周邊

60‧‧‧區段

66‧‧‧接觸墊

68‧‧‧連接件

70‧‧‧凸塊下金屬化層/UBM

74‧‧‧封裝

76‧‧‧頂部封裝

78‧‧‧焊料區域

80‧‧‧晶粒

82‧‧‧封裝基板

84‧‧‧周邊

88‧‧‧中心件

90‧‧‧周邊件

92‧‧‧開口

100‧‧‧開口

T1‧‧‧厚度

A‧‧‧寬度

B‧‧‧寬度

C‧‧‧寬度

D‧‧‧距離

E‧‧‧距離

F‧‧‧距離

G‧‧‧距離

H‧‧‧寬度

K‧‧‧距離

L‧‧‧寬度

M‧‧‧寬度

N‧‧‧距離

針對實施例及其優點之一更完整理解，現參考結合附圖之以下描述，其中：圖1至圖10係根據一些例示性實施例之在製造一穿孔(TV)封裝中之中間階段之橫截面圖；圖11繪示根據一例示性實施例之形成於一穿孔上方之一導電蓋；圖12至圖15係根據一些例示性實施例之在製造一TV封裝中之中 間階段之橫截面圖；圖16繪示一TV封裝與一頂部封裝之接合。

圖17及圖18繪示根據例示性實施例之形成於一TV上方之導電蓋；及圖19係根據一例示性實施例之在製造一TV封裝中之一中間階段之一橫截面圖。

以下揭示內容提供用於實施所提供之標的之不同特徵之諸多不同實施例或實例。下文描述組件及配置之特定實例以簡化本發明實施例。當然，此等僅係實例且不意欲具限制性。舉例而言，在接著之描述中一第一特徵形成於一第二特徵上方或一第一特徵形成於一第二特徵上可包含其中第一及第二特徵皆係直接接觸而形成之實施例，且亦包含其中額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸之實施例。另外，本發明可在各種實例中重複元件符號及/或字母。此重複係出於簡單性及明確目的，且其本身並不指示所論述之各種實施例及/或組態之間之一關係。

此外，可為了描述在本文中使用諸如「下方」、「之下」、「下」、「之上」、「上方」及類似者之空間相對術語，以描述如圖式中所繪示之一個元件或特徵與另一元件或特徵之關係。該等空間相對術語意欲涵蓋在使用或操作中之裝置除圖式中所描繪之定向外之不同定向。設備可以其他方式經定向(旋轉90度或以其他定向)，且可同樣據此解譯本文所使用之空間相對描述符。

提供根據各種例示性實施例之包含加蓋穿孔之一整合扇出(「InFO」)封裝及形成該InFO封裝之方法。繪示形成InFO封裝之中間階段，且論述實施例之變動。

圖1至圖10繪示根據一些實施例之在形成一半導體封裝中之中間 步驟之橫截面圖。首先參考圖1，展示具有形成於其上之一釋放層22之一載體基板20。一般言之，載體基板20在後續處理步驟期間提供臨時機械及結構支撐。載體基板20可包含任何適當材料，諸如(例如)矽基材料，諸如一矽晶圓、玻璃或氧化矽、或其他材料，諸如氧化鋁、一陶瓷材料、此等材料之任何者之組合、或類似者。在一些實施例中，載體基板20係平坦的，以適應進一步處理。

釋放層22係形成於載體基板20上方之一任選層，其可允許載體基板20之較易移除。如下文更詳細解釋，各種層及裝置將放置於載體基板20上方，在此之後可移除載體基板20。任選釋放層22有助於載體基板20之移除，從而減小對形成於載體基板20上方之結構之損壞。釋放層22可由一聚合物基材料形成。在一些實施例中，釋放層22係一環氧樹脂基熱釋放材料，當受熱時，該環氧樹脂基熱釋放材料失去其黏著性質，諸如一光熱轉換(LTHC)釋放塗層。在其他實施例中，釋放層22可係一紫外線膠，當曝露至UV光時，其失去其黏著性質。釋放層22可分配成一液體並固化。在其他實施例中，釋放層22可係積層至載體基板20上之一積層膜。可利用其他釋放層。

參考圖2，緩衝層24形成於釋放層22上方。緩衝層24係一介電層，其可係一聚合物(諸如，聚苯并噁唑(PBO)、聚醯亞胺、苯并環丁烯(BCB)、或類似者)、氮化物(諸如，氮化矽或類似者)、氧化物(諸如，氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、硼基磷矽玻璃(BPSG)、或其等之一組合、或類似者)、或類似者，且可(例如)藉由旋塗、積層、化學氣相沈積(CVD)、或類似者形成。在一些實施例中，緩衝層24係具有一均勻厚度之一平坦層，其中厚度T1可係介於大約2μm與大約6μm之間。緩衝層24之頂表面及底表面亦係平坦的。

現參考圖2至圖6，展示根據一些實施例之穿孔(「TV」)33之形成(見圖6)。穿孔33提供自封裝之一側至封裝之另一側之一電連接 件。舉例而言，如下文將更詳細解釋，一晶粒將安裝至緩衝層24，且一模製化合物將圍繞穿孔及該晶粒而形成。隨後，諸如另一晶粒、封裝、基板、或類似者之另一裝置可附接至該晶粒及該模製化合物。穿孔33在另一裝置與封裝之背側之間提供一電連接件而無需透過安裝至緩衝層24之晶粒傳遞電信號。

穿孔33可(例如)藉由形成一導電晶種層26於緩衝層24上方而形成，如圖2中所展示。在一些實施例中，晶種層26係一金屬層，其可係一單個層或包括由不同材料形成之複數個子層之一複合層。晶種層26可由銅、鈦、鎳、金、或其等之一組合、或類似者製成。在一些實施例中，晶種層26包括一鈦層及該鈦層上方之一銅層。晶種層26可使用(例如)物理氣相沈積(PVD)、CVD、原子層沈積(ALD)、其等之一組合、或類似者而形成。在一些實施例中，晶種層26包括鈦層26A及鈦層26A上方之銅層26B。在替代實施例中，晶種層26係一銅層。

轉至圖3，諸如經圖案化之光阻層28之一遮罩層可經沈積並圖案化，其中遮罩層中之開口30暴露晶種層26。參考圖4，開口30可使用(例如)一無電鍍敷程序或一電化學鍍敷程序填充有一導電材料，藉此產生金屬特徵件32。鍍敷程序可單向地填充經圖案化之光阻層28中之開口(例如，自晶種層26向上)。單向填充可允許更均勻地填充此等開口。替代地，另一晶種層可形成於經圖案化之光阻層28中之開口30之側壁上，且可多向地填充此類開口。金屬特徵件32可包括銅、鋁、鎢、鎳、焊料、或其等之合金。金屬特徵件32之俯視形狀可係矩形、正方形、圓形、或類似者。金屬特徵件32之高度由隨後放置之晶粒34(圖7中所展示)之厚度判定，其中在一些實施例中，金屬特徵件32之高度大於晶粒34之厚度。

接著，可(例如)在一灰化剝除程序及/或一濕式剝除程序中移除遮罩層，如圖5中所展示。參考圖6，執行一蝕刻步驟以移除晶種層26 之暴露部分，其中蝕刻可係一各向異性蝕刻。另一方面，由金屬特徵件32重疊之晶種層26之部分並不被蝕刻。金屬特徵件32及晶種層26之剩餘下伏部分形成穿孔33。儘管將晶種層26展示為與金屬特徵件32分離之一層，然當晶種層26係由類似於或相同於各自上覆金屬特徵件32之一材料形成時，晶種層26可與金屬特徵件32合併而其之間無可區分之介面。在一些實施例中，在晶種層26與上覆金屬特徵件32之間存在可區分之介面。亦可用由諸如一銅線接合程序之一線接合程序放置之金屬線柱實現穿孔33。一線接合程序之使用可排除對沈積晶種層26、沈積並圖案化遮罩層28、及鍍敷以形成穿孔33之需要。

圖7繪示根據一些實施例之將一積體電路晶粒34附接至緩衝層24之背側。在一些實施例中，積體電路晶粒34可由諸如一晶粒附接膜(DAF)之一黏著層36黏合至緩衝層24。黏著層36之一厚度可係在自大約5μm至大約50μm之一範圍內，諸如大約10μm。積體電路晶粒34可係一單個晶粒，如圖7中所繪示，或在一些實施例中，可附接兩個或兩個以上晶粒，且積體電路晶粒34可包含適用於一特定方法之任何晶粒。舉例而言，積體電路晶粒34可包含一靜態隨機存取記憶體(SRAM)晶片或一動態隨機存取記憶體(DRAM)晶片、一處理器、一記憶體晶片、邏輯晶片、類比晶片、數位晶片、一中央處理單元(CPU)、一圖形處理單元(GPU)、或其等之一組合、或類似者。積體電路晶粒34可針對一特定設計或應用附接至一適當位置。舉例而言，圖7繪示其中積體電路晶粒34安裝於一中心區域中之一實施例，其中穿孔33圍繞一周邊而定位。在其他實施例中，積體電路晶粒34可自一中心偏移。在附接至緩衝層24之前，可根據適用之製造程序處理積體電路晶粒34以形成積體電路於積體電路晶粒34中。晶粒34之各者可包含耦合至一黏著層之一基板35(例如，一矽基板)，其中半導體基板35之背表面耦合至黏著層。

在一些例示性實施例中，晶粒34包含金屬柱40(諸如，銅柱)，其電耦合至諸如晶粒34中之電晶體(圖中未展示)之裝置。在一些實施例中，介電層38形成於各自晶粒34之頂表面處，其中金屬柱40具有介電層38中之至少下部。在一些實施例中，金屬柱40之頂表面亦可與介電層38之頂表面齊平。替代地，未形成介電層38，且金屬柱40突出超過各自晶粒34之一頂部層。

參考圖8，模製材料42模製於晶粒34及TV 33上。模製材料42填充晶粒34與TV 33之間之間隙，且可與緩衝層24接觸。此外，當金屬柱40係突出金屬柱時，模製材料42填充至金屬柱40之間之間隙中。模製材料42可包含一模製化合物、一模製底部填充、一環氧樹脂、或一樹脂。模製材料42之頂表面高於金屬柱40及TV 33之頂端。

接著，執行一研磨步驟以使模製材料42變薄，直至暴露金屬柱40及TV 33。在圖9中展示所得結構。歸因於研磨，金屬特徵件32之頂端與金屬柱40之頂端實質上齊平(共面)，且與模製材料42之頂表面實質上齊平(共面)。由於研磨，可產生諸如金屬粒子之金屬殘渣，且將其留在頂表面上。據此，在研磨之後，可(例如)透過一濕式蝕刻執行一清理使得移除金屬殘渣。

接著，參考圖10，形成一或多個再分佈層(RDL)43。一般言之，RDL提供一導電圖案，其允許用於一完整封裝之不同於穿孔33及/或金屬柱40之圖案之一封裝引腳接觸圖案，從而允許穿孔33及晶粒34之位移之更大靈活性。RDL可用於提供至晶粒34及/或穿孔33之一外部電連接。RDL可進一步用於將晶粒34電耦合至穿孔33，穿孔33可電耦合至一或多個其他封裝、封裝基板、組件、類似者、或其等之一組合。RDL包括導電線44及通孔連接件48，其中通孔連接件48將一上覆線(例如，一上覆導電線44)連接至一下伏導電特徵件(例如，穿孔33、金屬柱40、及/或導電線44)。出於繪示目的，將導電線44展示為延伸 至頁中並延伸出頁外。在其他實施例中，導電線44可沿著任何方向延伸。

如圖10中所繪示，RDL亦包含放置於根據一些實施例之穿孔33上方之導電蓋46。如下文更詳細解釋，導電蓋經形成，使得(例如)藉由形成孔或其他開口於導電蓋46中而減小該蓋之一金屬密度。據信，根據本文中所描述之實施例之導電蓋46之金屬密度之一減小將提高封裝之可靠性，尤其係在熱循環期間。舉例而言，導電蓋46具有較大尺寸。較大尺寸引起導電蓋46與其中安置導電蓋46之介電層52之間之介面處之應力。該等介面上之應力可引起介面處之介電材料之剝離，尤其係不限於在垂直方向上。剝離可最終在環繞之金屬連接件中產生裂痕並導致可靠性降低，尤其係在熱循環期間。據信，根據本文中所描述之實施例之導電蓋46之金屬密度之一減小將減小導電蓋與其中安置導電蓋46之介電層之間之介面上的應力，藉此提高封裝之可靠性，尤其係在熱循環期間。

RDL可使用任何適當程序形成。舉例而言，在一些實施例中，介電層50形成於模製材料42及積體電路晶粒34上。在一些實施例中，介電層50由一聚合物形成，該聚合物可係一光敏材料，諸如聚苯并噁唑(PBO)、聚醯亞胺、苯并環丁烯(BCB)、或可使用微影進行圖案化之類似者。在其他實施例中，介電層50由諸如氮化矽之氮化物、諸如氧化矽之氧化物、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、或類似者。介電層50可藉由旋塗、積層、CVD、類似者、或其等之一組合形成。接著，介電層50經圖案化以形成開口以暴露金屬柱40及穿孔33。在其中介電層50係由一光敏材料形成之實施例中，該圖案化可藉由根據一所要圖案暴露介電層50來執行，並經開發以移除非所要之材料，藉此暴露金屬柱40及穿孔33。諸如使用一圖案化遮罩及蝕刻之其他方法亦可用於圖案化介電層50。

一晶種層(圖中未展示)形成於介電層50上方並形成於介電層50中所形成之開口中。在一些實施例中，晶種層係一金屬層，其可係一單個層或包括由不同材料形成之複數個子層之一複合層。在一些實施例中，晶種層包括一鈦層及該鈦層上方之一銅層。晶種層可使用例如PVD、或類似物形成。接著，一遮罩形成並根據諸如圖10中所繪示之圖案之一所要再分佈圖案經圖案化於晶種層上。在一些實施例中，遮罩係藉由旋塗或類似者形成並曝露至用於圖案化之光之一光阻劑。圖案化透過遮罩形成開口以暴露晶種層。一導電材料形成於遮罩之開口中及經暴露之晶種層之部分上。導電材料可藉由鍍敷形成，諸如電鍍或無電鍍、或類似者。導電材料可包括一金屬，如銅、鈦、鎢、鋁、或類似者。接著，移除光阻劑及晶種層上未形成有導電材料之部分。光阻劑可藉由一可接受之灰化或剝除程序諸如使用氧電漿或類似者移除。一旦光阻劑經移除，諸如藉由使用一可接受之蝕刻程序，諸如藉由濕式蝕刻或乾式蝕刻移除晶種層之暴露部分。晶種層之剩餘部分及導電材料形成導電蓋46、導電線44及通孔連接件48。介電層52形成於介電層50上方以提供用於後續層之一更平坦表面且可使用類似於用於形成介電層50之材料及程序形成。在一些實施例中，介電層52由聚合物、氮化物、氧化物、或類似者形成。在一些實施例中，介電層52係由一旋塗程序形成之PBO。

圖11更詳細展示圖10之盒54。特定言之，描繪一導電蓋46之一放大橫截面圖及一對應平面圖，其中橫截面係沿著平面圖之A-A線取得。如上文所論述，蓋經形成使得該蓋之一金屬密度減小，此可有助於減小導電蓋46與其中安置導電蓋46之介電層52之間之介面上的應力，藉此增加封裝之可靠性。據此，導電蓋46由一區段60(由圖11之導電蓋46之平面圖中之虛線畫出輪廓)形成，該區段包含區段60中之複數個孔，從而導致比在不存在複數個孔56時將發生之導電蓋46之一 更小金屬密度。

在一些實施例中，導電蓋46安置於TV 33上方且具有大於TV 33之寬度B之一寬度A。在一些實施例中，寬度A係大於寬度B大約10μm至大約50μm。寬度B繼而係介於大約100μm至大約300μm之間。導電蓋46進一步安置於通孔連接件48上方並接觸通孔連接件48，通孔連接件48將導電蓋46電耦合至TV 33。在一些實施例中，通孔連接件48具有介於大約10μm至大約150μm之間之一寬度C。在一些實施例中，通孔連接件48可與導電蓋46合併，且在導電蓋46與通孔連接件48之間可存在或可不存在一可區分之介面。

導電蓋46具有一區段60，使用圖11之平面圖之虛線描繪區段60。在一些實施例中，區段60形成安置於TV 33之周邊58上方之一環。在一些實施例中，區段60在TV 33之周邊58之任一側上延伸一距離D。在一些實施例中，距離D係大約5μm至大約25μm。區段60具有複數個孔56，其寬度係大約10μm至大約50μm。孔56在區段60中產生比在無孔56之情況下導電蓋46之密度小之一金屬密度。由孔56產生之蓋46之減小之金屬密度可有助於減小導電蓋46與介電層52之間之介面上之應力，此可有助於減小周圍金屬連接件之裂解並提高封裝之可靠性，尤其係在熱循環期間。在一些實施例中，在導電蓋46中未形成有任何孔56之情況下，導電蓋46之金屬密度可係導電蓋46之密度之大約50%至70%。

在一些實施例中，孔56與彼此相距大約5μm至大約30μm而定位，且相距導電蓋46之邊緣相距大約5μm至大約10μm而定位。給定設計限制，可期望區段60具有盡可能多之孔56。孔56可使用相同於上文所論述之材料及程序形成。舉例而言，在介電層50經沈積並經圖案化之後，另一遮罩層可以使得在電鍍完成且遮罩層經移除之後孔56歸因於遮罩層之移除而形成於導電蓋46中之方式經沈積並經圖案化。

參考圖12，在一些實施例中，可形成額外RDL 43。額外RDL可使用類似於上文參考其他RDL所描述之程序及材料形成。圖12繪示兩個RDL層，儘管可取決於各自封裝之佈線要求存在一個或兩個以上之RDL 43之層。

圖13繪示根據一些實施例之一凸塊下金屬化層(UBM)70，其經形成並經圖案化於一最上金屬化圖案上方，藉此形成具有一最上金屬化層之一電連接件，例如，圖13中所繪示之實施例中之接觸墊66。UBM 70可包含如圖13中所繪示之一通孔48。UBM 70提供一電連接件，其上可放置一電連接器，例如，一焊料球/凸塊、一導電柱、或類似者。在一實施例中，凸塊下金屬化層70包含一擴散障壁層、一晶種層、或其等之一組合。擴散障壁層可包含Ti、TiN、Ta、TaN、或其等之一組合。晶種層可包含銅或銅合金。然而，亦可包含其他金屬，諸如鎳、鈀、銀、金、鋁、其等之組合、及其等之多層。在一實施例中，凸塊下金屬化層70使用濺鍍形成。在其他實施例中，可使用電鍍。

連接器68形成於根據一些實施例之凸塊下金屬化層70上方。連接器68可係焊料球、金屬柱、塌陷高度控制晶片連接(C4)凸塊、微凸塊、無電鍍鎳鈀浸金技術(ENEPIG)形成之凸塊、其等之組合(例如，具有附接至其之一焊料球之一金屬柱)、或類似者。連接器68可包含一導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者、或其等之一組合。在一些實施例中，連接器68包括一共熔材料，且可包括例如一焊料凸塊或一焊料球。焊料材料可係例如鉛基焊料及無鉛焊料，諸如用於鉛基焊料之Pb-Sn組合物；包含InSb之無鉛焊料；錫、銀、及銅(SAC)組合物；及具有一共同熔點並在電應用中形成導電焊料連接件之其他共熔材料。針對無鉛焊料，可使用具有不同組合物之SAC焊料，諸如(例如)SAC 105(Sn 98.5%、Ag 1.0%、Cu 0.5%)、SAC 305及SAC 405。諸如焊料球之無鉛連接器同樣亦可由SnCu化合物形成，而無需使用銀(Ag)。替代地，無鉛焊料連接器可包含錫及銀Sn-Ag而無需使用銅。連接器68可形成一格柵，諸如一球柵陣列(BGA)。在一些實施例中，可執行一回焊程序，從而在一些實施例中給定連接器68一部分球面之一形狀。替代地，連接器68可包括其他形狀。連接器68亦可包括例如非球形導電連接器。

在一些實施例中，連接器68包括藉由一濺鍍、印刷、電鍍、無電鍍、CVD、或類似者形成之金屬柱(諸如，一銅柱)，在其上具有或不具有一焊料材料。金屬柱可係無焊料的，且具有實質上垂直之側壁或錐狀側壁。

接著，載體基板20自封裝脫離。釋放層22亦自封裝清除。在圖14中展示所得結構。由於釋放層22之移除，緩衝層24經暴露。接著，參考圖15，一雷射鑽孔及一蝕刻步驟經執行以透過緩衝層24及晶種層26之剩餘部分暴露金屬特徵件32。一雷射鑽孔程序暴露金屬特徵件32。一蝕刻步驟執行於開口中以移除緩衝層24及晶種層26之暴露部分。蝕刻步驟可使用一可接受之蝕刻程序來完成，諸如藉由濕式蝕刻或乾式蝕刻。接著，將封裝鋸切至複數個封裝74中。在圖15中展示所得封裝。

圖16繪示頂部封裝76至TV封裝74之接合，其中接合可係透過焊料區域78。在一些實施例中，頂部封裝76包含接合至封裝基板82之晶粒80。晶粒80可包含一記憶體晶粒，其可係例如一靜態隨機存取記憶體(SRAM)晶粒、一動態隨機存取記憶體(DRAM)晶粒，或類似者。

本文中所描述之本發明之其他實施例係可行的。圖17描繪根據本發明之一些實施例之導電蓋46之一放大橫截面圖及一對應平面圖。如上文所論述，導電蓋46經形成使得蓋之一金屬密度減小，此可有助於減小導電蓋46與其中安置導電蓋46之介電層52之間之介面上之應 力，藉此提高封裝之可靠性。據此，導電蓋46由一區段60(由圖11之導電蓋46之平面圖中之虛線畫出輪廓)形成，該區段含有區段60中之複數個孔，從而導致比在不存在複數個孔時已形成之蓋具有之密度更小之導電蓋46之一金屬密度。

圖17描繪一些實施例之導電蓋46，其形成於介電層52中並安置於TV 33上方。導電蓋46透過通孔連接件48耦合至TV 33，通孔連接件48形成於介電層50中且亦安置於TV 33上方。在一些實施例中，導電蓋46具有大於TV 33之寬度B之一寬度A。在一些實施例中，寬度A係大於寬度B大約10μm至大約50μm，且寬度B介於大約100μm與大約300μm之間。導電蓋延伸超過TV 33之周邊58一距離E。在一些實施例中，距離E係大約5μm至大約25μm。通孔連接件48具有介於大約10μm至大約150μm之間之一寬度C。根據一些實施例，通孔連接件48可與導電蓋46合併，且在導電蓋46與通孔連接件48之間可存在或可不存在一可區分之介面。

在一些實施例中，導電蓋46具有一區段60，其形成安置於TV 33之周邊58與通孔連接件48之周邊84之間之一環。區段60具有複數個孔56，其寬度係大約10μm至大約50μm，其可使用早先所描述之方法形成。孔56導致導電蓋之一較小金屬密度。在一些實施例中，區段60之內邊緣相距通孔連接件48之外邊緣一距離G而定位。在一些實施例中，G係介於大約10μm至大約15μm之間。區段60之外邊緣相距TV 33之外周邊58一距離F而定位。在一些實施例中，F係介於5μm至大約25μm之間。如上文結合其他實施例所描述，孔56相距彼此大約5μm至大約30μm而定位。給定設計限制可能有利的係，在區段60中定位盡可能多之孔56。在一些實施例中，導電蓋46之金屬密度可係在無複數個孔56之情況下蓋將具有之金屬密度之大約50%至70%。

儘管圖11及圖17描繪導電蓋46之不同實施例，然可行且可能有利 的係將兩個實施例組合於具有複數個區段60之一單個導電蓋46中，各區段含有複數個孔56。

圖18繪示導電蓋46之一些實施例之導電蓋46之一放大橫截面圖及一對應平面圖。如上文所論述，蓋經形成使得該蓋之一金屬密度減小，此可有助於減小導電蓋46與其中安置導電蓋46之介電層52之間之介面上之應力，藉此提高封裝之可靠性。據此，導電蓋46形成為兩件式，一中心件88及一周邊件90，其等彼此實體分離。據信，中心件88與周邊件90之間之實體分離減小導電蓋46與其中安置其之介電層之介面之間之應力，此可有助於減小周圍金屬連接件之裂損並提高封裝之可靠性，尤其係在熱循環期間。

如圖18中所展示，導電蓋46形成於介電層52中。中心件88安置於TV 33上方並透過通孔連接件48電耦合至TV 33，通孔連接件48形成於介電層50中且亦安置於TV 33上方。在一些實施例中，TV 33具有一寬度B，其介於大約100μm至大約250μm之間。通孔連接件48具有一寬度C，其介於大約10μm至大約50μm之間。中心件88具有一寬度H，在一些實施例中，其介於大約70μm至大約100μm之間。根據一些實施例，通孔連接件48可與中心件88合併，且在中心件88與通孔連接件48之間可存在或可不存在一可區分之介面。

周邊件90形成安置於TV 33之周邊上方之具有其一側中之開口92之一環。周邊件90在TV 33之周邊58之任一側上延伸一距離K。開口92具有大約15μm至大約70μm之一寬度L，且可係大約30μm。中心件88連接至導電線44，在一些實施例中，導電線44延伸穿過周邊件90之開口92以用於連接至中心件88。在一些實施例中，導電線44具有介於大約5μm至大約40μm之一寬度M。導電線44在行進通過開口92時與周邊件90之各側相距一距離N而間隔開。在一些實施例中，距離N介於大約5μm至大約15μm之間。

在一些實施例中，中心件88可用於信號，且周邊件90可連接至接地。在一些實施例中，如圖11及圖17中所描繪之導電蓋46可用於連接至電源或接地源，而圖18中所描繪之導電蓋46可用於信號連接。針對各實施例所使用之其他替代物係可行的。

圖19描繪封裝74之一實施例。在一些實施例中，通孔連接件48、導電蓋46、及RDL 43形成於TV 33之兩個側上。為建立此實施例，在載體基板20脫離(圖14中所展示)之後，導電蓋46、RDL 43及通孔連接件48使用早先所描述之相同方法形成於TV 33之另一側上。針對特定電路設計，額外介電層及RDL可按需要形成。在一些實施例中，背側RDL可在形成TV 33之前使用類似於上文所論述之程序及材料形成於載體基板20上。開口100可使用早先所描述之任何適當雷射鑽孔及蝕刻程序產生於最上介電層中以用於電連接至RDL之一頂部層。

在一些實施例中，提供一種製造一半導體裝置之方法。該方法包含在一基板上形成一穿孔，該穿孔延伸穿過一模製化合物。一通孔連接件經形成，其安置於該穿孔上方並接觸穿孔。接著，一蓋經形成，其安置於該通孔連接件上方並接觸該通孔連接件，使得該蓋之一寬度大於該穿孔之一寬度，且複數個孔形成於該蓋之一第一區段中。

在一些實施例中，提供一種製造一半導體裝置之方法。該方法包含在一基板上形成一穿孔，該穿孔延伸穿過一模製化合物。一通孔連接件經形成，其安置於該穿孔上方並接觸該穿孔。一蓋形成於該穿孔上方，其包含一周邊件及一中心件。該周邊件與該中心件電斷接。該中心件安置於該通孔連接件上方並接觸該通孔連接件。

在一些實施例中，提供一種半導體裝置。該半導體裝置包含延伸穿過一模製化合物之一穿孔。一通孔連接件安置於該穿孔上方。一蓋亦安置於該穿孔上方，並接觸該通孔連接件，其中該蓋之一寬度大 於該穿孔之一寬度。複數個孔形成於該蓋之一第一區段中。

儘管已詳細描述實施例及其優點，然應理解，可在不背離如由隨附專利申請範圍所界定之實施例之精神及範疇之情況下，在本文中做出各種改變、替代及更改。此外，本申請案之範疇不意欲限於說明書中所描述之程序、機器、製造、及物件、構件、方法及步驟之組合之特定實施例。如熟悉此項技術者將容易地瞭解，可根據本發明利用執行實質上相同於本文中所描述之對應實施例之功能或達成實質上相同於本文中所描述之對應實施例之結果之現存或稍後將開發之本發明的程序、機器、製造及物件、構件、方法、或步驟之組合。據此，隨附申請專利範圍意欲將此等程序、機器、製造及物件、構件、方法、或步驟之組合包含於其範疇內。另外，各申請專利範圍構成一單獨實施例，且各種申請專利範圍與實施例之組合在本發明之範疇內。

33‧‧‧穿孔

42‧‧‧模製材料

43‧‧‧再分佈層

44‧‧‧導電線

46‧‧‧導電蓋

48‧‧‧通孔連接件

50‧‧‧介電層

52‧‧‧介電層

54‧‧‧盒

56‧‧‧孔

58‧‧‧周邊

60‧‧‧區段

A‧‧‧寬度

B‧‧‧寬度

C‧‧‧寬度

D‧‧‧距離

Claims (1)

1. 一種形成一半導體裝置之方法，該方法包括：在一基板上形成一穿孔，該穿孔延伸穿過一模製化合物；形成安置於該穿孔上方並接觸該穿孔之一通孔連接件；及形成安置於該穿孔上方並接觸該通孔連接件之一蓋，其中該蓋之一寬度大於該穿孔之一寬度，且其中複數個孔形成於該蓋之一第一區段中。