[go: up one dir, main page]

TW201806165A - 包含漸變空乏層的三族氮化物裝置 - Google Patents

包含漸變空乏層的三族氮化物裝置 Download PDF

Info

Publication number
TW201806165A
TW201806165A TW106117881A TW106117881A TW201806165A TW 201806165 A TW201806165 A TW 201806165A TW 106117881 A TW106117881 A TW 106117881A TW 106117881 A TW106117881 A TW 106117881A TW 201806165 A TW201806165 A TW 201806165A
Authority
TW
Taiwan
Prior art keywords
iii
layer
graded
electrode
gate
Prior art date
Application number
TW106117881A
Other languages
English (en)
Other versions
TWI762486B (zh
Inventor
鄔梅西 米喜拉
拉克許Ｋ 萊爾
基泰克 古普塔
卡爾喬瑟夫 紐菲爾德
大衛 羅狄絲
Original Assignee
創世舫電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子有限公司 filed Critical 創世舫電子有限公司
Publication of TW201806165A publication Critical patent/TW201806165A/zh
Application granted granted Critical
Publication of TWI762486B publication Critical patent/TWI762486B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10W70/481—

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

III-N裝置包括：III-N層結構，III-N層結構包括III-N通道層、III-N通道層上的III-N阻隔層、及III-N阻隔層上的漸變III-N層，漸變III-N層具有與III-N阻隔層相鄰的第一側以及與第一側相反的第二側；第一功率電極與第二功率電極；以及第一與第二功率電極之間的閘極，閘極係在III-N層結構上。將漸變III-N層的組成物漸變，而使得與第一側相鄰的漸變III-N層的帶隙大於與第二側相鄰的漸變III-N層的帶隙。漸變III-N層的區域係（i）在閘極與第二功率電極之間，以及（ii）與第一功率電極電連接，並與第二功率電極電隔離。

Description

包含漸變空乏層的三族氮化物裝置
本說明書係關於半導體裝置，更特定為III族氮化物電晶體。
目前，典型功率半導體裝置（包括諸如高電壓P-I-N二極體、功率MOSFET、及絕緣閘雙極電晶體（IGBT）的裝置）係由矽（Si）半導體材料製成。最近，由於碳化矽（SiC）的優越特性，而已考慮碳化矽（SiC）功率裝置。現在，作為承載大電流、支援高電壓、及提供極低導通電阻與快速開關時間的有吸引力的候選者，已經出現III族氮化物或III-N半導體裝置（如氮化鎵（GaN）裝置）。儘管高電壓III-N二極體、電晶體、及開關已開始商售，但是為了改善裝置的效率與輸出特性，需要進一步的改善。在不需要區分時，術語裝置通常將用於任何電晶體、開關、或二極體。
本文描述III族氮化物電晶體與具有接觸電晶體的閘極與汲極之間的漸變III-N層並與汲極電隔離（亦即，未電連接）的源極連接的場板的其他裝置。裝置結構可經配置成具有非常高的崩潰電壓，同時維持閘極與汲極之間的小間隔。在隨附圖式下面的描述中闡述本說明書中所描述的標的之一或更多個實施例的細節。藉由描述、圖式、及請求項，標的之其他特徵、態樣、及優點將變得顯而易見。
在第一態樣中，描述III-N裝置。III-N裝置包含III-N層結構，III-N層結構包含III-N通道層、III-N通道層上的III-N阻隔層、及III-N阻隔層上的漸變III-N層，漸變III-N層具有與III-N阻隔層相鄰的第一側以及與第一側相反的第二側。III-N裝置進一步包含第一功率電極與第二功率電極以及第一功率電極與第二功率電極之間的閘極，閘極係在III-N層結構上。將漸變III-N層的組成物漸變，而使得與第一側相鄰的漸變III-N層的帶隙大於與第二側相鄰的漸變III-N層的帶隙。漸變III-N層進一步包括在閘極與第二功率電極之間的區域，而該區域與第一功率電極電連接，並與第二功率電極電隔離。
在第二態樣中，描述電晶體。電晶體包含III-N層結構，III-N層結構包含III-N通道層、III-N通道層上的III-N阻隔層、III-N阻隔層上的第一漸變III-N層、及第一漸變III-N層上的第二漸變III-N層，第二漸變III-N層比第一漸變III-N層更薄。電晶體進一步包含源極電極與汲極電極以及源極電極與汲極電極之間的閘極，閘極係在III-N層結構上。第一漸變III-N層具有與III-N阻隔層相鄰的第一側以及與第一側相反的第二側，而第二漸變III-N層具有與第一漸變III-N層相鄰的第三側以及與第三側相反的第四側。將第一漸變層的組成物從第一側到第二側利用第一平均速率漸變，而使得第一側處的第一漸變III-N層的帶隙大於第二側處的第一漸變III-N層的帶隙。將第二漸變III-N層的組成物從第三側到第四側利用第二平均速率漸變，而使得第三側處的第二漸變III-N層的帶隙大於第四側處的第二漸變III-N層的帶隙，而第二平均速率大於第一平均速率。
在第三態樣中，描述另一III-N裝置。III-N裝置包含III-N層結構，III-N層結構包含與III-N通道層相鄰的III-N阻隔層，其中III-N通道層與III-N阻隔層之間的組成差異造成2DEG通道在III-N通道層中被誘導。III-N裝置進一步包含第一功率電極與第二功率電極，其中第一與第二功率電極係與2DEG通道電連接。III-N裝置包含在III-N通道層上以及在第一功率電極與第二功率電極之間的閘極電極。III-N裝置進一步包含在III-N層結構上以及在閘極電極與第二功率電極之間的漸變III-N層，漸變III-N層具有與III-N層結構相鄰的第一側以及與第一側相反的第二側。III-N裝置亦包含在漸變III-N層上的p型摻雜III-N層，p型摻雜層具有與漸變III-N層的第二側接觸的第三側以及與第三側相反的第四側，其中將漸變III-N層的組成物漸變，而使得與第一側相鄰的漸變III-N層的帶隙大於與第二側相鄰的漸變III-N層的帶隙，而p型摻雜III-N層的第三側的面積小於漸變III-N層的第二側的面積。
在第四態樣中，描述電晶體。電晶體包含III-N層結構，III-N層結構包含在III-N阻隔層與漸變III-N層之間的III-N通道層。電晶體進一步包含源極與汲極以及源極與汲極之間的閘極，閘極係在III-N層結構上。電晶體進一步包含III-N通道層中的通道，當利用高於電晶體的臨限值電壓的電壓相對於源極對閘極偏壓時，通道從源極延伸到汲極，其中漸變III-N層係與源極電連接，並與汲極電隔離。
在第五態樣中，描述電晶體。電晶體包含III-N層結構，III-N層結構包含III-N通道層與III-N阻隔層。電晶體進一步包含III-N通道層中的2DEG通道。電晶體進一步包含源極與汲極以及源極與汲極之間的閘極，閘極係在III-N層結構上。電晶體進一步包含漸變III-N層，漸變III-N層至少部分地位於閘極與汲極之間的存取區域中，其中漸變III-N層的漸變輪廓造成電洞在漸變III-N層的至少一部分中被誘導，而沒有p型摻雜劑被包括在漸變III-N層的該部分中。漸變III-N層的漸變輪廓經配置而在利用低於電晶體臨限值電壓的電壓相對於源極對閘極偏壓，而相對於源極對汲極偏壓至高於最小電壓時，使得閘極與汲極之間的存取區域中的2DEG通道中的移動電荷耗盡，但是在利用低於電晶體臨限值電壓的電壓相對於源極對閘極偏壓，而相對於源極對汲極偏壓至低於最小電壓時，則不耗盡。
在第六態樣中，描述III-N裝置。III-N裝置包含II-N層結構，II-N層結構包含與III-N通道層相鄰的III-N阻隔層，其中III-N通道層與III-N阻隔層之間的組成差異造成2DEG通道在III-N通道層中被誘導。III-N裝置進一步包含源極電極與汲極電極，其中源極電極與汲極電極係與2DEG通道電連接。III-N裝置進一步包含在III-N層結構上的漸變III-N層，漸變III-N層具有與III-N層結構相鄰的第一側以及與第一側相反的第二側。III-N裝置進一步包含在漸變III-N層上的p型摻雜III-N層，p型摻雜III-N層具有與漸變III-N層的第二側接觸的第三側以及與第三側相反的第四側。III-N裝置進一步包含在p型摻雜III-N層上以及在源極電極與汲極電極之間的閘極電極，其中將漸變III-N層的組成物漸變，而使得與第一側相鄰的漸變III-N層的帶隙大於與第二側相鄰的漸變III-N層的帶隙。p型摻雜III-N層的第三側的面積小於漸變III-N層的第二側的面積，而漸變III-N層係與源極電極及汲極電極電隔離。
在第七態樣中，描述III-N裝置。III-N裝置包含基板與在基板上的III-N層結構。III-N層結構包含III-N通道層、III-N通道層上的III-N阻隔層、及阻隔層上的漸變III-N層，漸變III-N層具有與III-N阻隔層相鄰的第一側以及與第一側相反的第二側。III-N裝置進一步包含在III-N通道層上的2DEG通道以及第一功率電極與第二功率電極。將漸變III-N層的組成物漸變，而使得與第一側相鄰的漸變III-N層的帶隙大於與第二側相鄰的漸變III-N層的帶隙，而漸變III-N層係與第一功率電極電隔離。漸變III-N層的漸變輪廓經配置而使得當第一功率電極相對於第二功率電極偏壓至高於最小電壓時，漸變III-N層下方的2DEG通道中的移動電荷耗盡，但當第一電極相對於第二功率電極偏壓至低於最小電壓時，則不耗盡。
在第八態樣中，描述包裝於封裝中的III-N裝置。III-N裝置包含基板上的III-N層結構，III-N層結構包含III-N通道層、III-N通道層上的III-N阻隔層、III-N阻隔層上的漸變III-N層、及III-N漸變層上的p型摻雜III-N層。III-N裝置進一步包含第一功率電極與第二功率電極，其中第一功率電極至少部分在通過III-N層結構而形成的通孔中，而第二功率電極的至少一部分係形成於III-N層結構的凹部中。第一功率電極係與漸變III-N層及p型摻雜III-N層二者電隔離，而第一功率電極係與III-N通道層中的2DEG及基板二者電連接。封裝包含第一引線與第二引線，第一引線與導電結構底座電連接，而第二引線與導電結構封裝底座電隔離，III-N裝置的基板與導電結構封裝底座電連接，而III-N裝置的第二功率電極與封裝的第二引線電連接。
本文所述的裝置與電晶體中之每一者可包括以下特徵中的一或更多者。當利用小於臨限值電壓的電壓相對於源極電極對閘極偏壓，且利用大於最小電壓的正電壓相對於源極電極對汲極電極偏壓時，閘極與汲極電極之間的裝置存取區域中的2DEG中的移動電荷耗盡。其中裝置的最小電壓大於5V。其中最小電壓在5V至100V的範圍內。漸變III-N層的漸變輪廓經配置而使得漸變III-N層中的極化電荷密度係在2DEG通道中的移動電荷的面積板電荷密度的10-100％的範圍內。該裝置包含延伸通過漸變III-N層的凹部，其中閘極係位於凹部中。該裝置包含場板，場板連接至第一功率電極並直接接觸位於閘極與第二功率電極之間的漸變III-N層的表面。漸變III-N層包含與第一側相鄰的第一漸變III-N層以及與第二側相鄰的第二漸變層，其中第一漸變III-N層比第二漸變III-N層更厚。該裝置包含以第一速率漸變的第一漸變II-N層，而第二漸變層係以第二速率漸變，其中第二速率大於第一速率。該裝置包含p型摻雜層，其中p型摻雜層及漸變層係與第二功率電極電隔離。其中第二功率電極與p型摻雜III-N層的第二邊緣之間的間隔大於第二功率電極與漸變III-N層的第二邊緣之間的間隔。其中漸變III-N層與汲極電極之間的間隔大於1μm且小於7μm。其中第二功率電極與III-N通道層之間的觸點係為蕭特基觸點。該裝置能夠支援第一功率電極與第二功率電極之間的600V或更多的電壓，而第一功率電極與第二功率電極之間的間隔小於15μm。裝置的III-N層結構包含具有與基板相鄰的第一側以及與III-N通道層相鄰的第二側的III-N背阻隔層，其中第二側距離2DEG通道小於100nm。
如本文所使用的術語III族氮化物或III-N材料、層、裝置等係指稱由根據化學式Bw Alx Iny Gaz N的化合物半導體材料構成的材料或裝置，其中w+x+y+z約為1，其中0≤w≤1、0≤x≤1、0≤y≤1、以及0≤z≤1。III-N材料、層、或裝置可以藉由在合適的基板上直接生長（例如藉由金屬有機化學氣相沉積）而形成或製備，或是在合適的基板上生長，再從原始基板上分離，並與其他基板結合而形成或製備。
如本文所使用的，若兩個或更多個觸點或其他物件（如導電通道或部件）藉由足夠導電以意欲確保每一觸點或其他項目處的電位相同（例如，在任何偏壓條件下始終大約相同）的材料連接，則其稱為「電連接」。
如本文所使用的，「阻擋電壓」係指稱當電壓施加於電晶體、裝置、或部件上時，電晶體、裝置、或部件防止顯著電流（如大於正常導通期間的操作電流的0.001倍的電流）流過電晶體、裝置、或部件的能力。換言之，當電晶體、裝置、或部件阻擋施加其上的電壓時，通過電晶體、裝置、或部件的總電流不會大於正常導通期間的操作電流的0.001倍。具有大於此值的截止電流的裝置表現出高損耗與低效率，且通常不適用於許多應用，特別是功率開關應用。
如本文所使用的，「高電壓裝置」（例如高電壓開關電晶體、HEMT、雙向開關、或四象限開關（FQS））係為針對高電壓應用而最佳化的電子裝置。亦即，當裝置關斷時，能夠阻擋高電壓（例如約300V或更高、約600V或更高、或約1200V或更高），而當裝置導通時，則針對所使用的應用具有足夠低的導通電阻（RON ），例如，當大量電流通過裝置時，經歷足夠低的傳導損耗。高電壓裝置至少能夠阻擋與所使用的電路中的高壓供應器或最大電壓相等的電壓。高電壓裝置能夠阻擋300V、600V、1200V、1700V、2500V、或應用所需要的其他適合的阻擋電壓。換言之，高電壓裝置可阻擋0V與至少Vmax 之間的所有電壓，其中Vmax 係為可由電路或功率供應器所供應的最大電壓，而Vmax 可以例如是300V、600V、1200V、1700V、2500V、或應用所需要的其他適合的阻擋電壓。對於雙向或四象限開關，當開關為OFF時，所阻擋的電壓可以是小於某個最大值的任何極性（　Vmax ，如　300V、或　600V、　1200V等），而當開關為ON時，電流可以是任一方向。
如本文所使用的，「III-N裝置」係為基於III-N異質結構的裝置。III-N裝置可設計成作為由閘極終端控制裝置的狀態的電晶體或開關而操作，或者作為阻擋一個方向的電流而另一方向導通的不具有閘極終端的雙終端裝置而操作。III-N裝置可以是適用於高電壓應用的高電壓裝置。在該種高電壓裝置中，當裝置被偏壓成關斷（例如閘極相對於源極的電壓小於裝置臨限值電壓）時，至少能夠支援所有小於或等於使用該裝置的應用中的高電壓的源-汲電壓，例如可以是100V、300V、600V、1200V、1700V、2500V、或更高。當高電壓裝置被偏壓成導通（例如閘極相對於源極或相關聯功率終端的電壓大於裝置臨限值電壓）時，則能夠利用較低的導通電壓（亦即，源極與汲極終端之間或相對功率終端之間的低電壓）以傳導實質電流。最大允許導通電壓係為在使用該裝置的應用中可持續的最大導通電壓。
在隨附圖式下面的描述中闡述本說明書中所描述的標的之一或更多個所揭示實施方案的細節。附加特徵與變化亦可包括在實施方案中。藉由描述、圖式、及請求項，其他特徵、態樣、及優點將變得顯而易見。
本文係描述III族氮化物電晶體與包括漸變III族氮化物層以作為通道耗盡層的其他裝置。具體而言，當裝置被偏壓成OFF時，漸變層造成裝置的存取區域中的通道電荷耗盡，但在裝置被偏壓成ON時，則不耗盡。此種結構允許具有非常高的崩潰電壓同時維持低導通電阻的密集裝置。
現在參照第1圖，第1圖的電晶體裝置包括在合適的基板2（可以例如是矽、碳化矽、藍寶石、AlN、或GaN）上生長的III-N緩衝層10（例如GaN或AlGaN）。基板可以是具有高導熱性與低導電性的多晶絕緣材料，在該基板上，適當的導電層係在緩衝層10下方生長。該裝置進一步包括III-N緩衝層10上的III-N通道層11（例如非故意摻雜（UID）GaN）以及III-N通道層11上的III-N阻隔層12（例如Alx Ga1-x N）。III-N阻隔層12的帶隙通常大於III-N通道層11的帶隙。III-N通道層11具有與III-N阻隔層12不同的組成物，III-N阻隔層12的帶隙大於III-N通道層11的帶隙，而III-N阻隔層12的厚度與組成物經選擇而使得在與層11及12之間的界面相鄰的III-N通道層11中誘導二維電子氣體（2DEG）通道19（在第1圖中利用虛線表示）。
漸變III-N層20係形成於III-N阻隔層12上。漸變III-N層20至少位於閘極88與汲極75之間，並可選擇地位於源極74與閘極88之間，如第1圖所示。漸變III-N層20具有從與III-N阻隔層12相鄰的一側向與III-N阻隔層12相反的一側漸變（例如連續漸變）的組成物。漸變III-N層20的組成物經選擇而使得漸變III-N層20的帶隙從與III-N阻隔層12相鄰的一側向與III-N阻隔層12相反的一側減少（例如，連續減少），及/或漸變III-N層20的晶格常數從與III-N阻隔層12相鄰的一側向與III-N阻隔層12相反的一側增加（例如，連續增加）。舉例而言，漸變III-N層20可以由Aly Ga1-y N（0≤y≤1）形成，其中y從與III-N阻隔層12相鄰的一側向與III-N阻隔層12相反的一側減少（例如，連續減少）。可替代地，漸變III-N層20可以由Inz Ga1-z N（0≤z≤1）形成，其中z從與III-N阻隔層12相鄰的一側向與III-N阻隔層12相反的一側增加（例如，連續增加）。或者，可以是例如Inz Aly Ga1-(z+y) N（0≤(z+y)≤1）的四元相，其中隨著該者從III-N阻隔層的上界面移動至層20及22的界面，y減少，而z增加。
III-N層11、12、及20都可以利用極性或半極性定向而形成，例如[0 0 0 1]或III族極性定向（其中該層的III族面係為與基板相反）。漸變III-N層20中的組成漸變造成漸變層20在層的整個批量中具有固定的負極化電荷。具體而言，因為漸變III-N層係由極性定向的極性材料形成（例如，[0 0 0 1]定向），所以上述的層的組成漸變造成淨負極化電荷存在於層的批量中。該等批量負極化電荷實際上類似於由於離子化受體的電荷，因此若漸變層20能夠利用與整個層20中的批量極化電荷的濃度相等的濃度吸引電洞，則漸變層20將是電中性。批量極化電荷的濃度係取決於材料的漸變速率；較高的漸變速率導致極化電荷的較高濃度。
漸變III-N層20的具體漸變結構與厚度經選擇而使得當電晶體被偏壓成OFF時（亦即，當利用低於電晶體臨限值電壓的電壓相對於源極對電晶體的閘極偏壓時），電晶體的汲極側存取區域83中的通道電荷實質上耗盡，但是在電晶體被偏壓成ON時（亦即，當利用高於電晶體臨限值電壓的電壓相對於源極對電晶體的閘極偏壓時），則不耗盡（亦即，實質上電導通）。舉例而言，漸變III-N層20中的面積極化電荷密度可以在2DEG通道19中的電子的面積板電荷密度的10-100％（例如，50-75％）的範圍內。
絕緣體層22係形成於漸變III-N層上。舉例而言，絕緣體層22可以由例如氮化矽、氧化矽、氮化鋁、氧化鋁、或具有足夠大的崩潰場的任何其他絕緣體之類的氧化物或氮化物形成。絕緣體層22可作為鈍化層，以防止在裝置操作期間III-N層的上表面的電壓波動，藉此改善裝置的穩定性。
閘極88係形成於延伸通過絕緣體層22的凹部中。凹部可選擇地至少部分延伸通過漸變III-N層20，延伸通過漸變III-N層20的整個厚度，或者延伸通過漸變III-N層20的整個厚度且至少部分延伸通過III-N阻隔層12（以及可選擇地延伸通過III-N阻隔層12的整個厚度）。如第1圖所示，凹部可進一步可選擇地延伸至III-N通道層11。閘極絕緣層87可選擇地包括在閘極88與底下的III-N層之間。閘極絕緣層87可以由單一絕緣材料（例如氧化矽或氧化鋁矽）形成，或者可替代地由III-N材料層與絕緣材料層的組合形成。源極與汲極觸點74與75分別位於閘極88的相反側上，並接觸層11中所形成的裝置2DEG通道19。在閘極88的最下部分正下方的III-N材料的部分（在區域81中）係指稱為裝置的閘極區域。源極與汲極74與75正下方的III-N材料的部分（區域85與86）係分別指稱為裝置的源極與汲極區域。在閘極區域81與源極區域85之間以及閘極區域81與汲極區域86之間的III-N材料的部分係指稱為裝置存取區域。
如第1圖所示，沉積閘極電極的凹部可以形成為具有足夠的深度，以確保裝置係為增強型裝置，而使得裝置具有大於0V的臨限值電壓。亦即，當相對於源極74將0V施加至閘極88，並相對於源極74將正電壓施加到汲極75時，閘極區域中的通道電荷被耗盡，而裝置係處於非導通狀態。當相對於源極74將高於臨限值電壓的足夠大的電壓施加至閘極88時，閘極區域中的2DEG電荷被誘導，而裝置變成導通。
可替代地，第1圖中的裝置可修改成耗盡模式裝置。若閘極下方的凹部的深度減少，則電晶體可以是耗盡模式裝置，其中當相對於源極將0V施加至閘極時，則裝置為ON，而必須相對於源極將足夠的負電壓施加至閘極，以將裝置調成OFF。舉例而言，若不包括閘極凹部，若凹部僅部分延伸通過漸變III-N層20，若凹部延伸通過整個漸變III-N層20，但是不延伸至III-N阻隔層12，或者若凹部僅延伸至III-N阻隔層12非常短的距離，則裝置可以是耗盡模式裝置。
絕緣高電壓鈍化電極定義層33（可以例如由氧化物或氮化物形成）係形成於絕緣體層22上。形成源極連接的場板79的凹部17延伸通過層33及22的厚度，以暴露漸變層20的表面，經暴露表面係位於閘極88與汲極75之間的存取區域83中。凹部17可包括傾斜及/或階梯區域，其上形成場板79的部分99（如下所述）。
如第1圖進一步圖示，源極74係與漸變III-N層20電連接。舉例而言，裝置可以包括場板79，場板79與漸變III-N層20直接接觸，並與源極74電連接。舉例而言，如第1圖所示，場板79經由部分71而與源極74電連接，而場板79的部分78係位於凹部17中，並與閘極88與汲極75之間的漸變層22的經暴露表面接觸。位於部分78與汲極電極75之間的場板79的部分99係為場減輕部分，當裝置被偏壓成OFF狀態時，減少裝置中的峰值電場。儘管第1圖圖示在閘極88上直接形成的部分71，但是部分71可以替代地形成於電晶體的非活性區域上，而不是直接在閘極上（未圖示）。亦如第1圖所示，汲極75與漸變III-N層20電隔離（亦即，並未電連接）。包覆層（例如介電層）亦可形成於整個結構上。
當電晶體被偏壓成ON狀態或不受任何偏壓時（亦即，當源極、閘極、及汲極並未彼此相對偏壓時），具有與漸變III-N層20電連接的源極連接的場板79可以造成層20具有過量的電洞濃度，並藉此與p型層類似地表現。亦即，源極連接的場板79可以將電洞供應至漸變III-N層20，而電洞可以分佈在整個層20中，使得層20（或層20的至少一部分）係為電荷中性或比沒有電洞時具有更低的淨負電荷。在一些實施方案中，漸變III-N層20亦摻雜p型摻雜劑。
第1圖的裝置操作如下。當利用大於裝置的臨限值電壓的電壓相對於源極74對閘極88偏壓時，閘極區域81中的閘極88下方存在2DEG電荷，並因此連續的2DEG從源極74到汲極75。當將正電壓施加至汲極75時，電子從源極74流過連續的2DEG通道19，並流入汲極75。習知電流係從汲極75流至源極74，而裝置係被視作ON。
當利用低於裝置的臨限值電壓的電壓相對於源極74對閘極88偏壓時，閘極88下方的閘極區域81中不存在2DEG，並因此2DEG 19在源極74與汲極75之間不連續。當沒有電壓（或小的正電壓）施加至汲極時，漸變III-N層20保持利用由源極連接的場板79供應的電洞填充。當將小的正電壓施加至汲極75時，閘極88與汲極75之間的存取區域83中的2DEG的部分係與汲極75實質上具有相同的電位（亦即，實質上相同的電壓）。漸變III-N層20與源極連接的場板79係保持與源極74實質上相同的電位。隨著汲極75上的電壓逐漸增加，從漸變III-N層20正下方的汲極側存取區域中的2DEG的部分往上到漸變III-N層20產生正電場。此舉造成來自汲極側存取區域83中的2DEG 19的部分的電子耗盡，而漸變III-N層20的電洞亦逐漸耗盡。
漸變III-N層20中的漸變輪廓、III-N層的層厚度與組成物、及通道中的相應（未耗盡）2DEG板電荷密度都可經選擇而使得所有電壓大於最小汲極電壓，其中最小汲極電壓可以例如在5V與100V的範圍內，汲極側存取區域的2DEG中與漸變III-N層20中的幾乎全部或實質上所有的移動載流子耗盡（2DEG中的移動載流子包括導電電子，而漸變III-N層20中的移動載流子包括電洞）。汲極電壓的任何隨後的增加造成從汲極75中或汲極75附近的區域到場板79（例如，場板的部分99）的電荷成像。因為漸變III-N層20完全耗盡，所以不再保持在接地電位，而因此該層中的電位（亦即電壓）從閘極側到汲極側增加（因為該層不再等電位，該層的不同部分將處於不同電位）。因此，從汲極75到場板79的電位平滑變化，在習知平坦HEMT中通常觀察到的場峰值在場板邊緣處減輕。此舉導致更均勻的電場，並因此在崩潰發生之前導致更大的平均場，藉此導致更大的崩潰電壓。
第2圖係為第1圖的裝置的部分的特寫視圖，具體部分係位於第1圖的裝置的汲極側存取區域83與汲極接觸區域86中。如第1圖與第2圖所示以及之前所述，漸變III-N層20係與汲極75電隔離，以在裝置操作期間防止源極74與汲極75之間通過層20導電。舉例而言，參照第2圖中的區域201，藉由在漸變III-N層20與汲極75之間包括絕緣材料（例如，電極定義層33的材料），漸變III-N層20可以與汲極75分離。此外，由於在電晶體被偏壓成OFF狀態時，汲極75以及與汲極75相鄰的層20的邊緣之間通常存在電位差，所以汲極75與層20之間的間隔必須至少足夠大，以支援此電位差。因此，汲極75與層20之間的間隔可以例如大於0.1μm、大於0.3μm、大於0.5μm、大於0.7μm、大於1μm、大於1.2μm、大於1.4μm、大於1.6μm、大於2μm、或大於3μm，間距係由裝置的VMAX 決定。
此外，當裝置被偏壓成OFF狀態時，第1圖的裝置中的峰值電場係發生於場板79的汲極側邊緣附近（第2圖中的點212）或場板79的部分78的汲極側邊緣附近（第2圖中的點213）。由於在裝置被偏壓成OFF狀態時，場板79與汲極75之間具有大電壓差，所以場板79的汲極側邊緣與汲極75之間的間隔（第2圖中標記為202）以及部分78的汲極側邊緣與汲極75之間的間隔（第2圖中標記為203）必須足夠大，以防止在裝置被偏壓成OFF狀態以及在汲極（相對於源極）處的電壓係為多達裝置的最大額定電壓的任何電壓而偏壓時崩潰。然而，由於汲極存取區域83中的耗盡的2DEG通道19與耗盡的漸變層20提供的電場的擴展，所以間隔202與203遠遠小於缺少在裝置OFF狀態操作期間汲極存取區域中耗盡2DEG通道的層（例如層20）的習知裝置所需要者。舉例而言，若第1圖的裝置係設計（例如額定）成在裝置被偏壓成OFF狀態時支援600V的最大穩態電壓，則間隔202與203通常必須大於約7μm，但可以小於18μm，例如小於17μm、小於16μm、小於15μm、小於14μm、小於13μm、小於12μm、小於11μm、小於10μm、或小於9μm。在汲極存取區域中的2DEG通道在OFF狀態裝置操作期間並未完全耗盡的習知III-N裝置中，閘極的汲極側邊緣與汲極之間的間隔通常需要大於18μm，以讓裝置在被偏壓成OFF狀態時能夠支援至少600V。此外，第1圖的裝置的閘極88與汲極75之間的間隔可以小於18μm，例如小於17μm、小於16μm、小於15μm、小於14μm、小於13μm、小於12μm、小於11μm、小於10μm、或小於9μm。
如上所述，為了允許具有高崩潰電壓的密集裝置，場板79的部分78係形成為相較於汲極更靠近閘極88。舉例而言，閘極88的部分89與場板79的部分78之間的間隔可以小於2μm，而場板79的部分78的寬度可以在1至2μm的範圍內。
在一些實施方案中，漸變層20係形成為多層的組合，例如多個漸變層（如上所述提供整個漸變層的組成漸變）。舉例而言，第3圖圖示漸變III-N層20的實施方案，包括第一漸變III-N層302與第二層304，整個第二層304的帶隙低於整個第一漸變III-N層302的帶隙。在一些實施方案中，第二層304係為形成於第一漸變III-N層302上的第二漸變III-N層。第一漸變III-N層302的帶隙係以第一速率漸變，而第二漸變III-N層304的帶隙係以第二速率漸變。漸變III-N層302與304可以設計成使得第一漸變III-N層302比第二漸變III-N層304更厚（例如，實質上更厚），而第二速率大於第一速率。舉例而言，層302可以約100nm厚，並具有從底部處的GaN到頂部處的In.05 Ga.95 N漸變的組成物，而層304可以約5nm厚，並具有從底部處的In.05 Ga.95 N到頂部處的In.25 Ga.75 N漸變的組成物。已發現此種結構允許經由上面的金屬電極（例如場板79）將電洞供應至層20，而不需要III-N材料結構中的任何p型摻雜劑。可替代地，第二層304可以是具有整個層中實質上恆定的帶隙的突變異質接面層（例如未摻雜的GaN層），而與層302相鄰的層304的部分的帶隙小於與層304相鄰的層302的部分的帶隙。
在一些其他實施方案中，經由p型層將電洞供應至漸變III-N層20。第4圖圖示此種結構。第4圖的裝置類似於第1圖的裝置，但是進一步包括在漸變III-N層20上並與其接觸的p型摻雜III-N層420。p型摻雜III-N層420係摻雜大於1×1018 個電洞/cm2 的電洞濃度密度，而使得當利用裝置的最大額定電壓或以下偏壓時，電洞不會實質上耗盡。p型摻雜III-N層420將電洞供應至層20，而場板79的部分78直接接觸p型摻雜III-N層420。從上方（裝置的平面圖）觀看，層420的面積小於（例如，實質上小於）層20的面積。亦即，層420僅在層20的上表面的部分上及/或僅覆蓋層20的上表面的部分。當第4圖的裝置係偏壓成關斷狀態時，經由p型摻雜III-N層420將電洞供應至層20，而可利用具有小於III-N阻隔層12的帶隙的突變異質接面層（例如，未摻雜的GaN層）實現漸變層20中負極化電荷的所需濃度。然而，可在III-N通道層12與突變異質接面層的界面處發生電洞捕捉，而造成崩潰電壓的暫態降低以及裝置開關速度的降低。此舉使得相較於漸變III-N層20，更不期望突變異質接面層。而且，相較於突變GaN層，漸變III-N層20可降低p型摻雜層420與漸變III-N層20之間的界面電阻。
第5-16圖圖示形成第1圖的裝置的方法。參照第5圖，例如藉由金屬有機化學氣相沉積（MOCVD）或分子束磊晶（MBE）在基板2上形成III-N材料層10、11、12、及20。隨後，藉由例如MOCVD、電漿增強化學氣相沉積（PECVD）、或低壓化學氣相沉積（LPCVD）的方法沉積在III-N材料層上形成的絕緣體層22。在一些實施方案中，III-N材料層10、11、12、及20與絕緣體層22均全部在MOCVD反應器中連續形成，而不會在任何層的形成之間暴露於大氣中。接下來，如第6圖所示，在裝置的閘極區域中形成凹部18。凹部18可以使用習知光刻及蝕刻技術形成，並藉由蝕刻穿過絕緣體層22，並可選擇地蝕刻至III-N材料層而實現。凹部可延伸通過漸變III-N層20，並至少部分地延伸通過III-N阻隔層12。凹部18可以可選擇地延伸通過III-N阻隔層12的整個厚度，並亦可以可選擇地延伸至III-N通道層11及通過2DEG通道19。
參照第7圖，閘極絕緣體層87'例如可以由氧化鋁、氧化矽、氧化鋁矽、氮化鋁矽、氮氧化鋁矽、氮化矽、氧化鉿、及/或另一寬帶隙絕緣體形成，或包括氧化鋁、氧化矽、氧化鋁矽、氮化鋁矽、氮氧化鋁矽、氮化矽、氧化鉿、及/或另一寬帶隙絕緣體，隨後共形地沉積於凹部中，及在裝置的上表面上。如第7圖所示，在沉積閘極絕緣體層87'之後，閘極電極層88'共形地沉積於閘極絕緣體層87'上，及至少部分位於裝置的閘極區域81中（區域81係標記於第1圖中）。
如第8圖所示，隨後在閘極電極層的部分88'上形成遮罩層85（例如光抗蝕劑），而隨後構成裝置的閘極電極。隨後將不在遮罩層85下方的層87'與88'的部分蝕刻掉，隨後移除遮罩層85，而得到第9圖所示的結構。如第9圖所示，閘極88包括在凹部中的主閘極部分，而在凹部外部的延伸部分89係在絕緣體層22上（且亦在閘極絕緣體87上），並延伸朝向汲極觸點75（其沉積於下一步，之前圖示於第1圖中）。延伸部分89係作為閘極連接的場板。
接下來，如第10圖所示，在源極與汲極接觸區域以及與接觸區域相鄰的存取區域中蝕刻掉絕緣體層22與漸變III-N層20。儘管未圖示於第10圖中，用於蝕刻漸變III-N層20的蝕刻處理可以在汲極接觸區域附近形成錐形側壁，其中錐形係相對於層20的底表面形成可以小於45度的角度。接下來，如第11圖所示，分別形成源極與汲極觸點74與75。源極與汲極觸點係與在III-N材料層中所誘導的2DEG 19電接觸。如第11圖所示，汲極電極75係形成為不直接接觸漸變III-N層20，而使得汲極電極75與漸變III-N層20彼此電隔離。
源極與汲極觸點74與75可以分別利用多種方式形成。舉例而言，可以例如藉由蒸發、濺射、或CVD將金屬或金屬組合沉積於層12的表面上的歐姆接觸區域85與86中（區域85與86係標記於第1圖中），並接著熱退火，而導致所沉積的金屬利用底下的半導體材料形成金屬合金。可替代地，可以將n型摻雜劑離子注入至歐姆區域85與86中，隨後在此區域頂部藉由蒸發、濺射、或CVD進行金屬沉積。或者，可以蝕刻掉歐姆接觸區域85與86中的材料，隨後金屬可沉積於此區域的頂部。或者，可以蝕刻掉歐姆接觸區域85與86中的材料，而n型材料可以在此區域（例如，藉由MOCVD或MBE）再生長，隨後金屬可沉積於此區域的頂部。在一些實施方案中，在蝕刻閘極區域中的凹部之前及/或在形成閘極88之前，形成源極與汲極觸點。
接下來，如第12圖所示，例如藉由PECVD、濺射、或蒸發將電極定義層33沉積於絕緣體層22上。隨後如下形成凹部17（第13圖所示）。參照第13圖，電極定義層33在凹部的任一側的表面係由例如光抗蝕劑（未圖示）的遮罩材料所覆蓋，並例如藉由活性離子蝕刻RIE或電感耦合電漿（ICP）蝕刻而蝕刻電極定義層33以形成凹部17。可以利用不會被用於蝕刻電極定義層33中的凹部的蝕刻程序實質上蝕刻的材料形成絕緣體層22。在此情況下，絕緣體層22亦作為蝕刻停止層，以確保底下的III-N材料不會由於蝕刻而損傷。在一些實施方案中，絕緣體層22包括藉由MOCVD形成的氮化矽，而電極定義層33包括藉由不同技術（例如PECVD）形成的氮化矽。由於藉由此兩種技術形成的氮化矽的密度不同，亦可以使用不會蝕刻絕緣體層22的蝕刻處理以蝕刻電極定義層33。
參照第14圖，在通過電極定義層33的整個厚度蝕刻凹部17之後，隨後移除與凹部17相鄰的絕緣體層22的部分，例如藉由進行蝕刻絕緣體層22的材料，但不蝕刻底下的III-N材料的蝕刻步驟。
接下來，如第15圖所示，例如藉由蒸發、濺射、或CVD將電極79共形沉積於凹部中。最後，如第16圖所示（與第1圖相同），形成將源極觸點74連接至場板的其餘部分的場板的部分71，而產生第1圖的電晶體。可替代地，部分71可以在與電極79相同的步驟中形成。
第17圖與第18圖圖示合併漸變層的其他電晶體結構，以在OFF狀態偏壓期間耗盡汲極存取區域中的裝置通道，並藉此類似於第1圖而操作。第17圖圖示耗盡模式電晶體，而第18圖圖示增強模式電晶體。第17圖與第18圖的裝置包括基板700、III-N緩衝層702、漸變III-N層704、III-N通道層706、及III-N阻隔層708，其中阻隔層708的組成物與厚度經選擇而使得2DEG通道716在通道層706中被誘導。如第1圖的裝置中，源極710與漸變III-N層704電接觸（亦即，電連接），而汲極712與漸變III-N層704電隔離。亦即，如第17圖與第18圖所示，漸變III-N層704係在III-N通道層706下方，而源極710延伸通過III-N通道層706的整個厚度，以接觸漸變III-N層704，而汲極712並未延伸通過III-N通道層706的整個厚度，而使得III-N通道層706的部分位於汲極712下方，並位於汲極712與漸變III-N層704之間，而藉此防止汲極712與漸變III-N層704電連接。
漸變III-N層704具有從與基板700相鄰的一側向與基板700相反的一側（亦即，從與通道層706相反的一側向與通道層706相鄰的一側）漸變（例如連續漸變）的組成物。漸變III-N層704的組成物經選擇而使得漸變III-N層704的帶隙從與基板700相鄰的一側向與基板700相反的一側減少（例如，連續減少），及/或漸變III-N層20的晶格常數從與基板700相鄰的一側向與基板700相反的一側增加（例如，連續增加）。舉例而言，漸變III-N層704可以由Aly Ga1-y N（0≤y≤1）形成，其中y從與基板700相鄰的一側向與基板700相反的一側減少（例如，連續減少）。可替代地，漸變III-N層704可以由Inz Ga1-z N（0≤z≤1）形成，其中z從與基板700相鄰的一側向與基板700相反的一側增加（例如，連續增加）。
III-N層702、704、706、及708都可以利用極性或半極性定向而形成，例如[0 0 0 1]或III族極性定向（其中該層的III族面係為與基板相反）。漸變III-N層704中的組成漸變造成漸變層704在層的整個批量中具有固定的負極化電荷。具體而言，因為漸變III-N層係由極性定向的極性材料形成（例如，[0 0 0 1]定向），所以上述的層的組成漸變造成淨負極化電荷存在於整體層中。該等批量負極化電荷係電性類似於離子化受體，因此若漸變層704能夠利用與整個層704中的批量極化電荷的濃度相等的濃度吸引電洞，則漸變層704將是電中性。批量極化電荷的濃度係取決於材料的漸變速率；較高的漸變速率導致極化電荷的較高濃度。
漸變III-N層704的具體漸變結構與厚度經選擇而使得在裝置被偏壓成ON狀態時，實質上利用移動電荷填充裝置存取區域中的2DEG通道716，但在裝置被偏壓成OFF狀態時電荷變得耗盡，並將大於最小電壓位準的電壓施加至汲極，而使得在裝置處於OFF狀態並阻擋足夠大的電壓時，裝置存取區域中的至少部分的2DEG實質上耗盡移動電荷。舉例而言，與第1圖的裝置相同，漸變III-N層740中的面積電洞密度或面積極化電荷密度可以在2DEG通道716中的電子的面積板電荷密度的10-100％（例如，50-75％）的範圍內。
在一些實施方案中，漸變層704係形成為多個漸變層的組合（如上所述提供整個漸變層的組成漸變）。舉例而言，漸變III-N層704可以具有第3圖所示及先前參照第1圖的裝置描述的結構。已發現此種結構允許經由上面的金屬電極（例如源極710）將電洞供應至層704，而不需要III-N材料結構中的任何p型摻雜劑。
可替代地，可以提供接觸漸變層704並將電洞供應至該層的p型區域。舉例而言，第19圖圖示類似於第18圖的裝置，但進一步包括p型摻雜區域910。舉例而言，可藉由利用p型摻雜劑在沉積源極電極材料之前離子佈植在源極710下方的III-N材料，以形成p型摻雜區域910。
第17-19圖的裝置操作如下。當利用大於裝置的臨限值電壓的電壓相對於源極710對閘極714偏壓時，閘極區域中的閘極714下方存在2DEG電荷，並因此連續的2DEG從源極710到汲極712。當將正電壓施加至汲極712時，電子從源極710流過連續的2DEG通道716，並流入汲極712。習知電流係從汲極712流至源極710，而裝置係被視作ON。
當利用低於裝置的臨限值電壓的電壓相對於源極710對閘極714偏壓時，閘極714下方的閘極區域中不存在2DEG，並因此2DEG在源極710與汲極712之間不連續。當將小的正電壓相對於源極施加至汲極712時，閘極714與汲極712之間的存取區域中的2DEG的部分係與汲極712具有相同的電位（亦即，相同的電壓）。因為源極710與漸變層704如圖所示電連接，所以漸變層704保持與源極710實質上相同的電位。隨著汲極712上的電壓逐漸增加，從汲極側存取區域中的2DEG的部分往下到汲極側存取區域中的漸變層704的底下部分建立正電場。此舉造成來自汲極側存取區域中的2DEG的部分的電子變得耗盡，而汲極側存取區域中的漸變層704的電洞亦逐漸耗盡。因為源極側存取區域中的2DEG 716的部分保持與源極大致相同的電壓，所以當裝置被偏壓成OFF狀態時，移動載流子不會隨著汲極電壓增加而耗盡。類似地，當裝置被偏壓成OFF狀態時，源極側存取區域中的漸變層704的部分的電洞不會隨著汲極電壓增加而耗盡。因此，即使漸變III-N層704從源極區域全部延伸至裝置的汲極區域，當裝置被偏壓成OFF狀態時，僅隨著汲極電壓增加而從汲極側存取區域（而不是源極側存取區域）中的2DEG耗盡移動電荷。
漸變III-N層704中的漸變輪廓、III-N層的層厚度與組成物、及通道中的相應（未耗盡）2DEG板電荷密度都可經選擇而使得所有電壓大於最小汲極電壓，其中最小汲極電壓可以例如在5V與100V的範圍內，汲極側存取區域的2DEG中與漸變III-N層704中的幾乎全部或實質上所有的移動載流子變得耗盡（2DEG中的移動載流子包括導電電子，而漸變III-N層704中的移動載流子包括電洞）。此舉產生更均勻的電場，並因此在崩潰發生之前導致更大的平均場，藉此導致更大的崩潰電壓。
第20圖圖示合併漸變層的另一電晶體結構，以在OFF狀態偏壓期間耗盡汲極存取區域中的裝置通道，並藉此類似於本文所述的其他電晶體而操作。第20圖的裝置類似於第4圖的裝置，但進一步包括與漸變III-N層20電隔離的汲極連接的p型摻雜III-N層420'。汲極連接的p型摻雜III-N層420'接觸附加漸變III-N層20'，附加漸變III-N層20'與汲極75接觸，且亦與漸變III-N層20電隔離，而附加漸變III-N層20'接觸III-N阻隔層12。在一些實施方案中，層20與20'同時生長為單層，隨後透過單層蝕刻通孔，以將層20與20'彼此分離及電隔離。汲極連接的p型摻雜III-N層420'可允許在裝置操作期間將電洞從汲極觸點注射至裝置通道層11，此舉可以例如降低裝置的動態導通電阻，藉此改善裝置效能。儘管未圖示於第20圖，但是可以可選擇地省略附加漸變III-N層20'，在此種情況下，汲極連接的p型摻雜III-N層420'直接接觸阻隔層12。
第21圖圖示合併漸變層的III-N裝置的另一實施例，以在OFF狀態偏壓期間耗盡汲極存取區域83中的裝置通道。第21圖係為耗盡模式電晶體的實例，其中當相對於源極將0V施加至閘極時，則裝置為ON，而必須相對於源極將足夠的負電壓施加至閘極，以將裝置調成OFF。第21圖的裝置類似於第4圖的裝置，其中閘極凹部18（標記於第6圖）延伸通過絕緣層22，但並未延伸通過漸變III-N層20。
第21圖的裝置圖示不包括第4圖的裝置所示的源極連接的場板79的配置。此處，p型摻雜III-N層420直接接觸層20，並將電洞供應至層20。p型摻雜III-N層420係摻雜大於1×1018 個電洞/cm2 的電洞濃度密度，而使得當利用裝置的最大額定電壓或以下偏壓時，電洞不會實質上耗盡。p型摻雜III-N層可以直接形成於閘極88下方並與其接觸。閘極88與p型摻雜層420之間的電阻足夠小，因此並未控制裝置的開關時間，且較佳為小於p型摻雜層420上的電阻（亦即，層420的頂表面與底表面之間的電阻）。
取決於製造期間使用的處理對準與公差，層420可以具有與閘極88類似的長度，或者可從閘極下方部分延伸朝向汲極75（未圖示）。為了最小化汲極75與閘極88之間的間隔402，可以最小化p型摻雜III-N層420延伸朝向汲極75的距離。從上方（裝置的平面圖）觀看，層420的面積小於（例如，實質上小於）層20的面積。亦即，層420僅在層20的上表面的部分上及/或僅覆蓋層20的上表面的部分。閘極88可以可選擇地包括絕緣層22（未圖示）上的延伸部分，類似於第4圖的裝置所示的作為閘極連接的場板的延伸部分89。與p型摻雜III-N層420接觸的閘極材料可以是例如Ni、Pt、TiN、或具有高功函數的其他材料的材料。
參照第21圖中的區域201，藉由在漸變層20與汲極75之間包括絕緣材料（例如，絕緣體層22），漸變層20可以與汲極75分離。此外，汲極75與層20之間的間隔可以例如類似於關於第2圖的區域201所描述者。當第21圖的裝置係偏壓成OFF狀態時，經由p型摻雜III-N層420將電洞供應至層20，而可利用具有小於III-N阻隔層12的帶隙的突變異質接面層（例如，未摻雜的GaN層）實現漸變層20中負極化電荷的所需濃度。然而，可在III-N通道層12與突變異質接面層的界面處發生電洞捕捉，而造成崩潰電壓的暫態降低以及裝置開關速度的降低。此舉使得相較於漸變III-N層20，更不期望突變異質接面層。而且，相較於突變GaN層，漸變III-N層20可降低p型摻雜層420與漸變III-N層20之間的界面電阻。
此外，當裝置被偏壓成OFF狀態時，第21圖的裝置中的峰值電場係發生於p型摻雜III-N層420的汲極側邊緣附近（第21圖中的點412）。由於在裝置被偏壓成OFF狀態時，閘極88與汲極75之間具有大電壓差，所以閘極88的汲極側邊緣與汲極75之間的間隔必須足夠大，以防止在裝置被偏壓成OFF狀態以及在汲極（相對於源極）處的電壓係為多達裝置的最大額定電壓的任何電壓而偏壓時崩潰。然而，由於汲極存取區域83中的耗盡的2DEG通道19與耗盡的漸變層20提供的電場的擴展，所以間隔402可以遠遠小於缺少在裝置OFF狀態操作期間汲極存取區域中耗盡2DEG通道的層（例如層20）的習知裝置所需要者。舉例而言，若第21圖的裝置係設計（例如額定）成在裝置被偏壓成OFF狀態時支援600V的最大穩態電壓，則間隔402通常必須大於約7μm，但可以小於18μm，小於15μm、小於10μm、或小於8μm。在汲極存取區域中的2DEG通道在OFF狀態裝置操作期間並未完全耗盡的習知III-N裝置中，閘極的汲極側邊緣與汲極之間的間隔通常需要大於18μm，以讓裝置在被偏壓成OFF狀態時能夠支援至少600V。
第21圖的裝置操作如下。當利用大於裝置的臨限值電壓的電壓相對於源極74對閘極88偏壓時，從源極74到汲極75存在2DEG通道。當將正電壓施加至汲極75時，電子從源極74流過連續的2DEG通道19，並流入汲極75。習知電流係從汲極75流至源極74，而裝置係認為ON。
當利用低於裝置的臨限值電壓的電壓相對於源極74對閘極88偏壓時，閘極88下方的閘極區域中不存在2DEG通道，並因此2DEG通道19在源極74與汲極75之間不連續。當沒有電壓（或小的電壓）施加至汲極時，漸變III-N層20保持利用由p型摻雜III-N層420供應的電洞填充。當將小的正電壓施加至汲極75時，閘極88與汲極75之間的裝置存取區域中的2DEG的部分係與汲極75實質上具有相同的電位（亦即，實質上相同的電壓）。漸變III-N層20係保持與閘極88實質上相同的電位。隨著汲極75上的電壓逐漸增加，從漸變III-N層20正下方的汲極側存取區域83中的2DEG的部分往上到漸變III-N層20建立正電場。此舉造成來自汲極側存取區域中的2DEG的部分的電子變得耗盡，而漸變III-N層20的電洞亦逐漸耗盡。
漸變III-N層20中的漸變輪廓、III-N層的層厚度與組成物、及通道中的相應（未耗盡）2DEG板電荷密度都可經選擇而使得所有電壓大於最小汲極電壓，其中最小汲極電壓可以例如在20V與100V的範圍內，汲極側存取區域83的2DEG中與漸變III-N層20中的幾乎全部或實質上所有的移動載流子耗盡（2DEG中的移動載流子包括導電電子，而漸變III-N層20中的移動載流子包括電洞）。因為漸變III-N層20完全耗盡，所以不再保持在閘極電位，而因此該層中的電位（亦即電壓）增加（因為該層不再等電位，該層的不同部分將處於不同電位）。因此，從汲極75到閘極88的電位平滑變化，在習知平坦HEMT中通常觀察到的場峰值在場板邊緣處減輕。此舉產生更均勻的電場，並因此在崩潰發生之前產生更大的平均場，藉此產生更大的崩潰電壓。
第22A圖圖示合併漸變層的III-N裝置的另一實施例，以在OFF狀態偏壓期間耗盡裝置存取區域84中的裝置通道。第22A圖的裝置係為具有二個功率電極並可作為III-N蕭特基二極體操作的雙終端III-N裝置。第一功率電極95與2DEG通道19接觸，並可以具有與第1圖的裝置中的汲極75相同的特性。第二功率電極801係形成於凹部中，該凹部延伸通過漸變III-N層20、通過III-N阻隔層12、通過2DEG通道19、且部分通過III-N通道層11。第二功率電極801可包括兩個或更多個金屬層。與底下的III-N層接觸或相鄰的第一金屬層係與III-N層形成蕭特基（整流）觸點。較佳地，蕭特基阻隔高度係與所需要的一樣大，以將反向偏壓洩漏電流減少到所期望的水平。Ni、Pt、或TiN層通常用於第一接觸金屬層。在第一金屬層頂部的其餘金屬層通常是厚的，並具有大的導電性（例如Au、Cu、或Al），以減少第二功率電極801中的橫向電阻。當第22A圖的裝置係偏壓成關斷狀態時，經由p型摻雜III-N層420將電洞供應至層20，而可利用具有小於III-N阻隔層12的帶隙的突變異質接面層（例如，未摻雜的GaN層）實現漸變層20中負極化電荷的所需濃度。然而，可在III-N通道層12與突變異質接面層的界面處發生電洞捕捉，而造成崩潰電壓的暫態降低以及裝置開關速度的降低。此舉使得相較於漸變III-N層20，更不期望突變異質接面層。而且，相較於突變GaN層，漸變III-N層20可降低p型摻雜層420與漸變III-N層20之間的界面電阻。
在凹部中形成第二功率電極801之前，可以沿著凹部的側壁共形地沉積可選擇的p型摻雜阻隔增強III-N層430。此阻隔增強層430可以形成於凹部中的電極801與底下的III-N層之間。阻隔增強層430可用於增強功率電極801與底下的層之間的蕭特基阻隔高度，藉此在裝置操作期間進一步減少反向偏壓電流。在蝕刻電極801所沉積的凹部之後，可以經由再生長步驟形成阻隔增強層430。在蝕刻凹部之後，此III-N層430的再生長有助於修復由蝕刻處理所造成的損傷，並且減少通過蕭特基觸點的電流洩漏路徑。在沒有阻隔增強層形成的裝置中，反向偏壓洩漏電流可能是10倍或更大。p型摻雜阻隔增強層430可以具有特性，而使得厚度與p型摻雜密度（例如小於1×1018 個電洞/cm2 ）的組合造成該層的電洞在正向與反向偏壓條件下完全耗盡，藉此允許裝置作為蕭特基二極體。可替代地，p型摻雜阻隔增強層430可以具有特性，而使得該層的電洞在正向或反向偏壓條件下不會耗盡，而III-N裝置可以作為p-n接面二極體。可替代地，p型摻雜阻擋增強層430的厚度與摻雜密度可以經選擇而使得在正向偏壓操作期間存在電洞，但是在反向偏壓操作期間阻隔增強層的電洞完全耗盡，而裝置可以操作為像具有蕭特基與p-n接面二極體特性的混合裝置。
第22A圖的裝置可以可選擇地形成為具有III-N背阻隔層13。背阻隔層13可以具有與III-N阻隔層12類似的性質，並用於限制從p型摻雜II-N層420注射至通道19中的電洞。背阻隔層13應距離2DEG通道19小於100nm，但亦距離2DEG足夠遠，而因此不會讓2DEG通道19的薄片電阻增加超過50％。背阻隔層13應具有性質，而使得與緩衝層10相鄰的背阻隔層的n極側上並未形成2DEG通道。
此外，當裝置被偏壓成OFF狀態時，第22A圖的裝置中的峰值電場係發生於p型摻雜III-N層420的第一功率電極側邊緣附近（第22A圖中的點812）。由於在裝置被偏壓成OFF狀態時，第一功率電極95與第二功率電極801之間具有大電壓差，所以第一功率電極95與第二功率電極801之間的間隔必須足夠大，以防止在裝置被偏壓成OFF狀態以及在第一功率電極（相對於第二功率電極）處的電壓係為多達裝置的最大額定電壓的任何電壓而偏壓時崩潰。然而，由於裝置存取區域84中的耗盡的2DEG通道19與耗盡的漸變層20提供的電場的擴展，所以間隔802遠遠小於缺少在裝置OFF狀態操作期間裝置存取區域中耗盡2DEG通道的層（例如層20）的習知裝置所需要者。舉例而言，若第22A圖的裝置係設計（例如額定）成在裝置被偏壓成OFF狀態時支援600V的最大穩態電壓，則間隔802通常必須大於約7μm，但可以小於18μm，小於15μm、小於10μm、或小於9μm。在裝置存取區域中的2DEG通道在OFF狀態裝置操作期間並未完全耗盡的習知III-N裝置中，第一功率電極與第二功率電極之間的間隔通常需要大於18μm，以讓裝置在被偏壓成OFF狀態時能夠支援至少600V。
第22A圖的裝置操作如下。當第二功率電極801的電壓小於第一功率電極95的電壓，而使得第二功率電極801與III-N層12之間的蕭特基接面受到反向偏壓時，裝置處於OFF狀態。當將小的正電壓施加至第一功率電極95時，裝置存取區域84中的2DEG的部分係與第一功率電極95具有實質上相同的電位。漸變III-N層20係保持與第二功率電極801實質上相同的電位。隨著第一功率電極95上的電壓逐漸增加，從漸變III-N層20正下方的裝置存取區域84中的2DEG的部分往上到漸變III-N層20建立正電場。此舉造成來自裝置存取區域中的2DEG的部分的電子變得耗盡，而漸變III-N層20的電洞亦逐漸耗盡。
隨著第二功率電極801處的電壓相對於第一功率電極95增加至大於裝置的第一臨限值電壓時，則功率電極之間的蕭特基接面變為正向偏壓，而裝置處於ON狀態。在此狀態下，大量的電子電流從第一功率電極通過2DEG通道19流入第二功率電極801。隨著第二功率電極801處的電壓進一步增加超過第二臨限值電壓，則存在於p型摻雜層420與III-N通道層11之間的p-i-n接面調成導通，額外的電洞注射至通道19。為了保持空間電荷平衡，在通道19上將額外的電子成像。III-N背阻隔層13用於限制形成於背阻隔層12與III-N通道層11的界面處的電位阱中的一些額外的電洞。當藉由增加通道19的電荷密度以讓偏壓超過p-i-n接面導通電壓時，則此舉增加對裝置的浪湧保護。
漸變III-N層20中的漸變輪廓、III-N層的層厚度與組成物、及通道中的相應（未耗盡）2DEG板電荷密度都可經選擇而使得所有電壓大於最小汲極電壓，其中最小汲極電壓可以例如在5V與100V的範圍內，裝置存取區域84的2DEG中與漸變III-N層20中的幾乎全部或實質上所有的移動載流子耗盡（2DEG中的移動載流子包括導電電子，而漸變III-N層20中的移動載流子包括電洞）。因為漸變III-N層20完全耗盡，所以不再保持在第二功率電極電位，而因此該層中的電位（亦即電壓）增加（因為該層不再等電位，該層的不同部分將處於不同電位）。因此，從第一功率電極95到第二功率電極801的電位平滑變化，在習知平坦裝置中通常觀察到的場峰值在第二功率電極的邊緣處減輕。此導致更均勻的電場，並因此在崩潰發生之前導致更大的平均場，藉此允許更大的崩潰電壓。
第22B圖係為圖示正向偏壓電流（IF ）如何隨著正向偏壓電壓（VF ）大於與蕭特基阻隔高度相關的第一電壓（V1 ）的蕭特基接面調成導通而增加的曲線圖。隨著正向偏壓電壓增加超過第二電壓（V2 ），則存在於p型摻雜III-N層420與III-N通道層11之間的p-i-n接面調成導通，而正向偏壓電流（IF ）係以來自提供給裝置的浪湧電流的加速率增加。
第23圖係為III-N裝置的另一實施例，類似於第22A圖的裝置，除了第一功率電極95係與基板2電連接。在形成第一功率電極95之前，蝕刻處理可用於移除基板2上方的III-N層，以形成通過裝置的通孔。接下來，金屬可以沉積於通孔中，並與基板2與2DEG通道19電連接，以形成第一功率電極95。絕緣層22可以形成於第一功率電極95上，以將其包覆以隔絕外部環境，或者可替代地，可以讓其暴露。背側金屬層802可以沉積於基板2上與III-N緩衝層10相反的側。功率電極801可以作為第一終端，並且背側金屬層802可以作為第二終端，以建立用於簡化封裝的垂直整合的雙終端裝置。
第24圖係為以封裝配置組裝的第23圖的裝置的實例。III-N層結構808包含將第一功率電極95連接至第二功率電極801的2DEG通道19。封裝806具有第一引線804與第二引線805。第一引線804與導電結構封裝底座803電連接。第二引線805與導電結構封裝底座803電隔離。基板2下方的金屬層802可以直接安裝或焊接至導電結構封裝底座803，而功率電極801可以經由電線807與封裝的第二引線805電連接。相較於傳統橫向III-N裝置，此是雙終端垂直III-N裝置的簡化封裝設計。
已描述許多實施方式。然而，應理解，在不悖離本文所述的技術與裝置的精神與範疇的情況下，可以進行各種修改。舉例而言，在本文描述的任何裝置中，III-N通道層與III-N阻隔層之間的界面可以是非突變（亦即，可以在一些有限距離上漸變，例如在0.5nm與10nm之間），或者可替代地III-N通道層與III-N阻隔層可以由帶隙沿著漸變III-N層的相反方向漸變的單層代替。在該等情況中的任一情況下，所誘導的通道電荷可以存在於非突變（例如，漸變）區域的全部或部分上。因此，其他實施方案係在申請專利範圍內。
2‧‧‧基板
10‧‧‧緩衝層
11‧‧‧通道層
12‧‧‧阻隔層
13‧‧‧背阻隔層
17‧‧‧凹部
18‧‧‧凹部
19‧‧‧2DEG通道
20‧‧‧漸變III-N層
20'‧‧‧附加漸變III-N層
22‧‧‧絕緣體層
33‧‧‧電極定義層
71‧‧‧部分
74‧‧‧源極
75‧‧‧汲極
78‧‧‧部分
79‧‧‧場板
81‧‧‧閘極區域
83‧‧‧存取區域
84‧‧‧裝置存取區域
85‧‧‧源極區域
86‧‧‧汲極區域
87‧‧‧閘極絕緣體
87'‧‧‧閘極絕緣體層
88‧‧‧閘極
88'‧‧‧閘極電極層
89‧‧‧延伸部分
95‧‧‧第一功率電極
99‧‧‧部分
201‧‧‧區域
202‧‧‧間隔
203‧‧‧間隔
212‧‧‧點
213‧‧‧點
302‧‧‧第一漸變III-N層
304‧‧‧第二漸變III-N層
402‧‧‧間隔
412‧‧‧點
420‧‧‧p型摻雜III-N層
420'‧‧‧p型摻雜III-N層
430‧‧‧阻隔增強層
700‧‧‧基板
702‧‧‧III-N緩衝層
704‧‧‧漸變III-N層
706‧‧‧III-N通道層
708‧‧‧III-N阻隔層
710‧‧‧源極
712‧‧‧汲極
714‧‧‧閘極
716‧‧‧2DEG通道
801‧‧‧第二功率電極
802‧‧‧間隔
803‧‧‧導電結構封裝底座
804‧‧‧第一引線
805‧‧‧第二引線
806‧‧‧封裝
807‧‧‧電線
808‧‧‧III-N層結構
812‧‧‧點
910‧‧‧p型摻雜區域
第1圖係為具有與漸變III-N層接觸的源極連接的場板的III-N電晶體的橫截面圖。
第2圖圖示第1圖的III-N電晶體的一部分。
第3圖係為第1圖的漸變III-N層的III-N材料層結構。
第4圖係為具有與p型摻雜層接觸的源極連接的場板的III-N電晶體的橫截面圖，p型摻雜層與漸變III-N層接觸。
第5-16圖圖示製造第1圖的電晶體的方法。
第17-20圖係為具有漸變III-N層的部分或完整III-N電晶體結構的橫截面圖。
第21圖係為具有與p型摻雜層接觸的閘極的III-N耗盡模式電晶體的橫截面圖，p型摻雜層係與漸變III-N層接觸。
第22A圖係為雙終端III-N裝置的橫截面圖，其中第二終端係與p型摻雜層接觸，而p型摻雜層係與漸變III-N層接觸。
第22B圖圖示第22A圖的裝置的正向偏壓電壓與電流特性的曲線圖。
第23圖係為具有與基板電連接的第一終端的雙終端III-N裝置的橫截面圖。
第24圖係為第23圖的裝置的示例性封裝配置。
各個圖式中的相似元件符號係表示相似元件。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
2‧‧‧基板
10‧‧‧緩衝層
11‧‧‧通道層
12‧‧‧阻隔層
17‧‧‧凹部
20‧‧‧漸變III-N層
22‧‧‧絕緣體層
33‧‧‧電極定義層
71‧‧‧部分
74‧‧‧源極
75‧‧‧汲極
78‧‧‧部分
79‧‧‧場板
81‧‧‧閘極區域
83‧‧‧存取區域
85‧‧‧源極區域
86‧‧‧汲極區域
87‧‧‧閘極絕緣體
88‧‧‧閘極
89‧‧‧延伸部分
99‧‧‧部分

Claims (49)

  1. 一種III-N裝置，包含： 一III-N層結構，包含一III-N通道層、該III-N通道層上的一III-N阻隔層、及該III-N阻隔層上的一漸變III-N層，該漸變III-N層具有與該III-N阻隔層相鄰的一第一側以及與該第一側相反的一第二側； 一第一功率電極與一第二功率電極；以及 該第一功率電極與該第二功率電極之間的一閘極，該閘極係在該III-N層結構上；其中 將該漸變III-N層的一組成物漸變，而使得與該第一側相鄰的該漸變III-N層的該帶隙大於與該第二側相鄰的該漸變III-N層的該帶隙；以及 該漸變III-N層包括一裝置存取區域，該裝置存取區域係（i）在該閘極與該第二功率電極之間，以及（ii）與該第一功率電極電連接，並與該第二功率電極電隔離。
  2. 如請求項1所述之III-N裝置，進一步包含該III-N通道層中的一2DEG通道。
  3. 如請求項1所述之III-N裝置，其中該III-N阻隔層與該III-N通道層之間的一組成差異造成該2DEG通道在該III-N通道層中被誘導。
  4. 如請求項2所述之III-N裝置，該電晶體具有一臨限值電壓，其中： 該III-N裝置經配置而使得當利用大於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓時，該2DEG通道從該第一功率電極連續延伸至該第二功率電極；以及 當利用小於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓，且利用小於一最小電壓的一正電壓相對於該第一功率電極對該第二功率電極偏壓時，該III-N裝置的一閘極區域中的該2DEG中的移動電荷耗盡。
  5. 如請求項4所述之III-N裝置，其中該III-N裝置經配置而使得當利用小於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓，且利用大於該最小電壓的一正電壓相對於該第一功率電極對該第二功率電極偏壓時，該閘極與該第二功率電極之間的該裝置存取區域中的該2DEG中的移動電荷耗盡。
  6. 如請求項5所述之III-N裝置，其中該最小電壓係為5V或更大。
  7. 如請求項5所述之III-N裝置，其中該最小電壓係在5V至100V的一範圍內。
  8. 如請求項2所述之III-N裝置，該III-N裝置具有一臨限值電壓，其中該漸變III-N層的一漸變輪廓係使得在利用低於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓，且該第二功率電極係相對於該第一功率電極偏壓至高於一最小電壓時，該閘極與該第二功率電極之間的該裝置存取區域中的該2DEG通道中的移動電荷耗盡，但在利用高於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓時，則不耗盡。
  9. 如請求項2所述之III-N裝置，該III-N裝置具有一臨限值電壓，其中該漸變III-N層的一漸變輪廓係使得在利用低於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓，且該第二功率電極係相對於該第一功率電極偏壓至高於一最小電壓時，該閘極與該第二功率電極之間的該裝置存取區域中的該2DEG通道中的移動電荷耗盡，但在利用低於該臨限值電壓的一電壓相對於該第一功率電極對該閘極偏壓，且該第二功率電極係相對於該第一功率電極偏壓至低於該最小電壓時，則不耗盡。
  10. 如請求項9所述之III-N裝置，其中該最小電壓係在5V至100V的一範圍內。
  11. 如請求項2所述之III-N裝置，其中該漸變III-N層的一漸變輪廓係使得該漸變III-N層中的一極化電荷密度係在該2DEG通道中的移動電荷的一面積板電荷密度的10-100％的該範圍內。
  12. 如請求項1所述之III-N裝置，進一步包含延伸通過該漸變III-N層的一凹部，其中該閘極係位於該凹部中。
  13. 如請求項1所述之III-N裝置，進一步包含一場板，連接至該第一功率電極並直接接觸位於該閘極與該第二功率電極之間的該漸變III-N層的一表面。
  14. 如請求項1所述之III-N裝置，其中該漸變III-N層包含與該第一側相鄰的一第一漸變III-N層以及與該第二側相鄰的一第二漸變III-N層，其中該第一漸變III-N層比該第二漸變III-N層更厚。
  15. 如請求項14所述之III-N裝置，其中該第一漸變III-N層比該第二漸變III-N層厚至少三倍。
  16. 如請求項14所述之III-N裝置，其中該第一漸變III-N層的一帶隙係以一第一速率漸變，而該第二漸變III-N層的一帶隙係以一第二速率漸變，該第二速率大於該第一速率。
  17. 如請求項16所述之III-N裝置，其中該第二速率係為該第一速率的至少五倍。
  18. 一種電晶體，包含： 一III-N層結構，包含一III-N通道層、該III-N通道層上的一III-N阻隔層、該III-N阻隔層上的一第一漸變III-N層、及該第一漸變III-N層上的一第二漸變III-N層，該第二漸變III-N層比該第一漸變III-N層更薄； 一源極電極與一汲極電極；以及 該源極電極與該汲極電極之間的一閘極，該閘極係在該III-N層結構上；其中 該第一漸變III-N層具有與該III-N阻隔層相鄰的一第一側以及與該第一側相反的一第二側，而該第二漸變III-N層具有與該第一漸變III-N層相鄰的一第三側以及與該第三側相反的一第四側； 將該第一漸變III-N層的一組成物從該第一側到該第二側利用一第一平均速率漸變，而使得該第一側處的該第一漸變III-N層的該帶隙大於該第二側處的該第一漸變III-N層的該帶隙； 將該第二漸變III-N層的一組成物從該第三側到該第四側利用一第二平均速率漸變，而使得該第三側處的該第二漸變III-N層的該帶隙大於該第四側處的該第二漸變III-N層的該帶隙；以及 該第二平均速率大於該第一平均速率。
  19. 如請求項18所述之電晶體，進一步包含一場板，與該源極電極電連接，並接觸位於該閘極與該汲極電極之間的該第二漸變III-N層的一表面。
  20. 如請求項19所述之電晶體，其中該第二漸變III-N層係與該汲極電極電隔離。
  21. 如請求項19所述之電晶體，其中該第二漸變III-N層並未直接接觸該汲極電極。
  22. 一種III-N裝置，包含： 一III-N層結構，包含與一III-N通道層相鄰的一III-N阻隔層，其中該III-N通道層與該III-N阻隔層之間的一組成差異造成一2DEG通道在該III-N通道層中被誘導； 一第一功率電極與一第二功率電極，其中該第一與第二功率電極係與該2DEG通道電連接； 一閘極電極，在該III-N通道層上，以及在該第一功率電極與該第二功率電極之間； 一漸變III-N層，在該III-N層結構上，以及在該閘極電極與該第二功率電極之間，該漸變III-N層具有與該III-N層結構相鄰的一第一側以及與該第一側相反的一第二側；以及 一p型摻雜III-N層，在該漸變III-N層上，該p型摻雜III-N層具有與該漸變III-N層的該第二側接觸的一第三側以及與該第三側相反的一第四側；其中 將該漸變III-N層的一組成物漸變，而使得與該第一側相鄰的該漸變III-N層的該帶隙大於與該第二側相鄰的該漸變III-N層的該帶隙；以及 該p型摻雜III-N層的該第三側的一面積小於該漸變III-N層的該第二側的一面積。
  23. 如請求項22所述之III-N裝置，其中該p型摻雜III-N層與該漸變III-N層係電隔離於該第二功率電極。
  24. 如請求項22所述之III-N裝置，進一步包含一場板，與該第一功率電極電連接，並接觸位於該閘極電極與該第二功率電極之間的該p型摻雜III-N層的一表面。
  25. 如請求項22所述之III-N裝置，其中該漸變III-N層與該p型摻雜層之每一者包括與該閘極電極相鄰的一第一邊緣以及與該第一邊緣相反的一第二邊緣，且其中該閘極電極與該漸變III-N層的該第二邊緣之間的一間隔大於該閘極電極與該p型摻雜III-N層的該第二邊緣之間的一間隔。
  26. 如請求項25所述之III-N裝置，其中該第二功率電極與該p型摻雜III-N層的該第二邊緣之間的一間隔大於該第二功率電極與該漸變III-N層的該第二邊緣之間的一間隔。
  27. 一種電晶體，包含： 一III-N層結構，包含在一III-N阻隔層與一漸變III-N層之間的一III-N通道層； 一源極與一汲極； 該源極與該汲極之間的一閘極，該閘極係在該III-N層結構上；以及 該III-N通道層中的一通道，當利用高於該電晶體的一臨限值電壓的一電壓相對於該源極對該閘極偏壓時，該通道從該源極延伸到該汲極；其中 該漸變III-N層係與該源極電連接，並與該汲極電隔離。
  28. 如請求項27所述之電晶體，其中該通道係位於該漸變III-N層與該閘極之間。
  29. 如請求項27所述之電晶體，其中該III-N通道層的一部分係在該汲極下方，並位於該汲極與該漸變III-N層之間。
  30. 一種電晶體，包含： 一III-N層結構，包含一III-N通道層與一III-N阻隔層； 該III-N通道層中的一2DEG通道； 一源極與一汲極； 該源極與該汲極之間的一閘極，該閘極係在該III-N層結構上；以及 一漸變III-N層，至少部分位於該閘極與該汲極之間的一存取區域中；其中 該漸變III-N層的一漸變輪廓係造成電洞在該漸變III-N層的至少一部分中被誘導，而沒有p型摻雜劑被包括在該漸變III-N層的該部分中；以及 該漸變III-N層的該漸變輪廓係在利用低於一電晶體臨限值電壓的一電壓相對於該源極對該閘極偏壓，而相對於該源極對該汲極偏壓至高於一最小電壓時，使得該閘極與該汲極之間的該存取區域中的該2DEG通道中的移動電荷耗盡，但是在利用低於該電晶體臨限值電壓的一電壓相對於該源極對該閘極偏壓，而相對於該源極對該汲極偏壓至低於該最小電壓時，則不耗盡。
  31. 如請求項30所述之電晶體，其中該最小電壓大於5V。
  32. 如請求項30所述之電晶體，其中該漸變III-N層係與該源極接觸。
  33. 如請求項30所述之電晶體，其中該漸變III-N層中的一電洞密度係在該裝置未受偏壓的情況下在該2DEG通道中的移動電荷的一面積板電荷密度的10-100％的該範圍內。
  34. 如請求項30所述之電晶體，其中該漸變III-N層中的一負固定電荷密度係在該2DEG通道中的移動電荷的一面積板電荷密度的10-100％的該範圍內。
  35. 一種III-N裝置，包含： 一III-N層結構，包含與一III-N通道層相鄰的一III-N阻隔層，其中該III-N通道層與該III-N阻隔層之間的一組成差異造成一2DEG通道在該III-N通道層中被誘導； 一源極電極與一汲極電極，其中該源極電極與該汲極電極係與該2DEG通道電連接； 一漸變III-N層，在該III-N層結構上，該漸變III-N層具有與該III-N層結構相鄰的一第一側以及與該第一側相反的一第二側；以及 一p型摻雜III-N層，在該漸變III-N層上，該p型摻雜III-N層具有與該漸變III-N層的該第二側接觸的一第三側以及與該第三側相反的一第四側； 一閘極電極，在該p型摻雜III-N層上，以及在該源極電極與該汲極電極之間；其中 將該漸變III-N層的一組成物漸變，而使得與該第一側相鄰的該漸變III-N層的該帶隙大於與該第二側相鄰的該漸變III-N層的該帶隙； 該p型摻雜III-N層的該第三側的一面積小於該漸變III-N層的該第二側的一面積；以及 該漸變III-N層係與該源極電極及該汲極電極電隔離。
  36. 如請求項35所述之III-N裝置，該III-N裝置具有一臨限值電壓，其中該漸變III-N層的一漸變輪廓係使得在利用低於該臨限值電壓的一電壓相對於該源極電極對該閘極偏壓，且該汲極電極係相對於該源極電極偏壓至高於一最小電壓時，該閘極與該汲極電極之間的一存取區域中的該2DEG通道中的移動電荷耗盡，但在利用高於該臨限值電壓的一電壓相對於該源極電極對該閘極偏壓時，則不耗盡。
  37. 如請求項36所述之III-N裝置，其中該最小電壓係為5V或更大。
  38. 如請求項36所述之III-N裝置，其中該漸變III-N層與該汲極電極之間的一間隔大於1μm且小於7μm。
  39. 如請求項35所述之III-N裝置，其中該漸變III-N層的一漸變輪廓係使得該漸變III-N層具有一淨負極化電荷。
  40. 一種III-N裝置，包含： 一基板； 一III-N層結構，在該基板上，該III-N層結構包含一III-N通道層、該III-N通道層上的一III-N阻隔層、及該III-N阻隔層上的一漸變III-N層，該漸變III-N層具有與該III-N阻隔層相鄰的一第一側以及與該第一側相反的一第二側； 該III-N通道層中的一2DEG通道；以及 一第一功率電極與一第二功率電極；其中 將該漸變III-N層的一組成物漸變，而使得與該第一側相鄰的該漸變III-N層的該帶隙大於與該第二側相鄰的該漸變III-N層的該帶隙； 該漸變III-N層係與該第一功率電極電隔離；以及 該漸變III-N層的該漸變輪廓係使得當該第一功率電極相對於該第二功率電極偏壓至高於一最小電壓時，該漸變III-N層下方的該2DEG通道中的移動電荷耗盡，但當該第一電極相對於該第二功率電極偏壓至低於該最小電壓時，則不耗盡。
  41. 如請求項40所述之III-N裝置，其中該漸變輪廓係使得該漸變III-N層具有一淨負極化電荷。
  42. 如請求項40所述之III-N裝置，其中該最小電壓大於5V。
  43. 如請求項40所述之III-N裝置，其中該第二功率電極與該III-N通道層之間的一觸點係為一蕭特基觸點。
  44. 如請求項43所述之III-N裝置，其中該裝置能夠支援該第一功率電極與該第二功率電極之間的600V或更多的一電壓，而該第一功率電極與該第二功率電極之間的一間隔小於15μm。
  45. 如請求項43所述之III-N裝置，進一步包含在該漸變III-N層上的一p型摻雜III-N層，其中該p型摻雜層直接接觸該第二功率電極，且該p型摻雜層與該第一功率電極之間的一間隔等於或大於該第一功率電極與該第二功率電極之間的一間隔。
  46. 如請求項43所述之裝置，其中該III-N層結構進一步包含一III-N背阻隔層，該III-N背阻隔層具有與該基板相鄰的一第一側以及與該III-N通道層相鄰的一第二側，其中該第二側距離該2DEG通道小於100nm。
  47. 如請求項46所述之裝置，該裝置具有一第一臨限值電壓與一第二臨限值電壓，其中該第二功率電極相對於該第一功率電極偏壓至高於一第一臨限值電壓而造成該裝置以一第一速率傳導電流，以及該第二功率電極相對於第一功率電極偏壓至高於一第二臨限值電壓而造成該裝置以一第二速率傳導電流，該第二臨限值電壓大於該第一臨限值電壓，該第二速率大於該第一速率。
  48. 一種III-N裝置組件，該III-N裝置組件包含： 一III-N裝置，包括： 在一基板上的一III-N層結構，該III-N層結構包含一III-N通道層、該III-N通道層上的一III-N阻隔層、該III-N阻隔層上的一漸變III-N層、及該III-N漸變層上的一p型摻雜III-N層；以及 一第一功率電極與一第二功率電極；其中該第一功率電極至少部分位於形成為通過該III-N層結構的一通孔中，而該第二功率電極的至少一部分係形成於該III-N層結構中的一凹部中； 其中該第一功率電極係與該漸變III-N層及p型摻雜III-N層電隔離，而該第一功率電極係與該III-N通道層中的一2DEG及該基板電連接；以及 一封裝，包裝該III-N裝置，該封裝包括： 一第一引線與一第二引線，該第一引線係與一導電結構封裝底座電連接，而該第二引線係與該導電結構封裝底座電隔離； 其中該III-N裝置的該基板係與該封裝的該導電結構底座電連接，而該III-N裝置的該第二功率電極係與該封裝的該第二引線電連接。
  49. 如請求項48所述之III-N裝置，其中該漸變III-N層的一漸變輪廓係使得該漸變III-N層具有一淨負極化電荷。
TW106117881A 2016-05-31 2017-05-31 包含漸變空乏層的三族氮化物裝置 TWI762486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662343782P 2016-05-31 2016-05-31
US62/343,782 2016-05-31

Publications (2)

Publication Number Publication Date
TW201806165A true TW201806165A (zh) 2018-02-16
TWI762486B TWI762486B (zh) 2022-05-01

Family

ID=59055301

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111112995A TWI813243B (zh) 2016-05-31 2017-05-31 包含漸變空乏層的三族氮化物裝置
TW106117881A TWI762486B (zh) 2016-05-31 2017-05-31 包含漸變空乏層的三族氮化物裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111112995A TWI813243B (zh) 2016-05-31 2017-05-31 包含漸變空乏層的三族氮化物裝置

Country Status (3)

Country Link
US (3) US10224401B2 (zh)
TW (2) TWI813243B (zh)
WO (1) WO2017210323A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法
US11870429B2 (en) 2021-06-29 2024-01-09 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
TWI848019B (zh) * 2018-11-16 2024-07-11 加拿大商弗瑞爾公司 微裝置匣體結構
TWI887433B (zh) * 2020-06-16 2025-06-21 美商創世舫科技有限公司 用於整合的ⅲ型氮化物裝置的電子模組與半橋電路

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10636899B2 (en) * 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region
IT201700064147A1 (it) * 2017-06-09 2018-12-09 St Microelectronics Srl Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione
US10720497B2 (en) * 2017-10-24 2020-07-21 Raytheon Company Transistor having low capacitance field plate structure
CN108172573B (zh) * 2017-12-15 2020-04-28 华南理工大学 适用于35GHz交流频率下工作的GaN整流器及其制备方法
TWI661555B (zh) * 2017-12-28 2019-06-01 Nuvoton Technology Corporation 增強型高電子遷移率電晶體元件
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN113994481B (zh) * 2019-06-17 2024-07-05 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
FR3097682B1 (fr) * 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11367787B2 (en) * 2019-11-12 2022-06-21 Winbond Electronics Corp. Semiconductor device and manufacturing method thereof
CN113130641A (zh) * 2020-01-15 2021-07-16 世界先进积体电路股份有限公司 半导体装置以及其形成方法
US11955522B2 (en) * 2020-02-13 2024-04-09 Vanguard International Semiconductor Corporation Semiconductor structure and method of forming the same
TWI740457B (zh) * 2020-04-16 2021-09-21 世界先進積體電路股份有限公司 半導體結構以及半導體裝置
US12176430B2 (en) 2020-07-24 2024-12-24 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
US12501644B2 (en) * 2020-07-31 2025-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride-based device with step-wise field plate and method making the same
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
US20230290834A1 (en) * 2020-08-06 2023-09-14 Qorvo Us, Inc. ENHANCEMENT-MODE GaN HFET
US11588036B2 (en) 2020-11-11 2023-02-21 Vanguard International Semiconductor Corporation High-efficiency packaged chip structure and electronic device including the same
US12224337B2 (en) * 2020-12-23 2025-02-11 Intel Corporation PGaN enhancement mode HEMTs with dopant diffusion spacer
US20220376098A1 (en) * 2021-05-20 2022-11-24 Wolfspeed, Inc. Field effect transistor with selective modified access regions
EP4352790A4 (en) * 2021-05-20 2025-04-16 Wolfspeed, Inc. FIELD-EFFECT TRANSISTOR WITH MODIFIED ACCESS AREAS
US20220399328A1 (en) * 2021-06-15 2022-12-15 Texas Instruments Incorporated High-voltage depletion-mode current source, transistor, and fabrication methods
CN113594233B (zh) * 2021-08-09 2024-07-19 迪优未来科技(清远)有限公司 一种集成肖特基二极管的高压增强型hemt及其制备方法
CN113707727B (zh) * 2021-08-30 2023-03-28 电子科技大学 一种具有倒梯形槽的垂直GaN二极管
WO2023070372A1 (en) * 2021-10-27 2023-05-04 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN114156347A (zh) * 2021-12-27 2022-03-08 国网山东省电力公司电力科学研究院 高耐压和低导通的横向结构功率肖特基二极管器件
TWI837667B (zh) * 2022-05-17 2024-04-01 國立中山大學 p型氮化鎵高電子移動率電晶體
TW202406148A (zh) * 2022-07-29 2024-02-01 聯華電子股份有限公司 氮化鎵元件以及高電子遷移率電晶體的製造方法
US20240162341A1 (en) * 2022-11-14 2024-05-16 Raytheon Company Double continuous graded back barrier group iii-nitride high electron mobility heterostructure
TWI812559B (zh) * 2022-12-07 2023-08-11 尼克森微電子股份有限公司 功率元件及其製作方法
US20240332287A1 (en) * 2023-03-31 2024-10-03 Alpha And Omega Semiconductor International Lp Dual p-body dose reverse-conducting (dpd-rc) igbt structure

Family Cites Families (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300091A (en) 1980-07-11 1981-11-10 Rca Corporation Current regulating circuitry
JPS5949020A (ja) 1982-09-13 1984-03-21 Toshiba Corp 論理回路
US4645562A (en) 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
US4665508A (en) 1985-05-23 1987-05-12 Texas Instruments Incorporated Gallium arsenide MESFET memory
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4821093A (en) 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5051618A (en) 1988-06-20 1991-09-24 Idesco Oy High voltage system using enhancement and depletion field effect transistors
US5329147A (en) 1993-01-04 1994-07-12 Xerox Corporation High voltage integrated flyback circuit in 2 μm CMOS
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5550404A (en) 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5740192A (en) 1994-12-19 1998-04-14 Kabushiki Kaisha Toshiba Semiconductor laser
US5646069A (en) 1995-06-07 1997-07-08 Hughes Aircraft Company Fabrication process for Alx In1-x As/Gay In1-y As power HFET ohmic contacts
US5618384A (en) 1995-12-27 1997-04-08 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist
JPH09306926A (ja) 1996-05-10 1997-11-28 Hitachi Ltd 半導体装置およびその製造方法
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
US6008684A (en) 1996-10-23 1999-12-28 Industrial Technology Research Institute CMOS output buffer with CMOS-controlled lateral SCR devices
US5714393A (en) 1996-12-09 1998-02-03 Motorola, Inc. Diode-connected semiconductor device and method of manufacture
US5909103A (en) 1997-07-24 1999-06-01 Siliconix Incorporated Safety switch for lithium ion battery
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP4282778B2 (ja) 1997-08-05 2009-06-24 株式会社半導体エネルギー研究所 半導体装置
JP3222847B2 (ja) 1997-11-14 2001-10-29 松下電工株式会社 双方向形半導体装置
JP3129264B2 (ja) 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JP2000012950A (ja) 1998-04-23 2000-01-14 Matsushita Electron Corp 半導体レ―ザ装置
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
DE19902520B4 (de) 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
JP2000058871A (ja) 1999-07-02 2000-02-25 Citizen Watch Co Ltd 電子機器の集積回路
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP3751791B2 (ja) 2000-03-28 2006-03-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7892974B2 (en) 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6580101B2 (en) 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
US6624452B2 (en) 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US6727531B1 (en) 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US7233028B2 (en) 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP3834589B2 (ja) 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
WO2003032397A2 (en) 2001-07-24 2003-04-17 Cree, Inc. INSULTING GATE AlGaN/GaN HEMT
US20030030056A1 (en) 2001-08-06 2003-02-13 Motorola, Inc. Voltage and current reference circuits using different substrate-type components
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP2003244943A (ja) 2002-02-13 2003-08-29 Honda Motor Co Ltd 電源装置の昇圧装置
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR100497890B1 (ko) 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
AU2003265691A1 (en) 2002-08-26 2004-03-11 University Of Florida GaN-TYPE ENHANCEMENT MOSFET USING HETERO STRUCTURE
JP2006505169A (ja) 2002-10-29 2006-02-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 双方向性２重ｎｍｏｓスイッチ
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7169634B2 (en) 2003-01-15 2007-01-30 Advanced Power Technology, Inc. Design and fabrication of rugged FRED
US20060118811A1 (en) 2003-02-04 2006-06-08 Shen Zheng Bi-directional power switch
JP2004253620A (ja) 2003-02-20 2004-09-09 Nec Compound Semiconductor Devices Ltd 電界効果型トランジスタおよびその製造方法
JP2004260114A (ja) 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7658709B2 (en) 2003-04-09 2010-02-09 Medtronic, Inc. Shape memory alloy actuators
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
CA2427039C (en) 2003-04-29 2013-08-13 Kinectrics Inc. High speed bi-directional solid state switch
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
TWI560783B (en) 2003-09-09 2016-12-01 Univ California Fabrication of single or multiple gate field plates
US6930517B2 (en) 2003-09-26 2005-08-16 Semiconductor Components Industries, L.L.C. Differential transistor and method therefor
WO2005062745A2 (en) 2003-10-10 2005-07-14 The Regents Of The University Of California GaN/AlGaN/GaN DISPERSION-FREE HIGH ELECTRON MOBILITY TRANSISTORS
US7268375B2 (en) 2003-10-27 2007-09-11 Sensor Electronic Technology, Inc. Inverted nitride-based semiconductor structure
US6867078B1 (en) 2003-11-19 2005-03-15 Freescale Semiconductor, Inc. Method for forming a microwave field effect transistor with high operating voltage
US7488992B2 (en) 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8174048B2 (en) 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US7550781B2 (en) 2004-02-12 2009-06-23 International Rectifier Corporation Integrated III-nitride power devices
US7084475B2 (en) 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP5084262B2 (ja) 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4744109B2 (ja) 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006033723A (ja) 2004-07-21 2006-02-02 Sharp Corp 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US20060076677A1 (en) 2004-10-12 2006-04-13 International Business Machines Corporation Resist sidewall spacer for C4 BLM undercut control
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7109552B2 (en) 2004-11-01 2006-09-19 Silicon-Based Technology, Corp. Self-aligned trench DMOS transistor structure and its manufacturing methods
JP4650224B2 (ja) 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4637553B2 (ja) 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
KR100580752B1 (ko) 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US9640649B2 (en) 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7429534B2 (en) 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7253454B2 (en) 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7321132B2 (en) 2005-03-15 2008-01-22 Lockheed Martin Corporation Multi-layer structure for use in the fabrication of integrated circuit devices and methods for fabrication of same
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7439557B2 (en) 2005-03-29 2008-10-21 Coldwatt, Inc. Semiconductor device having a lateral channel and contacts on opposing surfaces thereof
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
WO2006114883A1 (ja) 2005-04-22 2006-11-02 Renesas Technology Corp. 半導体装置
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
US7326971B2 (en) 2005-06-08 2008-02-05 Cree, Inc. Gallium nitride based high-electron mobility devices
US7408399B2 (en) 2005-06-27 2008-08-05 International Rectifier Corporation Active driving of normally on, normally off cascoded configuration devices through asymmetrical CMOS
US7855401B2 (en) 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
WO2007006001A2 (en) 2005-07-06 2007-01-11 International Rectifier Corporation Iii-nitride enhancement mode devices
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
KR100610639B1 (ko) 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP4997621B2 (ja) 2005-09-05 2012-08-08 パナソニック株式会社 半導体発光素子およびそれを用いた照明装置
JP5501618B2 (ja) 2005-09-07 2014-05-28 クリー インコーポレイテッド 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
CA2622750C (en) 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
US7482788B2 (en) 2005-10-12 2009-01-27 System General Corp. Buck converter for both full load and light load operations
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
WO2007059220A2 (en) 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2007149794A (ja) 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007150074A (ja) 2005-11-29 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子
US7932539B2 (en) 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP2007157829A (ja) 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
TW200723624A (en) 2005-12-05 2007-06-16 Univ Nat Chiao Tung Process of producing group III nitride based reflectors
KR100661602B1 (ko) 2005-12-09 2006-12-26 삼성전기주식회사 수직 구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007165446A (ja) 2005-12-12 2007-06-28 Oki Electric Ind Co Ltd 半導体素子のオーミックコンタクト構造
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
EP1978550A4 (en) 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007215331A (ja) 2006-02-10 2007-08-23 Hitachi Ltd 昇圧回路
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP2007242853A (ja) 2006-03-08 2007-09-20 Sanken Electric Co Ltd 半導体基体及びこれを使用した半導体装置
EP2677544B1 (en) 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
TW200742076A (en) 2006-03-17 2007-11-01 Sumitomo Chemical Co Semiconductor field effect transistor and method of manufacturing the same
DE112007000667T5 (de) 2006-03-20 2009-01-29 International Rectifier Corp., El Segundo Vereinigter Gate-Kaskoden-Transistor
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US7745851B2 (en) 2006-04-13 2010-06-29 Cree, Inc. Polytype hetero-interface high electron mobility device and method of making
US7629627B2 (en) 2006-04-18 2009-12-08 University Of Massachusetts Field effect transistor with independently biased gates
JP5065616B2 (ja) 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
TW200830550A (en) 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP5200936B2 (ja) 2006-09-20 2013-06-05 富士通株式会社 電界効果トランジスタおよびその製造方法
KR100782430B1 (ko) 2006-09-22 2007-12-05 한국과학기술원 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조
JP5520432B2 (ja) 2006-10-03 2014-06-11 古河電気工業株式会社 半導体トランジスタの製造方法
JP4282708B2 (ja) 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
CA2669228C (en) 2006-11-15 2014-12-16 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5211468B2 (ja) 2006-11-24 2013-06-12 日産自動車株式会社 半導体装置の製造方法
WO2008127469A2 (en) 2006-12-15 2008-10-23 University Of South Carolina A novel fabrication technique for high frequency, high power group iii nitride electronic devices
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008199771A (ja) 2007-02-13 2008-08-28 Fujitsu Ten Ltd 昇圧回路制御装置、及び昇圧回路
US7655962B2 (en) 2007-02-23 2010-02-02 Sensor Electronic Technology, Inc. Enhancement mode insulated gate heterostructure field-effect transistor with electrically isolated RF-enhanced source contact
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US8110425B2 (en) 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP2008243848A (ja) 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
TWI467759B (zh) 2007-03-29 2015-01-01 美國加利福尼亞大學董事會 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體
JP5292716B2 (ja) 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
FR2914500B1 (fr) 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
JP2008270521A (ja) 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
WO2008129071A1 (en) 2007-04-24 2008-10-30 Ingenium Pharmaceuticals Gmbh Inhibitors of protein kinases
US9647103B2 (en) 2007-05-04 2017-05-09 Sensor Electronic Technology, Inc. Semiconductor device with modulated field element isolated from gate electrode
US7961482B2 (en) 2007-05-09 2011-06-14 International Rectifier Corporation Bi-directional HEMT/GaN half-bridge circuit
JP2008288289A (ja) 2007-05-16 2008-11-27 Oki Electric Ind Co Ltd 電界効果トランジスタとその製造方法
CN101312207B (zh) 2007-05-21 2011-01-05 西安捷威半导体有限公司 增强型hemt器件及其制造方法
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
JPWO2008153130A1 (ja) 2007-06-15 2010-08-26 ローム株式会社 窒化物半導体発光素子及び窒化物半導体の製造方法
JP4478175B2 (ja) 2007-06-26 2010-06-09 株式会社東芝 半導体装置
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
TWI460857B (zh) 2007-08-03 2014-11-11 香港科技大學 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
JP4775859B2 (ja) 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
EP2188842B1 (en) 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
US7795642B2 (en) 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US20090075455A1 (en) 2007-09-14 2009-03-19 Umesh Mishra Growing N-polar III-nitride Structures
US20090072269A1 (en) 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP2009081406A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
EP2221856B1 (en) 2007-11-21 2020-09-09 Mitsubishi Chemical Corporation Nitride semiconductor, nitride semiconductor crystal growth method, and nitride semiconductor light emitting element
CN101897029B (zh) 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8674407B2 (en) 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TWI371163B (en) 2008-09-12 2012-08-21 Glacialtech Inc Unidirectional mosfet and applications thereof
US9112009B2 (en) 2008-09-16 2015-08-18 International Rectifier Corporation III-nitride device with back-gate and field plate for improving transconductance
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087076A (ja) 2008-09-30 2010-04-15 Oki Electric Ind Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP2010219117A (ja) 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP5670427B2 (ja) 2009-04-08 2015-02-18 エフィシエント パワー コンヴァーション コーポレーション ＧａＮバッファ層におけるドーパント拡散変調
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8471267B2 (en) 2009-09-03 2013-06-25 Panasonic Corporation Semiconductor device and method for producing same
KR101204613B1 (ko) 2009-09-25 2012-11-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
EP2502275A1 (en) 2009-11-19 2012-09-26 Freescale Semiconductor, Inc. Lateral power transistor device and method of manufacturing the same
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
CN102549716B (zh) 2009-12-11 2016-08-03 国家半导体公司 用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿
US8530904B2 (en) 2010-03-19 2013-09-10 Infineon Technologies Austria Ag Semiconductor device including a normally-on transistor and a normally-off transistor
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8223458B2 (en) 2010-04-08 2012-07-17 Hitachi Global Storage Technologies Netherlands B.V. Magnetic head having an asymmetrical shape and systems thereof
US8772832B2 (en) 2010-06-04 2014-07-08 Hrl Laboratories, Llc GaN HEMTs with a back gate connected to the source
KR101720589B1 (ko) * 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP5075264B1 (ja) 2011-05-25 2012-11-21 シャープ株式会社 スイッチング素子
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130328061A1 (en) 2012-06-07 2013-12-12 Hrl Laboratories, Llc. Normally-off gallium nitride transistor with insulating gate and method of making the same
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) * 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI848019B (zh) * 2018-11-16 2024-07-11 加拿大商弗瑞爾公司 微裝置匣體結構
TWI887433B (zh) * 2020-06-16 2025-06-21 美商創世舫科技有限公司 用於整合的ⅲ型氮化物裝置的電子模組與半橋電路
US11870429B2 (en) 2021-06-29 2024-01-09 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
TWI840853B (zh) * 2021-06-29 2024-05-01 愛爾蘭商納維達斯半導體有限公司 用於控制半導體基板之電壓的電路及方法
US12057824B2 (en) 2021-06-29 2024-08-06 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
US12401359B2 (en) 2021-06-29 2025-08-26 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法

Also Published As

Publication number Publication date
TW202230800A (zh) 2022-08-01
US20200212180A1 (en) 2020-07-02
TWI762486B (zh) 2022-05-01
US20180158909A1 (en) 2018-06-07
US11121216B2 (en) 2021-09-14
WO2017210323A1 (en) 2017-12-07
US10224401B2 (en) 2019-03-05
US20190198615A1 (en) 2019-06-27
TWI813243B (zh) 2023-08-21
US10629681B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
US11121216B2 (en) III-nitride devices including a graded depleting layer
US20250220949A1 (en) Lateral iii-nitride devices including a vertical gate module
US10535763B2 (en) Enhancement-mode III-nitride devices
JP6066933B2 (ja) 半導体デバイスの電極構造
US9941399B2 (en) Enhancement mode III-N HEMTs
CN104201210B (zh) 二极管以及包括该二极管的组件
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
JP2023537713A (ja) 空乏層を有するｉｉｉ族窒化物デバイス
US10256294B2 (en) Vertical gallium nitride power field-effect transistor with a field plate structure
CN106571363A (zh) 半导体器件
JP2013232578A (ja) ショットキーバリアダイオード