[go: up one dir, main page]

JP4478175B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4478175B2
JP4478175B2 JP2007167427A JP2007167427A JP4478175B2 JP 4478175 B2 JP4478175 B2 JP 4478175B2 JP 2007167427 A JP2007167427 A JP 2007167427A JP 2007167427 A JP2007167427 A JP 2007167427A JP 4478175 B2 JP4478175 B2 JP 4478175B2
Authority
JP
Japan
Prior art keywords
layer
silicon layer
nitride semiconductor
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007167427A
Other languages
English (en)
Other versions
JP2009009993A (ja
Inventor
渉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007167427A priority Critical patent/JP4478175B2/ja
Priority to US12/145,980 priority patent/US7884395B2/en
Publication of JP2009009993A publication Critical patent/JP2009009993A/ja
Application granted granted Critical
Publication of JP4478175B2 publication Critical patent/JP4478175B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に窒化物半導体のヘテロ接合構造を用いた半導体装置に関する。
ＧａＮを用いた窒化物半導体素子は、Ｓｉに比べてバンドギャップが大きく、高臨界電界を有することで、小型で高耐圧な素子が実現し易い。このＧａＮ系半導体素子を電力制御用半導体素子として用いた場合には、低いオン抵抗となり、低損失な素子を実現できる。中でも、ＡｌＧａＮ／ＧａＮヘテロ接合構造を用いた電界効果トランジスタ（例えば特許文献１参照）は、単純な素子構造で良好な特性が期待できる。
現在、ワイドバンドギャップ半導体を用いたパワー素子の研究が盛んに行われているが、ＧａＮなどの窒化物半導体素子は、低オン抵抗は実現されつつもアバランシェ耐量などパワー素子独特の特性を考慮した設計が行われていない。これは、ＧａＮ系素子は通信用素子をベースにして設計が行われているためである。
特開２００７−５９５８９号公報
本発明は、高アバランシェ耐量を有する半導体装置を提供する。
本発明の一態様によれば、第１導電型の第１のシリコン層と、前記第１のシリコン層の上に設けられ、前記第１のシリコン層よりも高抵抗な第２のシリコン層と、前記第２のシリコン層の上に設けられた第２導電型の第３のシリコン層と、前記第３のシリコン層の上に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の表面に接し、且つ前記第３のシリコン層に接続された第１の主電極と、前記第２の窒化物半導体層の表面に接し、且つ前記第１のシリコン層に接続された第２の主電極と、前記第２の窒化物半導体層の上における前記第１の主電極と前記第２の主電極との間の部分に設けられた制御電極とを備え、前記第１の主電極、前記第２の主電極および前記制御電極の下に前記第３のシリコン層が設けられ、前記第１のシリコン層、前記第２のシリコン層及び前記第３のシリコン層によって構成されるダイオードの耐圧が、前記第１の窒化物半導体層、前記第２の窒化物半導体層、前記第１の主電極、前記第２の主電極及び前記制御電極によって構成されるトランジスタにおける前記第２の主電極と前記制御電極間の耐圧よりも低いことを特徴とする半導体装置が提供される。
本発明によれば、高アバランシェ耐量を有する半導体装置が提供される。
以下、図面を参照し本発明の実施形態について説明する。本実施形態では、半導体装置として窒化物半導体のヘテロ接合構造を用いた電界効果トランジスタ（ＨＦＥＴ:Heterojunction Field Effect Transistor）を一例に挙げて説明する。なお、以下の実施形態では第１導電型をｎ型、第２導電型をｐ型としている。また、各図面中の同一部分には同一番号を付している。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置の要部断面構造を示す模式図である。
第１のシリコン層としての高不純物濃度のｎ＋型シリコン層（またはシリコン基板）２の主面上には、第２のシリコン層としてｎ−型シリコン層３が設けられている。ｎ−型シリコン層３の主面上には、第３のシリコン層としてｐ型シリコン層４が設けられている。ｎ−型シリコン層３は、ｎ＋型シリコン層２及びｐ型シリコン層４よりも不純物濃度が低く高抵抗である。
ｐ型シリコン層４の主面上には、バッファー層５を介して、第１の窒化物半導体層としてのチャネル層６と、このチャネル層６よりもバンドギャップが大きい第２の窒化物半導体層としてのバリア層７とのヘテロ接合構造が設けられている。
例えば、チャネル層６は不純物が添加されないアンドープのＧａＮからなり、バリア層７はアンドープもしくはｎ型のＡｌＧａＮからなる。ｐ型シリコン層４の主面上に、バッファー層５、チャネル層６及びバリア層７が順にエピタキシャル成長されるが、ｐ型シリコン層４とチャネル層６との間に、例えばアンドープのＡｌＧａＮからなるバッファー層５を設けることで、シリコン表面上にＧａＮを結晶性良く成長させることができる。
バリア層７の表面上には、第１の主電極としてのソース電極８と、第２の主電極としてのドレイン電極９と、制御電極としてのゲート電極１０が設けられている。これら各電極は、互いに離間して絶縁分離されており、ソース電極８とドレイン電極９との間にゲート電極１０が設けられている。
ゲート電極１０はバリア層７の表面に対してショットキー接触している。ゲート電極１０に加えるゲート電圧を制御することで、その下のバリア層７とチャネル層６とのヘテロ接合界面における２次元電子ガス濃度が増減し、ソース電極８とドレイン電極９間に流れる主電流が変化する。
ｎ−型シリコン層３をｎ＋型シリコン層とｐ型シリコン層４とで挟んだ積層構造は、シリコンのｐｉｎダイオードを構成し、このシリコンｐｉｎダイオードの上に窒化ガリウム系のＨＦＥＴが設けられている。すなわち、ＨＦＥＴと、このソース・ドレイン間に並列接続されたシリコンｐｉｎダイオードとが共通の基板（チップ）上に集積化されている。
ソース電極８は、バリア層７の表面に対してオーミック接触すると共に、その下に形成された、バリア層７、チャネル層６及びバッファー層５を貫通してｐ型シリコン層４に至るトレンチを介してｐ型シリコン層４にも接続され、上記シリコンｐｉｎダイオードのアノード電極としても機能する。
ドレイン電極９は、バリア層７の表面に対してオーミック接触すると共に、ｎ＋型シリコン層２の裏面（主面の反対側の面）に設けられ上記シリコンｐｉｎダイオードのカソード電極として機能する裏面電極１及びこの裏面電極１とドレイン電極９を接続する配線等によって、ｎ＋型シリコン層２にも接続されている。
通常、ＡｌＧａＮ／ＧａＮヘテロ接合構造を用いたＨＦＥＴでは、アバランシェ降伏時に正孔排出が速やかに行われないことによって、高アバランシェ耐量が得にくいという問題があった。そのＨＦＥＴにおいて、ドレイン電極に高電圧が印加されると、ゲート電極−ドレイン電極間の電界が増加する。このため、ゲート電極端部かドレイン電極端部でアバランシェ降伏が起きやすい。アバランシェ降伏により発生した電子はドレイン電極に向かって流れ、正孔はゲート電極に向かって流れる。しかし、ゲート電極とＧａＮからなるチャネル層との間には、ＡｌＧａＮからなるバリア層が存在し、ＧａＮとＡｌＧａＮとの価電子帯でのバンド不連続によりゲート電極へと正孔が速やかに排出されずにチャネル層に溜まってしまう。この溜まった正孔によって更に電界が強まることで、アバランシェ電流が増加し、最後には素子が破壊してしまう。
これに対して本実施形態では、前述したＨＦＥＴをシリコンｐｉｎダイオード上に形成してそのＨＦＥＴとシリコンｐｉｎダイオードとを集積化することで、ＨＦＥＴのソース・ドレイン間にシリコンｐｉｎダイオードが並列接続された構造とし、そのシリコンｐｉｎダイオードにアバランシェ電流を流すことで、高アバランシェ耐量を得ることができ、素子破壊を防いで信頼性の高い半導体装置を提供できる。
ＨＦＥＴにおけるゲート電極１０−ドレイン電極９間耐圧よりも、シリコンｐｉｎダイオードの耐圧が低くなるよう設計しておくことで、ドレイン電極９に高電圧が印加されたときに、先にシリコンｐｉｎダイオード側でアバランシェ降伏が起き、ゲート電極１０−ドレイン電極９間は、ＨＦＥＴでアバランシェ降伏が起こるほどの高電界とはならない。すなわち、ドレイン電極９に高電圧が印加され、シリコンｐｉｎダイオードの耐圧に達すると、シリコンｐｉｎダイオード内でアバランシェ降伏が起こりアバランシェ電流が流れる。この時、ＨＦＥＴは耐圧に達していないので、バリア層７とチャネル層６とのヘテロ接合面ではアバランシェ降伏は起きていない。シリコンｐｉｎダイオードでのアバランシェ降伏により発生した電子と正孔は、それぞれ、ｎ＋シリコン層２とｐ型シリコン層４へと速やかに排出されるため、シリコンｐｉｎダイオードは高アバランシェ耐量を有している。
図１では、バリア層７表面からｐ型シリコン層４まで到達するトレンチを形成し、そのトレンチ内にソース電極８を埋め込むことで、ＨＦＥＴのソース電極８とｐｉｎダイオードのｐ型シリコン層４とを接続しており、すなわち、ＨＦＥＴのソース電極兼ｐｉｎダイオードのアノード電極として機能する電極を一体に形成している。
しかし、これに限らず、図２に示すように、バリア層７の表面上に設けられたＨＦＥＴのソース電極１８とは別に、ｐｉｎダイオードのアノード電極１１を設けてもよい。アノード電極１１は、ｐ型シリコン層４表面上においてバッファー層５、チャネル層６及びバリア層７が設けられていない部分にオーミック接触して設けられ、ソース電極１８とは配線等で接続されている。
以下、本発明の他の実施形態について説明する。なお、前述した実施形態と同様の要素については、同一の符号を付して詳細な説明は省略する。
［第２の実施形態］
図３は、本発明の第２の実施形態に係る半導体装置の要部断面構造を示す模式図である。
本実施形態では、ｐｉｎダイオード及びその上のＨＦＥＴが設けられた素子部より外周側の終端部におけるｎ−型シリコン層３の表面に、単数もしくは複数（図示では例えば３つ）のｐ型ガードリング層１３が第４のシリコン層として選択的に設けられている。ガードリング層１３を含む終端部の表面は、フィールド絶縁膜１２で覆われている。
これにより、素子部のｐ型シリコン層４から終端部側へと空乏層が伸びても、ガードリング層１３によりｐ型シリコン層４端部の電界集中が抑制され、安定した耐圧が得られる。また、ｐ型シリコン層４端部の電界集中が抑制されることで、ｐ型シリコン層４端部だけでなく、ｐ型シリコン層４全体を介してｐｉｎダイオードにアバランシェ電流を流すことが可能となり、より高アバランシェ耐量を得やすくなる。
［第３の実施形態］
図４は、本発明の第３の実施形態に係る半導体装置の要部断面構造を示す模式図である。
本実施形態では、ドレイン電極９の下におけるチャネル層６とｎ−型シリコン層３との間の部分に、例えば酸化シリコン、窒化シリコンなどの絶縁物１４が設けられている。この構造の場合、ドレイン電極９に高電圧が印加されると、絶縁物１４にも電圧が印加され、チャネル層６と絶縁物１４との両方で電圧を保持する。したがって、耐圧確保のためにチャネル層６をそれほど厚くしなくてもよく、チャネル層６を薄く形成できることにより、クラックのないバリア層７とチャネル層６とのＡｌＧａＮ／ＧａＮへテロ接合構造を形成しやすくなり、基板の反りも低減することが可能となる。
図４に示す構造は、ｐ型シリコン層４の表面側からｎ−型シリコン層３に到達する溝を形成した後、その溝内に絶縁物１４を充填し、その後、選択成長によりＡｌＧａＮ／ＧａＮへテロ接合構造を形成することで実現可能である。
［第４の実施形態］
図５は、本発明の第４の実施形態に係る半導体装置の要部断面構造を示す模式図である。
本実施形態では、フィールド絶縁膜１２をマスクとして、露出しているｐ型シリコン層４の表面上に、バッファー層５、チャネル層６及びバリア層７を選択的にエピタキシャル成長させる。
これにより、バリア層７とチャネル層６とのＡｌＧａＮ／ＧａＮへテロ接合構造が、ｐ型シリコン層４上に島状に結晶成長され、膜状に結晶成長させる場合に比べてチャネル層６を結晶性良く厚くすることが可能となり、ＨＦＥＴの耐圧を高くすることが可能となる。
ソース電極２８は、バリア層７の表面上から、バリア層７とチャネル層６とのＡｌＧａＮ／ＧａＮへテロ接合構造の島状選択成長により形成されたファセット２５を経て、バリア層７表面より下段に位置するフィールド絶縁膜１２の表面上に延びている。すなわち、ソース電極２８は、バリア層７の表面、ファセット２５及びフィールド絶縁膜１２の表面によって形成される段差部を覆うように一体形成され、さらに、ソース電極２８下のフィールド絶縁膜１２を貫通してｐ型シリコン層４に到達するトレンチを介して、ソース電極２８がｐ型シリコン層４と接続されている。本実施形態の構造によれば、バリア層７表面からその下のチャネル層６及びバッファー層５を貫通してｐ型シリコン層４まで到達するトレンチを形成しなくとも、バリア層７及びｐ型シリコン層４の両方に接続されるソース電極２８の一体形成が可能となる。
また、ｐ型シリコン層４がソース電極８に接続されることで、島状成長したバリア層７とチャネル層６とのＡｌＧａＮ／ＧａＮヘテロ接合構造の側壁（ファセット２５）に電圧は印加されず、リーク電流が発生することを防止できる。
また、図６に示すように、ｐ型シリコン層４内にトレンチを形成した後、そのトレンチ底部のｐ型シリコン層４表面上にバッファー層５、チャネル層６及びバリア層７を選択的にエピタキシャル成長させ、それら成長層のトレンチ外部への突出を抑えるようにすれば、素子表面の凹凸が小さくなり、電極形成などのプロセスが容易になる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
図６では、バリア層７表面からｐ型シリコン層４に到達するトレンチを形成して、ソース電極８を引き出す構造を示したが、図７に示すように、ｐ型シリコン層４に形成した溝の側壁と窒化物半導体層（バッファー層５、チャネル層６、バリア層７）とのギャップをソース電極３８で埋め込んでも実施可能である。図７に示すようにソース電極３８を形成することで、図５と同様に、窒化物半導体層のファセット２５とバリア層７表面とで窒化物半導体層とソース電極３８とを電気的に接続させ、且つｐ型シリコン層４に形成したトレンチ側壁でｐ型シリコン層４とソース電極３８とを接続することが可能となり、図６の構造の場合と同様な効果が得られる。そして、ソース電極３８の引き出しに窒化物半導体層のエッチングを行う必要がなくなり、プロセスが容易になる。
前述した実施形態では、バリア層７とチャネル層６とのヘテロ接合構造を、ＡｌＧａＮ／ＧａＮの組み合わせで説明したが、ＧａＮ／ＩｎＧａＮの組み合わせ、ＡｌＮ／ＡｌＧａＮの組み合わせ、ＡｌＮ／ＧａＮの組み合わせなどでも実施可能である。
また、バッファー層５は、アンドープＡｌＧａＮに限らず、ｎ型ＡｌＧａＮを用いても実施可能である。あるいは、ＡｌＮ／ＧａＮの積層構造など他の窒化物半導体をバッファー層として用いても実施可能である。
また、ＨＦＥＴのゲート構造は、ショットキー接合によるゲート構造として説明したが、図８に示すように、バリア層７とゲート電極１０との間にゲート絶縁膜１５が設けられた絶縁ゲート構造を用いても実施可能である。
また、通常、窒化ガリウム系ＨＦＥＴはゲートしきい値電圧がマイナスのノーマリーオン型素子となるが、図９に示すように、ゲート電極１０下のバリア層７とチャネル層６とのヘテロ接合構造にｐ型層１６を設けて、オフ状態でゲート電極１０下の２次元電子ガスがなくなるようにしてノーマリーオフ型素子としてもよい。
なお、チャネル層としてｐ型ＧａＮ層を結晶成長により形成した構造や、リセスゲート構造など、他の構造によってしきい値電圧をプラス側にシフトさせノーマリーオフ型とする構造としてもよい。
また、ＨＦＥＴをより高耐圧化するために、図１０に示すように、ソース・ドレイン間のＨＦＥＴ表面上に、ソース電極８と接続されたフィールドプレート電極１７をフィールド絶縁膜１９を介して設けたフィールドプレート構造を用いても実施可能である。
さらにまた、ＨＦＥＴのゲート・ドレイン間は、ヘテロ構造ショットキーバリアダイオード（ＨＳＢＤ：Heterojunction Schottky Barrier Diode）と同様の構造であるから、本発明の構造を用いることで高耐圧のＨＳＢＤを実現することも可能である。
第２のシリコン層３の不純物濃度は、一定ではなくとも実施可能であり、第１のシリコン層２近くで濃度が高く、第３のシリコン層４近くで低くなるように濃度を変化させても実施可能である。濃度の変化は、なだらかに変化しても、階段状に変化しても実施可能である。
本発明の第１の実施形態に係る半導体装置の要部断面構造を示す模式図。 同第１の実施形態に係る半導体装置の他の具体例を示す模式断面図。 本発明の第３の実施形態に係る半導体装置の要部断面構造を示す模式図。 本発明の第３の実施形態に係る半導体装置の要部断面構造を示す模式図。 本発明の第４の実施形態に係る半導体装置の要部断面構造を示す模式図。 同第４の実施形態に係る半導体装置の他の具体例を示す模式断面図。 本発明の実施形態に係る半導体装置の変形例を示す模式断面図。 本発明の実施形態に係る半導体装置の他の変形例を示す模式断面図。 本発明の実施形態に係る半導体装置のさらに他の変形例を示す模式断面図。 本発明の実施形態に係る半導体装置のさらに他の変形例を示す模式断面図。
符号の説明
１…裏面電極、２…第１のシリコン層、３…第２のシリコン層、４…第３のシリコン層、５…バッファー層、６…第１の窒化物半導体層（チャネル層）、７…第２の窒化物半導体層（バリア層）、８，１８，２８，３８…第１の主電極、９…第２の主電極、１０…制御電極、１１…アノード電極、１３…第４のシリコン層（ガードリング層）、１４…絶縁物

Claims (4)

  1. 第１導電型の第１のシリコン層と、
    前記第１のシリコン層の上に設けられ、前記第１のシリコン層よりも高抵抗な第２のシリコン層と、
    前記第２のシリコン層の上に設けられた第２導電型の第３のシリコン層と、
    前記第３のシリコン層の上に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の表面に接し、且つ前記第３のシリコン層に接続された第１の主電極と、
    前記第２の窒化物半導体層の表面に接し、且つ前記第１のシリコン層に接続された第２の主電極と、
    前記第２の窒化物半導体層の上における前記第１の主電極と前記第２の主電極との間の部分に設けられた制御電極とを備え、
    前記第１の主電極、前記第２の主電極および前記制御電極の下に前記第３のシリコン層が設けられ、
    前記第１のシリコン層、前記第２のシリコン層及び前記第３のシリコン層によって構成されるダイオードの耐圧が、
    前記第１の窒化物半導体層、前記第２の窒化物半導体層、前記第１の主電極、前記第２の主電極及び前記制御電極によって構成されるトランジスタにおける前記第２の主電極と前記制御電極間の耐圧よりも低いことを特徴とする半導体装置。
  2. 前記第１の窒化物半導体層及び前記第２の窒化物半導体層が設けられた素子部より外周側の終端部における前記第２のシリコン層の表面に、単数もしくは複数の第２導電型の第４のシリコン層が選択的に設けられたことを特徴とする請求項１記載の半導体装置。
  3. 前記第２の主電極の下における前記第１の窒化物半導体層と前記第２のシリコン層との間の部分に前記第３のシリコン層に代えて絶縁物が設けられたことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１の窒化物半導体層及び前記第２の窒化物半導体層は、前記第３のシリコン層上に島状に設けられたことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
JP2007167427A 2007-06-26 2007-06-26 半導体装置 Expired - Fee Related JP4478175B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007167427A JP4478175B2 (ja) 2007-06-26 2007-06-26 半導体装置
US12/145,980 US7884395B2 (en) 2007-06-26 2008-06-25 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007167427A JP4478175B2 (ja) 2007-06-26 2007-06-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2009009993A JP2009009993A (ja) 2009-01-15
JP4478175B2 true JP4478175B2 (ja) 2010-06-09

Family

ID=40220752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167427A Expired - Fee Related JP4478175B2 (ja) 2007-06-26 2007-06-26 半導体装置

Country Status (2)

Country Link
US (1) US7884395B2 (ja)
JP (1) JP4478175B2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384029B2 (ja) * 2007-08-23 2014-01-08 日本碍子株式会社 Ｍｉｓゲート構造型のｈｅｍｔ素子およびｍｉｓゲート構造型のｈｅｍｔ素子の作製方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7965126B2 (en) 2008-02-12 2011-06-21 Transphorm Inc. Bridge circuits and their components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JPWO2010001607A1 (ja) * 2008-07-03 2011-12-15 パナソニック株式会社 窒化物半導体装置
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP5524462B2 (ja) * 2008-08-06 2014-06-18 シャープ株式会社 半導体装置
WO2010021099A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 電界効果トランジスタ
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8376366B2 (en) * 2008-12-04 2013-02-19 Schlumberger Technology Corporation Sealing gland and methods of use
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
DE102009018054B4 (de) 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2014504013A (ja) * 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
EP2639832A3 (en) * 2012-03-15 2015-08-05 International Rectifier Corporation Group III-V and group IV composite diode
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
JP5949516B2 (ja) 2012-12-14 2016-07-06 豊田合成株式会社 半導体装置の製造方法
JP6007770B2 (ja) 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP6007769B2 (ja) 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP6007771B2 (ja) 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6251071B2 (ja) 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6341679B2 (ja) 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
JP6395502B2 (ja) 2014-08-20 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US10200030B2 (en) 2015-03-13 2019-02-05 Transphorm Inc. Paralleling of switching devices for high power circuits
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
DE102017103111B4 (de) * 2017-02-16 2025-03-13 Semikron Elektronik Gmbh & Co. Kg Halbleiterdiode und elektronische Schaltungsanordnung hiermit
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
US10804369B2 (en) 2017-04-28 2020-10-13 Mitsubishi Electric Corporation Semiconductor device
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
CN109037325B (zh) * 2018-06-22 2021-06-15 杭州电子科技大学 一种具有电极相连PIN埋管的GaN场效应晶体管
CN111213241B (zh) * 2018-06-30 2023-09-22 魏进 半导体器件、半导体设备及其制造方法
US10840798B1 (en) 2018-09-28 2020-11-17 Dialog Semiconductor (Uk) Limited Bidirectional signaling method for high-voltage floating circuits
CN112466927B (zh) * 2020-11-26 2021-11-02 东南大学 一种以雪崩抗冲击的异质结半导体器件
US12261168B2 (en) * 2021-02-16 2025-03-25 Efficient Power Conversion Corporation Gate metal-insulator-field plate metal integrated circuit capacitor and method of forming the same
US20240395805A1 (en) * 2023-05-26 2024-11-28 Cambridge Gan Devices Limited Power semiconductor device comprising a silicon substrate
IT202300015852A1 (it) * 2023-07-27 2025-01-27 St Microelectronics Int Nv Dispositivo elettronico a semiconduttore comprendente un componente elettronico basato su eterostruttura e procedimento di fabbricazione

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378788A (en) * 1976-12-23 1978-07-12 Hitachi Ltd Temperature-compensation-type constant voltage element
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
CA2444273C (en) * 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP4810072B2 (ja) 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
JP4002918B2 (ja) 2004-09-02 2007-11-07 株式会社東芝 窒化物含有半導体装置
JP4542912B2 (ja) 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP2007059595A (ja) 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP5025108B2 (ja) 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
JP4705481B2 (ja) * 2006-01-25 2011-06-22 パナソニック株式会社 窒化物半導体装置
JP5319084B2 (ja) 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2009009993A (ja) 2009-01-15
US7884395B2 (en) 2011-02-08
US20090008679A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4478175B2 (ja) 半導体装置
KR102906609B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
JP5589850B2 (ja) 半導体装置及びその製造方法
JP5526136B2 (ja) 窒化物半導体装置
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US7538366B2 (en) Nitride semiconductor device
JP6367533B2 (ja) ノーマリーオフ高電子移動度トランジスタ
US9589951B2 (en) High-electron-mobility transistor with protective diode
US8188514B2 (en) Transistor
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP6244557B2 (ja) 窒化物半導体デバイス
JP2006216671A (ja) 窒素化合物半導体素子
JP2006086354A (ja) 窒化物系半導体装置
WO2017138505A1 (ja) 半導体装置
JP2011155221A (ja) 半導体装置およびその製造方法
JP7313197B2 (ja) 半導体装置
JP5261923B2 (ja) 化合物半導体素子
JP2008016588A (ja) ＧａＮ系半導体素子
JP2009278028A (ja) 半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
CN114127952A (zh) 一种氮化物半导体晶体管及电子设备
JP7665880B2 (ja) 半導体装置および半導体装置の製造方法
US20240332370A1 (en) Nitride semiconductor device
JP2013183034A (ja) 電力用半導体装置
JP3128178U (ja) 化合物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees