[go: up one dir, main page]

CN113809160A - 一种无金场板GaN基射频器件及其制作方法 - Google Patents

一种无金场板GaN基射频器件及其制作方法 Download PDF

Info

Publication number
CN113809160A
CN113809160A CN202110984119.7A CN202110984119A CN113809160A CN 113809160 A CN113809160 A CN 113809160A CN 202110984119 A CN202110984119 A CN 202110984119A CN 113809160 A CN113809160 A CN 113809160A
Authority
CN
China
Prior art keywords
field plate
layer
gan
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110984119.7A
Other languages
English (en)
Inventor
侯斌
马晓华
芦浩
杨凌
张濛
武玫
杜佳乐
宓珉瀚
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110984119.7A priority Critical patent/CN113809160A/zh
Publication of CN113809160A publication Critical patent/CN113809160A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种无金场板GaN基射频器件及其制作方法，该器件包括：衬底、依次位于衬底一侧的成核层、缓冲层、沟道层、势垒层，以及位于势垒层远离衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，钝化层包括凹槽；源电极和漏电极相对设置于势垒层的第一表面的两侧，栅电极位于源、漏电极之间；钝化层覆盖于栅电极远离势垒层的表面，且与源电极、漏电极和第一表面相触；沿垂直于衬底所在平面的方向，凹槽的正投影位于栅、漏电极之间；至少部分源场板位于凹槽内，源场板与源电极电连接。本发明通过引入凹槽源场板结构，能够在产生同等寄生电容的条件下，提高GaN基射频器件的击穿电压，抑制电流崩塌效应。

Description

一种无金场板GaN基射频器件及其制作方法
技术领域
本发明属于半导体技术领域，具体涉及一种无金场板GaN基射频器件及其制作方法。
背景技术
为了满足更高频率和功率电子器件的需求，以GaN为代表的第三代半导体材料在微波毫米波器件制造中得到广泛应用。
GaN是一种新型宽禁带化合物半导体材料，具有许多硅基半导体材料所不具备的优良特性，如宽禁带宽度、高击穿电场、较高的热导率、耐腐蚀、抗辐射等。随着P型掺杂技术的突破以及成核层技术的引入，GaN材料得到快速发展。GaN材料可以形成AlGaN/GaN异质结构，这种异质结构不仅在室温下能获得很高的电子迁移率、极高的峰值电子速度和饱和电子速度，而且可以获得比第二代化合物半导体异质结更高的二维电子气浓度。但是，随着器件尺寸的不断缩小，电流崩塌已经成为限制AlGaN/GaN器件微波射频器件的主要因素。
相关技术中，通常采用栅场板与源场板技术来提高击穿电压和抑制电流崩塌效应。然而，栅场板虽然可降低栅极漏测边缘的强电场，却会使栅漏反馈电容增大，降低了器件频率；同时，由于源场板是在比栅极高度还厚的介质层上延伸到栅漏之间来减小栅漏侧的强电场，此种设计方式会增大源漏电容，但负面影响小于栅场板。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种无金场板GaN基射频器件及其制作方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，一种无金场板GaN基射频器件，其特征在于，包括：衬底；
位于所述衬底一侧的成核层；
位于所述成核层远离所述衬底一侧的缓冲层；
位于所述缓冲层远离所述衬底一侧的沟道层；
位于所述沟道层远离所述衬底一侧的势垒层；
位于所述势垒层远离所述衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，所述钝化层包括凹槽；其中，所述势垒层包括远离所述缓冲层一侧的第一表面，所述源电极和所述漏电极相对设置于所述第一表面的两侧，所述栅电极位于所述源电极和所述漏电极之间；
所述钝化层覆盖于所述栅电极远离所述势垒层的表面、且与所述源电极、漏电极和第一表面相触；沿垂直于所述衬底所在平面的方向，所述凹槽的正投影位于所述栅电极与所述漏电极之间；
所述GaN基射频器件还包括源场板，至少部分所述源场板位于所述凹槽内，所述源场板与所述源电极电连接。
在本发明的一个实施例中，所述钝化层包括至少一个凹槽，所述源场板包括一个第一子部、以及与所述第一子部垂直的至少一个第二子部，所述第二子部的数量与所述凹槽的数量相等；
其中，所述第一子部位于所述钝化层远离所述衬底一侧的表面，所述多个第二子部分别位于所述多个凹槽内。
在本发明的一个实施例中，沿所述源电极指向漏电极的方向，所述凹槽的宽度为20～200nm。
在本发明的一个实施例中，沿垂直于所述衬底所在平面的方向，所述凹槽包括靠近所述衬底一侧的第二表面；
所述第一表面与所述第二表面之间的距离为20～200nm。
在本发明的一个实施例中，沿所述源电极指向所述漏电极的方向，所述栅电极包括靠近所述凹槽一侧的第三表面，所述源场板包括靠近所述漏电极一侧的第四表面，所述第三表面与所述第四表面之间的距离为100nm～1μm。
在本发明的一个实施例中，所述源场板包括Ti/Cu/TiN或Ti/AlCu/TiN。
在本发明的一个实施例中，所述源场板中，Ti的厚度为20～100nm、Cu的厚度为200～400nm、TiN的厚度为20～100nm；
或者，Ti的厚度为20～100nm、AlCu的厚度为200～400nm、TiN的厚度为20～100nm。
在本发明的一个实施例中，所述钝化层包括SiN。
第二方面，本发明还提供了一种无金场板GaN基射频器件的制作方法，其特征在于，包括：
提供一AlGaN/GaN异质结材料，所述AlGaN/GaN异质结材料包括衬底、以及在所述衬底上依次预先生长的成核层、缓冲层、沟道层和势垒层；
利用电感耦合等离子体ICP设备刻蚀所述势垒层、所述沟道层和部分所述缓冲层，形成台阶区；
在所述势垒层远离所述缓冲层的一侧表面涂覆光刻胶，并在光刻出源电极图形区和漏电极图形区后，利用电子束蒸发工艺，在所述源电极图形区和漏电极图形区分别蒸发欧姆接触金属并进行退火，形成源电极和漏电极；
在所述势垒层远离所述缓冲层的一侧表面涂覆光刻胶，并光刻出栅电极图形区，采用磁控溅射物理气相沉积工艺沉积栅电极金属层，去除光刻胶后形成栅电极；
利用等离子增强化学气相沉积工艺，在所述势垒层远离所述缓冲层的一侧表面上淀积SiN薄膜，形成钝化层；其中，沿垂直于所述衬底所在平面的方向，所述钝化层的正投影分别与所述源电极的正投影及所述漏电极的正投影至少交叠；
利用ICP设备刻蚀所述钝化层形成凹槽；沿垂直于所述衬底所在平面的方向，所述凹槽的正投影位于所述栅电极与所述漏电极之间；
在所述钝化层远离势垒层的一侧表面上涂覆光刻胶，并光刻出源场板互联图形，利用电子束蒸发工艺蒸发形成源电极互联金属层，去除光刻胶后得到GaN基射频器件。
在本发明的一个实施例中，在所述钝化层远离势垒层的一侧表面上涂覆光刻胶，并光刻出源场板互联图形的步骤之前，还包括：
去除所述源电极和所述漏电极上方的钝化层。
与现有技术相比，本发明的有益效果在于：
本发明提供一种无金场板GaN基射频器件及其制作方法，该GaN基射频器件包括：衬底；位于衬底一侧的成核层；位于成核层远离衬底一侧的缓冲层；位于缓冲层远离衬底一侧的沟道层；位于沟道层远离衬底一侧的势垒层；位于势垒层远离衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，钝化层包括凹槽，至少部分源场板位于凹槽内，源场板与源电极电连接。本发明通过引入凹槽源场板结构，能够在产生同等寄生电容的条件下，提高GaN基射频器件的击穿电压，抑制电流崩塌效应；与相关技术中的栅场板结构相比，本发明提供的GaN基射频器件可以有效避免栅槽刻蚀对势垒层表面的损伤，同时减少栅场板产生的负反馈电容。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的无金场板GaN基射频器件的一种结构示意图；
图2是本发明实施例提供的无金场板GaN基射频器件的另一种结构示意图；
图3是本发明实施例提供的无金场板GaN基射频器件的制作方法的一种流程示意图；
图4是本发明实施例提供的无金场板GaN基射频器件的制备方法的一种过程示意图；
图5是本发明实施例提供的无金场板GaN基射频器件的制备方法的另一种过程示意图；
图6是本发明实施例提供的无金场板GaN基射频器件的制备方法的另一种过程示意图；
图7是本发明实施例提供的无金场板GaN基射频器件的制备方法的另一种过程示意图；
图8是本发明实施例提供的无金场板GaN基射频器件的制备方法的另一种过程示意图；
图9是本发明实施例提供的无金场板GaN基射频器件的制备方法的另一种过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
图1是本发明实施例提供的无金场板GaN基射频器件的一种结构示意图。请参见图1，本发明实施例提供的一种无金场板GaN基射频器件，包括：衬底1；
位于衬底1一侧的成核层2；
位于成核层2远离衬底1一侧的缓冲层3；
位于缓冲层远离衬底1一侧的沟道层11；
位于缓冲层3远离衬底1一侧的势垒层4；
位于势垒层4远离衬底1一侧的源电极5、栅电极7、漏电极6、钝化层8和源场板9，钝化层8包括凹槽10；其中，势垒层4包括远离缓冲层3一侧的第一表面S1，源电极5和漏电极6相对设置于第一表面S1的两侧，栅电极7位于源电极5和漏电极6之间；
钝化层8覆盖于栅电极7远离势垒层4的表面、且与源电极5、漏电极6和第一表面S1相触；沿垂直于衬底1所在平面的方向，凹槽10的正投影位于栅电极7与漏电极6之间；
GaN基射频器件还包括源场板9，至少部分源场板9位于凹槽10内，源场板9与源电极5电连接。
具体而言，GaN基射频器件包括衬底1、以及依次生长于衬底1一侧的成核层2、缓冲层3、沟道层11和势垒层4，其中，势垒层4包括远离缓冲层3一侧的第一表面S1，第一表面S1上设置有源电极5、栅电极7和漏电极6，如图1所示，源电极5和栅电极7可相对设置于第一表面S1的两侧，栅电极7则位于源电极5和漏电极6之间。
进一步地，在上述GaN射频器件中，栅电极7远离势垒层4的一侧包括淀积SiN而形成的钝化层8，钝化层8完全覆盖在栅电极7之上，且与源电极5靠近漏电极6一侧的表面、漏电极6靠近源电极5一侧的表面、以及至少部分第一表面S1直接接触。需要说明的是，第一表面S1与钝化层8相接触的部分即为栅、源电极5之间的第一表面S1以及栅、漏电极之间的第一表面S1。
可选地，本实施例中钝化层8包括凹槽10，沿垂直于衬底1所在平面的方向，凹槽10向靠近势垒层4的一侧凹陷，源场板9与源电极5电连接，至少部分源场板9位于该凹槽10内。应当理解，本发明在钝化层8上引入凹槽10结构，并且将部分源场板9设置于该凹槽10内，能够在产生同等寄生电容的条件下，提高GaN基射频器件的击穿电压，抑制电流崩塌效应。与相关技术中的栅场板结构相比，本发明提供的GaN基射频器件可以有效避免栅槽刻蚀对势垒层4表面的损伤，同时减少栅场板产生的负反馈电容。
可选地，请继续参见图1，钝化层8包括至少一个凹槽10，源场板9包括一个第一子部91、以及与第一子部91垂直的至少一个第二子部92，第二子部92的数量与凹槽10的数量相等；
其中，第一子部91位于钝化层8远离衬底1一侧的表面，多个第二子部92分别位于多个凹槽10内。
本实施例中，源场板9由相互垂直的第一子部91和第二子部92组成，其中，第一子部91位于钝化层8远离衬底1一侧的表面，第二子部92位于钝化层8的凹槽10内。例如，当源场板9包括一个第一子部91和一个第二子部92时，在图1所示视角下，源场板9的剖面呈“L”型。
可以理解的是，本发明实施例引入的凹槽场板结构与势垒层之间距离较小，因而会在栅电极靠近漏电极一侧的边缘位置处产生另外一个峰值相对较大的电场，从而可降低栅电极侧靠近漏电极一侧边缘的电场峰值，有效提高了器件的击穿电压。
在上述GaN基射频器件中，钝化层8还可以包括多个凹槽10。如图2所示，以钝化层8包括3个凹槽10、源场板9包括1个第一子部91和3个第二子部92的情况为例，此时，第一子部91仍位于钝化层8远离衬底1一侧的表面，而3个第二子部92则呈梳齿状，对应设置于3个凹槽10内。应当理解，随着凹槽10数量的增加，每一个凹槽10下方都会带来电场耦合作用，改善电场分布，降低了栅脚下方的电场尖峰，从而提高器件的击穿电压。
当然，凹槽10的数量应根据实际需求灵活设置，在本申请的一些其他实施例中，钝化层8还可包括2个凹槽10、4个凹槽10、6个凹槽10等。另外，虽然图1-2所示的凹槽10均为矩形，但实际上凹槽10的形状还可以为倒梯形，本申请对于凹槽10的数量和形状均不做限定。
如图1所示，沿垂直于衬底1所在平面的方向，凹槽10包括靠近衬底1一侧的第二表面S2，第一表面S1与第二表面S2之间的距离为20～200nm。
具体而言，凹槽10的下底面为第二表面S2，在垂直于衬底1所在平面的方向上，第一表面S1与第二表面S2之间的距离可以为20～200nm。需要说明的是，如果凹槽10下方的钝化层厚度过小，那么会减弱电流崩塌的抑制效果，反之，若凹槽10下方的钝化层厚度过大，则对栅电极靠近漏电极一侧边缘处电场的调制作用减弱；因此，本实施例将第一表面S1与第二表面S2之间的距离设置为20～200nm，以保证器件的频率特性和击穿特性。
可选地，请参见图2，沿源电极5指向漏电极6的方向，栅电极7包括靠近凹槽10一侧的第三表面(图中未示出)，源场板9包括靠近漏电极6一侧的第四表面(图中未示出)，第三表面与第四表面之间的距离H为100nm～1μm。
具体地，在图2所示视角下，栅电极7的右侧表面为第三表面，源场板9中第二子部92的右侧表面为第四表面，在沿源电极5指向漏电极6的方向上，第三表面与第四表面之间的长度即为源场板9的长度。应当理解，当源场板9的长度过小时，不仅产生的电场为尖峰，且工艺实现难度大；若源场板9的长度过大，则凹槽10远离栅电极7，特别是有多个凹槽10时，距离栅电极7较远的凹槽就无法对栅电极靠近漏电极一侧的电场峰值进行有效调制，而且还会引入寄生电容。因此，本实施例将源场板9的长度H设置为100nm～1μm，以在降低工艺难度的情况下，达到进一步提高器件击穿特性的目的。
本实施例中，源场板9可以包括Ti/Cu/TiN或Ti/AlCu/TiN。具体地，当源场板9包括Ti/Cu/TiN时，Ti的厚度为20～100nm、Cu的厚度为200～400nm、TiN的厚度为20～100nm。
可选地，当源场板9包括Ti/AlCu/TiN时，Ti的厚度为20～100nm、AlCu的厚度为200～400nm、TiN的厚度为20～100nm。
图3是本发明实施例提供的GaN基射频器件的制作方法的一种流程示意图，图4-9是本发明实施例提供的GaN基射频器件的制备方法的一种过程示意图。请结合图1及图3-9，本发明还提供一种GaN基射频器件的制作方法，其特征在于，包括：
步骤S1、提供一AlGaN/GaN异质结材料，AlGaN/GaN异质结材料包括衬底1、以及在衬底1上依次预先生长的成核层2、缓冲层3、沟道层11和势垒层4；
步骤S2、利用电感耦合等离子体ICP设备刻蚀势垒层4、沟道层11和部分缓冲层3，形成台阶区；；
步骤S3、在势垒层4远离缓冲层3的一侧表面涂覆光刻胶，并在光刻出源电极图形区和漏电极图形区后，利用电子束蒸发工艺，在源电极图形区和漏电极图形区分别蒸发欧姆接触金属并进行退火，形成源电极5和漏电极6；
步骤S4、在势垒层4远离缓冲层3的一侧表面涂覆光刻胶，并光刻出栅电极图形区，采用磁控溅射物理气相沉积工艺沉积栅电极金属层，去除光刻胶后形成栅电极7；
步骤S5、利用等离子增强化学气相沉积工艺，在势垒层4远离缓冲层3的一侧表面上淀积SiN薄膜，形成钝化层8；其中，沿垂直于衬底1所在平面的方向，钝化层8的正投影分别与源电极5的正投影及漏电极6的正投影交叠；
步骤S6、利用ICP设备刻蚀钝化层8形成凹槽10；沿垂直于衬底1所在平面的方向，凹槽10的正投影位于栅电极7与漏电极6之间；
步骤S7、在钝化层8远离势垒层4的一侧表面上涂覆光刻胶，并光刻出源场板互联图形，利用电子束蒸发工艺蒸发形成源电极互联金属层，去除光刻胶后得到GaN基射频器件。
具体而言，在上述步骤S2中，利用电感耦合等离子体ICP设备刻蚀缓冲层3和势垒层4，形成台阶区的步骤，包括：
S201、在势垒层4上光刻电隔离区域。首先，将AlGaN/GaN异质结材料放在200℃的热板上烘烤5min，然后以3500rpm的转速对其甩光刻胶，完成甩胶后再次在90℃的热板上烘1min；将AlGaN/GaN异质结材料放入光刻机中对电隔离区域内的光刻胶进行曝光；最后，将完成曝光后的AlGaN/GaN异质结材料放入显影液中，以移除电隔离区域内的光刻胶，再用超纯水冲洗并利用氮气吹干。
S202、在势垒层4上刻蚀电隔离区域。对于完成光刻的AlGaN/GaN异质结材料，采用ICP工艺干法刻蚀势垒层4，实现有源区的台面隔离。示例性地，刻蚀采用的气体为Cl2/BCl3、压力为5mTorr、上电极功率为100w、下电极功率为10w、刻蚀时间为40s。
S203、去除刻蚀后的掩膜。将完成有源区隔离的AlGaN/GaN异质结材料依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干，形成台阶区20。
可选地，上述步骤S3中，在势垒层4远离缓冲层3的一侧表面涂覆光刻胶，并在光刻出源电极图形区和漏电极图形区后，利用电子束蒸发工艺，在源电极图形区和漏电极图形区分别蒸发欧姆接触金属，形成源电极5和漏电极6的步骤，包括：
S301、在势垒层4上光刻源电极图形区和漏电极图形区。首先，将完成刻蚀的AlGaN/GaN异质结材料放在200℃的热板上烘烤5min；然后，在AlGaN/GaN异质结材料上甩剥离胶，甩胶厚度可为0.35μm，并将样片在200℃的热板上烘5min；接着，在AlGaN/GaN异质结材料上甩光刻胶，此时的甩胶厚度可为0.77μm，并将AlGaN/GaN异质结材料在90℃的热板上烘1min；之后将AlGaN/GaN异质结材料放入光刻机中，对源电极图形区和漏电极图形区的光刻胶进行曝光；最后，将完成曝光的AlGaN/GaN异质结材料放入显影液中，移除源电极图形区和漏电极图形区的光刻胶及剥离胶，并进行超纯水冲洗和氮气吹干；
S302、打底膜。完成光刻后，将AlGaN/GaN异质结材料采用等离子去胶机去除漏电极图形区及源电极图形区未显影干净的光刻胶薄层，该过程的处理时间为5min，能够有效提高剥离的成品率；
S303、蒸发源电极金属和漏电极金属。将完成等离子去胶的AlGaN/GaN异质结材料放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在涂有光刻胶的势垒层表面蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al金属组成的金属堆栈结构。
S304、剥离金属及退火。首先，将完成源漏金属蒸发的AlGaN/GaN异质结材料在丙酮中浸泡40分钟以上，并进行超声波处理；然后，将其放入温度为60℃的剥离液中水浴加热5min；进一步地，将AlGaN/GaN异质结材料依次放入丙酮溶液和乙醇溶液中超声波清洗3min；接着，用超纯水冲洗样片并氮气吹干；最后，将AlGaN/GaN异质结材料放入快速退火炉中，向退火炉中通入10min氮气，在氮气气氛中将退火炉温度设为550℃、进行30s的高温退火，以使源电极图形区和漏电极图形区上的欧姆金属与势垒层之间形成欧姆接触，形成源电极5和漏电极6。
可选地，在上述步骤S4中，在势垒层4远离缓冲层3的一侧表面涂覆光刻胶，并光刻出栅电极图形区，采用磁控溅射物理气相沉积工艺沉积栅电极金属层，去除光刻胶后形成栅电极7的步骤，包括：
S401、在钝化层8上光刻栅电极7图形区。首先，将AlGaN/GaN异质结材料放在200℃的热板上烘烤5min；然后，在AlGaN/GaN异质结材料上甩剥离胶，其甩胶厚度可为0.35μm，并将AlGaN/GaN异质结材料在温度为200℃的热板上烘5min；接着，在AlGaN/GaN异质结材料上甩光刻胶，甩胶厚度可为0.77μm，并将AlGaN/GaN异质结材料在90℃热板上烘1min；之后，将AlGaN/GaN异质结材料放入光刻机中对栅电极图形区的光刻胶进行曝光；最后，将完成曝光的AlGaN/GaN异质结材料放入显影液中移除栅电极图形区的光刻胶及剥离胶，并进行超纯水冲洗和氮气吹干。
S402、打底膜。将完成栅电极光刻的AlGaN/GaN异质结材料采用等离子去胶机去除栅电极图形区未显影干净的光刻胶薄层，处理时间约为5min。
S403、蒸发栅电极金属。将完成槽栅开孔的AlGaN/GaN异质结材料放入磁控溅射PVD中，待反应腔室真空度达到2×10-6Torr之后，在涂有光刻胶的势垒层4表面溅射栅金属TiN；
S404、剥离金属。将完成栅电极沉积的AlGaN/GaN异质结材料在丙酮中浸泡40分钟以上后进行超声处理；然后，将AlGaN/GaN异质结材料放入温度为60℃的剥离液中水浴加热5min；接着，将AlGaN/GaN异质结材料依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，使栅极金属与势垒层4之间保持肖特基接触。
可选地，在上述步骤S5中，利用等离子增强化学气相沉积工艺，在势垒层4远离缓冲层3的一侧表面上淀积SiN薄膜的步骤，包括：
S501、对完成源漏欧姆接触的AlGaN/GaN异质结材料进行表面清洗。首先，将AlGaN/GaN异质结材料放入丙酮溶液中超声清洗3mim，超声强度可以为3.0；然后，将AlGaN/GaN异质结材料放入温度为60℃的剥离液中水浴加热5min；接着，将AlGaN/GaN异质结材料依次放入丙酮溶液和乙醇溶液中超声清洗3min，超声强度为3.0；最后，用超纯水冲洗样品并用氮气吹干。
S502、在势垒层4上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为9nm的SiN钝化层8。本实施例中，钝化层8生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W。反应时间为2min。
可选地，在上述步骤S6中，利用ICP设备刻蚀钝化层8形成凹槽10；沿垂直于衬底1所在平面的方向，凹槽10的正投影位于栅电极7与漏电极6之间的步骤，包括：
步骤S601、在SiN钝化层8上光刻源场板凹槽10。首先，将AlGaN/GaN异质结材料放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，甩胶转速可以为3500转/mim，并将AlGaN/GaN异质结材料放在90℃的热板上烘烤1min；接着，将AlGaN/GaN异质结材料放入光刻机中对凹槽10内的光刻胶进行曝光；最后，将完成曝光后的AlGaN/GaN异质结材料放入显影液中以移除凹槽10内的光刻胶，并进行超纯水冲洗和氮气吹干。
步骤S602、利用感应耦合等离子体ICP刻蚀工艺刻蚀凹槽10。本实施例中，刻蚀的条件可以为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为100nm。
可选地，在实现金属互联的步骤之前，还需要在SiN钝化层上光刻互联开孔，以移除源电极和漏电极上方的钝化层。
进一步地，在上述步骤S7中，在钝化层8远离势垒层4的一侧表面上涂覆光刻胶，并光刻出源场板互联图形，利用电子束蒸发工艺蒸发形成源电极互联金属层，去除光刻胶后得到GaN基射频器件的步骤，包括：
S701、在钝化层8上光刻源场板互联区域。首先，将完成凹槽10刻蚀的AlGaN/GaN异质结材料放在200℃的热板上烘烤5min；然后，在AlGaN/GaN异质结材料上甩剥离胶，甩胶厚度可为0.35μm，并将AlGaN/GaN异质结材料在温度为200℃的热板上烘5min；接着，在AlGaN/GaN异质结材料上甩光刻胶，其甩胶厚度为0.77μm，并将AlGaN/GaN异质结材料在90热板上烘1min；之后，将AlGaN/GaN异质结材料放入光刻机中对源场板互联区域的光刻胶进行曝光；最后，将完成曝光的AlGaN/GaN异质结材料放入显影液中移除栅电极图形区的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。
S702、打底膜。将完成源场板互联光刻的AlGaN/GaN异质结材料采用等离子去胶机去除互联电极图形区未显影干净的光刻胶薄层，其处理的时间为5min。
S703、蒸发互联金属层。将AlGaN/GaN异质结材料放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在涂有光刻胶的钝化层8表面蒸发互联金属，该互联金属是由下向上依次由Ti(20nm)、AlCu(300nm)和TiN(40nm)三层金属组成的金属堆栈结构。
S704、剥离金属。将完成互联电极7蒸发的AlGaN/GaN异质结材料在丙酮中浸泡40分钟以上之后进行超声处理；然后，将AlGaN/GaN异质结材料放入温度为60℃的剥离液中水浴加热5min；接着，将AlGaN/GaN异质结材料依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，获得制备完成的GaN基射频器件。
可选地，利用电感耦合等离子体ICP设备刻蚀缓冲层3和势垒层4，形成台阶区的步骤之前，还包括：
将AlGaN/GaN异质结材料置入丙酮中，超声波清洗2min后，放置在60℃水浴加热的正胶剥离液中煮10min；
将AlGaN/GaN异质结材料置入丙酮中超声波清洗3min，并置入乙醇中超声波清洗3min；
利用去离子水清洗掉AlGaN/GaN异质结材料表面残留的丙酮和乙醇，并用HF清洗30s；
利用去离子水将AlGaN/GaN异质结材料清洗干净后，用超纯氮气将其吹干。
具体地，在制备GaN基射频器件的过程中，可以先对AlGaN/GaN异质结材料进行清洗。示例性地，首先将AlGaN/GaN异质结材料放置在丙酮中超声波清洗2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将AlGaN/GaN异质结材料依次放入丙酮和乙醇中各超声波清洗3分钟，并在去离子水清洗掉残留的丙酮、乙醇后，用HF(HF：H2O＝1：5)清洗圆片30s，最后用去离子水清洗干净并用超纯氮气吹干。应当理解，上述清洗过程能够有效去除异质结材料储存中引入的有机、无机玷污以及表面氧化物，进而提高GaN基射频器件的特性。
通过上述各实施例可知，本发明的有益效果在于：
本发明提供一种无金场板GaN基射频器件及其制作方法，该GaN基射频器件包括：衬底；位于衬底一侧的成核层；位于成核层远离衬底一侧的缓冲层；位于缓冲层远离衬底一侧的沟道层；位于沟道层远离衬底一侧的势垒层；位于势垒层远离衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，钝化层包括凹槽，至少部分源场板位于凹槽内，源场板与源电极电连接。本发明通过引入凹槽源场板结构，能够在产生同等寄生电容的条件下，提高GaN基射频器件的击穿电压，抑制电流崩塌效应；与相关技术中的栅场板结构相比，本发明提供的GaN基射频器件可以有效避免栅槽刻蚀对势垒层表面的损伤，同时减少栅场板产生的负反馈电容。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种无金场板GaN基射频器件，其特征在于，包括：衬底；
位于所述衬底一侧的成核层；
位于所述成核层远离所述衬底一侧的缓冲层；
位于所述缓冲层远离所述衬底一侧的沟道层；
位于所述沟道层远离所述衬底一侧的势垒层；
位于所述势垒层远离所述衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，所述钝化层包括凹槽；其中，所述势垒层包括远离所述缓冲层一侧的第一表面，所述源电极和所述漏电极相对设置于所述第一表面的两侧，所述栅电极位于所述源电极和所述漏电极之间；
所述钝化层覆盖于所述栅电极远离所述势垒层的表面、且与所述源电极、漏电极和第一表面相触；沿垂直于所述衬底所在平面的方向，所述凹槽的正投影位于所述栅电极与所述漏电极之间；
所述GaN基射频器件还包括源场板，至少部分所述源场板位于所述凹槽内，所述源场板与所述源电极电连接。
2.根据权利要求2所述的无金场板GaN基射频器件，其特征在于，所述钝化层包括至少一个凹槽，所述源场板包括一个第一子部、以及与所述第一子部垂直的至少一个第二子部，所述第二子部的数量与所述凹槽的数量相等；
其中，所述第一子部位于所述钝化层远离所述衬底一侧的表面，所述多个第二子部分别位于所述多个凹槽内。
3.根据权利要求1所述的无金场板GaN基射频器件，其特征在于，沿所述源电极指向漏电极的方向，所述凹槽的宽度为20～200nm。
4.根据权利要求3所述的无金场板GaN基射频器件，其特征在于，沿垂直于所述衬底所在平面的方向，所述凹槽包括靠近所述衬底一侧的第二表面；
所述第一表面与所述第二表面之间的距离为20～200nm。
5.根据权利要求2所述的无金场板GaN基射频器件，其特征在于，沿所述源电极指向所述漏电极的方向，所述栅电极包括靠近所述凹槽一侧的第三表面，所述源场板包括靠近所述漏电极一侧的第四表面，所述第三表面与所述第四表面之间的距离为100nm～1μm。
6.根据权利要求1所述的无金场板GaN基射频器件，其特征在于，所述源场板包括Ti/Cu/TiN或Ti/AlCu/TiN。
7.根据权利要求6所述的无金场板GaN基射频器件，其特征在于，所述源场板中，Ti的厚度为20～100nm、Cu的厚度为200～400nm、TiN的厚度为20～100nm；
或者，Ti的厚度为20～100nm、AlCu的厚度为200～400nm、TiN的厚度为20～100nm。
8.根据权利要求1所述的无金场板GaN基射频器件，其特征在于，所述钝化层包括SiN。
9.一种无金场板GaN基射频器件的制作方法，其特征在于，包括：
提供一AlGaN/GaN异质结材料，所述AlGaN/GaN异质结材料包括衬底、以及在所述衬底上依次预先生长的成核层、缓冲层、沟道层和势垒层；
利用电感耦合等离子体ICP设备刻蚀所述势垒层、所述沟道层和部分所述缓冲层，形成台阶区；
在所述势垒层远离所述缓冲层的一侧表面涂覆光刻胶，并在光刻出源电极图形区和漏电极图形区后，利用电子束蒸发工艺，在所述源电极图形区和漏电极图形区分别蒸发欧姆接触金属并进行退火，形成源电极和漏电极；
在所述势垒层远离所述缓冲层的一侧表面涂覆光刻胶，并光刻出栅电极图形区，采用磁控溅射物理气相沉积工艺沉积栅电极金属层，去除光刻胶后形成栅电极；
利用等离子增强化学气相沉积工艺，在所述势垒层远离所述缓冲层的一侧表面上淀积SiN薄膜，形成钝化层；其中，沿垂直于所述衬底所在平面的方向，所述钝化层的正投影分别与所述源电极的正投影及所述漏电极的正投影至少交叠；
利用ICP设备刻蚀所述钝化层形成凹槽；沿垂直于所述衬底所在平面的方向，所述凹槽的正投影位于所述栅电极与所述漏电极之间；
在所述钝化层远离势垒层的一侧表面上涂覆光刻胶，并光刻出源场板互联图形，利用电子束蒸发工艺蒸发形成源电极互联金属层，去除光刻胶后得到GaN基射频器件。
10.根据权利要求9所述的无金场板GaN基射频器件的制作方法，其特征在于，在所述钝化层远离势垒层的一侧表面上涂覆光刻胶，并光刻出源场板互联图形的步骤之前，还包括：
去除所述源电极和所述漏电极上方的钝化层。
CN202110984119.7A 2021-08-25 2021-08-25 一种无金场板GaN基射频器件及其制作方法 Pending CN113809160A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110984119.7A CN113809160A (zh) 2021-08-25 2021-08-25 一种无金场板GaN基射频器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984119.7A CN113809160A (zh) 2021-08-25 2021-08-25 一种无金场板GaN基射频器件及其制作方法

Publications (1)

Publication Number Publication Date
CN113809160A true CN113809160A (zh) 2021-12-17

Family

ID=78894176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984119.7A Pending CN113809160A (zh) 2021-08-25 2021-08-25 一种无金场板GaN基射频器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113809160A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN117727775A (zh) * 2024-02-08 2024-03-19 深圳天狼芯半导体有限公司 一种具有梳状源极场板提高耐压的GaN HEMT及制备方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393030A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 绝缘栅型直角复合源场板功率晶体管
CN104409480A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 绝缘栅型直角源场板高电子迁移率器件及其制作方法
CN104409482A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
US20150340482A1 (en) * 2013-03-15 2015-11-26 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US20150357422A1 (en) * 2014-06-06 2015-12-10 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
US20160336313A1 (en) * 2015-05-15 2016-11-17 Semiconductor Components Industries, Llc Integrated circuit including a diode and transistors in a cascode configuration
US20170170284A1 (en) * 2014-09-01 2017-06-15 Gpower Semiconductor, Inc. Field plate power device and method of manufacturing the same
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN107452625A (zh) * 2016-05-30 2017-12-08 意法半导体股份有限公司 高功率和高频率异质结场效应晶体管
US20180026105A1 (en) * 2013-08-01 2018-01-25 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
TW201806165A (zh) * 2016-05-31 2018-02-16 創世舫電子有限公司 包含漸變空乏層的三族氮化物裝置
US20180158942A1 (en) * 2016-12-02 2018-06-07 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US20190067465A1 (en) * 2017-08-23 2019-02-28 X-Fab Semiconductor Foundries Ag Noff iii-nitride high electron mobility transistor
CN112599589A (zh) * 2020-12-17 2021-04-02 中国科学院微电子研究所 一种半导体器件及制备方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150340482A1 (en) * 2013-03-15 2015-11-26 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
US20180026105A1 (en) * 2013-08-01 2018-01-25 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
US20150357422A1 (en) * 2014-06-06 2015-12-10 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
US20170170284A1 (en) * 2014-09-01 2017-06-15 Gpower Semiconductor, Inc. Field plate power device and method of manufacturing the same
CN104409482A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
CN104409480A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 绝缘栅型直角源场板高电子迁移率器件及其制作方法
CN104393030A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 绝缘栅型直角复合源场板功率晶体管
US20160336313A1 (en) * 2015-05-15 2016-11-17 Semiconductor Components Industries, Llc Integrated circuit including a diode and transistors in a cascode configuration
CN107230719A (zh) * 2016-03-25 2017-10-03 北京大学 高电子迁移率晶体管及其制作方法
CN107452625A (zh) * 2016-05-30 2017-12-08 意法半导体股份有限公司 高功率和高频率异质结场效应晶体管
TW201806165A (zh) * 2016-05-31 2018-02-16 創世舫電子有限公司 包含漸變空乏層的三族氮化物裝置
US20180158942A1 (en) * 2016-12-02 2018-06-07 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US20190067465A1 (en) * 2017-08-23 2019-02-28 X-Fab Semiconductor Foundries Ag Noff iii-nitride high electron mobility transistor
CN112599589A (zh) * 2020-12-17 2021-04-02 中国科学院微电子研究所 一种半导体器件及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN115498034B (zh) * 2022-09-13 2024-03-19 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN117727775A (zh) * 2024-02-08 2024-03-19 深圳天狼芯半导体有限公司 一种具有梳状源极场板提高耐压的GaN HEMT及制备方法

Similar Documents

Publication Publication Date Title
US9082822B2 (en) Method of manufacturing semiconductor device
TWI631725B (zh) 用於太陽能電池的射極層之沉積方法
CN114530498B (zh) 一种具有高电流密度的N面GaN基P沟道器件及其制备方法
CN115312604B (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN113284948B (zh) 一种GaN器件及其制备方法
US20210217879A1 (en) Gan rectifier suitable for operating under 35ghz alternating-current frequency, and preparation method therefor
CN113809160A (zh) 一种无金场板GaN基射频器件及其制作方法
CN106847895A (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN108122749A (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN113809154B (zh) 一种氮化物势垒应力调制器件及其制备方法
CN112103340A (zh) 一种氮化镓晶体管的非合金欧姆接触制作方法
CN109742031A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN107564966A (zh) 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板
CN114496934A (zh) GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法
CN114551445A (zh) 金刚石衬底GaN HEMT与氢终端MOSFET集成结构及其制备方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN104701242B (zh) 接触孔的刻蚀方法
CN113540229B (zh) 半导体器件及其制作方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN117133655A (zh) 半导体制备方法及半导体结构
CN114695521B (zh) 基于无金工艺的硅基氮化镓高功率射频器件及其制备方法
CN116960181A (zh) 一种基于量子阱自对准栅的多沟道异质结器件及制作方法
CN110752186A (zh) 一种基于氮化镓的毫米波过保护电路及其制备方法
CN114520145B (zh) 一种增强型N面GaN基p沟道器件及其制备方法
CN113808942A (zh) 一种高铝组分氮化物欧姆接触器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211217

RJ01 Rejection of invention patent application after publication