[go: up one dir, main page]

TWI811394B - 高電子遷移率電晶體及其製作方法 - Google Patents

高電子遷移率電晶體及其製作方法 Download PDF

Info

Publication number
TWI811394B
TWI811394B TW108124137A TW108124137A TWI811394B TW I811394 B TWI811394 B TW I811394B TW 108124137 A TW108124137 A TW 108124137A TW 108124137 A TW108124137 A TW 108124137A TW I811394 B TWI811394 B TW I811394B
Authority
TW
Taiwan
Prior art keywords
barrier layer
layer
buffer layer
hard mask
electron mobility
Prior art date
Application number
TW108124137A
Other languages
English (en)
Other versions
TW202103268A (zh
Inventor
黃信川
葉治東
張峻銘
陳柏榮
廖文榮
侯俊良
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW108124137A priority Critical patent/TWI811394B/zh
Priority to US16/533,812 priority patent/US11264492B2/en
Publication of TW202103268A publication Critical patent/TW202103268A/zh
Priority to US17/575,655 priority patent/US11804544B2/en
Application granted granted Critical
Publication of TWI811394B publication Critical patent/TWI811394B/zh
Priority to US18/371,440 priority patent/US12125903B2/en
Priority to US18/888,136 priority patent/US20250015173A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H10P30/206—
    • H10P30/21—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H10D64/01358—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H10P30/208—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明揭露一種製作高電子遷移率電晶體的方法。首先形成一緩衝層於一基底上，然後形成一阻障層於緩衝層上，形成一硬遮罩於阻障層上，再進行一離子佈植製程穿過硬遮罩以形成一摻雜區於阻障層及緩衝層內。接著去除硬遮罩及阻障層以形成一凹槽，形成一閘極介電層於硬遮罩上並填入該凹槽內，形成一閘極電極於閘極介電層上，再形成一源極電極以及一汲極電極於閘極電極兩側。

Description

高電子遷移率電晶體及其製作方法
本發明是關於一種高電子遷移率電晶體及其製作方法。
以氮化鎵基材料(GaN-based materials)為基礎的高電子遷移率電晶體具有於電子、機械以及化學等特性上之眾多優點，例如寬能隙、高崩潰電壓、高電子遷移率、大彈性模數(elastic modulus)、高壓電與壓阻係數(high piezoelectric and piezoresistive coefficients)等與化學鈍性。上述優點使氮化鎵基材料可用於如高亮度發光二極體、功率開關元件、調節器、電池保護器、面板顯示驅動器、通訊元件等應用之元件的製作。
本發明一實施例揭露一種製作高電子遷移率電晶體的方法。首先形成一緩衝層於一基底上，然後形成一阻障層於緩衝層上， 形成一硬遮罩於阻障層上，再進行一離子佈植製程穿過硬遮罩以形成一摻雜區於阻障層及緩衝層內。接著去除硬遮罩及阻障層以形成一凹槽，形成一閘極介電層於硬遮罩上並填入該凹槽內，形成一閘極電極於閘極介電層上，再形成一源極電極以及一汲極電極於閘極電極兩側。
本發明另一實施例揭露一種高電子遷移率電晶體，其主要包含一緩衝層設於一基底上，一阻障層設於該緩衝層上，一閘極電極設於該阻障層上，一閘極介電層設於該阻障層以及該閘極電極之間，一硬遮罩設於該閘極介電層以及該阻障層之間以及一源極電極以及一汲極電極分別設於該閘極電極兩側之該緩衝層上。
12:基底
14:緩衝層
16:阻障層
18:硬遮罩
20:圖案化遮罩
22:開口
24:離子佈植製程
26:摻雜區
28:凹槽
30:閘極介電層
32:閘極電極
34:源極電極
36:汲極電極
38:金屬間介電層
40:金屬內連線
42:U形部
44:第一水平部
46:第二水平部
第1圖至第5圖為本發明一實施例製作一高電子遷移率電晶體之方法示意圖。
第6圖為本發明一實施例之一高電子遷移率電晶體之結構示意圖。
請參照第1圖至第5圖，第1圖至第5圖為本發明一實施例製作應用於射頻元件(RF device)之一高電子遷移率電晶體之方法示意圖。如第1圖所示，首先提供一基底12，例如一由矽、碳化矽或氧化鋁(或可稱藍寶石)所構成的基底，其中基底12可為單層基底、多層基底、梯度基底或上述之組合。依據本發明其他實施例基底12又可包含一矽覆 絕緣(silicon-on-insulator,SOI)基底。
然後於基底12表面形成一緩衝層14。在一實施例中，緩衝層14包含III-V族半導體例如氮化鎵，其厚度可藉於0.5微米至10微米之間。在一實施例中，可利用分子束磊晶製程(molecular-beam epitaxy,MBE)、有機金屬氣相沉積(metal organic chemical vapor deposition,MOCVD)製程、化學氣相沉積(chemical vapor deposition,CVD)製程、氫化物氣相磊晶(hydride vapor phase epitaxy,HVPE)製程或上述組合於基底12上形成緩衝層14。
接著形成一阻障層16於緩衝層14表面。在本實施例中阻障層16較佳包含III-V族半導體例如氮化鋁鎵(AlxGa1-xN)，其中0<x<1，且阻障層16較佳包含一由磊晶成長製程所形成之磊晶層。如同上述形成緩衝層14的方式，可利用分子束磊晶製程(molecular-beam epitaxy,MBE)、有機金屬氣相沉積(metal organic chemical vapor deposition,MOCVD)製程、化學氣相沉積(chemical vapor deposition,CVD)製程、氫化物氣相磊晶(hydride vapor phase epitaxy,HVPE)製程或上述組合於緩衝層14上形成阻障層16。
然後形成一硬遮罩18於阻障層16上並完全覆蓋阻障層16表面，再形成一圖案化遮罩20，例如一圖案化光阻於硬遮罩18上，其中圖案化遮罩20包含一開口22暴露出部分硬遮罩18表面。接著以圖案化遮罩20為遮罩進行一離子佈植製程24，將氟離子穿過硬遮罩18並植入阻障層16及緩衝層14，以於阻障層16及緩衝層14內形成一摻雜區26。 在本實施例中，由氟所構成的摻雜區26底部較佳略低於阻障層16底部或緩衝層14上表面，且摻雜區26的氟濃度較佳由阻障層16至緩衝層14遞減。換句話說，靠近阻障層16與硬遮罩18交界處的摻雜區26較佳包含較高濃度的氟離子，而靠近阻障層16與緩衝層14交界處的摻雜區26則包含較低濃度的氟離子。
如第2圖所示，接著可再利用圖案化遮罩20為遮罩進行一蝕刻製程去除部分硬遮罩18及部分阻障層16形成凹槽28，其中蝕刻的過程中較佳僅去除部分摻雜區26，使剩餘摻雜區26仍設於凹槽28正下方。在本實施例中，凹槽28底部較佳略高於阻障層16底部，但不侷限於此，依據本發明其他實施例又可於蝕刻的過程中調整凹槽28深度，例如使凹槽28底部高於、切齊甚至低於於阻障層16底部或緩衝層14頂部，這些實施例均屬本發明所涵蓋的範圍。
隨後如第3圖所示，形成一閘極介電層30於硬遮罩18上並填入凹槽28內但不填滿凹槽28。在本實施例中，閘極介電層30較佳包含金屬氮化物如氮化鋁(AlN)，但又可包含其他介電材料例如但不侷限於二氧化矽(SiO2)、氮化矽(SiN)或高介電常數(high dielectric constant,high-k)材料，其中高介電常數介電層較佳包含介電常數大於4的介電材料，例如選自氧化鉿(hafnium oxide，HfO2)、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2O3)、氧化鑭(lanthanum oxide,La2O3)、氧化鉭(tantalum oxide,Ta2O5)、氧化釔(yttrium oxide,Y2O3)、氧化鋯(zirconium oxide,ZrO2)、鈦酸鍶(strontium titanate oxide, SrTiO3)、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4)、鋯酸鉿(hafnium zirconium oxide,HfZrO4)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZrxTi1-xO3,PZT)、鈦酸鋇鍶(barium strontium titanate,BaxSr1-xTiO3,BST)、或其組合所組成之群組。
接著如第4圖所示，先進行一微影暨蝕刻製程去除凹槽28兩側的部分閘極介電層30、部分硬遮罩18以及部分阻障層16，以於凹槽28兩側分別形成二凹槽(圖未示)，再形成一閘極電極32於凹槽28內以及一源極電極34與汲極電極36於閘極電極32兩側的凹槽內。在本實施例中，閘極電極32、源極電極34與汲極電極36均較佳由金屬所構成，其中源極電極34與汲極電極36較佳包含相同材料，但源極電極34與汲極電極36兩者可與閘極電極32包含相同或不同材料。依據本發明一實施例，閘極電極32、源極電極34及汲極電極36可各自包含金、銀、鉑、鈦、鋁、鎢、鈀或其組合。在一些實施例中，可利用電鍍製程、濺鍍製程、電阻加熱蒸鍍製程、電子束蒸鍍製程、物理氣相沉積(physical vapor deposition,PVD)製程、化學氣相沉積製程(chemical vapor deposition,CVD)製程、或上述組合於凹槽內以及硬遮罩30表面形成電極材料，然後再利用單次或多次蝕刻將電極材料圖案化以形成閘極電極32、源極電極34以及汲極電極36。
如第5圖所示，隨後進行一金屬內連線製程，以形成複數層金屬間介電層38(inter-metal dielectric,IMD)以及金屬內連線40鑲嵌於金屬間介電層38內分別電連接閘極電極32、源極電極34以及汲極電極 36。在本實施例中，金屬內連線結構中的各金屬內連線40均可依據單鑲嵌製程或雙鑲嵌製程鑲嵌於金屬間介電層38中並彼此電連接。例如各金屬內連線40更細部包含一阻障層以及一金屬層，其中阻障層可選自由鈦(Ti)、氮化鈦(TiN)、鉭(Ta)以及氮化鉭(TaN)所構成的群組，而金屬層可選自由鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等所構成的群組，但不侷限於此。由於單鑲嵌或雙鑲嵌製程乃本領域所熟知技藝，在此不另加贅述。
請繼續參照第5圖，第5圖另揭露本發明一實施例之一高電子遷移率電晶體之結構示意圖。如第5圖所示，高電子遷移率電晶體主要包含緩衝層14設於基底12上，阻障層16設於緩衝層14上，閘極電極32設於阻障層16上，閘極介電層30設於阻障層16以及閘極電極32之間，硬遮罩18設於閘極介電層30與阻障層16之間，摻雜區26設於閘極介電層30與緩衝層14之間，以及源極電極34與汲極電極36分別設於閘極電極32兩側的緩衝層14上。
在本實施例中，緩衝層14較佳包含III-V族半導體例如氮化鎵，阻障層16較佳包含III-V族半導體例如氮化鋁鎵(AlxGa1-xN)，且硬遮罩18與閘極介電層30較佳包含不同材料，其中硬遮罩18較佳包含氮化矽但又可包含其他介電材料例如但不侷限於氧化矽、氮氧化矽或氮碳化矽，閘極介電層30較佳包含金屬氮化物如氮化鋁但又可包含其他介電材料例如但不侷限於氧化矽、氮化矽或高介電常數介電層。摻雜區26較佳包含氟，且摻雜區26的氟濃度較佳由阻障層16至緩衝層14遞減。換句話說，靠近阻障層16與硬遮罩18交界處的摻雜區26較佳包含 較高濃度的氟離子，而靠近阻障層16與緩衝層14交界處的摻雜區則包含較低濃度的氟離子。
從細部來看，閘極介電層30包含一U形部42以及第一水平部44與第二水平部46連接U形部42，其中硬遮罩18是設於第一水平部44、第二水平部46以及阻障層16之間。源極電極34與汲極電極36直接接觸閘極介電層30與硬遮罩18，源極電極34與汲極電極36頂部較佳切齊閘極電極32頂部但源極電極34與汲極電極36底部較佳低於閘極電極32底部，且硬遮罩18側壁較佳切齊摻雜區26側壁於源極電極34與汲極電極36下方。另外本實施例的源極電極34與汲極電極36底部雖較佳切齊阻障層16底部，但不侷限於此，依據本發明其他實施例源極電極34與汲極電極36底部又可約略高於阻障層16底部或低於阻障層16底部，這些變化型均屬本發明所涵蓋的範圍。
請再參照第6圖，第6圖另揭露本發明一實施例之一高電子遷移率電晶體之結構示意圖。如第6圖所示，相較於前述實施例之閘極電極層之側壁切齊正下方的摻雜區，依據本發明一實施例又可於第1圖進行離子佈植製程時以斜角離子佈植方式將氟離子植入阻障層16及緩衝層14內，或可選擇以兩道具有不同開口寬度的遮罩來分別形成摻雜區26以及凹槽28，使凹槽28寬度約略小於摻雜區26寬度。如此後續形成閘極介電層30與閘極電極32後摻雜區26便較佳環繞閘極介電層30與閘極電極32底部而形成約略U形的摻雜區26，此變化型也屬本發明所涵蓋的範圍。
一般而言，由於緩衝層與阻障層的材料能帶間隙(band gap)不同之故，緩衝層與阻障層的介面數較佳形成異質接面(heterojunction)。異質接面處的能帶彎曲，導帶(conduction band)彎曲深處形成量子井(quantum well)，將壓電效應(piezoelectricity)所產生的電子約束於量子井中，因此在緩衝層與阻障層的介面處形成通道區58或二微電子氣(two-dimensional electron gas,2DEG)，進而形成導通電流。
現行製備高電子遷移率電晶體時將電晶體由正常開啟(Normally on)操作模式轉換為正常關閉(Normally off)操作方式的手段之一是先形成一硬遮罩於阻障層上，圖案化硬遮罩以形成一開口暴露出阻障層表面，再以離子佈植製程將氟離子直接植入阻障層內，其中所植入的氟離子較佳吸引一個自由電子並成為負固定電荷(negative fixed charge)調變其局部電位(local portion)進而耗盡2DEG。考量現行將離子直接植入阻障層所形成的摻雜區深度經常過深進而影響元件阻值，本發明較佳在不去除或不圖案化整個硬遮罩的情況下將氟離子穿過硬遮罩並植入下方的阻障層與緩衝層內。藉由硬遮罩作為阻隔本發明除了可省下一道用來圖案化硬遮罩的光罩又可使摻雜區的深度不致過深而影響元件表現。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
12:基底
14:緩衝層
16:阻障層
18:硬遮罩
26:摻雜區
30:閘極介電層
32:閘極電極
34:源極電極
36:汲極電極
38:金屬間介電層
40:金屬內連線
42:U形部
44:第一水平部
46:第二水平部

Claims (19)

  1. 一種製作高電子遷移率電晶體(high electron mobility transistor,HEMT)的方法，其特徵在於，包含：形成一緩衝層於一基底上；形成一阻障層於該緩衝層上；形成一硬遮罩於該阻障層上；進行一離子佈植製程穿過該硬遮罩以形成一摻雜區於該阻障層以及該緩衝層內，其中該摻雜區的一底面低於該緩衝層的一頂面。
  2. 如申請專利範圍第1項所述之方法，另包含：去除該硬遮罩以及該阻障層以形成一第一凹槽；形成一閘極介電層於該硬遮罩上並填入該第一凹槽內；形成一閘極電極於該閘極介電層上；以及形成一源極電極以及一汲極電極於該閘極電極兩側。
  3. 如申請專利範圍第2項所述之方法，另包含：去除該閘極介電層、該硬遮罩以及該阻障層以形成一第二凹槽及一第三凹槽於該閘極電極兩側；形成該源極電極於該第二凹槽內以及該汲極電極於該第三凹槽內。
  4. 如申請專利範圍第1項所述之方法，其中該緩衝層包含III-V族半導體。
  5. 如申請專利範圍第4項所述之方法，其中該緩衝層包含氮化鎵。
  6. 如申請專利範圍第1項所述之方法，其中該阻障層包含氮化鋁鎵(AlxGa1-xN)。
  7. 如申請專利範圍第1項所述之方法，其中該摻雜區包含氟。
  8. 如申請專利範圍第7項所述之方法，其中該氟濃度由該阻障層至該緩衝層降低。
  9. 一種高電子遷移率電晶體(high electron mobility transistor,HEMT)，其特徵在於，包含：一緩衝層設於一基底上；一阻障層設於該緩衝層上；一閘極電極設於該阻障層上；一閘極介電層設於該阻障層以及該閘極電極之間；一摻雜區設於該閘極介電層以及該緩衝層之間，其中該摻雜區的一底面低於該緩衝層的一頂面；一硬遮罩設於該閘極介電層以及該阻障層之間；以及一源極電極以及一汲極電極分別設於該閘極電極兩側之該緩衝層上。
  10. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中 該緩衝層包含III-V族半導體。
  11. 如申請專利範圍第10項所述之高電子遷移率電晶體，其中該緩衝層包含氮化鎵。
  12. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中該阻障層包含氮化鋁鎵(AlxGa1-xN)。
  13. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中該閘極介電層包含一U形部。
  14. 如申請專利範圍第13項所述之高電子遷移率電晶體，其中該閘極介電層包含一第一水平部以及一第二水平部連接該U形部。
  15. 如申請專利範圍第14項所述之高電子遷移率電晶體，其中該硬遮罩係設於該第一水平部、該第二水平部以及該阻障層之間。
  16. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中該源極電極接觸該閘極介電層以及該硬遮罩。
  17. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中該硬遮罩側壁切齊該摻雜區側壁。
  18. 如申請專利範圍第9項所述之高電子遷移率電晶體，其中 該摻雜區包含氟。
  19. 如申請專利範圍第18項所述之高電子遷移率電晶體，其中該氟濃度由該阻障層至該緩衝層降低。
TW108124137A 2019-07-09 2019-07-09 高電子遷移率電晶體及其製作方法 TWI811394B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW108124137A TWI811394B (zh) 2019-07-09 2019-07-09 高電子遷移率電晶體及其製作方法
US16/533,812 US11264492B2 (en) 2019-07-09 2019-08-07 High electron mobility transistor and method for fabricating the same
US17/575,655 US11804544B2 (en) 2019-07-09 2022-01-14 High electron mobility transistor and method for fabricating the same
US18/371,440 US12125903B2 (en) 2019-07-09 2023-09-21 High electron mobility transistor and method for fabricating the same
US18/888,136 US20250015173A1 (en) 2019-07-09 2024-09-17 High electron mobility transistor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108124137A TWI811394B (zh) 2019-07-09 2019-07-09 高電子遷移率電晶體及其製作方法

Publications (2)

Publication Number Publication Date
TW202103268A TW202103268A (zh) 2021-01-16
TWI811394B true TWI811394B (zh) 2023-08-11

Family

ID=74102398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124137A TWI811394B (zh) 2019-07-09 2019-07-09 高電子遷移率電晶體及其製作方法

Country Status (2)

Country Link
US (4) US11264492B2 (zh)
TW (1) TWI811394B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142529A1 (ja) * 2018-01-19 2019-07-25 ローム株式会社 半導体装置およびその製造方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
CN114520263A (zh) 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US11721743B2 (en) * 2020-12-22 2023-08-08 Applied Materials, Inc. Implantation enabled precisely controlled source and drain etch depth
CN114695503A (zh) 2020-12-31 2022-07-01 联华电子股份有限公司 半导体结构
CN115036366A (zh) 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法
CN115312596B (zh) 2021-05-07 2025-11-21 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN115483197B (zh) 2021-05-31 2025-12-05 联华电子股份有限公司 电容器结构以及其制作方法
CN115706081A (zh) 2021-08-16 2023-02-17 联华电子股份有限公司 半导体结构及其制作方法
CN115810663A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US12002681B2 (en) 2021-10-12 2024-06-04 United Microelectronics Corp. High electron mobility transistor and fabricating method of the same
CN116110963A (zh) 2021-11-09 2023-05-12 联华电子股份有限公司 半导体装置以及其制作方法
CN116153993A (zh) * 2021-11-23 2023-05-23 联华电子股份有限公司 半导体结构及其形成方法
CN116960171A (zh) 2022-04-12 2023-10-27 联华电子股份有限公司 半导体装置及其制造方法
CN116978845A (zh) 2022-04-22 2023-10-31 联芯集成电路制造(厦门)有限公司 半导体制作工艺
TWI892010B (zh) 2022-04-27 2025-08-01 聯華電子股份有限公司 半導體裝置以及其製作方法
TWI871161B (zh) * 2024-01-02 2025-01-21 財團法人工業技術研究院 功率半導體元件及用於其的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130320349A1 (en) * 2012-05-30 2013-12-05 Triquint Semiconductor, Inc. In-situ barrier oxidation techniques and configurations
US20140273482A1 (en) * 2013-03-18 2014-09-18 Denso Corporation Manufacturing method of semiconductor device and dry etching apparatus for the same
US20160293723A1 (en) * 2012-12-28 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
TW201810663A (zh) * 2016-07-01 2018-03-16 英特爾公司 針對氮化鎵(GaN)增強模式電晶體效能之閘極堆疊設計
US20180350944A1 (en) * 2017-06-06 2018-12-06 Chih-Shu Huang Epitaxial structure of n-face group iii nitride, active device, and method for fabricating the same with integration and polarity inversion

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
WO2007116238A1 (en) 2006-04-11 2007-10-18 Picogiga METHOD OF MANUFACTURING A GaN MOSFET
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5689869B2 (ja) * 2009-04-08 2015-03-25 エフィシエント パワー コンヴァーション コーポレーション エンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法
TW201115735A (en) * 2009-10-21 2011-05-01 Univ Nat Chiao Tung Ohmic contact of III-V semiconductor device and manufacturing method
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
JP2013140835A (ja) * 2011-12-28 2013-07-18 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
SG11201406151TA (en) * 2012-03-29 2014-10-30 Agency Science Tech & Res Iii-nitride high electron mobility transistor structures and methods for fabrication of same
US9111905B2 (en) * 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP2014072397A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6136571B2 (ja) * 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US8987780B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Graphene capped HEMT device
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
WO2015171873A1 (en) * 2014-05-07 2015-11-12 Cambridge Electronics, Inc. Transistor structure having buried island regions
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10229969B2 (en) * 2015-06-09 2019-03-12 Mitsubishi Electric Corporation Power semiconductor device
US9536962B1 (en) * 2015-07-20 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for high electron mobility transistors (HEMT) and methods of forming same
JP6560112B2 (ja) * 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9941398B2 (en) * 2016-03-17 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor (HEMT) capable of protecting a III-V compound layer
JP6658253B2 (ja) * 2016-04-21 2020-03-04 富士通株式会社 半導体装置及び半導体装置の製造方法
US9728470B1 (en) * 2016-05-10 2017-08-08 Infineon Technologies Austria Ag Semiconductor structure and methods
US10522532B2 (en) * 2016-05-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Through via extending through a group III-V layer
US20170345921A1 (en) * 2016-05-30 2017-11-30 Epistar Corporation Power device and method for fabricating thereof
WO2017210323A1 (en) * 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10224426B2 (en) * 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
TWI607565B (zh) * 2016-12-20 2017-12-01 新唐科技股份有限公司 半導體基底以及半導體元件
US10084074B1 (en) * 2017-03-24 2018-09-25 Qualcomm Incorporated Compound semiconductor field effect transistor gate length scaling
US10388753B1 (en) * 2017-03-31 2019-08-20 National Technology & Engineering Solutions Of Sandia, Llc Regrowth method for fabricating wide-bandgap transistors, and devices made thereby
TWI722166B (zh) * 2017-04-10 2021-03-21 聯穎光電股份有限公司 高電子遷移率電晶體
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor
WO2019066878A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH SOURCE FIELD AND DRAIN PLATES AND METHODS OF MAKING SAME
WO2019066877A1 (en) * 2017-09-28 2019-04-04 Intel Corporation GALLIUM NITRIDE TRANSISTORS WITH DRAIN FIELD PLATES AND METHODS OF MAKING SAME
US10403718B2 (en) * 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
US10355085B1 (en) * 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
TWI661555B (zh) * 2017-12-28 2019-06-01 Nuvoton Technology Corporation 增強型高電子遷移率電晶體元件
US11233047B2 (en) * 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
JP6762977B2 (ja) * 2018-03-06 2020-09-30 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US11404407B2 (en) * 2018-06-22 2022-08-02 Intel Corporation Implants to enlarge Schottky diode cross-sectional area for lateral current conduction
US20200219772A1 (en) * 2019-01-03 2020-07-09 Intel Corporation Maskless process for fabricating gate structures and schottky diodes
US11502124B2 (en) * 2019-01-16 2022-11-15 Intel Coropration Filter-centric III-N films enabling RF filter integration with III-N transistors
US20200227469A1 (en) * 2019-01-16 2020-07-16 Intel Corporation Iii-n transistors integrated with resonators of radio frequency filters
US20200227407A1 (en) * 2019-01-16 2020-07-16 Intel Corporation Integration of iii-n transistors and polysilicon resistors
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
CN112216741B (zh) * 2019-07-10 2024-05-17 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130320349A1 (en) * 2012-05-30 2013-12-05 Triquint Semiconductor, Inc. In-situ barrier oxidation techniques and configurations
US20160293723A1 (en) * 2012-12-28 2016-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
US20140273482A1 (en) * 2013-03-18 2014-09-18 Denso Corporation Manufacturing method of semiconductor device and dry etching apparatus for the same
TW201810663A (zh) * 2016-07-01 2018-03-16 英特爾公司 針對氮化鎵(GaN)增強模式電晶體效能之閘極堆疊設計
US20180350944A1 (en) * 2017-06-06 2018-12-06 Chih-Shu Huang Epitaxial structure of n-face group iii nitride, active device, and method for fabricating the same with integration and polarity inversion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 Hongwei Chen Enhancement-Mode AIGaN/GaN HEMTs Fabricated by Standard Fluorine Ion Implantation with a Si3N4 Energy-Absorbing Layer Electrochemical and Solid-State Letters Vol.14,No.6 2011 H229-H231 *

Also Published As

Publication number Publication date
US20210013334A1 (en) 2021-01-14
US20240014310A1 (en) 2024-01-11
US11264492B2 (en) 2022-03-01
TW202103268A (zh) 2021-01-16
US12125903B2 (en) 2024-10-22
US20250015173A1 (en) 2025-01-09
US11804544B2 (en) 2023-10-31
US20220140124A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
TWI811394B (zh) 高電子遷移率電晶體及其製作方法
CN111834435B (zh) 高电子迁移率晶体管
TWI512993B (zh) 電晶體與其形成方法與半導體元件
TWI725433B (zh) 半導體裝置的製作方法
US10084078B2 (en) Semiconductor device and method of manufacturing same
JP2011198837A (ja) 半導体装置およびその製造方法
US10541321B2 (en) Manufacturing method of semiconductor device
CN112928161B (zh) 高电子迁移率晶体管及其制作方法
US11411089B2 (en) Semiconductor device and manufacturing method thereof
TWI661555B (zh) 增強型高電子遷移率電晶體元件
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
US20240047451A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
US10062734B2 (en) Method for fabricating a semiconductor device
TWM623644U (zh) 半導體裝置
TWI892528B (zh) 半導體裝置及其製造方法
US20250098274A1 (en) Iii-nitride transistor with top and bottom cap layers with etch stop
CN114068698A (zh) 功率半导体元件及其形成方法