[go: up one dir, main page]

TW201120939A - Method for manufacturing semiconductor substrate - Google Patents

Method for manufacturing semiconductor substrate Download PDF

Info

Publication number
TW201120939A
TW201120939A TW099113380A TW99113380A TW201120939A TW 201120939 A TW201120939 A TW 201120939A TW 099113380 A TW099113380 A TW 099113380A TW 99113380 A TW99113380 A TW 99113380A TW 201120939 A TW201120939 A TW 201120939A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor substrate
tantalum carbide
manufacturing
growth layer
Prior art date
Application number
TW099113380A
Other languages
English (en)
Inventor
Makoto Sasaki
Shin Harada
Taro Nishiguchi
Shinsuke Fujiwara
Yasuo Namikawa
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201120939A publication Critical patent/TW201120939A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P14/2904—
    • H10P14/3408—
    • H10P90/1914—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201120939 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體基板之製造方法，尤其係關於 一種包括包含具有單晶結構之碳化矽（Sic)之部分的半導體 • 基板之製造方法。 . 【先前技術】 近年來’作為用於半導體裝置之製造之半導體基板，正 逐步採用Sic基板。SiC具有比一般所使用之Si(矽）更大之帶 隙。因此，使用有Sic基板之半導體裝置具有耐壓高、接通 電阻低、且高溫環境下之特性之降低小等優點。 為了有效製造半導體裝置，而要求一定程度以上之基板 之大小。根據美國專利第7314520號說明書（專利文獻，可 製造76 mm(3英吋）以上之Sic基板。 先前技術文獻 專利文獻 專利文獻1 ··美國專利第7314520號說明書 【發明内容】 發明所欲解決之問題 _SlC基板之大小’於工業方面係限制為1〇〇 mm(4英 • 吋）左右，因此具有無法使用大型之基板高效地製造半導體 裝置之問題。尤其對於六方晶系之训而言，於利用（〇〇〇1) 面以外之面之特性之情形時，上述問題變得尤為明顯。以 下對該情況進行說明。 缺陷少之SlC基板，通常藉由自sic錠切下而製造，該Sic 147931.doc 201120939 錠係利用難以產生積層缺陷之（0001)面成長所獲得。因此， 具有（0001)面以外之面方位之SiC基板係相對於成長面非平 行地被切下。因此，難以充分確保基板之大小，或者無法 有效地利用錠之大多之部分。因此，對於利用SiC2(〇〇〇1) 面以外之面的半導體裝置而言，高效地製造將特別困難。 本發明係鑒於上述問題點而完成者，其目的在於提供一 種用於高效地製造使用Sic之半導體裝置之半導體基板之 製造方法。 解決問題之技術手段 本發明之半導體基板之製造方法包括以下之步驟。 準備包含彼此對向之第丨表面及第丨背面且具有單晶結構 之第1碳化矽基板，及包含彼此對向之第2表面及第2背面且 具有單晶結構之第2碳化矽基板。以使第i及第2背面之各者 於一方向上露出之方式配置第丨及第2碳化矽基板。形成將 第1及第2背面彼此連結之結合部。形成結合部之步驟包括 藉由自一方向供給昇華物之昇華法，而於第丨及第2背面之 各者之上形成包含碳化矽之成長層之步驟。 根據本製造方法，第1及第2碳化矽基板係經由結合部而 一體化為一個半導體基板。該半導體基板係包含第1及第2 碳化碎基板之各者所具有之第i及第2表面之兩者作為形成 有半導體裝置之基板面。即相比於以單體而使用第i及第2 1化石夕基板之任—者之情形，該半導體基板係具有更大之 基板面。由此，藉由使用該半導體基板，可高效地製造使 用碳化矽之半導體裝置。 I4793I.doc 201120939 第1及第面之各者之上所形成之成長層係與第1 及第2碳化石夕基板同樣地包含碳化石夕，故而於第！及第2碳化 石夕基板與成長層之間各物性接近。由此，可抑制因該各物 性之不同所5ί起之半導體基板之龜曲及裂痕。 又’藉由使用昇華法，可高品質且高速地形成成長層。 再者，於上述製造方法之說明中雖提及第工及第2碳化石夕 基板，但該情況亦不排除在除第1及第2碳化矽基板之外進 而使用-個以上之碳化矽基板之形態。 上述製造方法中，形成成長層之步驟較佳為包括以下之 步驟。 使於一方向上露出之第1及第2背面之各者，與相對於幻
及第2背面配置於^一方而μ η 6 A 万π上且包含奴化矽之固體原料之表 面隔開間隔而對向。於固體原料之表面藉由使碳化石夕昇華 而產生氣體。使該氣體於第!及第2背面之各者之上固化。 藉此，可高品質且高速地形成成長層。 更佳為，上述間隔之平均值小於昇華法令之昇華氣體之 平均自由行程。藉此，可減小成長層之膜厚分佈。 於上述製造方法中’較佳為於形成成長層之步驟中，第i 及第2碳化石夕基板之溫度係低於固體原料之溫度。藉此，能 夠使昇華之碳切於第i及第2碳切基板上高效地固化。 於上述製造方法中’較佳為固體原料為-塊碳化石夕之固 形物。此時，即便&及第2背面之各者之上之成長層係分 離而形成’亦可藉由一塊固形物中之未昇華之部分而將該 各個成長層結合。由此，可更確實地將第ι及第2碳化石夕基 147931.doc 201120939 板結合。 更佳為，配置第1及第2碳化矽基板之步驟係以使第1及第 2石反化石夕基板之間之最短間隔為1 mm以下之方式進行。夢 此，能夠以更確實地將第1及第2背面結合之方式形成成^ 層。 於上述製造方法中，較佳為成長層具有單晶結構。藉此， 可使成長層之各物性接近具有相同之單晶結構之第〗及第2 碳化矽基板之各者之各物性。 更佳為’第1背面上之成長層之結晶面相對於第丨背面之 結晶面之斜度為10。以内。又，第2背面上之成長層之結晶 面相對於第2背面之結晶面之斜度為丨〇。以内。藉此，可使 成長層之異向性接近第丨及第2碳化矽基板之各者之異向 性。 於上述製造方法中，較佳為第1及第2碳化矽基板之各者 之雜質濃度、與成長層之雜質濃度互不相同。藉此，可獲 得具有雜質濃度不同之2層結構之半導體基板。 於上述製造方法中’較佳為相比於第1及第2碳化矽基板 之各者之雜質濃度’成長層之雜質濃度較高。藉此，能夠 使成長層之電阻率小於第1及第2碳化矽基板之各者之電阻 率 〇 於上述製造方法中，較佳為第1碳化矽基板之第1表面相 對於{0001}面之偏離角為5〇。以上65。以下，且第2碳化矽基 板之第2表面相對於{0001}之偏離角為50。以上65。以下。藉 此’相比於第1及第2表面為{0001}面之情形，可提高第1及 147931.doc -6 - 201120939 第2表面中之通道移動率。 更佳為，第1表面之偏離方位與第㈣化石夕基板之〈卜剛〉 方向所成之角為5。以下，且第2表面之偏離方位與第2碳化 石夕基板之<1-100>方向所成之角為5。以下。藉此，可進一步 提尚第1及第2表面中之通道移動率。 進而較佳為，第1碳化矽基板之第i表面相對於〈卜⑺卟方 向面之偏離角為_3。以上5。以了 ’第2碳化石夕基板 之第2表面相對於方向之{〇3_38}面之偏離角為_3。 以上5。以下。藉此，可進一步提高第丨及第2表面中之通道 移動率。 於上述製造方法中，較佳為第1表面之偏離方位與第“炭 化矽基板之<u-20>方向所成之角為5。以下，且第2表面之 偏離方位與第2碳化矽基板之<u_20>方向所成之角為5。以 下。藉此，相比於第1及第2表面為{〇〇〇1丨面之情形，可提 尚第1及第2表面中之通道移動率。 於上述製造方法中，較佳為形成成長層之步驟於藉由將 大氣環境減壓所得之氣體環境中進行。 於上述製造方法中，較佳為形成成長層之步驟於具有高 於ίο 1 Pa且低於104 pa之壓力之氣體環境中進行。 於上述製造方法中，第1及第2背面之各者可為藉由切片 所形成之面。 發明之效果 自以上說明可知，根據本發明之半導體基板之製造方 法，可提供一種用於高效地製造使用碳化矽之半導體裝置 147931.doc 201120939 之半導體基板之製造方法。 【實施方式】 以下’根據圖式對本發明之實施形態進行說明。 (實施形態1) 參照圖1及圖2，本實施形態之半導體基板80包括具有單 晶結構之複數之SiC基板11〜19(碳化矽基板）、及結合部 50。結合部50包括包含siC之成長層30’於本實施形態中係 實質性地包含成長層30。成長層30係將SiC基板11〜19之背 面（與圖1所示之面為相反之面）彼此連結，藉此，SiC基板 11〜19彼此得以固定。sic基板11〜19之各者具有於同一平面 上露出之表面，例如SiC基板11及12之各者具有表面F1及 F2(圖2) °藉此’半導體基板80係具有比siC基板丨丨〜19之各 者更大之表面。由此，相比於單獨地使用Sic基板11〜19之 各者之情形’使用半導體基板8〇之情形時，可更高效地製 造使用SiC之半導體裝置。 其次’對本實施形態之半導體基板8〇之製造方法進行說 明。再者，以下為簡化說明，有時僅提及SiC基板丨丨〜丨今中 之SiC基板11及12，而對於sic基板13〜19亦視同為SiC基板 11及12而同樣地進行處理。 參照圖5，準備具有單晶結構之Sic基板n(第1碳化矽基 板）、及SiC基板12(第2碳化矽基板）（圖3 :步驟sl〇)。siC基 板11具有彼此對向之表面F1 (第1表面）及背面b 1 (第1背 面）’ SiC基板12具有彼此對向之表面F2(第2表面）及背面 B2(第2背面）。具體而言，例如，將於六方晶系之（〇〇〇1)面 147931.doc 201120939 所成長之SiC錠沿著（03-38)面切片’藉此準備Sic基板^及 12。較佳為，將背面B1及B2之粗糙程度設為以且為ι〇〇μιη 以下。背面Β1及Β2之各者亦可為藉由上述切片所形成之面 (所謂原切片面），即於上述切片後未進行研磨之面。 其次，於處理室内’在第1加熱體81上，以背面扪及以 之各者於一方向（圖5中之上方向）上露出之方式配置ye基 板11及12(圖3 ··步驟S20)。即SiC基板11及12以於平面視時 為排列之方式而配置。 較佳為’上述配置係以背面B1及B2之各者位於同一平面 上，或者表面F1及F2之各者位於同一平面上之方式而進行。 又，SiC基板11及12之間之最短間隔（圖5中之橫方向之最 短間隔）較佳為5 mm以下，更佳為1 mm以下，進而較佳為 1 00 μηι以下’再進而較佳為丨〇 μπι以下。具體而言，例如， 將具有同一矩形形狀之基板隔開丨min以下之間隔而配置成 矩陣狀。 其次’形成將背面B1及B2彼此結合之結合部5〇(圖2)(圖 3 :步驟S30)。形成該結合部50之步驟係包含形成成長層 3 0(圖2)之步驟。於形成該成長層3 〇之步驟中使用昇華法， 較佳為使用密閉空間昇華法。以下對形成該結合部5〇之步 驟進行詳細說明。 首先’使於一方向（圖5中之上方向）上露出之背面扪及^2 之各者、與相對於背面⑴及以沿一方向（圖5中之上方向） 配置之固體原料20之表面SS，隔開間隔D1而對向（圖4 :步 驟S3 1)。較佳為，間隔D1之平均值小於昇華法中之昇華氣 147931.doc 201120939 體之平均自由行程，例如設為1 pm以上1 cm以下。該昇華 氣體係藉由固體sic昇華所形成之氣體，例如包含Si、Si2C、 及SiC2 。 固體原料20包含SiC，較佳為一塊碳化石夕之固形物，具體 而言’例如為SiC晶圓。固體原料20之SiC之結晶結構未作 特別限定。又，較佳為固體原料2〇之表面ss之粗糙程度設 為Ra為1 mm以下。 再者’為了更確實地設置間隔D1 (圖5)，亦可使用具有與 間隔D1對應之高度之間隔件83(圖8)。該方法係於間隔〇1 之平均值為1 00 μηι程度以上之情形時尤為有效。 其次’藉由第1加熱體81將SiC基板1 1及12加熱至特定之 基板溫度為止。又，藉由第2加熱體82將固體原料2〇加熱至 特定之原料溫度為止。藉由將固體原料2〇加熱至原料溫度 為止，SiC於固體原料之表面ss昇華，從而產生昇華物，即 氣體（圖4 :步驟S32)。該氣體係自一方向（圖5中之上方向） 而供給至背面B1及B2之各者之上。 較佳為基板溫度低於原料溫度，更佳為兩溫度之差設為 1 c以上i〇(Tc以下。又，較佳為，基板溫度為18〇(rc以上 2500°C 以下。 參照圖6 ’如上述般供給之氣體係於背面B丨及B2之各者 之上，藉由固化而再結晶化（圖4 :步驟S33)。藉此，形成 將背面B1及B2彼此結合之成長層3〇p。又，固體原料2〇(圖 5)因消耗而減小’從而成為固體原料2l〇p。 主要參照圖7，藉由昇華進一步推進，而固體原料2〇p(圖 147931.doc •10- 201120939 6)消失。藉此，形成將背面以及32彼此結合之作為結合部 50之成長層30。 ㈣成成長層30時’處理室内之氣體環境亦可為藉由將 大氣衣k減壓所付之氣體環境。此時，氣體環境之屋力較 佳為高於10·1 pa且低於1〇4 Pa。 上述氣體環境亦可為惰性氣體1為惰性氣體，例如可 使用He Ar等稀有氣體’氮氣，或稀有氣體與氮氣之混合 氣體。於使用該混合氣體之情形時，氮氣之比例例如為 〇/〇又4理室内之壓力較佳設為5〇kpa以下，更佳設為 10 kPa以下。 又，較佳為，包含成長層3〇1)之成長層3〇具有單晶結構。 更佳為，相對於背面B1之結“，背面m上之成長層儿之 結晶面之斜度為1〇。以内，又，相對於背面B2之結晶面，背 面B2上之成長層30之結晶面之斜度為1〇。以内。該等角度關 係係藉由使成長層30相對於背面扪及於之各者磊晶成長 而容易實現。 再者，SiC基板U、12之結晶結構較佳為六方晶系，更佳 為4H SiC或6H-SiC。又，較佳為Sic基板】丄、12與成長層 包含具有同一結晶結構之Sic單晶。 於SiC基板（SiC基板U、12等）與成長層3〇包含具有同一 結晶結構之SiC單晶之情形時，兩者之間亦可存在結晶學之 特性之差異。關於此種特性’例如有缺陷密度、結晶之品 黃及雜質濃度。以下對於該等進行說明。 成長層30之缺陷密度亦可大於SiC基板u〜i92缺陷密 147931.doc • 11 · 201120939 度’由此對於實質性包含成長層30之結合部5〇而言，儘管 其大小比SiC基板1 ι~ι9之各者大，但亦可容易地形成。具 體而言’成長層30之微管密度亦可大於SiC基板n〜19之微 管後度。又’成長層30之貫穿螺旋差排密度亦可大於sic基 板11 ~ 19之貫穿螺旋差排密度。又，成長層3 〇之貫穿刃狀差 排密度亦可大於SiC基板11〜19之貫穿刀狀差排密度。又， 成長層30之基底面差排密度亦可大於ye基板11〜19之基底 面差排密度。又’成長層30之混合差排密度亦可大於sic基 板11〜19之混合差排密度。又，成長層3〇之積層缺陷密度亦 可大於SiC基板11〜19之積層缺陷密度。又，成長層3〇之點 缺陷密度亦可大於SiC基板11〜19之點缺陷密度。 又’成長層3 0之結晶之品質亦可低於§丨c基板11〜19之結 晶之品質，由此對於實質性包含成長層3〇之結合部5〇而 言，儘管其大小比SiC基板11〜19之各者大，但亦可容易地 形成。具體而言，成長層30之又射線搖擺曲線之半高寬亦可 大於SiC基板11〜19之X射線搖擺曲線之半高寬。 又，較佳為，SiC基板U&12之各者之濃度與成長層3〇 之雜質濃度互不相同。更佳為，相比於Sic基板丨丨及12之各 者之雜質濃度，成長層30之雜質濃度更高。再者，Sic基板 η、12之雜質濃度例如為5xl〇16 cm-3以上5xl〇19 cm_3以下。 又，成長層30之雜質濃度例如為5 χ丨〇丨6 cm·3以上5 χ丨〇2, cm·3 以下。又，關於上述雜質，例如可使用氮或磷。再者，成 長層30中所包含之雜質與Sic基板丨丨及^中所包含之雜質 亦可互不相同。 147931.doc 201120939 又’較佳為，Sic基板11之表面F 1相對於{0001}面之偏離 角為50。以上65。以下，且Sic基板之表面F2相對於{〇〇〇1}面 之偏離角為5〇0以上65。以下。 更佳為’表面F1之偏離方位與SiC基板11之<1-1〇〇>方向 所成之角為5。以下’且表面F2之偏離方位與基板12之 <1-100>方向所成之角為5〇以下。 進而較佳為，SiC基板11之表面F1相對於<i-i〇〇>方向之 {03-38}面之偏離角為_3。以上5。以下，sic基板12之表面F2 相對於<1-1〇〇>方向之{03·38}面之偏離角為_3。以上5〇以 下。 再者’於上述中，所謂「表面F1相對於<^00〉方向之 {03-38}面之偏離角」，係指表面F1之法線— 方向 及<οοοι>方向之展開射影面之正射影、與{〇3_38}面之法線 所成之角度，其符號於上述正射影相對向接近 平行之情形時為正，於上述正射影相對於<〇〇〇1>方向接近 平仃之情形時為負。又，關於「表面F2相對於<^00〉方向 之{03-38}面之偏離角」亦同樣。 又，較佳為，表面F1之偏離方位與基板11之<11-20>方向 所成之角為5。以下，且表面F2之偏離方位與基板丨之之 <11-20>方向所成之角為5〇以下。 根據本實施形態’如圖2所示’ Sic基板"及㈣經由結 。邛50而一體化為一個半導體基板8〇〇半導體基板肋係包 含sic基板之各者所具有之表面F_2之兩者，作為形成有 電體等半導體裝置之基板面。# ’相比於以單體而使用 147931.doc •13- 201120939
SiC基板11及12之任一者之情形，半導體基板8〇係具有更大
之基板面。由此，藉由半導體基板80可高效地製造使用SiC 之半導體裝置。 又，形成於背面B1及B2之各者之上之成長層3〇係與sic 基板11及12同樣地包含SiC，因而SiC基板與成長層3〇之間 各物性接近。由此，可抑制因該各物性之不同所引起之半 導體基板80之勉曲及裂痕。 又，藉由使用昇華法，可高品質且高速地形成成長層3〇。 又，藉由昇華法特別為密閉空間昇華法，可更均一地形成 成長層3 0。 又，藉由將背面B 1及B2之各者與固體原料2〇之表面之間 隔D1(圖5)之平均值設為！ em以下，藉此可減小成長層％之 膜厚分佈。又，藉由將間隔D1之平均值設為i mm以下，可 進-步減小成長層30之膜厚分佈。又，藉由將該間隔⑴之 平均值設為1 μηι以上，可充分地確保Sic昇華之空間。 又，於形成成長層30(圖7)之步驟中，Sic基板丨丨及丨之之 溫度係低於固體原料20(圖5)之溫度。藉此，可使已昇華之 SiC於SiC基板11及12上高效地固化。 又’形成成長層30之步驟（圖5〜圖7)係以成長層3〇結合背 面B1及B2之方式進行。藉此，可僅利用成長層^將基 板11及12結合。即可利用均質之材料將批基板“及㈣ 合0 又，較佳為，配置SiC基板ΠΛ12之步驟係以训基板π 及！2之間之最短間隔設為以下之方式進行。藉此可 I47931.doc -J4- 201120939 使成長層30以將SiC基板11之背面31與以(：基板12之背面 B2更確實地結合之方式而形成。 又，較佳為，成長層30具有單晶結構。藉此，可使成長 層30之各物性接近具有相同單晶結構之Si(：基板丨丨及丨之之 • 各者之各物性。 . 更佳為，相對於背面B1之結晶面，背面B1上之成長層30 之結晶面之斜度為10。以内。又，相對於背面B2之結晶面， 背面B2上之成長層3〇之結晶面之斜度為1〇。以内。藉此，可 使成長層30之異向性接近sic基板丨丨及12之各者之異向性。 又，杈佳為，SiC基板11及12之各者之雜質濃度與成長層 30之雜質濃度互不相同。藉此，可獲得具有雜質濃度不同 之2層結構之半導體基板80(圖2)。 又，較佳為，相比於SiC基板n&12之各者之雜質濃度， 成長層30之雜質濃度更高。由此，可使成長層30之電阻率 小於SiC基板11及12之各者之電阻率。藉此，可獲得適合於 電流於成長層30之厚度方向上流動之半導體裝置，即縱型 之半導體裝置之製造之半導體基板8〇。 又’較佳為’ SiC基板11之表面F1相對於{〇〇〇1}面之偏離 . 角為50。以上65。以下，且sic基板12之表面F2相對於丨〇〇〇1} • 面之偏離角為5〇。以上65。以下。藉此，相比於表面F1&F2 為（000丨）面之情形，可提高表面F1及F2中之通道移動率。 更佳為’表面F1之偏離方位與SiC基板丨丨之^-丨⑼〉方向 所成之角為5。以下，且表面]^2之偏離方位與Sic基板12之 <1-100>方向所成之角為5。以下。藉此，可進一步提高表面 147931.doc •15· 201120939 F1及F2中之通道移動率。 進而較佳為’ SiC基板11之表面F1相對於<1-1〇〇>方向之 {03-38}面之偏離角為_3。以上5。以下，SiC基板12之表面F2 相對於<1-100>方向之{03_38}面之偏離角為_3。以上5〇以 下。藉此，可進一步提高表面Fi&F2中之通道移動率。 又’較佳為，表面F1之偏離方位與SiC基板11之<ιι_2〇> 方向所成之角為5。以下，且表面F2之偏離方位與SiC基板12 之<11-20>方向所成之角為5。以下。藉此，相比於表面”及 F2為{0001}面之情形，可提高表面F1&F2中之通道移動率。 再者，於上述中，係例示Sic晶圓作為固體原料2〇，但固 體原料20並不限定於此，例如亦可為Sic粉體或Sic燒結體。 又，作為第1及第2加熱體81、82，只要為可加熱對象物 者便可使用，例如，可使用如使用石墨加熱器般之電阻加 熱方式者’或感應加熱方式者。 又，於圖5中，背面81及62之各者與固體原料2〇之表南 SS之間係遍及整體地隔開間隔。然而，於本說明書中，「隔 開間隔」具有更廣之含義’係指上述間隔之平均值大於〇。 由此，亦有時為如下情形：背面B丨及B2與固體原料2〇之表 面ss之間一部分接觸，同時在背面扪及82之各者與固體原 料20之表面SS之間隔開間隔。以下對與該情形相當之兩個 變形例進行說明。 參照圖9，於該例中，藉由作為固體原料20之SiC晶圓之 翹曲而確保上述間隔。更具體而言，於本例中，間隔〇2雖 然局部地成為0 ’但就平均值而言一定大於〇 ^又，較佳為， 147931.doc •16· 201120939 ，間隔D2之平均值係設為小於昇 自由行程，例如設為1 μηι以上丄 與間隔D1之平均值同樣地 華法中之昇華氣體之平均 cm以下。 參照圖10 ’於該例中，蕤 精由SiC基板U〜13之翹曲而 上述間隔。更具體而言， ’、 於本例中，間隔D3雖然局部地成 為0，但就平均值而言—定 疋大於0。又，較佳為，與間隔〇1 之平均值同樣地，間隔D 3夕4A /士〆 h U·3之千均值係設為小於昇華法中之 幵華氣體之平均自由行程，例知执 1歹J如叹為1 μηι以上1 cm以下。 再者，藉由圖9及圖10之各者之方法之組合，即，藉由作 為固體原料20之SiC晶圓之翹曲與训基板"…之翹曲之 兩者而確保上述間隔。 以上，圖9及圖1〇之各者之方法、或兩方法之組合之方法 係於上述間隔之平均值為⑽_以下之情形時尤為有效。 其次，以下，對討論適合於上述半導體基板8〇之製造之 製造條件之結果進行說明。 第1，進行形成成長層30時之SiC基板η、12之基板溫度 之討論。再者，處理室内之壓力係利用真空泵而排氣，藉 此自大氣壓減壓而保持為1 Pa。又，背面B i及Β2之各者與 固體原料20之表面SS之間隔D1(圖5)係設為50 μιη。又，SiC 基板11、12之溫度相比於固體原料2〇之溫度僅低1 〇〇充。以 下表不其結果。 [表1] 1600°C 1800°G 2000°C 2500〇C 3000°C 未一體化 良好 良好 良好 基板之結晶性降低 147931.doc -17- 201120939 根據該結果可知，為了將Sic基板11及12—體化，基板溫 度若為1600°C則過低，較佳為丨8〇〇。(：以上。又，為了避免 基板之結晶性降低，基板溫度若為3000°c則過高，較佳為 2500°C以下。根據以上可知，基板溫度較佳為丨800〇c以上 2500°C 以下。 第2，進行應將SiC基板11、12之溫度設成比固體原料20 之溫度低多少程度，及其溫度差之討論。再者，處理室内 之壓力係利用真空泵而排氣，藉此自大氣壓減壓而保持為1 Pa。又’基板溫度係固定於2〇〇〇。〇。又，背面B1及B2之各 者與固體原料20之表面SS之間隔D1(圖5)係設為50 μπι。以 下表示其結果。 [表2] 0.1 °c 1°C 10V 100°C 500°c 成長速度小 良好 良好 良好 膜厚分佈大 根據該結果可知’為了充分確保成長層3〇之成長速度， 溫度差若為0.1 °C則過小’較佳為1 °c以上。又，為了抑制 成長層30之膜厚分佈，溫度差若為5〇〇〇c則過大，較佳為 100°C以下。根據以上可知’溫度差較佳為1 〇c以上1 〇〇。匚以 下。 第3,進行形成成長層30時之氣體環境之壓力之討論。再 者’上述溫度差係設為l〇〇°C。又，基板溫度係固定為 2000C。又，背面B1及B2之各者與固體原料20之表面SS之 間隔D1(圖5)係設為50 μιη。以下表示其結果。 147931.doc -18* 201120939 [表3] 100 kPa 未一體化 10kPa 1 kPa 100 Pa 1 Pa 0.1 Pa 一體化之強彦低 良好 良好 良好 良好 根據該結果可知，為了將SiC基板11及12—體化，壓力若 為100 kPa則過高，較佳為5〇 kPa以下，尤佳為1〇 kPa以下。 第4,進行背面B1及B2之各者與固體原料20之表面SS之 間隔D1 (圖5)之討論。再者’處理室内之壓力係利用真空泵 予以排氣，藉此自大氣壓減壓而保持為1 Pa。又，基板溫 度係固定為200(Γ(：。又，上述溫度差係設為5(rc。 其結果，於間隔！^ = 5。爪之情形時成長層3〇之膜厚分佈 變知過大’而於間隔Dl = 1 cm、1 mm、500 μιη、或1卩爪之 情形時，可充分減小成長層30之膜厚分佈。根據該結果可 知，為了充分減小成長層30之膜厚分佈，間隔D1較佳為i 以下。 再者，認為上述間隔D1之適當值係與昇華法中之昇華氣 體之平均自由行程有關。具體而言，認為較佳為將間隔D1 之平均值設為小於該平均自由行程。例如，於壓力i h、 溫度2_。(：下，原子、分子之平均自由行程係嚴格地依存 於原子半徑、分子半徑，大約為數〜數十cm左右，由此，現 貫中較佳為將間隔D1設為數cm以下。 第5，進行背面B1及B2之粗糙程度之討論。再者，氣體 環境之壓力固定為1 Pa，基板溫度固定為2〇〇〇亡。其結果， nm之 於粗糙程度之Ra為以=500，之情形時，在成長層：之表 面產生較大之階差，而於Ra=100 μιη、i μιη、或〇 义 M7931.doc •19- 201120939 情形時’可充分減小該階差。根據該結果可知，為了充分 減小成長層30之表面之階差，背面B1及B2之粗糙程度較佳 為100 μιη以下。再者，即便背面B1及B2之各者為所謂之原 切片面，亦可充分減小上述階差。 再者’於氣體環境之壓力為1 Pa、基板溫度為2〇〇〇。(：下， 例如’確認以下之各條件可無問題地使用。 作為成長層30之形成時間，可使用1分鐘、1小時、3小時， 或2 4小時。又，作為環境氣體，可使用惰性氣體環境，該 惰性氣體環境係使用He、Ar、N2、或60%濃度之n2，又， 亦可代替惰性氣體環境，而使用藉由將大氣環境減壓所得 之氣體環境。又，作為固體原料20(圖5)之形態，可使用單 晶、多晶、燒結體、或SiC粉末。又，於SiC基板11及12具 有（03-3 8)之面方位之情形時，作為固體原料20之表面SS(圖 5)之面方位，可使用（〇〇〇1)、（03-38)、（11-20)、或（1_1〇〇)。 又，作為固體原料20(圖5)所具有之雜質，能以5xl〇15 cm_3、 8χΙΟ18 cm·3或5χ 1021 cm·3之濃度而使用氮或磷。又，於siC 基板11及12之多型體為4H之情形時，作為固體原料2〇之多 型體，可使用4H、6H、15R、或3C。 (實施形態2) 參照圖11，於本實施形態中，結合部50V係藉由成長層 30V及中間層40而形成。成長層30V係與實施形態1之成長 層30(圖7)大致同樣地藉由昇華法而形成，且與成長層3〇不 同，係於SiC基板11及12之各者之上彼此分離而形成。而 且’各成長層3 0 V係經由包含S i C之中間層4 0而相連。中間 147931.doc •20· 201120939 層40係固體原料20未昇華所殘留之部分。 再者，關於上述以外之構成，與上述實施形態丨之構成大 致相同，因此對同一或對應之要素附上相同之符號，且不 再重複其說明。 根據本實施形態，即便SiC基板11及12之各者之上之成長 層30V未彼此直接相連，亦可藉由具有成長層3〇乂及中間層 40之結合部50V而將背面B 1及B2彼此結合。 又，於本實施形態中，作為固體原料2〇，較佳為使用不 為粉體之SiC晶圓等一塊SiC之固形物。藉此，作為固體原 料20之一部分之中間層4〇，亦可成為不為粉體狀之固形 狀。由此，可利用不為粉體之固形物將相鄰之成長層3〇v 間結合。藉此’能以充分之強度將相鄰之成長層3〇v間結合。 再者’複數之SiC基板之間（例如SiC基板11及12之間）的 間隙亦可藉由利用SiC之昇華及再結晶所形成之填充部 30W(圖12)而填埋。藉由該填充部3〇w可將複數之sic基板 彼此更牢固地連接。 (實施形態3) 參照圖13，本實施形態之半導體裝置ι〇〇為縱型DiM〇s FET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor，雙植入金屬氧化物半導體場效應電晶 體）’具有基板80、缓衝層12卜耐壓保持層122、p區域123、 n+區域124、p+區域125、氧化膜126、源極電極U1、上部 源極電極127、閘極電極11〇、及沒極電極112。 基板80於本實施形態中具有η型導電型，又，如實施形態 147931.doc -21 · 201120939 1所說明般，具有成長層30及SiC基板n。汲極電極112係以 與SiC基板11之間爽著成長層3〇之方式而設置於成長層3〇 上。緩衝層121係以與成長層30之間夾著Si(：基板u之方式 而設置於SiC基板11上。 緩衝層121之導電型為n型，其厚度例如為〇 5 μιη。又， 緩衝層121中之η型之導電性雜質之濃度例如為5χ1〇17 cm'3 〇 耐壓保持層122係形成於緩衝層121上，又，包含導電型 為η型之碳化矽。例如，耐壓保持層122之厚度為1〇 ，其 η型之導電性雜質之濃度為5xl0i5 cm-3。 於該耐壓保持層122之表面，導電型為p型之複數之p區域 12 3彼此隔開間隔地形成。於p區域12 3之内部，在p區域12 3 之表面層形成有n+區域124。又，於鄰接於該n+區域124之 位置形成有p+區域125。以自一 p區域123中之n+區域124上 起，向p區域123、兩個p區域123之間所露出之耐壓保持層 122、另一p區域123及該另一p區域123中之n+區域124上為 止而延伸的方式’形成有氧化膜126。於氧化膜126上形成 有閘極電極11(^又’於n+區域124及p+區域125上形成有源 極電極1 Π。於該源極電極丨丨！上形成有上部源極電極127。 氧化膜126、與作為半導體層之n+區域124、p +區域125、 p區域123及耐壓保持層122之界面起10 nm以内之區域中的 氮原子濃度之最大值成為lxl〇21 crn_3以上。藉此，尤其可 提高氧化膜126下之通道區域（與氧化膜126相接之部分，n+ 區域124與耐壓保持層122之間之p區域123之部分）之移動 147931.doc •22· 201120939 率。 二，對半導體裝置⑽之製造方法進行說明。再者，圖 中僅表示SiC基板n〜19(圖υ中之沉基板u之附 V驟’而於Sic基板12〜SiC基板19之各者之附近亦 相同之步驟。 首先，於基板準備步驟（步驟S110:圖14)中，準備半導 體基板叫圖丨及圖2)β即，藉由步驟S10〜s_3:實施形 態D形成半導體基板80。半導體基板8G之導電型係設為n 型。 參照圖15，藉由磊晶層形成步驟（步驟si2〇 :圖丨4)將緩 衝層121及耐壓保持層122按照以下之方式而形成。 首先於基板80之Sic基板11上形成有緩衝層121。緩衝 層121係包含導電型型之碳化矽’例如厚度為〇 5 磊晶層。又，緩衝層121中之導電型雜質之濃度例如設為 5X 1 〇17 cm·3。 其次，於緩衝層121上形成有耐壓保持層122<)具體而言， 藉由磊晶成長法而形成包含導電型為n型之碳化矽之層。耐 壓保持層122之厚度例如設為1 〇 。又，耐壓保持層122 中之η型之導電性雜質之濃度例如為5><1〇15 cm-3。 參照圖16 ’藉由注入步驟（步驟S130 :圖14)，將p區域 123、n+區域124、p+區域125按照以下之方式而形成。 首先’將導電型為p型之雜質選擇性地注入至耐壓保持層 122之一部分’藉此形成p區域丨23。其次，藉由將η型之導 電性雜質選擇性地注入至特定之區域而形成η+區域丨24， 147931.doc -23- 201120939 又，藉由將導電型為P型之導電性雜質選擇性地注 之區域而形成P+區域125。再者，雜質之選擇性之注入例 使用包含氧化膜之遮罩而進行。 於此種注入步驟之後，進行活化退火處理。 ^ J那，於氬 氣環境中，以加熱溫度1700。(：進行30分鐘之退火。 參照圖1 7，進行閘極絕緣膜形成步驟（步驟s 14〇 :圖η)。 具體而言，以覆蓋耐壓保持層122、p區域123、n+區域丨Μ、 P+區域125之上之方式，形成氧化膜126。該形成亦可藉由 幹式氧化（熱氧化）而進行。幹式氧化之條件為，.例如加熱溫 度為1200°C，又，加熱時間為3〇分鐘。 然後，進行氮退火步驟（步驟S150)»具體而言，進行一 氧化氮（NO)環境中之退火處理。該處理之條件為，例如加 熱溫度為1100°C，加熱時間為120分鐘。其結果為，耐壓保 持層122、p區域123、n+區域124、及p+區域125之各者與氧 化膜126之界面附近導入有氮原子。 再者’於使用該一氧化氮之退火步驟之後，進而亦可進 行使用作為惰性氣體之氬（Ar)氣體之退火處理。該處理之 條件為’例如加熱溫度為1 1 〇〇°C ’加熱時間為6〇分鐘。 參照圖1 8，藉由電極形成步驟（步驟s 1 60 :圖14)，將源 極電極111及汲極電極112按照以下方式而形成。 首先，於氧化膜126上，使用光微影法形成具有圖案之抗 蝕膜。將該抗蝕膜用作遮罩，將氧化膜126中之位於n+區域 124及p+區域125上之部分藉由触刻而除去》藉此，於氧化 膜126形成有開口部。其次，於該開口部，以與n+區域124 147931.doc -24- 201120939 及P區域125之各者接觸之方式形成導電體膜。其次，藉由 除去抗敍膜’進行上述導電體膜中之位於抗触膜上之部分 之除去(剝離）。δ亥導電體獏亦可為金屬膜，例如包含鎳 (Ni)。該剝離之結果為，形成源極電極U1。 _ 再者’此處較佳為進行用於合金化之熱處理。例如，於 - 作為惰性氣體之氬㈤氣體之環境中，以加熱溫度9赃進 行2分鐘之熱處理。 再-人參照圖13，於源極電極丨丨丨上形成上部源極電極 127。又，於基板8〇之背面上形成汲極電極η〗。又，於氧 化膜126上形成閘極電極11〇。藉由以上而獲得半導體裝置 100。 再者，亦可使用將本實施形態中之導電型調換之構成， 即P型與η型調換之構成。 又，用於製作半導體裝置1〇〇之半導體基板並不限定於實 施形態1之半導體基板80，例如亦可為藉由實施形態2所獲 得之半導體基板。 又，雖已例示縱型DiMOSFET，但亦可使用本發明之半 導體基板製造其他半導體裝置，例如亦可製造resurf_jfet ' (Reduced Surface Field_Junction Field Effect Transistor，降 低表面電場接面場效電晶體）或宵特基二極體e 綜上’本實施形態之半導體基板係利用以下之製造方法 而製作者。 準備具有彼此對向之第1表面及第i背面且具有單晶結構 之第1碳化矽基板’及具有彼此對向之第2表面及第2背面且 147931.doc -25- 201120939 具有單晶結構之第2碳化石夕基板。以使第丄及第2背面之各者 於一方向上露出之方式配置第i及第2碳化石夕基板。形成將 第1及第2背面彼此結合之結合部。形成結合部之步驟，係 包含藉由自一方向供給昇華物之昇華法而於第丨及第2背面 之各者之上形成包含碳化矽之成長層之步驟。 又本貫施形態之半導體裝置係使用按照以下之製造方 法製作之半導體基板而製作者。 準備具有彼此對向之第丨表面及第丨背面且具有單晶結構 之第1碳化石夕基板，及具有彼此對向之第2表面及第2背面且 具有單晶結構之第2碳化矽基板。以使第丨及第2背面之各者 於—方向上露出之方式配置^及第2碳切基板。形成將 第1及第2背面彼此結合之結合部。形成結合部之步驟，係 包含藉由自-方向供給昇華物之昇華法而於第i及第2背面 之各者之上形成包含碳化矽之成長層之步驟。 應當認為此次所揭示之實施形態及實施例之所有方面為 例不’而並非限制性者。本發明之範圍係由請求項所表示 而並非上述說明之内容，意圖包含與請求項均等之含義、 及範圍内之所有變更。 產業上之可利用性 本發明之半導體基板之製造方法可尤其有利地適用於包 括包含具有單晶結構之碳化石夕之部分的半導體基板之製造 方法。 【圖式簡單說明】 圖1係概略性地表示本發明實施形態i之半導體基板之構 147931.doc -26 - 201120939 成之平面圖。 圖2係沿著圖1之線II-Π之概略剖面圖。 圖3係本發明實施形態1之半導體基板之製造方法之概略 流程圖。 圖4係圖3中之形成結合部之步驟之概略流程圖。 圖5係概略性地表示本發明實施形態〖之半導體基板之製 造方法之第1步驟的剖面圖。 圖6係概略性地表示本發明實施形態丨之半導體基板之製 造方法之第2步驟的剖面圖。 圖7係概略性地表示本發明實施形態丨之半導體基板之製 造方法之第3步驟的剖面圖。 圖8係概略性地表示本發明實施形態丨之半導體基板之製 造方法之第1步驟之第丨變形例的剖面圖。 圖9係概略性地表示本發明實施形態丨之半導體基板之製 造方法之第1步驟之第2變形例的剖面圖。 圖10係概略性地表示本發明實施形態1之半導體基板之 製造方法之第1步驟之第3變形例的剖面圖。 圖11係概略性地表示本發明實施形態2之半導體基板之 製造方法之一步驟的剖面圖。 圖12係概略性地表示圖11之步驟之變形例的剖面圖。 圖13係概略性地表示本發明實施形態3之半導體裝置之 構成的局部剖面圖。 圖14係本發明實施形態3之半導體裝置之製造方法之概 略流程圖。 147931.doc -27· 201120939 圖1 5係概略性地表+ +々 表不本發明實施形態3之半導體 製造方法之第1步驟的局部剖面圖。 置之 圖16係概略性地表示本發时施形態3之半導體裝置之 製造方法之第2步驟的局部剖面圖。 t 圖17係概略性地表示本發明實施形態3之半導體裝置之 製造方法之第3步驟的局部剖面圖❶ 、 圖18係概略性地表示本發明實施形態3之半導體裝置之 製造方法之第4步驟的局部剖面圖。 、 【主要元件符號說明】 11 SiC基板（第1碳化矽基板） 12 Sic基板（第2碳化矽基板） 13 〜19 SiC基板 20 ' 20p 固體原料 30 、 30p 、 30V 成長層 30W 填充部 40 中間層 50 ' 50V 結合部 80 半導體基板 81 第1加熱體 82 第2加熱體 100 半導體裝置 B1、B2 背面 FI、F2 表面 D1 間隔 SS 固體原料20之表面 147931.doc • 28·

Claims (1)

  1. 201120939 七、申請專利範圍： 1· 一種半導體基板（80)之製造方法，其包括： 準備第1碳化矽基板（11)與第2碳化矽基板（12)之步 驟’該第1碳化矽基板（11)具有彼此對向之第1表面（F1)及 * 第1背面（B1)且具有單晶結構，該第2碳化矽基板（12)具有 - 彼此對向之第2表面（F2)及第2背面（B2)且具有單晶結構； 以使上述第1及第2背面（Bl、B2)之各者於一方向上露 出之方式配置上述第1及第2碳化矽基板（11、12)之步驟； 以及 形成將上述第1及第2背面（B 1、B2)彼此連結之結合部 50之步驟；且 上述形成結合部50之步驟包括藉由自上述一方向供給 昇華物之昇華法’而於上述第1及第2背面（Bl、B2)之各 者之上形成包含碳化矽之成長層（30)之步驟。 2·如請求項1之半導體基板（80)之製造方法，其中 形成上述成長層（3〇)之步驟包括： 使於上述一方向上露出之上述第i及第2背面（Bl、B2) 之各者’與相對於上述第1及第2背面（Bl、B2)配置於上 • 述一方向上且包含碳化矽之固體原料（20)之表面（SS)隔 開間隔（D1)而對向的步驟； 於上述固體原料（20)之表面（SS)藉由使碳化矽昇華而 產生氣體之步驟；以及 於上述第1及第2背面（Bl、B2)之各者之上使上述氣體 固化之步驟。 147931.doc 201120939 3. 如請求項2之半導體基板（8〇)之製造方法，其中 上述間隔（D1)之平均值係小於上述昇華法中之昇華氣 體之平均自由行程。 4. 如請求項2之半導體基板（8〇)之製造方法，其中 於形成上述成長層（3〇)之步驟中，上述第丨及第2碳化矽 基板（11、12)之各者之溫度係低於上述固體原料（2〇)之溫 度。 5. 如請求項2之半導體基板（8〇)之製造方法，其中 上述固體原料（2〇)為一塊碳化矽之固形物。 6. 如請求項1之半導體基板（80)之製造方法，其中 上述配置之步驟係以使上述第丨及第2碳化矽基板（丨i、 1 2)之間之最短間隔為1 mm以下之方式進行。 7. 如請求項1之半導體基板（8〇)之製造方法，其中 上述成長層（30)具有單晶結構。 8·如請求項7之半導體基板（80)之製造方法，其中 上述第1月面（B1)上之上述成長層（3〇)之結晶面相對於 上述第1背面（B1)之結晶面之斜度為1〇。以内； 上述第2背面（B2)上之上述成長層（30)之結晶面相對於 上述第2背面（B2)之結晶面之斜度為1〇。以内。 9. 如請求項1之半導體基板（80)之製造方法，其中 上述第1及第2碳化石夕基板（11、12)之各者之雜質濃度、 與上述成長層（30)之雜質濃度互不相同。 10. 如請求項1之半導體基板（80)之製造方法，其中 相比於上述第1及第2碳化矽基板（Π、12)之各者之雜質 147931.doc 201120939 濃度’上述成長層（30)之雜質濃度較高β 11‘如請求項1之半導體基板（8〇)之製造方法，其中 上述第1碳化矽基板（11)之上述第1表面（F1)相對於 {0001}面之偏離角為5〇。以上65。以下，且上述第2碳化石夕 基板（12)之上述第2表面（F2)相對於{0001 }面之偏離角為 50°以上65。以下。 12. 如請求項u之半導體基板（8〇)之製造方法，其中 上述第1表面（F1)之偏離方位與上述第1碳化矽基板 (11)之<1_100>方向所成之角為5。以下，且上述第2表面 (F2)之偏離方位與上述第2碳化矽基板1〇〇>方 向所成之角為5。以下。 13. 如請求項12之半導體基板（8〇)之製造方法，其中 上述第1碳化矽基板（Π)之上述第1表面（F1)相對於 <1-100>方向之{03_38}面之偏離角為_3。以上5〇以下上 述第2碳化矽基板（12)之上述第2表面（F2)相對於〈丨-丨⑽〉 方向之{03-38}面之偏離角為·3。以上5。以下。 14·如請求項11之半導體基板（8〇)之製造方法，其中 上述第1表面（F1)之偏離方位與上述第1碳化矽基板 (11)之<11_2〇>方向所成之角為5。以下，且上述第2表面 (F2)之偏離方位與上述第2碳化矽基板（12)之方 向所成之角為5。以下。 15.如請求項1之半導體基板（8〇)之製造方法，其中 形成上述成長層（3〇)之步驟係於藉由將大氣環境減壓 所得之氣體環境中進行。 I47931.doc 201120939 16. 17. 如請.求項1之半導體基板（80)之製造方法，其中 形成上述成長層（30)之步驟係於具有高於1〇-〗 於104 Pa之壓力之氣體環境中進行。 如請求項1之半導體基板（80)之製造方法，其中 上述第1及第2背面（Bl、B2)之各者係藉由切片 之面》 Pa且低 所形成 147931.doc
TW099113380A 2009-05-11 2010-04-27 Method for manufacturing semiconductor substrate TW201120939A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009114737 2009-05-11
JP2009219065 2009-09-24
JP2009229764 2009-10-01
JP2009248621 2009-10-29

Publications (1)

Publication Number Publication Date
TW201120939A true TW201120939A (en) 2011-06-16

Family

ID=43084945

Family Applications (5)

Application Number Title Priority Date Filing Date
TW099113380A TW201120939A (en) 2009-05-11 2010-04-27 Method for manufacturing semiconductor substrate
TW099113381A TW201101484A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113383A TW201101482A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113382A TW201104861A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113377A TW201104865A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW099113381A TW201101484A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113383A TW201101482A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113382A TW201104861A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113377A TW201104865A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor

Country Status (8)

Country Link
US (5) US20120061686A1 (zh)
EP (5) EP2432001A4 (zh)
JP (5) JPWO2010131568A1 (zh)
KR (5) KR20120014024A (zh)
CN (5) CN102160143B (zh)
CA (5) CA2761428A1 (zh)
TW (5) TW201120939A (zh)
WO (5) WO2010131569A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG183740A1 (en) * 2009-02-20 2012-09-27 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
EP2432001A4 (en) 2009-05-11 2012-11-21 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
CN102379026A (zh) * 2009-11-13 2012-03-14 住友电气工业株式会社 用于制造半导体衬底的方法
KR20120124352A (ko) * 2010-02-05 2012-11-13 스미토모덴키고교가부시키가이샤 탄화규소 기판의 제조 방법
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
CN102869816A (zh) * 2011-03-22 2013-01-09 住友电气工业株式会社 碳化硅衬底
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
WO2013021902A1 (ja) * 2011-08-05 2013-02-14 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6119100B2 (ja) 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
TWI456737B (zh) * 2012-03-05 2014-10-11 Richtek Technology Corp 垂直式半導體元件及其製造方法
CN103325747A (zh) * 2012-03-19 2013-09-25 立锜科技股份有限公司 垂直式半导体元件及其制造方法
JP5884585B2 (ja) 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6180978B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US10229830B2 (en) * 2014-10-14 2019-03-12 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
CN104465721B (zh) * 2014-12-05 2019-05-14 国家电网公司 一种碳化硅外延材料及其制备方法
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN105679647B (zh) * 2015-12-31 2018-06-29 清华大学 具有原子级平整表面的衬底的制备方法
CN109478569B (zh) * 2016-07-21 2022-02-22 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR101866869B1 (ko) 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
WO2018142668A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10811500B2 (en) * 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN110419111B (zh) * 2018-01-16 2023-08-15 艾鲍尔半导体 自对准且稳健的绝缘栅双极晶体管器件
US20190245070A1 (en) * 2018-02-07 2019-08-08 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
KR102649978B1 (ko) 2018-05-03 2024-03-22 엘지전자 주식회사 정수기의 제어 방법
JP7239182B2 (ja) * 2018-10-16 2023-03-14 山▲東▼天岳先▲進▼科技股▲フン▼有限公司 高純度炭化ケイ素単結晶基板及びその製造方法、応用
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
KR102150520B1 (ko) * 2019-06-21 2020-09-01 주식회사 티씨케이 Cvd 방식으로 형성된 sic 구조체
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7684217B2 (ja) * 2019-08-01 2025-05-27 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法
CN113711335B (zh) * 2019-11-14 2024-07-23 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件
JP7478604B2 (ja) 2020-06-26 2024-05-07 株式会社日立製作所 半導体装置およびその製造方法
US11821105B2 (en) * 2020-07-27 2023-11-21 Globalwafers Co., Ltd. Silicon carbide seed crystal and method of manufacturing silicon carbide ingot
KR102442732B1 (ko) * 2021-11-05 2022-09-13 주식회사 쎄닉 탄화규소 웨이퍼 및 이의 제조방법
TWI831512B (zh) * 2022-12-09 2024-02-01 鴻揚半導體股份有限公司 半導體裝置和其形成方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637276B2 (ja) * 1988-01-18 1994-05-18 株式会社豊田自動織機製作所 上下移動機構付プッシャー装置
JP2846986B2 (ja) 1991-10-30 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの製造方法
JPH0748198A (ja) * 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
JPH10223835A (ja) * 1997-02-05 1998-08-21 Hitachi Ltd 半導体装置とその製造方法
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
EP0922792A4 (en) * 1997-06-27 2000-08-16 Nippon Pillar Packing SiC SINGLE CRYSTAL AND METHOD FOR THE PRODUCTION THEREOF
JP3254559B2 (ja) 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JPH1187200A (ja) 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2939615B2 (ja) * 1998-02-04 1999-08-25 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000277405A (ja) 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
WO2001018872A1 (en) * 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
JP2002015619A (ja) 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US8080826B1 (en) * 2002-02-14 2011-12-20 Rf Micro Devices, Inc. High performance active and passive structures based on silicon material bonded to silicon carbide
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
EP1522611B1 (en) * 2003-01-28 2012-03-07 Sumitomo Electric Industries, Ltd. Diamond composite substrate
CA2513516A1 (en) 2003-06-13 2004-12-23 Kazuhiro Fujikawa Field effect transistor
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4219800B2 (ja) 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2006228961A (ja) * 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2008004726A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
CN100438083C (zh) * 2006-12-23 2008-11-26 厦门大学 δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法
JP4748067B2 (ja) 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008226997A (ja) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
JP4348408B2 (ja) * 2007-03-29 2009-10-21 パナソニック株式会社 半導体装置の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JP2008280207A (ja) 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
EP2432001A4 (en) 2009-05-11 2012-11-21 Sumitomo Electric Industries METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
KR20120023016A (ko) 2009-05-11 2012-03-12 스미토모덴키고교가부시키가이샤 반도체 장치
CN102549715A (zh) 2009-09-24 2012-07-04 住友电气工业株式会社 碳化硅晶锭、碳化硅衬底及其制造方法、坩锅以及半导体衬底
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP2011233638A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Also Published As

Publication number Publication date
CN102422387A (zh) 2012-04-18
EP2432022A1 (en) 2012-03-21
CA2735975A1 (en) 2010-11-18
JPWO2010131569A1 (ja) 2012-11-01
TW201101482A (en) 2011-01-01
US8168515B2 (en) 2012-05-01
EP2432000A1 (en) 2012-03-21
KR20120014017A (ko) 2012-02-15
KR20120011059A (ko) 2012-02-06
EP2432002A4 (en) 2012-11-21
JPWO2010131568A1 (ja) 2012-11-01
CN102422424A (zh) 2012-04-18
CA2761430A1 (en) 2010-11-18
KR20120023710A (ko) 2012-03-13
EP2432020A1 (en) 2012-03-21
US20120061686A1 (en) 2012-03-15
US20120061687A1 (en) 2012-03-15
WO2010131573A1 (ja) 2010-11-18
KR20120014024A (ko) 2012-02-15
US20120056201A1 (en) 2012-03-08
EP2432001A1 (en) 2012-03-21
CA2761428A1 (en) 2010-11-18
CN102422388A (zh) 2012-04-18
JPWO2010131572A1 (ja) 2012-11-01
TW201101484A (en) 2011-01-01
EP2432002A1 (en) 2012-03-21
CN102422425A (zh) 2012-04-18
WO2010131568A1 (ja) 2010-11-18
WO2010131570A1 (ja) 2010-11-18
JP5477380B2 (ja) 2014-04-23
EP2432000A4 (en) 2012-11-21
EP2432020A4 (en) 2013-06-26
US20120056202A1 (en) 2012-03-08
CA2761246A1 (en) 2010-11-18
TW201104865A (en) 2011-02-01
CN102160143A (zh) 2011-08-17
KR20120024526A (ko) 2012-03-14
US20110165764A1 (en) 2011-07-07
TW201104861A (en) 2011-02-01
EP2432001A4 (en) 2012-11-21
WO2010131572A1 (ja) 2010-11-18
JPWO2010131573A1 (ja) 2012-11-01
CN102160143B (zh) 2013-05-29
WO2010131569A1 (ja) 2010-11-18
CA2761245A1 (en) 2010-11-18
JPWO2010131570A1 (ja) 2012-11-01
JP5344037B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
TW201120939A (en) Method for manufacturing semiconductor substrate
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JPWO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
TW201131755A (en) Silicon carbide substrate production method and silicon carbide substrate
WO2011096109A1 (ja) 炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2010131571A1 (ja) 半導体装置
TW201131757A (en) Method for manufacturing a semiconductor substrate
CN102869816A (zh) 碳化硅衬底
TW201234547A (en) Method for manufacturing composite substrate having silicon carbide substrate
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
TW201217591A (en) Composite substrate having single crystal silicon carbide substrate
JP2011124482A (ja) 炭化珪素基板の製造方法
TW201128772A (en) Method for manufacturing a semiconductor substrate
WO2012132594A1 (ja) 炭化珪素基板
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011086691A (ja) 半導体基板の製造方法
TW201201286A (en) Method for producing composite substrate and composite substrate