[go: up one dir, main page]

WO2012132594A1 - 炭化珪素基板 - Google Patents

炭化珪素基板 Download PDF

Info

Publication number
WO2012132594A1
WO2012132594A1 PCT/JP2012/053495 JP2012053495W WO2012132594A1 WO 2012132594 A1 WO2012132594 A1 WO 2012132594A1 JP 2012053495 W JP2012053495 W JP 2012053495W WO 2012132594 A1 WO2012132594 A1 WO 2012132594A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
single crystal
carbide substrate
crystal plate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/053495
Other languages
English (en)
French (fr)
Inventor
博揮 井上
原田　真
勉 堀
藤原　伸介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to DE112012001453.7T priority Critical patent/DE112012001453T5/de
Priority to CN2012800012351A priority patent/CN102869817A/zh
Publication of WO2012132594A1 publication Critical patent/WO2012132594A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P10/128—

Definitions

  • the present invention relates to a silicon carbide substrate.
  • Silicon carbide (SiC) has a larger band gap than silicon (Si) which is more commonly used. Therefore, a semiconductor device using a silicon carbide substrate has advantages such as high breakdown voltage, low on-resistance, and small deterioration in characteristics under a high temperature environment.
  • a substrate size of a certain level or more is required.
  • Patent Document 1 a silicon carbide substrate of 76 mm (3 inches) or more can be manufactured.
  • the size of the silicon carbide substrate is about 100 mm or more, its industrial manufacture is difficult. For this reason, it has been difficult to efficiently manufacture a semiconductor device using a large substrate.
  • hexagonal SiC when the characteristics of the plane other than the (0001) plane are used, the above problem is particularly serious. This will be described below.
  • a silicon carbide substrate with few defects is usually manufactured by cutting from a silicon carbide ingot obtained by (0001) plane growth in which stacking faults are unlikely to occur. For this reason, a silicon carbide substrate having a plane orientation other than the (0001) plane is cut out non-parallel to the growth plane. For this reason, it is difficult to ensure a sufficient size of the substrate, or many portions of the ingot cannot be used effectively. For this reason, it is particularly difficult to efficiently manufacture a semiconductor device using a surface other than the (0001) surface of SiC.
  • a silicon carbide substrate having a support portion and a plurality of high-quality single crystal plates disposed on the support portion in place of such a large silicon carbide substrate with difficulty. Since the quality of the support part need not be so high, it is relatively easy to prepare a large support part. Therefore, a silicon carbide substrate having a necessary size can be obtained by increasing the number of single crystal plates placed on this large support portion.
  • this silicon carbide substrate it is inevitable that a gap is formed between adjacent single crystal plates.
  • foreign matter tends to accumulate during the manufacturing process of the semiconductor device using this silicon carbide substrate.
  • This foreign material is, for example, a cleaning liquid or an abrasive used in the manufacturing process of the semiconductor device, or dust in the atmosphere. Since this foreign substance exists in a minute gap, it is difficult to remove it completely by cleaning. For this reason, the manufacturing efficiency of the semiconductor device decreases due to a decrease in manufacturing yield due to the foreign matter.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a silicon carbide substrate that is large in size and capable of manufacturing a semiconductor device with a high yield.
  • the silicon carbide substrate of the present invention has first and second single crystal plates and a joint.
  • the first single crystal plate has a first side surface and is made of silicon carbide.
  • the second single crystal plate has a second side surface facing the first side surface and is made of silicon carbide.
  • the joint portion connects the first and second side surfaces to each other between the first and second side surfaces, and is made of silicon carbide. At least a part of the joint has a polycrystalline structure.
  • the gap between the first and second single crystal plates that is, between the first and second side surfaces is filled with the joining portion.
  • it can suppress that a foreign material accumulates in this clearance gap. Therefore, the yield reduction due to the foreign matter can be prevented, so that the semiconductor device can be manufactured with a high yield.
  • the stress at the joint portion is easily relaxed as compared with the case where the entire joint portion has a single crystal structure. Thereby, the curvature of the silicon carbide substrate resulting from stress can be suppressed.
  • Each of the first and second single crystal plates may have first and second back surfaces.
  • the silicon carbide substrate may further include a support portion bonded to each of the first and second back surfaces.
  • the first and second single crystal plates may have first and second surfaces, respectively.
  • the joint portion may be formed to extend linearly between the first and second surfaces in plan view. In the direction extending linearly, the length of the portion having a polycrystalline structure in the joint portion may be 1% or more and 100% or less with respect to the total length of the joint portion. When this percentage is 1% or more, the above-described stress relaxation can be obtained more reliably.
  • the length of the portion having a polycrystalline structure in the joint portion may be 10% or more with respect to the total length of the joint portion. Thereby, more sufficient relaxation of the stress mentioned above is obtained.
  • the ratio of the maximum length of the silicon carbide substrate in plan view to the thickness of the silicon carbide substrate may be 50 or more and 500 or less. When this ratio is 50 or more, the size of the silicon carbide substrate in a plan view can be sufficiently secured. Moreover, when this ratio is 500 or less, warpage of the silicon carbide substrate can be further suppressed.
  • the maximum length of the silicon carbide substrate in plan view may be 100 mm or more. Thereby, a silicon carbide substrate having a sufficient size can be obtained.
  • FIG. 1 is a plan view schematically showing a configuration of a silicon carbide substrate in a first embodiment of the present invention.
  • FIG. 2 is a schematic sectional view taken along line II-II in FIG.
  • FIG. 2 is a partial cross-sectional view of the silicon carbide substrate of FIG. 1 and shows a region including a junction having a single crystal structure.
  • FIG. 2 is a partial cross-sectional view of the silicon carbide substrate of FIG. 1 and shows a region including a junction having a polycrystalline structure. It is a top view which shows roughly the 1st process of the manufacturing method of the silicon carbide substrate in Embodiment 1 of this invention.
  • FIG. 5 is a schematic sectional view taken along line VV in FIG. 4.
  • FIG. 7 is a partial cross sectional view schematically showing a third step of the method for manufacturing the silicon carbide substrate in the first embodiment of the present invention. It is a partial cross section figure which shows schematically the 4th process of the manufacturing method of the silicon carbide substrate in Embodiment 1 of this invention, and is a figure which shows the area
  • silicon carbide substrate 80 of the present embodiment has a support portion 30, a supported portion 10 a supported by the support portion 30, and a joint portion BD.
  • Supported portion 10a includes single crystal plates 11 to 19 made of silicon carbide.
  • Each of single crystal plates 11 to 19 has a back surface and a front surface.
  • single crystal plate 11 first single crystal plate
  • single crystal plate 12 second single crystal plate
  • back surface B2 first back surface
  • front surface F2 second surface
  • Support portion 30 is joined to the back surface of each of single crystal plates 11-19.
  • each of single crystal plates 11 to 19 has a side surface.
  • single crystal plate 11 has side surface S1 (first side surface)
  • single crystal plate 12 has side surface S2 (second side surface) that faces side surface S1.
  • a gap VD exists between the side surfaces facing each other.
  • the joint portion BD connects these side surfaces to each other between the side surfaces facing each other.
  • the side surfaces S1 and S2 are connected to each other between the side surfaces S1 and S2.
  • the surface side (upper side in FIG. 2) of the gap VD is closed by the joint BD.
  • the joint portion BD includes, for example, a portion located between the surfaces F1 and F2, and thereby the surfaces F1 and F2 are smoothly connected.
  • junction BD has a polycrystalline part BDb (FIG. 3B) having a polycrystalline structure of silicon carbide.
  • Junction part BD may have single crystal part BDa (Drawing 3A) which has a single crystal structure of silicon carbide.
  • the joint portion BD may be formed so as to extend linearly between the surfaces of the single crystal plates adjacent to each other among the single crystal plates 11 to 19 in plan view (FIG. 1). For example, it may be formed to extend linearly between surface F1 of single crystal plate 11 and surface F2 of single crystal plate 12.
  • the total length of the polycrystalline portion BDb is 1% or more and 100% or less with respect to the total length of the joint portion BD. Also preferably this percentage is 10% or more.
  • the ratio of maximum length D (FIG. 1) in plan view (FIG. 1) of silicon carbide substrate 80 to thickness T (FIG. 2) of silicon carbide substrate 80 is not less than 50 and not more than 500.
  • the maximum length D is 100 mm or more.
  • Support portion 30 is preferably made of a material that can withstand a temperature of 1800 ° C. or higher, and is made of, for example, silicon carbide, carbon, or a refractory metal.
  • the refractory metal include molybdenum, tantalum, tungsten, niobium, iridium, ruthenium, and zirconium. If silicon carbide is used as the material of the support portion 30, the physical properties of the support portion 30 can be made closer to the single crystal plates 11 to 19.
  • support portion 30 is provided on silicon carbide substrate 80, but a configuration in which support portion 30 is omitted may be used.
  • This configuration can be obtained, for example, by removing support portion 30 of silicon carbide substrate 80 (FIG. 2) by polishing.
  • 1 shows a square shape as a plan view of silicon carbide substrate 80, this shape is not limited to a square shape, and may be, for example, a circular shape.
  • the maximum length D (FIG. 1) is the diameter of the circular shape.
  • Composite substrate 80 ⁇ / b> P includes support portion 30 and single crystal plate group 10.
  • Single crystal plate group 10 includes single crystal plates 11 and 12.
  • Each of back surface B1 of single crystal plate 11 and back surface B2 of single crystal plate 12 is joined to support portion 30.
  • a gap GP is formed between side surface S1 of single crystal plate 11 and side surface S2 of single crystal plate 12.
  • the gap GP has an opening CR between the surface F1 of the single crystal plate 11 and the surface F2 of the single crystal plate 12.
  • heating elements 81 and 82 are prepared. Each of the heating bodies 81 and 82 can generate heat. For example, the heating bodies 81 and 82 generate heat by being heated by high-frequency induction heating, or generate heat by a resistance heating method.
  • a flexible graphite sheet 72 (blocking portion) is laid on the heating body 81.
  • the composite substrate 80P is placed on the graphite sheet 72 so that the surfaces F1 and F2 face the graphite sheet 72.
  • a heating body 82 is placed on the support portion 30.
  • the composite substrate 80P is heated by the heating bodies 81 and 82.
  • This heating is performed so that the temperature of the side ICt facing the graphite sheet 72 of the single crystal plate group 10 (FIG. 5) is lower than the temperature of the side ICb facing the support portion 30 of the single crystal plate group 10.
  • the temperature gradient is generated in the thickness direction of the single crystal plate group 10. Such a temperature gradient is obtained, for example, by heating so that the temperature of the graphite sheet 72 is lower than the temperature of the support portion 30.
  • the surface of single crystal plates 11 and 12 in closed gap GP is close to side ICt from a relatively high temperature region near side ICb.
  • mass transfer accompanying sublimation occurs in a relatively low temperature region.
  • sublimates from the side surfaces S 1 and S 2 accumulate on the graphite sheet 72 in the gap GP closed by the graphite sheet 72.
  • the above-described deposition forms a joint BD that connects the side surfaces S1 and S2 so as to close the opening CR (FIG. 7) of the gap GP.
  • the gap GP (FIG. 7) becomes the gap VD closed by the joint portion BD.
  • a portion grown under the influence of the side surfaces S1 and S2 becomes a single crystal portion BDa (FIG. 8A) due to the influence of the single crystal structure of the single crystal plates 11 and 12.
  • a portion of the joint portion BD grown under the influence of the graphite sheet 72 becomes a polycrystalline portion BDb (FIG. 8B).
  • the proportion of the joint BD that grows under the influence of the graphite sheet 72 increases, for example, by increasing the distance between the side surfaces S1 and S2 (FIG. 7).
  • silicon carbide substrate 80 (FIG. 2) is obtained.
  • the heating temperature of the composite substrate 80P was performed, there was a problem that the junction BD was not sufficiently formed at 1600 ° C., and the single crystal plates 11 and 12 were damaged at 3000 ° C. However, these problems were not seen at 1800 ° C., 2000 ° C., and 2500 ° C., respectively.
  • the heating temperature was fixed at 2000 ° C., and the atmospheric pressure during the heating was examined. As a result, the joint BD was not formed at 100 kPa, and the joint BD was difficult to be formed at 50 kPa, but this problem was seen at 10 kPa, 100 Pa, 1 Pa, 0.1 Pa, and 0.0001 Pa. There wasn't.
  • single crystal plates 11 and 12 are integrated as one silicon carbide substrate 80 via support 30.
  • Silicon carbide substrate 80 includes both surfaces F1 and F2 of each single crystal plate as a substrate surface on which a semiconductor device such as a transistor is formed. That is, silicon carbide substrate 80 has a larger substrate surface as compared to the case where either single crystal plate 11 or 12 is used alone.
  • the maximum length D in plan view (FIG. 1) of silicon carbide substrate 80 is 100 mm or more. Thereby, a semiconductor device can be efficiently manufactured using silicon carbide substrate 80.
  • joint portion BD includes the polycrystalline portion BDb (FIG. 3B), the stress at the joint portion BD is easily relaxed as compared to the case where the entire joint portion BD is composed of the single crystal portion BDa (FIG. 3A). Thereby, warpage of silicon carbide substrate 80 due to stress can be suppressed.
  • joint portion BD is formed to extend linearly between surfaces F1 and F2 in a plan view (FIG. 1).
  • the length of the portion having a polycrystalline structure in the joint portion BD is 1% or more and 100% or less with respect to the total length of the joint portion BD in the linearly extending direction, the above-described stress relaxation can be more reliably obtained. It is done. When this percentage is 10% or more, a more sufficient relaxation of the stress mentioned above is obtained.
  • single crystal plates 11 and 12 are compared with the case where single crystal plates 11 and 12 are joined only by joint portion BD. Can be bonded more firmly.
  • the ratio of maximum length D (FIG. 1) in plan view (FIG. 1) of silicon carbide substrate 80 to thickness T (FIG. 2) of silicon carbide substrate 80 is 50 or more, the plane of silicon carbide substrate 80 Sufficient size can be secured in view.
  • D / T is, for example, 50
  • this ratio is 500 or less, warpage of silicon carbide substrate 80 can be further suppressed.
  • the circular plot corresponds to the case where the percentage is 0%, that is, the length of the single crystal part BDa occupies the entire length of the joint BD, and the triangular plot indicates that the percentage is 10%.
  • warping of silicon carbide substrate 80 is suppressed when polycrystalline portion BDb having a length of 10% is formed as compared with the case where junction portion BD is composed of only single crystal portion BDa. I understood that.
  • the smaller the D / T the smaller the warp.
  • the D / T is 500 or less, the warp can be easily suppressed.
  • the percentage is 10%, for example, the warp can be suppressed to 150 ⁇ m or less. I understood.
  • Embodiment 2 a method of manufacturing composite substrate 80P (FIGS. 4 and 5) used in Embodiment 1 will be described in detail particularly when support portion 30 is made of silicon carbide.
  • support portion 30 is made of silicon carbide.
  • only the single crystal plates 11 and 12 among the single crystal plates 11 to 19 (FIGS. 4 and 5) may be referred to, but the single crystal plates 13 to 19 are also referred to as single crystal plates. It is treated in the same way as 11 and 12.
  • single crystal plates 11 and 12 having a single crystal structure are prepared. This step is performed, for example, by slicing a silicon carbide ingot grown on the (0001) plane in the hexagonal system. Preferably, the roughness of the back surfaces B1 and B2 is 100 ⁇ m or less as Ra.
  • the crystal planes of the surfaces of the single crystal plates 11 and 12 are preferably ⁇ 0001 ⁇ planes or ⁇ 03-38 ⁇ planes, more preferably (000-1) planes or (03-3-8). It is made a face.
  • the single crystal plates 11 and 12 are arranged on the heating body 81 in the processing chamber so that the back surfaces B1 and B2 are exposed in one direction (upward direction in FIG. 11). That is, single crystal plates 11 and 12 are arranged so as to be aligned in a plan view.
  • the above arrangement is performed such that each of the back surfaces B1 and B2 is located on the same plane, or each of the front surfaces F1 and F2 is located on the same plane.
  • a support portion 30 (FIG. 5) that connects the back surfaces B1 and B2 to each other is formed as follows.
  • each of the back surfaces B1 and B2 exposed in one direction (upward direction in FIG. 11), and the surface SS of the solid raw material 20 arranged in one direction (upward direction in FIG. 11) with respect to the back surfaces B1 and B2. are opposed to each other with a gap D1.
  • the average value of the distance D1 is 1 ⁇ m or more and 1 cm or less.
  • the solid material 20 is made of silicon carbide, preferably a solid body of silicon carbide, and specifically, for example, a SiC wafer.
  • the crystal structure of SiC of the solid raw material 20 is not particularly limited.
  • the roughness of the surface SS of the solid raw material 20 is 1 mm or less as Ra.
  • the spacer 83 (FIG. 14) which has the height corresponding to the space
  • the single crystal plates 11 and 12 are heated to a predetermined substrate temperature by the heating body 81. Further, the solid raw material 20 is heated to a predetermined raw material temperature by the heating element 82. When the solid raw material 20 is heated to the raw material temperature, SiC is sublimated on the surface SS of the solid raw material, thereby generating a sublimate, that is, a gas. This gas is supplied onto each of the back surfaces B1 and B2 from one direction (the upward direction in FIG. 11).
  • the substrate temperature is lower than the raw material temperature, and more preferably the difference between the two temperatures is 1 ° C. or higher and 100 ° C. or lower.
  • the substrate temperature is 1800 ° C. or higher and 2500 ° C. or lower.
  • the gas supplied as described above is recrystallized by being solidified on each of back surfaces B1 and B2.
  • the support part 30p which connects back surface B1 and B2 mutually is formed.
  • the solid raw material 20 (FIG. 11) becomes the solid raw material 20p by being consumed and becoming small.
  • the solid raw material 20p (FIG. 12) disappears due to further sublimation. Thereby, the support part 30 which connects back surface B1 and B2 mutually is formed.
  • the atmosphere in the processing chamber is an inert gas.
  • the inert gas for example, a rare gas such as He or Ar, a nitrogen gas, or a mixed gas of a rare gas and a nitrogen gas can be used.
  • the ratio of nitrogen gas is, for example, 60%.
  • the pressure in the processing chamber is preferably 50 kPa or less, and more preferably 10 kPa or less.
  • the support 30 has a single crystal structure. More preferably, the inclination of the crystal face of the support part 30 on the back face B1 with respect to the crystal face of the back face B1 is within 10 °, and the crystal face of the support part 30 on the back face B2 with respect to the crystal face of the back face B2 The inclination of is within 10 °.
  • the crystal structure of the single crystal plates 11 and 12 is preferably hexagonal, and more preferably 4H—SiC or 6H—SiC. Moreover, it is preferable that the single crystal plates 11 and 12 and the support part 30 consist of a SiC single crystal which has the same crystal structure.
  • the concentration of each of single crystal plates 11 and 12 is different from the impurity concentration of support portion 30. More preferably, the impurity concentration of support portion 30 is higher than the impurity concentration of each of single crystal plates 11 and 12.
  • the impurity concentration of single crystal plates 11 and 12 is, for example, 5 ⁇ 10 16 cm ⁇ 3 or more and 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the impurity concentration of the support portion 30 is, for example, 5 ⁇ 10 16 cm ⁇ 3 or more and 5 ⁇ 10 21 cm ⁇ 3 or less.
  • nitrogen or phosphorus can be used, for example.
  • the off angle of the surface F1 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 11 is 50 ° to 65 °
  • the off angle of the surface F2 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate is 50 ° to 65 °. It is as follows.
  • the angle formed between the off orientation of surface F1 and the ⁇ 1-100> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 1-100> direction of single crystal plate 12 The angle formed by is 5 ° or less.
  • the off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction of the single crystal plate 11 is ⁇ 3 ° to 5 °, and the ⁇ 1-100> direction of the single crystal plate 12 The off angle of the surface F2 with respect to the ⁇ 03-38 ⁇ plane at ⁇ 3 ° to 5 °.
  • the “off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction” means the normal line of the surface F1 to the projecting plane extending in the ⁇ 1-100> direction and the ⁇ 0001> direction. Is an angle formed by the normal projection of the ⁇ 03-38 ⁇ plane, and the sign thereof is positive when the orthographic projection approaches parallel to the ⁇ 1-100> direction. Is negative when approaching parallel to the ⁇ 0001> direction. The same applies to the “off angle of the surface F2 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction”.
  • the index m in the plane orientation (hklm) of the surface F1 is negative.
  • each of the surfaces F1 and F2 is a plane closer to the (000-1) plane than the (0001) plane.
  • the angle between the off orientation of surface F1 and the ⁇ 11-20> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 11-20> direction of single crystal plate 12 Is less than 5 °.
  • support portion 30 formed on each of back surfaces B1 and B2 is made of silicon carbide similarly to single crystal plates 11 and 12, single crystal plates 11 and 12 and support portion 30 Various physical properties are close to each other. Therefore, warpage and cracking of composite substrate 80P (FIGS. 4 and 5) or silicon carbide substrate 80 (FIGS. 1 and 2) due to the difference in physical properties can be suppressed.
  • the support part 30 can be formed with high quality and at high speed. Moreover, the support part 30 can be formed more uniformly because the sublimation method is a proximity sublimation method.
  • the film thickness distribution of the support portion 30 can be reduced.
  • the average value of the distance D1 is 1 ⁇ m or more, a space in which silicon carbide sublimates can be sufficiently secured.
  • the temperature of the single crystal plates 11 and 12 is made lower than the temperature of the solid raw material 20 (FIG. 11). Thereby, the sublimated SiC can be efficiently solidified on the single crystal plates 11 and 12.
  • the step of arranging single crystal plates 11 and 12 is performed such that the shortest distance between single crystal plates 11 and 12 is 1 mm or less.
  • support part 30 can be formed so as to more reliably connect back surface B1 of single crystal plate 11 and back surface B2 of single crystal plate 12.
  • the support 30 has a single crystal structure.
  • the various physical properties of the support part 30 can be brought close to the respective physical properties of the single crystal plates 11 and 12 having the single crystal structure.
  • the inclination of the crystal plane of the support portion 30 on the back surface B1 is within 10 ° with respect to the crystal surface of the back surface B1.
  • the inclination of the crystal plane of the support portion 30 on the back surface B2 is within 10 ° with respect to the crystal surface of the back surface B2.
  • the impurity concentration of each of the single crystal plates 11 and 12 and the impurity concentration of the support portion 30 are different from each other. Thereby, silicon carbide substrate 80 (FIG. 2) having a two-layer structure with different impurity concentrations can be obtained.
  • the impurity concentration of the support portion 30 is higher than the impurity concentration of each of the single crystal plates 11 and 12. Therefore, the resistivity of support portion 30 can be made smaller than the resistivity of each of single crystal plates 11 and 12. Thereby, silicon carbide substrate 80 suitable for manufacturing a semiconductor device in which a current flows in the thickness direction of support portion 30, that is, a vertical semiconductor device, can be obtained.
  • the off angle of the surface F1 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 11 is 50 ° or more and 65 ° or less
  • the off angle of the surface F2 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 12 is 50 ° or more and 65 °. ° or less.
  • the angle formed between the off orientation of surface F1 and the ⁇ 1-100> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 1-100> direction of single crystal plate 12 The angle formed by is 5 ° or less. Thereby, the channel mobility in the surface F1 and F2 can be raised more.
  • the off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction of the single crystal plate 11 is ⁇ 3 ° to 5 °, and the ⁇ 1-100> direction of the single crystal plate 12
  • the angle formed by the off orientation of surface F1 and the ⁇ 11-20> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 11-20> direction of single crystal plate 12 The angle formed by is 5 ° or less.
  • the channel mobility in the surface F1 and F2 can be raised compared with the case where the surfaces F1 and F2 are ⁇ 0001 ⁇ planes.
  • the SiC wafer is exemplified as the solid raw material 20, but the solid raw material 20 is not limited to this, and may be, for example, SiC powder or SiC sintered body.
  • a space is provided between each of the back surfaces B1 and B2 and the surface SS of the solid raw material 20 throughout.
  • a space may be provided between each of the back surfaces B1 and B2 and the surface SS of the solid material 20 while the back surfaces B1 and B2 and the surface SS of the solid material 20 are in partial contact. Two modifications corresponding to this case will be described below.
  • the above interval is ensured by the warp of the SiC wafer as the solid material 20. More specifically, in this example, the interval D2 is locally zero, but the average value always exceeds zero. Further, preferably, the average value of the distance D2 is 1 ⁇ m or more and 1 cm or less, similarly to the average value of the distance D1.
  • the above-mentioned interval is ensured by the warp of single crystal plates 11-13. More specifically, in this example, the interval D3 is locally zero, but the average value always exceeds zero. In addition, preferably, the average value of the distance D3 is 1 ⁇ m or more and 1 cm or less, similarly to the average value of the distance D1.
  • the above interval may be ensured by a combination of the methods shown in FIGS. 15 and 16, that is, both the warp of the SiC wafer as the solid material 20 and the warp of the single crystal plates 11 to 13.
  • a flexible graphite sheet 72 (blocking portion) is laid on the heating body 81.
  • single crystal plates 11 and 12 are arranged on heating body 81 through graphite sheet 72 such that each of back surfaces B1 and B2 is exposed in one direction (upward direction in FIG. 17). . Thereafter, the same process as in the second embodiment is performed.
  • the joint portion BD (FIG. 2) is formed on the graphite sheet 72 (FIG. 17) during the formation of the support portion 30 similar to that of the second embodiment (FIG. 13). That is, the step of forming the joint portion BD that connects the side surfaces S1 and S2 so as to close the opening CR (FIG. 7) of the gap GP is simultaneously with the step of joining the back surfaces B1 and B2 to the support portion 30 (FIG. 13). Done. Therefore, a process can be simplified compared with the case where the process of forming junction part BD and the process of joining each of back surface B1 and B2 are performed separately from each other.
  • the gap GP (FIG. 7) can be more reliably closed. Therefore, a surface made of the graphite sheet 72 can be reliably provided as a surface other than the single crystal plates 11 and 12 as a surface on which the joint portion BD grows. As a result, it is easy to avoid the formation of the junction part BD consisting only of the single crystal part BDa and to make at least a part of the junction part BD into the polycrystalline part BDb.
  • resist solution 40 is applied onto surface F ⁇ b> 1 of single crystal plate 11. Next, the resist solution 40 is carbonized.
  • a protective film 41 that covers surface F1 of single crystal plate 11 is formed by the carbonization described above.
  • a protective film covering the surface F2 of the single crystal plate 12 is also formed in the same manner.
  • single crystal plates 11 and 12 are arranged on heating body 81 via graphite sheet 72.
  • the protective film 41 is formed on the surface F1 facing the graphite sheet 72 at the time of this arrangement.
  • a protective film 42 similar to the protective film 41 is formed on the surface F ⁇ b> 2 facing the graphite sheet 72.
  • the gap GP (FIG. 7) is extended by the protective films 41 and 42, and a part of the side surface of the extended gap is made of a material different from the material of the protective films 41 and 42, that is, single crystal silicon carbide.
  • the junction BD grown on the side surface made of the material of the protective films 41 and 42 is likely to be a polycrystalline part BDb (FIG. 3B), not a single crystal part BDa (FIG. 3A). Thereby, the polycrystalline part BDb can be provided more reliably.
  • semiconductor device 100 of the present embodiment is a vertical DiMOSFET (Double Implanted Metal Oxide Semiconductor Field Effect Transistor), and includes silicon carbide substrate 80, buffer layer 121, breakdown voltage holding layer 122, p region. 123, an n + region 124, a p + region 125, an oxide film 126, a source electrode 111, an upper source electrode 127, a gate electrode 110, and a drain electrode 112.
  • DiMOSFET Double Implanted Metal Oxide Semiconductor Field Effect Transistor
  • Silicon carbide substrate 80 has an n-type conductivity type in the present embodiment, and has support portion 30 and single crystal plate 11 as described in the first embodiment.
  • the drain electrode 112 is provided on the support portion 30 so as to sandwich the support portion 30 with the single crystal plate 11.
  • the buffer layer 121 is provided on the single crystal plate 11 so as to sandwich the single crystal plate 11 with the support portion 30.
  • Buffer layer 121 has n-type conductivity and has a thickness of 0.5 ⁇ m, for example.
  • the concentration of the n-type conductive impurity in the buffer layer 121 is, for example, 5 ⁇ 10 17 cm ⁇ 3 .
  • the breakdown voltage holding layer 122 is formed on the buffer layer 121 and is made of silicon carbide whose conductivity type is n-type.
  • the thickness of the breakdown voltage holding layer 122 is 10 ⁇ m, and the concentration of the n-type conductive impurity is 5 ⁇ 10 15 cm ⁇ 3 .
  • a plurality of p regions 123 having a p-type conductivity are formed at intervals.
  • An n + region 124 is formed in the surface layer of the p region 123 inside the p region 123.
  • a p + region 125 is formed at a position adjacent to the n + region 124. From the top of the n + region 124 in one p region 123, the breakdown voltage holding layer 122 exposed between the p region 123 and the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123 An oxide film 126 is formed so as to extend to.
  • a gate electrode 110 is formed on the oxide film 126.
  • a source electrode 111 is formed on the n + region 124 and the p + region 125.
  • An upper source electrode 127 is formed on the source electrode 111.
  • the maximum value of the nitrogen atom concentration in the region within 10 nm from the interface between the oxide film 126 and the n + region 124, p + region 125, p region 123 and the breakdown voltage holding layer 122 as the semiconductor layer is 1 ⁇ 10 21 cm ⁇ 3. That's it. Thereby, the mobility of the channel region under the oxide film 126 (part of the p region 123 between the n + region 124 and the breakdown voltage holding layer 122, which is in contact with the oxide film 126) can be improved. .
  • 23 to 26 show only steps in the vicinity of the single crystal plate 11 among the single crystal plates 11 to 19 (FIG. 1), but the same applies to the vicinity of each of the single crystal plates 12 to 19. These steps are performed.
  • a silicon carbide substrate 80 (FIGS. 1 and 2) is prepared. Silicon carbide substrate 80 has n type conductivity.
  • buffer layer 121 and breakdown voltage holding layer 122 are formed as follows by the epitaxial layer forming step (step S120: FIG. 22).
  • buffer layer 121 is formed on the surface of silicon carbide substrate 80.
  • Buffer layer 121 is made of n-type silicon carbide and is, for example, an epitaxial layer having a thickness of 0.5 ⁇ m. Further, the concentration of the conductive impurity in the buffer layer 121 is set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • the breakdown voltage holding layer 122 is formed on the buffer layer 121. Specifically, a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • the thickness of the breakdown voltage holding layer 122 is, for example, 10 ⁇ m.
  • the concentration of the n-type conductive impurity in the breakdown voltage holding layer 122 is, for example, 5 ⁇ 10 15 cm ⁇ 3 .
  • p region 123, n + region 124, and p + region 125 are formed as follows by the implantation step (step S130: FIG. 22).
  • an impurity having a p-type conductivity is selectively implanted into a part of the breakdown voltage holding layer 122, whereby the p region 123 is formed.
  • n + region 124 is formed by selectively injecting n-type conductive impurities into a predetermined region, and p-type conductive impurities having a conductivity type are selectively injected into the predetermined region. As a result, a p + region 125 is formed.
  • the impurity is selectively implanted using a mask made of an oxide film, for example.
  • an activation annealing process is performed.
  • annealing is performed in an argon atmosphere at a heating temperature of 1700 ° C. for 30 minutes.
  • a gate insulating film forming step (step S140: FIG. 22) is performed. Specifically, oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, p region 123, n + region 124, and p + region 125. This formation may be performed by dry oxidation (thermal oxidation). The dry oxidation conditions are, for example, a heating temperature of 1200 ° C. and a heating time of 30 minutes.
  • a nitrogen annealing step (step S150) is performed. Specifically, an annealing process is performed in a nitrogen monoxide (NO) atmosphere.
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms are introduced in the vicinity of the interface between each of the breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125 and the oxide film 126.
  • an annealing process using an argon (Ar) gas that is an inert gas may be further performed.
  • the conditions for this treatment are, for example, a heating temperature of 1100 ° C. and a heating time of 60 minutes.
  • the source electrode 111 and the drain electrode 112 are formed as follows by the electrode formation step (step S160: FIG. 22).
  • a resist film having a pattern is formed on the oxide film 126 by photolithography. Using this resist film as a mask, portions of oxide film 126 located on n + region 124 and p + region 125 are removed by etching. As a result, an opening is formed in the oxide film 126. Next, a conductor film is formed in contact with each of n + region 124 and p + region 125 in this opening. Next, by removing the resist film, the portion of the conductor film located on the resist film is removed (lifted off).
  • the conductor film may be a metal film, and is made of nickel (Ni), for example. As a result of this lift-off, the source electrode 111 is formed.
  • the heat processing for alloying is performed here.
  • heat treatment is performed for 2 minutes at a heating temperature of 950 ° C. in an atmosphere of argon (Ar) gas that is an inert gas.
  • the upper source electrode 127 is formed on the source electrode 111.
  • drain electrode 112 is formed on the back surface of silicon carbide substrate 80.
  • the semiconductor device 100 is obtained.
  • Silicon carbide substrate for manufacturing semiconductor device 100 is not limited to silicon carbide substrate 80 of the first embodiment.
  • the silicon carbide substrate of the second or third embodiment, or each of the embodiments A silicon carbide substrate of a modification may be used.
  • a vertical DiMOSFET is illustrated, other semiconductor devices may be manufactured using the silicon carbide substrate of the present invention.
  • a RESURF-JFET Reduced Surface Field-Junction Field Effect Transistor
  • a Schottky diode is manufactured. May be.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

　第１の単結晶板（１１）は、第１の側面を有し、炭化珪素からなる。第２の単結晶板（１２）は、第１の側面と対向する第２の側面を有し、炭化珪素からなる。接合部（ＢＤ）は、第１および第２の側面の間で第１および第２の側面を互いにつなぎ、炭化珪素からなる。接合部（ＢＤ）の少なくとも一部は多結晶構造を有する。これにより、大型であって、かつ、半導体装置を高い歩留りで製造することができる炭化珪素基板を提供することができる。

Description

炭化珪素基板
　本発明は炭化珪素基板に関するものである。
　近年、半導体装置の製造に用いられる半導体基板として炭化珪素基板の採用が進められつつある。炭化珪素（ＳｉＣ）は、より一般的に用いられているシリコン（Ｓｉ）に比べて大きなバンドギャップを有する。そのため炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
　半導体基板を用いて半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上の炭化珪素基板を製造することができるとされている。
米国特許第７３１４５２０号明細書
　炭化珪素基板の大きさが１００ｍｍ程度以上である場合、その工業的な製造が困難であった。このため大きな基板を用いて半導体装置を効率よく製造することが困難であった。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻であった。このことについて、以下に説明する。
　欠陥の少ない炭化珪素基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られた炭化珪素インゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する炭化珪素基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
　このように困難をともなう炭化珪素基板の大型化に代わって、支持部と、この上に配置された複数の高品質の単結晶板とを有する炭化珪素基板を用いることが考えられる。支持部の品質はそれほど高くなくてもよいので、大きな支持部を準備することは比較的容易である。よってこの大きな支持部に載置される単結晶板の数を増やすことで、必要な大きさを有する炭化珪素基板が得られる。
　しかしこの炭化珪素基板においては、隣り合う単結晶板の間に隙間ができてしまうことが避けがたい。この隙間には、この炭化珪素基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。この異物は、微小な隙間に存在するために、洗浄による完全な除去が困難である。このためこの異物に起因して、製造歩留りが低下することで半導体装置の製造効率が低下してしまう。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板を提供することである。
　本発明の炭化珪素基板は、第１および第２の単結晶板と、接合部とを有する。第１の単結晶板は、第１の側面を有し、炭化珪素からなる。第２の単結晶板は、第１の側面と対向する第２の側面を有し、炭化珪素からなる。接合部は、第１および第２の側面の間で第１および第２の側面を互いにつなぎ、炭化珪素からなる。接合部の少なくとも一部は多結晶構造を有する。
　この炭化珪素基板によれば、第１および第２の単結晶板の間、すなわち第１および第２の側面の間の隙間の少なくとも一部が接合部によって埋められるので、炭化珪素基板を用いて半導体装置を製造する際に、この隙間に異物が溜まることを抑制することができる。よってこの異物による歩留り低下を防止できるので、半導体装置を高い歩留りで製造することができる。また接合部の少なくとも一部が多結晶構造を有するので、接合部全体が単結晶構造を有する場合に比して、接合部における応力が緩和されやすい。これにより、応力に起因した炭化珪素基板の反りを抑制することができる。
　第１および第２の単結晶板のそれぞれは第１および第２の裏面を有してもよい。炭化珪素基板は、第１および第２の裏面の各々に接合された支持部をさらに有してもよい。これにより、第１および第２の単結晶板が接合部のみによって結合されている場合に比して、第１および第２の単結晶板をより強固に結合することができる。
　第１および第２の単結晶板のそれぞれは第１および第２の表面を有してもよい。接合部は平面視において第１および第２の表面の間を線状に延びるように形成されていてもよい。線状に延びる方向において、接合部のうち多結晶構造を有する部分の長さが接合部の全長に対して１％以上１００％以下であってもよい。このパーセンテージが１％以上であることによって、上述した応力の緩和がより確実に得られる。
　線状に延びる方向において、接合部のうち多結晶構造を有する部分の長さが接合部の全長に対して１０％以上であってもよい。これにより、上述した応力のより十分な緩和が得られる。
　炭化珪素基板の厚さに対する炭化珪素基板の平面視における最大長さの割合は５０以上５００以下であってもよい。この割合が５０以上であることによって、炭化珪素基板の平面視における大きさを十分に確保することができる。またこの割合が５００以下であることによって、炭化珪素基板の反りをより抑制することができる。
　炭化珪素基板の平面視における最大長さが１００ｍｍ以上であってもよい。これにより、十分な大きさを有する炭化珪素基板が得られる。
　以上の説明から明らかなように、本発明によれば、大型であって、反りが小さく、半導体装置を高い歩留りで製造することができる炭化珪素基板を提供することができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。 図１の線ＩＩ－ＩＩに沿う概略断面図である。 図１の炭化珪素基板の一部断面図であって、単結晶構造を有する接合部を含む領域を示す図である。 図１の炭化珪素基板の一部断面図であって、多結晶構造を有する接合部を含む領域を示す図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す平面図である。 図４の線Ｖ－Ｖに沿う概略断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す一部断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第４工程を概略的に示す一部断面図であり、単結晶構造を有する接合部が形成された領域を示す図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第４工程を概略的に示す一部断面図であり、多結晶構造を有する接合部が形成された領域を示す図である。 接合部における多結晶構造の割合と、炭化珪素基板の反りとの関係の一例を示すグラフ図である。 炭化珪素基板の厚さに対する炭化珪素基板の平面視における最大長さの割合と、炭化珪素基板の反りとの関係の一例を示すグラフ図である。 本発明の実施の形態２における炭化珪素基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態２の第１の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２の第２の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態２の第３の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３における炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３の変形例の炭化珪素基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態３の変形例の炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態３の変形例の炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の概略フロー図である。 本発明の実施の形態４における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。
　（実施の形態１）
　図１および図２を参照して、本実施の形態の炭化珪素基板８０は、支持部３０と、支持部３０によって支持された被支持部１０ａと、接合部ＢＤとを有する。被支持部１０ａは、炭化珪素からなる単結晶板１１～１９を有する。単結晶板１１～１９の各々は、裏面および表面を有する。たとえば単結晶板１１（第１の単結晶板）は裏面Ｂ１（第１の裏面）および表面Ｆ１（第１の表面）を有し、単結晶板１２（第２の単結晶板）は裏面Ｂ２（第２の裏面）および表面Ｆ２（第２の表面）を有する。支持部３０は、単結晶板１１～１９の各々の裏面に接合されている。
　図３Ａ、図３Ｂおよび図４を参照して、単結晶板１１～１９の各々は側面を有する。たとえば、単結晶板１１は側面Ｓ１（第１の側面）を有し、単結晶板１２は、側面Ｓ１と対向する側面Ｓ２（第２の側面）を有する。互いに対向する側面の間には隙間ＶＤが存在する。
　接合部ＢＤは、互いに対向する側面の間でこれら側面を互いにつないでいる。たとえば、側面Ｓ１およびＳ２の間で側面Ｓ１およびＳ２が互いにつながれている。隙間ＶＤの表面側（図２の上側）は、接合部ＢＤによって閉塞されている。接合部ＢＤは、たとえば、表面Ｆ１およびＦ２の間に位置する部分を含み、これにより表面Ｆ１およびＦ２が滑らかにつながっている。
　接合部ＢＤは、炭化珪素の多結晶構造を有する多結晶部ＢＤｂ（図３Ｂ）を有する。また接合部ＢＤは、炭化珪素の単結晶構造を有する単結晶部ＢＤａ（図３Ａ）を有してもよい。
　接合部ＢＤは平面視（図１）において、単結晶板１１～１９のうち互いに隣り合う単結晶板の各々の表面の間を線状に延びるように形成されていてもよい。たとえば、単結晶板１１の表面Ｆ１と単結晶板１２の表面Ｆ２との間を線状に延びるように形成されていてもよい。好ましくは、接合部ＢＤが線状に延びる方向において、多結晶部ＢＤｂの総長さが接合部ＢＤの全長に対して１％以上１００％以下である。また好ましくはこのパーセンテージは１０％以上である。
　好ましくは、炭化珪素基板８０の厚さＴ（図２）に対する炭化珪素基板８０の平面視（図１）における最大長さＤ（図１）の割合は５０以上５００以下である。また好ましくは、最大長さＤは１００ｍｍ以上である。
　支持部３０は、１８００℃以上の温度に耐えることができる材料からなることが好ましく、たとえば、炭化珪素、炭素、または高融点金属からなる。高融点金属としては、たとえば、モリブデン、タンタル、タングステン、ニオビウム、イリジウム、ルテニウム、またはジルコニウムからなる。なお支持部３０の材料として、上記のうち炭化珪素が用いられると、支持部３０の物性を単結晶板１１～１９に、より近づけることができる。
　なお本実施の形態においては炭化珪素基板８０に支持部３０が設けられているが、支持部３０が省略された構成が用いられてもよい。この構成は、たとえば、炭化珪素基板８０（図２）の支持部３０を研磨によって除去することにより得られる。また図１においては炭化珪素基板８０の平面視における形状として正方形状が示されているが、この形状は正方形状に限定されるものではなく、たとえば円形形状であってもよい。この形状が円形形状である場合、最大長さＤ（図１）は円形形状の直径である。
　次に本実施の炭化珪素基板８０の製造方法について説明する。なお以下において説明を簡略化するために単結晶板１１～１９のうち単結晶板１１および１２に関してのみ言及する場合があるが、単結晶板１３～１９も単結晶板１１および１２と同様に扱われる。
　図４および図５を参照して、複合基板８０Ｐが準備される。複合基板８０Ｐは、支持部３０と、単結晶板群１０とを有する。単結晶板群１０は、単結晶板１１および１２を含む。単結晶板１１の裏面Ｂ１と、単結晶板１２の裏面Ｂ２との各々は、支持部３０に接合されている。単結晶板１１の側面Ｓ１と単結晶板１２の側面Ｓ２との間には隙間ＧＰが形成されている。隙間ＧＰは、単結晶板１１の表面Ｆ１と単結晶板１２の表面Ｆ２との間に開口ＣＲを有する。
　図６を参照して、加熱体８１および８２が準備される。加熱体８１および８２の各々は、発熱することができるものであり、たとえば、高周波誘導加熱によって加熱されることによって発熱するもの、または抵抗加熱方式によって発熱するものである。加熱体８１上に、可とう性を有する黒鉛シート７２（閉塞部）が敷かれる。また黒鉛シート７２に表面Ｆ１およびＦ２が面するように、複合基板８０Ｐが黒鉛シート７２上に載置される。また支持部３０上に加熱体８２が載置される。
　次に加熱体８１および８２によって複合基板８０Ｐが加熱される。この加熱は、単結晶板群１０（図５）の黒鉛シート７２に面する側ＩＣｔの温度が、単結晶板群１０の支持部３０に面する側ＩＣｂの温度に比して低くなるように、単結晶板群１０の厚み方向に温度勾配が生じるように行われる。このような温度勾配は、たとえば、黒鉛シート７２の温度が支持部３０の温度よりも低くなるように加熱を行うことで得られる。
　図７を参照して、この加熱により、閉塞された隙間ＧＰ内における単結晶板１１および１２の面、すなわち側面Ｓ１およびＳ２のうち、側ＩＣｂに近い比較的高温の領域から、側ＩＣｔに近い比較的低温の領域へと、図中矢印で示すように、昇華にともなう物質移動が生じる。この物質移動にともない、黒鉛シート７２によって閉塞された隙間ＧＰ内において、側面Ｓ１およびＳ２からの昇華物が黒鉛シート７２上に堆積する。
　さらに図８Ａおよび図８Ｂを参照して、上記の堆積により、隙間ＧＰの開口ＣＲ（図７）を塞ぐように側面Ｓ１およびＳ２をつなぐ接合部ＢＤが形成される。この結果、隙間ＧＰ（図７）は、接合部ＢＤによって閉塞された隙間ＶＤとなる。接合部ＢＤのうち、側面Ｓ１およびＳ２の影響を受けて成長した部分は、単結晶板１１および１２の単結晶構造の影響を受けることで単結晶部ＢＤａ（図８Ａ）となる。一方、接合部ＢＤのうち、黒鉛シート７２の影響を受けて成長した部分は、多結晶部ＢＤｂ（図８Ｂ）となる。接合部ＢＤのうち黒鉛シート７２の影響を受けて成長する部分の割合は、たとえば、側面Ｓ１およびＳ２（図７）の間隔を大きくすることによって増大する。
　以上により炭化珪素基板８０（図２）が得られる。
　なお複合基板８０Ｐの加熱の温度の検討実験を行ったところ、１６００℃では接合部ＢＤが十分に形成されないという問題があり、３０００℃では単結晶板１１、１２にダメージが生じるという問題があったが、これらの問題は、１８００℃、２０００℃、および２５００℃の各々では見られなかった。また加熱の温度を２０００℃に固定して、上記の加熱の際の雰囲気圧力についての検討を行った。この結果、１００ｋＰａでは接合部ＢＤが形成されず、また５０ｋＰａでは接合部ＢＤが形成されにくいという問題があったが、この問題は、１０ｋＰａ、１００Ｐａ、１Ｐａ、０．１Ｐａ、０．０００１Ｐａでは見られなかった。
　本実施の形態によれば、図２に示すように、単結晶板１１および１２が支持部３０を介して１つの炭化珪素基板８０として一体化される。炭化珪素基板８０は、トランジスタなどの半導体装置が形成される基板面として、単結晶板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち炭化珪素基板８０は、単結晶板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。たとえば、炭化珪素基板８０の平面視（図１）における最大長さＤが１００ｍｍ以上とされる。これにより、炭化珪素基板８０を用いて半導体装置を効率よく製造することができる。
　また炭化珪素基板８０の製造工程において、複合基板８０Ｐ（図５）の表面Ｆ１およびＦ２の間に存在していた開口ＣＲが、接合部ＢＤ（図２）によって塞がれる。これにより表面Ｆ１およびＦ２は互いに滑らかにつながった面となる。よって炭化珪素基板８０を用いた半導体装置の製造工程においては、表面Ｆ１およびＦ２の間に、歩留り低下の原因となる異物が溜まりにくい。よって炭化珪素基板８０を用いることで、半導体装置を高い歩留りで製造することができる。
　また接合部ＢＤは多結晶部ＢＤｂ（図３Ｂ）を含むので、接合部ＢＤ全体が単結晶部ＢＤａ（図３Ａ）からなる場合に比して、接合部ＢＤにおける応力が緩和されやすい。これにより、応力に起因した炭化珪素基板８０の反りを抑制することができる。本実施の形態においては接合部ＢＤは平面視（図１）において表面Ｆ１およびＦ２の間を線状に延びるように形成されている。線状に延びる方向において、接合部ＢＤのうち多結晶構造を有する部分の長さが接合部ＢＤの全長に対して１％以上１００％以下である場合、上述した応力の緩和がより確実に得られる。このパーセンテージが１０％以上である場合、上述した応力のより十分な緩和が得られる。
　また単結晶板１１および１２の各々に接合された支持部３０が設けられることにより、単結晶板１１および１２が接合部ＢＤのみによって結合されている場合に比して、単結晶板１１および１２をより強固に結合することができる。
　また炭化珪素基板８０の厚さＴ（図２）に対する炭化珪素基板８０の平面視（図１）における最大長さＤ（図１）の割合が５０以上とされる場合、炭化珪素基板８０の平面視における大きさを十分に確保することができる。たとえばＤ／Ｔがたとえば５０である場合、Ｔ＝２ｍｍでＤ＝１００ｍｍの炭化珪素基板が得られる。またこの割合が５００以下であることによって、炭化珪素基板８０の反りをより抑制することができる。
　上記の作用効果の一例について、以下に説明する。
　図９を参照して、接合部ＢＤが平面視（図１）において表面Ｆ１およびＦ２の間を線状に延びる方向における、接合部ＢＤのうちの多結晶部ＢＤｂ（図３Ｂ）の長さの、接合部ＢＤの全長に対するパーセンテージと、炭化珪素基板８０の反りとの関係の一例について説明する。このパーセンテージが０％の場合は反りが２１０μｍ程度であったが、このパーセンテージが１％の場合、反りが１９０μｍ程度に抑制された。またこのパーセンテージが１０％の場合、反りが６５μｍ程度に抑制された。
　図１０を参照して、炭化珪素基板８０の厚さＴ（図２）に対する炭化珪素基板８０の平面視（図１）における最大長さＤ（図１）の割合と、炭化珪素基板８０の反りとの関係の一例について説明する。図１０のグラフにおいて、円形のプロットは、上記パーセンテージが０％、すなわち接合部ＢＤの全長全体を単結晶部ＢＤａの長さが占める場合に対応し、三角形のプロットは、上記パーセンテージが１０％の場合に対応している。この結果から、接合部ＢＤが単結晶部ＢＤａのみからなる場合に比して、長さとして１０％の多結晶部ＢＤｂが形成された場合の方が、炭化珪素基板８０の反りが抑制されることが分かった。またＤ／Ｔが小さいほど反りが小さく、たとえばＤ／Ｔが５００以下のときに反りを容易に抑制することができ、上記パーセンテージがたとえば１０％のときは反りを１５０μｍ以下に抑制することができることがわかった。
　（実施の形態２）
　本実施の形態においては、実施の形態１で用いられる複合基板８０Ｐ（図４、図５）の製造方法について、特に支持部３０が炭化珪素からなる場合について詳しく説明する。なお以下において説明を簡略化するために単結晶板１１～１９（図４、図５）のうち単結晶板１１および１２に関してのみ言及する場合があるが、単結晶板１３～１９も単結晶板１１および１２と同様に扱われる。
　図１１を参照して、単結晶構造を有する単結晶板１１および１２が準備される。この工程は、たとえば、六方晶系における（０００１）面で成長した炭化珪素インゴットをスライスすることによって行われる。好ましくは、裏面Ｂ１およびＢ２のラフネスがＲａとして１００μｍ以下である。また単結晶板１１および１２の各々の表面の結晶面は、好ましくは、{０００１}面または{０３－３８}面とされ、より好ましくは（０００－１）面または（０３－３－８）面とされる。
　次に処理室内において加熱体８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図１１における上方向）に露出するように単結晶板１１および１２が配置される。すなわち単結晶板１１および１２が、平面視において並ぶように配置される。
　好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
　次に裏面Ｂ１およびＢ２を互いにつなぐ支持部３０（図５）が、以下のように形成される。
　まず一の方向（図１１における上方向）に露出する裏面Ｂ１およびＢ２の各々と、裏面Ｂ１およびＢ２に対して一の方向（図１１における上方向）に配置された固体原料２０の表面ＳＳとが、間隔Ｄ１を空けて対向させられる。好ましくは、間隔Ｄ１の平均値は１μｍ以上１ｃｍ以下とされる。
　固体原料２０は炭化珪素からなり、好ましくは一塊の炭化珪素の固形物であり、具体的には、たとえばＳｉＣウエハである。固体原料２０のＳｉＣの結晶構造は特に限定されない。また好ましくは、固体原料２０の表面ＳＳのラフネスはＲａとして１ｍｍ以下である。
　なお間隔Ｄ１（図１１）をより確実に設けるために、間隔Ｄ１に対応する高さを有するスペーサ８３（図１４）が用いられてもよい。この方法は、間隔Ｄ１の平均値が１００μｍ程度以上の場合に特に有効である。
　次に加熱体８１によって単結晶板１１および１２が所定の基板温度まで加熱される。また加熱体８２によって固体原料２０が所定の原料温度まで加熱される。固体原料２０が原料温度まで加熱されることによって、固体原料の表面ＳＳにおいてＳｉＣが昇華することで、昇華物、すなわち気体が発生する。この気体は、一の方向（図１１における上方向）から、裏面Ｂ１およびＢ２の各々の上に供給される。
　好ましくは基板温度は原料温度よりも低くされ、より好ましくは両温度の差は１℃以上１００℃以下とされる。また好ましくは、基板温度は１８００℃以上２５００℃以下である。
　図１２を参照して、上記のように供給された気体は、裏面Ｂ１およびＢ２の各々の上で、固化させられることで再結晶化される。これにより裏面Ｂ１およびＢ２を互いにつなぐ支持部３０ｐが形成される。また固体原料２０（図１１）は、消耗して小さくなることで固体原料２０ｐになる。
　主に図１３を参照して、さらに昇華が進むことで、固体原料２０ｐ（図１２）が消失する。これにより裏面Ｂ１およびＢ２を互いにつなぐ、支持部３０が形成される。
　好ましくは、支持部３０が形成される際、処理室内の雰囲気は不活性ガスとされる。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。この混合ガスが用いられる場合、窒素ガスの割合は、たとえば６０％である。また処理室内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
　また好ましくは、支持部３０は単結晶構造を有する。より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の支持部３０の結晶面の傾きは１０°以内であり、また裏面Ｂ２の結晶面に対して裏面Ｂ２上の支持部３０の結晶面の傾きは１０°以内である。これらの角度関係は、裏面Ｂ１およびＢ２の各々に対して支持部３０がエピタキシャル成長することによって容易に実現される。
　なお単結晶板１１、１２の結晶構造は六方晶系であることが好ましく、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣであることがより好ましい。また、単結晶板１１、１２と支持部３０とは、同一の結晶構造を有するＳｉＣ単結晶からなっていることが好ましい。
　また好ましくは、単結晶板１１および１２の各々の濃度と、支持部３０の不純物濃度とは互いに異なる。より好ましくは、単結晶板１１および１２の各々の不純物濃度よりも、支持部３０の不純物濃度の方が高い。なお単結晶板１１、１２の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０19ｃｍ-3以下である。また支持部３０の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０21ｃｍ-3以下である。また上記の不純物としては、たとえば窒素またはリンを用いることができる。
　また好ましくは、単結晶板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつ単結晶板の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。
　より好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１－１００＞方向とのなす角は５°以下である。
　さらに好ましくは、単結晶板１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、単結晶板１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。
　なお上記において、「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角」についても同様である。
　より好ましくは、表面Ｆ１の面方位（ｈｋｌｍ）における指数ｍは負である。表面Ｆ２についても同様である。すなわち表面Ｆ１およびＦ２の各々は、（０００１）面よりも（０００－１）面に近い面である。
　好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１１－２０＞方向とのなす角は５°以下である。
　本実施の形態によれば、裏面Ｂ１およびＢ２の各々の上に形成される支持部３０が単結晶板１１および１２と同様に炭化珪素からなるので、単結晶板１１および１２と支持部３０との間で諸物性が近くなる。よってこの諸物性の相違に起因した、複合基板８０Ｐ（図４、図５）または炭化珪素基板８０（図１、図２）の反りや割れを抑制できる。
　また昇華法を用いることで、支持部３０を高い品質で、かつ高速で形成することができる。また昇華法が特に近接昇華法であることにより、支持部３０をより均一に形成することができる。
　また裏面Ｂ１およびＢ２の各々と固体原料２０の表面との間隔Ｄ１（図１１）の平均値が１ｃｍ以下とされることにより、支持部３０の膜厚分布を小さくすることができる。またこの間隔Ｄ１の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。
　また支持部３０を形成する工程において、単結晶板１１および１２の温度は固体原料２０（図１１）の温度よりも低くされる。これにより、昇華されたＳｉＣを単結晶板１１および１２上において効率よく固化させることができる。
　また好ましくは、単結晶板１１および１２を配置する工程は、単結晶板１１および１２の間の最短間隔が１ｍｍ以下となるように行なわれる。これにより支持部３０を、単結晶板１１の裏面Ｂ１と、単結晶板１２の裏面Ｂ２とをより確実につなぐように形成することができる。
　また好ましくは、支持部３０は単結晶構造を有する。これにより、支持部３０の諸物性を、同じく単結晶構造を有する単結晶板１１および１２の各々の諸物性に近づけることができる。
　より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の支持部３０の結晶面の傾きは１０°以内である。また裏面Ｂ２の結晶面に対して裏面Ｂ２上の支持部３０の結晶面の傾きは１０°以内である。これにより支持部３０の異方性を、単結晶板１１および１２の各々の異方性に近づけることができる。
　また好ましくは、単結晶板１１および１２の各々の不純物濃度と、支持部３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する炭化珪素基板８０（図２）を得ることができる。
　また好ましくは、単結晶板１１および１２の各々の不純物濃度よりも支持部３０の不純物濃度の方が高い。よって単結晶板１１および１２の各々の抵抗率に比して、支持部３０の抵抗率を小さくすることができる。これにより、支持部３０の厚さ方向に電流を流す半導体装置、すなわち縦型の半導体装置の製造に好適な炭化珪素基板８０を得ることができる。
　また好ましくは、単結晶板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつ単結晶板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　より好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１－１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
　さらに好ましくは、単結晶板１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、単結晶板１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
　また好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１１－２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　なお上記において固体原料２０としてＳｉＣウエハを例示したが、固体原料２０はこれに限定されるものではなく、たとえばＳｉＣ粉体またはＳｉＣ焼結体であってもよい。
　また図１１においては、裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間は、全体に渡って間隔が空けられている。しかし、裏面Ｂ１およびＢ２と、固体原料２０の表面ＳＳとの間が一部接触しつつ、裏面Ｂ１およびＢ２の各々と固体原料２０の表面ＳＳとの間に間隔が空けられてもよい。この場合に相当する２つの変形例について、以下に説明する。
　図１５を参照して、この例においては、固体原料２０としてのＳｉＣウエハの反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ２は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ２の平均値は１μｍ以上１ｃｍ以下とされる。
　図１６を参照して、この例においては、単結晶板１１～１３の反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ３は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ３の平均値は１μｍ以上１ｃｍ以下とされる。
　なお、図１５および図１６の各々の方法の組み合わせによって、すなわち、固体原料２０としてのＳｉＣウエハの反りと、単結晶板１１～１３の反りとの両方によって、上記間隔が確保されてもよい。
　上述した、図１５および図１６の各々の方法、または両方法の組み合わせによる方法は、上記間隔の平均値が１００μｍ以下の場合に特に有効である。
　（実施の形態３）
　以下に、本実施の炭化珪素基板の製造方法およびその変形例について説明する。なお以下において説明を簡略化するために単結晶板１１～１９（図１）のうち単結晶板１１および１２に関してのみ言及する場合があるが、単結晶板１３～１９も単結晶板１１および１２と同様に扱われる。
　図１７を参照して、本実施の形態においては、加熱体８１上に、可とう性を有する黒鉛シート７２（閉塞部）が敷かれる。次に処理室内において、裏面Ｂ１およびＢ２の各々が一の方向（図１７における上方向）に露出するように、黒鉛シート７２を介して加熱体８１上に単結晶板１１および１２が配置される。以降、実施の形態２と同様の工程が行われる。
　なお、上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、実施の形態２と同様の支持部３０の形成（図１３）の際に、接合部ＢＤ（図２）が黒鉛シート７２（図１７）上に形成される。すなわち、隙間ＧＰの開口ＣＲ（図７）を塞ぐように側面Ｓ１およびＳ２をつなぐ接合部ＢＤを形成する工程が、支持部３０に裏面Ｂ１およびＢ２の各々を接合する工程（図１３）と同時に行なわれる。よって、接合部ＢＤを形成する工程と、裏面Ｂ１およびＢ２の各々を接合する工程とが互いに別個に行われる場合に比して、工程を簡略化することができる。
　また黒鉛シート７２は可とう性を有するので、隙間ＧＰ（図７）をより確実に閉塞することができる。よって接合部ＢＤが成長する面として、単結晶板１１および１２以外の面として、黒鉛シート７２からなる面を確実に設けることができる。これにより、単結晶部ＢＤａのみからなる接合部ＢＤが形成されることを避け接合部ＢＤの少なくとも一部を多結晶部ＢＤｂとすることが容易となる。
　次に本実施の形態の変形例について説明する。
　図１８を参照して、単結晶板１１の表面Ｆ１上にレジスト液４０が塗布される。次にレジスト液４０が炭化される。
　図１９を参照して、上記の炭化により、単結晶板１１の表面Ｆ１を被覆する保護膜４１が形成される。また単結晶板１２の表面Ｆ２を被覆する保護膜も、同様に形成される。
　図２０を参照して、本実施の形態と同様に、単結晶板１１および１２が、黒鉛シート７２を介して加熱体８１上に配置される。ただし本変形例においては、この配置の時点で、黒鉛シート７２に面する表面Ｆ１上に保護膜４１が形成されている。また黒鉛シート７２に面する表面Ｆ２上に、保護膜４１と同様の保護膜４２が形成されている。
　本変形例によれば、黒鉛シート７２上に上述した接合部ＢＤが形成される際に、保護膜４１および４２のそれぞれによって、表面Ｆ１およびＦ２上において昇華・再固化が発生することを避けることができる。よって表面Ｆ１、Ｆ２が荒れることが防止される。
　また保護膜４１および４２によって隙間ＧＰ（図７）が延長され、この延長された隙間の側面の一部は、保護膜４１および４２の材料、すなわち、単結晶炭化珪素とは異なる材料から構成される。保護膜４１および４２の材料から作られた側面の上に成長した接合部ＢＤは、単結晶部ＢＤａ（図３Ａ）ではなく、多結晶部ＢＤｂ（図３Ｂ）になりやすい。これにより、より確実に多結晶部ＢＤｂを設けることができる。
　（実施の形態４）
　図２１を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double　Implanted　Metal　Oxide　Semiconductor　Field　Effect　Transistor)であって、炭化珪素基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
　炭化珪素基板８０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、支持部３０および単結晶板１１を有する。ドレイン電極１１２は、単結晶板１１との間に支持部３０を挟むように、支持部３０上に設けられている。バッファ層１２１は、支持部３０との間に単結晶板１１を挟むように、単結晶板１１上に設けられている。
　バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
　耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
　この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
　酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
　次に半導体装置１００の製造方法について説明する。なお図２３～図２６においては単結晶板１１～１９（図１）のうち単結晶板１１の近傍における工程のみを示すが、単結晶板１２～単結晶板１９の各々の近傍においても、同様の工程が行なわれる。
　まず基板準備工程（ステップＳ１１０：図２２）にて、炭化珪素基板８０（図１および図２）が準備される。炭化珪素基板８０の導電型はｎ型とされる。
　図２３を参照して、エピタキシャル層形成工程（ステップＳ１２０：図２２）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
　まず炭化珪素基板８０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
　次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
　図２４を参照して、注入工程（ステップＳ１３０：図２２）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
　まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
　このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
　図２５を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図２２）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
　その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
　なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
　図２６を参照して、電極形成工程（ステップＳ１６０：図２２）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
　まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
　なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
　再び図２１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、炭化珪素基板８０の裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
　なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
　また半導体装置１００を作製するための炭化珪素基板は、実施の形態１の炭化珪素基板８０に限定されるものではなく、たとえば、実施の形態２または３の炭化珪素基板、または各実施の形態の変形例の炭化珪素基板であってもよい。
　また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の炭化珪素基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ－ＪＦＥＴ(Reduced　Surface　Field-Junction　Field　Effect　Transistor)またはショットキーダイオードが製造されてもよい。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１０　単結晶板群、１０ａ　被支持部、１１　単結晶板(第１の単結晶板）、１２　単結晶板（第２の単結晶板）、１３～１９　単結晶板、２０，２０ｐ　固体原料、３０，３０ｐ　支持部、７２　黒鉛シート（閉塞部）、８０　炭化珪素基板、８０Ｐ　複合基板、８１，８２　加熱体、１００　半導体装置、ＢＤ　接合部、ＢＤａ　単結晶部、ＢＤｂ　多結晶部。

Claims (6)

  1. 　第１の側面（Ｓ１）を有し、炭化珪素からなる第１の単結晶板（１１）と、
    　前記第１の側面と対向する第２の側面（Ｓ２）を有し、炭化珪素からなる第２の単結晶板（１２）と、
    　前記第１および第２の側面の間で前記第１および第２の側面を互いにつなぎ、炭化珪素からなる接合部（ＢＤ）とを備え、
    　前記接合部の少なくとも一部は多結晶構造を有する、炭化珪素基板（８０）。
  2. 　前記第１および第２の単結晶板のそれぞれは第１および第２の裏面（Ｂ１，Ｂ２）を有し、
    　前記第１および第２の裏面の各々に接合された支持部（３０）をさらに備える、請求項１に記載の炭化珪素基板。
  3. 　前記第１および第２の単結晶板のそれぞれは第１および第２の表面（Ｆ１，Ｆ２）を有し、
    　前記接合部は平面視において前記第１および第２の表面の間を線状に延びるように形成されており、前記線状に延びる方向において、前記接合部のうち多結晶構造を有する部分の長さが前記接合部の全長に対して１％以上１００％以下である、請求項１に記載の炭化珪素基板。
  4. 　前記線状に延びる方向において、前記接合部のうち前記多結晶構造を有する部分の長さが前記接合部の全長に対して１０％以上である、請求項３に記載の炭化珪素基板。
  5. 　前記炭化珪素基板の厚さ（Ｔ）に対する前記炭化珪素基板の平面視における最大長さ（Ｄ）の割合は５０以上５００以下である、請求項１に記載の炭化珪素基板。
  6. 　前記炭化珪素基板の平面視における最大長さ（Ｄ）が１００ｍｍ以上である、請求項１に記載の炭化珪素基板。
PCT/JP2012/053495 2011-03-25 2012-02-15 炭化珪素基板 Ceased WO2012132594A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112012001453.7T DE112012001453T5 (de) 2011-03-25 2012-02-15 Siliziumkarabidsubstrat
CN2012800012351A CN102869817A (zh) 2011-03-25 2012-02-15 碳化硅衬底

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-066916 2011-03-25
JP2011066916A JP2012201543A (ja) 2011-03-25 2011-03-25 炭化珪素基板

Publications (1)

Publication Number Publication Date
WO2012132594A1 true WO2012132594A1 (ja) 2012-10-04

Family

ID=46876573

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/053495 Ceased WO2012132594A1 (ja) 2011-03-25 2012-02-15 炭化珪素基板

Country Status (5)

Country Link
US (1) US20120241741A1 (ja)
JP (1) JP2012201543A (ja)
CN (1) CN102869817A (ja)
DE (1) DE112012001453T5 (ja)
WO (1) WO2012132594A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
WO2017090279A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000044393A (ja) * 1998-07-21 2000-02-15 Denso Corp 炭化珪素単結晶の製造方法
WO2010131568A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 炭化珪素基板、半導体装置および炭化珪素基板の製造方法
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0659911A1 (en) * 1993-12-23 1995-06-28 International Business Machines Corporation Method to form a polycrystalline film on a substrate
US5904892A (en) * 1996-04-01 1999-05-18 Saint-Gobain/Norton Industrial Ceramics Corp. Tape cast silicon carbide dummy wafer
EP0922792A4 (en) * 1997-06-27 2000-08-16 Nippon Pillar Packing SiC SINGLE CRYSTAL AND METHOD FOR THE PRODUCTION THEREOF
US6214108B1 (en) * 1998-05-19 2001-04-10 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing silicon carbide single crystal and silicon carbide single crystal manufactured by the same
WO2001018872A1 (en) * 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
CA2682834A1 (en) * 2007-04-05 2008-10-23 Sumitomo Electric Industries, Ltd. Semiconductor device and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000044393A (ja) * 1998-07-21 2000-02-15 Denso Corp 炭化珪素単結晶の製造方法
WO2010131568A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 炭化珪素基板、半導体装置および炭化珪素基板の製造方法
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Also Published As

Publication number Publication date
CN102869817A (zh) 2013-01-09
DE112012001453T5 (de) 2014-01-30
JP2012201543A (ja) 2012-10-22
US20120241741A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5477380B2 (ja) 半導体基板の製造方法
WO2011161976A1 (ja) 炭化珪素基板の製造方法および製造装置
WO2011096109A1 (ja) 炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011058830A1 (ja) 半導体基板の製造方法
WO2011074308A1 (ja) 炭化珪素基板
JPWO2011077797A1 (ja) 炭化珪素基板
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2012132594A1 (ja) 炭化珪素基板
JP2011256053A (ja) 複合基板およびその製造方法
WO2011058831A1 (ja) 半導体基板の製造方法
WO2011058829A9 (ja) 半導体基板の製造方法
WO2012172955A1 (ja) 炭化珪素基板およびその製造方法
JP2011071196A (ja) 半導体基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
JP2011166022A (ja) 炭化珪素基板の製造方法
JP2011086691A (ja) 半導体基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280001235.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12764277

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120120014537

Country of ref document: DE

Ref document number: 112012001453

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12764277

Country of ref document: EP

Kind code of ref document: A1