TWI538140B - 立體線路結構與半導體元件 - Google Patents

Description

立體線路結構與半導體元件

本發明是有關於一種線路結構及半導體元件，且特別是有關於一種立體線路結構以及應用此立體線路結構之半導體元件。

以目前顯示器的製程技術而言，若要再增加面板的解析度，必須縮小畫素單元的尺寸。然而，金屬導線因電阻的因素而無法隨之縮小，因此金屬導線在縮小的畫素單元中仍佔用較多的佈線面積，進而導致開口率大幅降低。

再者，若要增加面板尺寸，金屬導線也因電阻因素而必須加寬，此設計同樣存在有佔用較大的佈線面積以及開口率降低的問題。此外，若以增加金屬導線厚度的方式來降低金屬導線電阻，則會因為增加金屬導電的厚度而導致基板產生形變，而影響產品的可靠度。另外，使金屬導線厚度增加本身也有其製程上的限制，不易達成。

本發明提供一種立體線路結構，具有較小的線寬且佔有較小佈線面積。

本發明提供一種半導體元件，其具有立體線路，可增加基材上的佈線面積。

本發明提出一種立體線路結構，其包括一基材、一第一導電層、一填充材料以及一第二導電層。基材具有一上表面以及一位在上表面的凹槽。第一導電層覆蓋凹槽的內壁且突出於上表面。填充材料填滿凹槽且覆蓋第一導電層。第二導電層覆蓋填充材料與部分第一導電層，其中第一導電層結合第二導電層包覆填充材料，且填充材料的材質不同於第一導電層材質與第二導電層的材質。

在本發明之一實施例中，上述之基材的材質包括有機材料或無機材料。

在本發明之一實施例中，上述之凹槽的深度是基材厚度的1/10至1/2。

在本發明之一實施例中，上述之填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。

在本發明之一實施例中，上述之金屬顆粒的材質包括銀或碳。

在本發明之一實施例中，上述之第一導電層的材質與第二導電層的材質包括金屬或合金。

本發明還提出一種半導體元件，其配置於一基板上。半導體元件包括一基材、一第一導電層、一填充材料、一第二導電層、一閘絕緣層、一半導體層、一汲極以及一源極。基材具有一上表面以及一位在上表面的凹槽。第一導電層具有一配置於基材的部分上表面上的第一導電部以及一覆蓋凹槽的內壁的第二導電部。填充材料填滿凹槽，且覆蓋第二導電部。第二導電層具有一覆蓋第一導電部的第三導電部以及一覆蓋填充材料與部分第二導電部的第四導電部，其中第一導電部與第三導電部構成一閘極，而第二導電部、填充材料以及第四導電部構成一立體線路。立體線路與閘極相連接。閘絕緣層覆蓋立體線路與閘極。半導體層配置於閘絕緣層上。汲極配置於半導體層上。源極配置於半導體層上。

在本發明之一實施例中，上述之基材的材質包括有機材料或無機材料。

在本發明之一實施例中，上述之凹槽的深度是基材厚度的1/10至1/2。

在本發明之一實施例中，上述之填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。

在本發明之一實施例中，上述之金屬顆粒的材質包括銀或碳。

在本發明之一實施例中，上述之第一導電層的材質與第二導電層的材質包括金屬或合金。

在本發明之一實施例中，上述之半導體元件更包括一保護層，配置於基材上，並覆蓋半導體層、汲極與源極，其中保護層暴露出部分汲極。

在本發明之一實施例中，上述之半導體元件更包括一畫素電極，配置於基材上，並連接保護層所暴露出的部分汲極。

基於上述，本發明之立體線路結構的設計是透過凹槽來節省導電層於基材之上表面上的佈線面積，因此本發明之立體線路結構除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明之一實施例之一種立體線路結構的局部剖面立體圖。請參考圖1，在本實施例中，立體線路結構100包括一基材110、一第一導電層120、一填充材料130以及一第二導電層140。

詳細來說，基材110具有一上表面112以及一位在上表面112的凹槽114。在本實施例中，基材110的材質例如是有機材料或無機材料，其中有機材料例如是如聚醯亞胺(polyimide,PI)或聚矽氧烷(polysiloxane,PSI)，而無機材料例如是氧化矽(silicon-oxide,SiOx)或氮化矽(silicon-nitride,SiNx)。此外，凹槽114的深度D例如是基材110厚度T的1/10至1/2。

第一導電層120覆蓋基材110之凹槽114的內壁且突出於上表面112上。填充材料130填滿基材110的凹槽114，且覆蓋第一導電層120。第二導電層140覆蓋填充材料130與部分第一導電層120。特別是，在本實施例中，第一導電層120結合第二導電層140完全包覆填充材料130，且填充材料130的材質不同於第一導電層120材質與第二導電層140的材質。

值得一提的是，本實施例之填充材料130可例如是與基材110相同材質，例如是不導電的有機材料，亦或是，填充材料130例如是不導電的高分子材料。當然，填充材料130亦可是含有多個金屬顆粒之高分子材料，意即填充材料130具有導電性，其中金屬顆粒的材質例如是包括銀或碳。需說明的是，填充材料130具有導電性與否的差異在於影響整體立體線路結構100的電阻值，其中當填充材料130具有導電性時，相對於不具導電性之填充材料130更能降低立體線路結構100的電阻值。簡言之，本實施例並不限定填充材料130的材料類型，本領域的技術人員當可依據實際需求，而選用填充材料130的類型，以達到所需的技術效果。此外，第一導電層120的材質與第二導電層140的材質例如是金屬(包括鉬、鉻、鋁或其他適當的材質)或合金(鉻化鉬(MoCr)或其他適當的材質)，在此並不加以限制。再者，第一導電層120的材質與第二導電層140的材質可相同或不同，在此並不加以限制。

由於本實施例之基材110具有凹槽114的設計，因此可在不佔用基材110之上表面112與改變第一導電層120之表面積的情況下，有效節省佈線面積。換言之，本實施例之立體線路結構100可佔有較小佈線面積。再者，本實施例之立體線路結構100的線寬是凹槽114的孔徑所決定，因此相較於習知大面積配置於基材之上表面上的導電層而言，本實施例之立體線路結構100可具有較小的線寬。簡言之，本實施例之立體線路結構100除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。

圖2A為本發明之一實施例之一種半導體元件的剖面示意圖。圖2B為圖2A之半導體元件之閘極及立體導線的局部剖面立體示意圖。請同時參考圖2A與圖2B，本實施例之半導體元件200a配置於一基板10上，且半導體元件200a包括一基材210、一第一導電層220、一填充材料230、一第二導電層240、一閘絕緣層250、一半導體層255、一源極260以及一汲極265。於此，半導體元件200a為一主動元件，例如是薄膜電晶體。

詳細來說，基材210具有一上表面212以及一位在上表面212的凹槽214。在本實施例中，基材210的材質例如是有機材料或無機材料，其中有機材料例如是如聚醯亞胺(polyimide,PI)或聚矽氧烷(polysiloxane,PSI)，而無機材料例如是氧化矽(silicon-oxide,SiOx)或氮化矽(silicon-nitride,SiNx)。此外，凹槽214的深度D’例如是基材210厚度T’的1/10至1/2。

第一導電層220具有一配置於基材210的部分上表面212上的第一導電部222以及一覆蓋凹槽214的內壁的第二導電部224。填充材料230填滿凹槽214，且覆蓋第二導電部224。第二導電層240具有一覆蓋第一導電部222的第三導電部242以及一覆蓋填充材料230與部分第二導電部224的第四導電部244。特別是，第一導電部222與第三導電部242構成一閘極G，而第二導電部224、填充材料230以及第四導電部244構成一立體線路GL，其中立體線路GL與閘極G相連接，且立體線路GL例如是一閘極線。此外，本實施例之閘絕緣層250覆蓋立體線路GL與閘極G，而半導體層255配置於閘絕緣層250上，且源極260與汲極265皆配置於半導體層255的相對兩側上。

於此，填充材料230可例如是與基材210相同材質，例如是不導電的有機材料，亦或是，填充材料230例如是不導電的高分子材料。當然，填充材料230亦可是含有多個金屬顆粒之高分子材料，意即填充材料230具有導電性，其中金屬顆粒的材質例如是包括銀或碳。需說明的是，填充材料230具有導電性與否的差異在於影響整體立體線路GL的電阻值，其中當填充材料230具有導電性時，相對於不具有導電性之填充材料230更能降低立體線路GL的電阻值。簡言之，本實施例並不限定填充材料230的材料類型，本領域的技術人員當可依據實際需求，而選用填充材料230的類型，以達到所需的技術效果。此外，第一導電層220的材質與第二導電層240的材質例如是金屬(包括鉬、鉻、鋁或其他適當的材質)或合金(鉻化鉬(MoCr)或其他適當的材質)，在此並不加以限制。再者，第一導電層220的材質與第二導電層240的材質可相同或不同，在此並不加以限制。

由於本實施例之基材210具有凹槽214的設計，因此可在不佔用基材210之上表面212與改變第一導電層220之表面積的情況下，有效節省佈線面積。意即，本實施例之立體線路GL可佔有較小佈線面積。如此一來，所省下的面積則可用來配置其他元件(未繪示)，可擴大半導體元件200a的應用範圍。再者，本實施例之立體線路GL的線寬是凹槽214的孔徑所決定，因此相較於習知大面積配置於基材之上表面上的導電層而言，本實施例之立體線路GL可具有較小的線寬。

圖3為本發明之另一實施例之一種半導體元件的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖3，本實施例的半導體元件200b與圖2A之半導體元件200a相似，惟二者主要差異之處在於：本實施例之半導體元件200b為一畫素結構。

詳細來說，本實施例之半導體元件200b更包括一保護層270以及一畫素電極280。保護層270配置於基材210上並覆蓋半導體層255、源極260與汲極265，且保護層270具有一開孔暴露出部分汲極265。畫素電極280配置於基材210上，並透過其開孔而連接保護層270所暴露出的部分汲極265。由於本實施例之基材210具有凹槽214的設計，因此可在不佔用基材210之上表面212與改變第一導電層220之表面積的情況下，有效節省佈線面積。意即，本實施例之立體線路GL可佔有較小佈線面積。如此一來，所省下的面積則可用來增加電極(未繪示)的面積，而可達到增加開口率的效果。

綜上所述，本發明之立體線路結構的設計是透過凹槽來節省導電層於基材之上表面上的佈線面積，因此本發明之立體線路結構除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．基板

100．．．立體線路結構

110、210．．．基材

112、212．．．上表面

114、214．．．凹槽

120、220．．．第一導電層

130、230．．．填充材料

140、240．．．第二導電層

200a、200b．．．半導體元件

222．．．第一導電部

224．．．第二導電部

242．．．第三導電部

244．．．第四導電部

250．．．閘絕緣層

255．．．半導體層

260．．．源極

265．．．汲極

270．．．保護層

280．．．畫素電極

G．．．閘極

GL．．．立體線路

D、D’．．．深度

T、T’．．．厚度

圖1為本發明之一實施例之一種立體線路結構的局部剖面立體圖。

圖2A為本發明之一實施例之一種半導體元件的剖面示意圖。

圖2B為圖2A之半導體元件之閘極及立體導線的局部剖面立體示意圖。

圖3為本發明之另一實施例之一種半導體元件的剖面示意圖。

100．．．立體線路結構

110．．．基材

112．．．上表面

114．．．凹槽

120．．．第一導電層

130．．．填充材料

140．．．第二導電層

D．．．深度

T．．．厚度

Claims (13)

1. 一種立體線路結構，包括：一基材，具有一上表面以及一位在該上表面的凹槽；一第一導電層，覆蓋該凹槽的內壁，且突出於該上表面；一填充材料，填滿該凹槽，且覆蓋該第一導電層，其中該填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料；以及一第二導電層，覆蓋該填充材料與部分該第一導電層，其中該第一導電層結合該第二導電層包覆該填充材料，且該填充材料的材質不同於該第一導電層材質與該第二導電層的材質。
2. 如申請專利範圍第1項所述之立體線路結構，其中該基材的材質包括有機材料或無機材料。
3. 如申請專利範圍第1項所述之立體線路結構，其中該凹槽的深度是該基材厚度的1/10至1/2。
4. 如申請專利範圍第1項所述之立體線路結構，其中該些金屬顆粒的材質包括銀或碳。
5. 如申請專利範圍第1項所述之立體線路結構，其中該第一導電層的材質與該第二導電層的材質包括金屬或合金。
6. 一種半導體元件，配置於一基板上，該半導體元件包括：一基材，具有一上表面以及一位在該上表面的凹槽； 一第一導電層，具有一配置於該基材的部分該上表面上的第一導電部以及一覆蓋該凹槽的內壁的第二導電部；一填充材料，填滿該凹槽，且覆蓋該第二導電部；一第二導電層，具有一覆蓋該第一導電部的第三導電部以及一覆蓋該填充材料與部分該第二導電部的第四導電部，其中該第一導電部與該第三導電部構成一閘極，而該第二導電部、該填充材料以及該第四導電部構成一立體線路，且該立體線路與該閘極相連接；一閘絕緣層，覆蓋該立體線路與該閘極；一半導體層，配置於該閘絕緣層上；一汲極，配置於該半導體層上；以及一源極，配置於該半導體層上。
7. 如申請專利範圍第6項所述之半導體元件，其中該基材的材質包括有機材料或無機材料。
8. 如申請專利範圍第6項所述之半導體元件，其中該凹槽的深度是該基材厚度的1/10至1/2。
9. 如申請專利範圍第6項所述之半導體元件，其中該填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。
10. 如申請專利範圍第9項所述之半導體元件，其中該些金屬顆粒的材質包括銀或碳。
11. 如申請專利範圍第6項所述之半導體元件，其中該第一導電層的材質與該第二導電層的材質包括金屬或合金。
12. 如申請專利範圍第6項所述之半導體元件，更包括一保護層，配置於該基材上，並覆蓋該半導體層、該汲極與該源極，其中該保護層暴露出部分該汲極。
13. 如申請專利範圍第12項所述之半導體元件，更包括一畫素電極，配置於該基材上，並連接該保護層所暴露出的部分該汲極。