[go: up one dir, main page]

TWI646691B - 主動元件基板及其製造方法 - Google Patents

主動元件基板及其製造方法 Download PDF

Info

Publication number
TWI646691B
TWI646691B TW106140483A TW106140483A TWI646691B TW I646691 B TWI646691 B TW I646691B TW 106140483 A TW106140483 A TW 106140483A TW 106140483 A TW106140483 A TW 106140483A TW I646691 B TWI646691 B TW I646691B
Authority
TW
Taiwan
Prior art keywords
electrode
protrusion
outer side
semiconductor layer
substrate
Prior art date
Application number
TW106140483A
Other languages
English (en)
Other versions
TW202005089A (zh
Inventor
張吉和
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106140483A priority Critical patent/TWI646691B/zh
Priority to CN201810117503.5A priority patent/CN108231801B/zh
Priority to US16/197,382 priority patent/US10985190B2/en
Application granted granted Critical
Publication of TWI646691B publication Critical patent/TWI646691B/zh
Publication of TW202005089A publication Critical patent/TW202005089A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種主動元件基板包括基板及主動元件。主動元件包括凸起物、位於凸起物上的閘極、半導體層、位於閘極與半導體層之間的閘極絕緣層、與半導體層電性連接的第一、二電極。凸起物具有第一上表面、第二上表面、內側面及外側面。第二上表面與基板的距離大於第一上表面與基板的距離。內側面與第一上表面定義凹部。內側面、第二上表面及外側面定義凸部。半導體層位於第一上表面、內側面、第二上表面及外側面。第一電極位於至少部分的外側面。第二電極位於凸起物的凹部。凸部隔開第一電極與第二電極。此外，上述主動元件基板的製造方法也被提出。

Description

主動元件基板及其製造方法
本發明是有關於一種元件基板及其製造方法，且特別是有關於一種主動元件基板及其製造方法。
在諸多平面顯示器中，薄膜電晶體液晶顯示器（Thin Film Transistor Liquid Crystal Display, TFT-LCD）具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性，因此，液晶顯示器深受消費者歡迎。薄膜電晶體液晶顯示器主要是由主動陣列基板、彩色濾光基板與位於兩基板之間的液晶層所構成。主動陣列基板具有顯示區以及週邊區。主動陣列位於顯示區內，而驅動電路則位於週邊區內。
以主動區上的主動陣列為例，具有高通道寬度與通道長度的比值（W/L）的薄膜電晶體常被使用到。一般而言，薄膜電晶體的開啟電流（Ion）與通道寬度與通道長度的比值（W/L）成正比，且滿足關係式：Ion = U*W/L*(VG-Vth)*VD，其中U為載子移動率，W為通道寬度，L為通道長度，VG為閘極電壓，Vth為臨界電壓，而VD為汲極電壓。由上述關係式可知，增加通道的寬度與通道長度之比值（W/L）可以提高開啟電流（Ion）。然而，受限於現今曝光顯影製程的可行技術，通道長度目前僅可縮小至約3.5微米（μm）。
為了有效提高通道寬度與通道長度之比值（W/L），增加通道寬度則成為解決問題之另一個選擇，但是通道寬度的增加往往會使元件佈局面積大幅度的增加，而導致開口率的損失。因此，有人將薄膜電晶體形成於凸起物上，以提高通道寬度與通道長度的比值（W/L）且兼顧開口率。然而，在薄膜電晶體形成於凸起物上的過程中，需在基板及凸起物上形成薄光阻材料，並利用凸起物本身的高度使薄光阻材料分離成位於凸起物上表面的第一光阻部及位於基板及凸起物之部分外側面上的第二光阻部；接著，再以第一光阻部及第二光阻部為蝕刻遮罩圖案化導電層，以形成源極與汲極，進而定義薄膜電晶體的通道尺寸。薄膜電晶體的通道尺寸實質上與第一光阻部及第二光阻部之間的間隙尺寸相同。然然而，第一光阻部及第二光阻部之間的間隙尺寸與凸起物的底角（tape angle）、凸起物的高度及凸起物之間的距離等與塗佈薄光阻材料的製程息息相關。凸起物的底角及塗佈薄光阻材料的製程穩定均不易控制，而造成形成在同一基板上的多個薄膜電晶體的多個通道的變異大（即電氣特性，例如：開啟電流，的變異大），量產不易。
本發明提供一種主動元件基板，易量產。
本發明的主動元件基板，包括基板、位於基板上的主動元件以及與主動元件的第二電極電性連接的畫素電極。主動元件包括凸起物、半導體層、閘極絕緣層、第一電極及第二電極。凸起物具有第一上表面、第二上表面、內側面及外側面。第二上表面與基板的距離大於第一上表面與基板的距離。內側面連接於第一上表面與第二上表面之間。內側面與第一上表面定義凸起物的凹部。外側面與第二上表面相連於至少一側邊。內側面、第二上表面及外側面定義凸起物的凸部。閘極覆蓋凸起物。半導體層位於凸起物的第一上表面、內側面、第二上表面及外側面。閘極絕緣層位於閘極與半導體層之間。第一電極位於凸起物之至少部分的外側面且與半導體層電性連接。第二電極位於凸起物的凹部且與半導體層電性連接。凸起物的凸部隔開第一電極與第二電極。
基於上述，本發明一實施例的主動元件基板的製造方法包括下列步驟：形成光阻層，以覆蓋凸起物的凹凸結構（即前述之凹部及凸部）與配置在凸起物之凹凸結構上的導電層；薄化光阻層，以形成暴露凸起物之凸部的圖案化光阻層；以圖案化光阻層做為蝕刻遮罩圖案化導電層，以形成主動元件的第一電極與第二電極。換言之，第一電極與第二電極之間的間隙尺寸是由凸起物的凸部所決定的。與第一電極與第二電極之間的間隙重疊的部分半導體層可視為主動元件的通道。由於形成具有凹部及凸部之凸起物的製程成熟，而凸起物之凸部的尺寸能被精準地控制。因此，利用凸起物之凸部定義的通道尺寸也能被精準地控制。藉此，主動元件基板之多個主動元件的通道尺寸變異小，而多個主動元件的電氣特性較一致，主動元件基板的可量產性高。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1I為本發明一實施例之主動元件基板的製造流程的剖面示意圖。圖2A為本發明一實施例之主動元件基板的上視示意圖。圖2B為圖2A之主動元件基板的部分顯示區的放大示意圖。特別是，圖1I對應於圖2B的剖線A-A’，且圖2B省略共用電極194的繪示。
請參照圖1A，首先，提供基板110。在本實施例中，基板110可具有顯示區110a以及顯示區110a外的周邊區110b（標示於圖2A）。在本實施例中，基板110之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料（例如：導電材料、金屬、晶圓、陶瓷、或其它可適用的材料）、或其它可適用的材料。若基板110之材質為導電材料時，可在基板110上覆蓋絕緣層（未繪示），以避免短路問題。
請參照圖1A，接著，在基板110上形成凸起物120。凸起物120具有第一上表面120a、第二上表面120b、內側面120c及外側面120d。第二上表面120b與基板110的距離H2大於第一上表面120a與基板110的距離H1。內側面120c連接於第一上表面120a與第二上表面120b之間。內側面120c及第一上表面120a定義凸起物120的凹部122。外側面120d與第二上表面120b相連於至少一側邊120b-2（標示於圖2B）。內側面120c、第二上表面120b及外側面120d定義凸起物120的凸部124。第二上表面120b與第一上表面120a的高度差即為凹部122的深度D1。
請參照圖1A及圖2B，舉例而言，在本實施例中，第二上表面120b（例如：圖2B所示之ㄇ字型表面）具有相對的內側邊120b-1及外側邊120b-2。第二上表面120b的內側邊120b-1與凹部122的內側面120c直接連接，而不直接連接於凹部122的第一上表面120a。第二上表面120b的外側邊120b-2位於第一上表面120a的面積外。凸起物120的外側面120d直接連接於第二上表面120b的外側邊120b-2。所述外側面120d、第二上表面120b及內側面120c定義凸起物120的凸部124。請參照圖2B，在本實施例中，位於顯示區110a之凸起物120的凸部124可選擇性地設計為非封閉的凸塊。舉例而言，在本實施例中，凸部124可設計為ㄇ字型凸塊，但本發明不限於此，在其他實施例中，非封閉的凸部124也可設計為其它適當形狀的凸塊（例如：U字型凸塊、顛倒之U字型凸塊、I字型凸塊、L字型凸塊、顛倒之L字型凸塊或其他適當型態的凸塊）。此外，本發明也不限制凸部124必需是非封閉的凸塊，在其他實施例中，凸部124也可為設計為封閉的凸塊（例如：口字型凸塊、0字型凸塊、或其他適當型態的凸塊）。
舉例而言，在本實施例中，可利用半調式光罩（half tone mask）對設置在基板110上的凸起物材料層進行圖案化製程，以形成具有凹部122及凸部124的凸起物120。上述圖案化製程可包括微影及蝕刻製程，但本發明不限於此。在本實施例中，凸起物120的材料可包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層）、有機材料、導電材料、非導電材料、或其它合適的材料、或上述之組合。在一實施例中，凸起物120完成後可再覆蓋上絕緣層（未繪示），以保護凸起物120之結構在後續製程的完整性。
請參照圖1B及圖2B，接著，可在基板110及凸起物120上形成閘極G。閘極G覆蓋凸起物120。舉例而言，在本實施例中，閘極G可完全覆蓋凸起物120。閘極G可位於凸起物120之第一上表面120a、第二上表面120b、內側面120c及外側面120d上。在本實施例中，閘極G更可從凸起物120延伸到部分的基板110上，但本發明不以此為限。在本實施例中，於形成閘極G的同時，可一併形成掃描線SL（標示於圖2B），其中掃描線SL與閘極G電性連接。在本實施例中，閘極G可為掃描線SL的一部分。然而，本發明不限於此，在其他實施例中，閘極G也可以是由掃描線SL向外延伸的一分支。
舉例而言，在本實施例中，可對配置在基板110及凸起物120上的第一導電層進行圖案化製程，以同時形成閘極G及掃描線SL。上述圖案化製程例如包括微影及蝕刻製程，但本發明不以此為限。在本實施例中，閘極120以及掃描線SL的材料包括金屬、金屬氧化物、有機導電材料或上述之組合。在本實施例中，閘極120及掃描線SL例如是單層結構，但本發明不限於此，在其他實施例中，閘極120及掃描線SL也可以是雙層結構或多層堆疊結構。
接著，請參照圖1C，可於基板110及閘極G上依序形成閘極絕緣層130、半導體材料層140及導電材料層150。閘極絕緣層130、半導體材料層140及導電材料層150覆蓋凸起物120、閘極G與基板110。由於凸起物120具有凹部122和凸部124，覆蓋凸起物120形成的膜層依凸起物120的地形形成對應之凹部162和凸部164，且凹部162的深度Dh實質上相同或略小於凹部122的深度D1。請參照圖1D，接著，於導電材料層150上形成光阻層10。光阻層10覆蓋凸起物120及部分導電材料層150。光阻層10可覆蓋位於凸起物120之第一上表面120a、第二上表面120b、內側面120c及外側面120d上的部分導電材料層150。位於凹部122上之光阻層10的厚度D2超過凹部162的深度Dh，亦即位於凹部122上之光阻層10的厚度D2超過凹部122的深度D1。
請參照圖1D及圖1E，接著，以光阻層10為蝕刻罩幕，圖案化導電材料層150及半導體材料層140，以形成導電層152及半導體層142。在本實施例中，由於導電層152與半導體層142是利用同一光阻層10為蝕刻罩幕所形成，因此導電層152與半導體層142實質上可切齊，但本發明不以此為限。於其他實施例中，導電層152與半導體層142例如可分開進行圖案化，形成所需圖案，舉例而言，可先圖案化半導體層142後，再形成導電材料層150，再將導電材料層150圖案化。
在本實施例中，閘極絕緣層130的材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層）、有機材料、或其它合適的材料、或上述之組合。在本實施例中，半導體層142的材料可以是非晶矽、多晶矽、微晶矽、單晶矽、有機半導體材料、氧化物半導體材料（例如：銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合）、或其它合適的材料、或含有摻雜物（dopant）於上述材料中、或上述之組合。導電層152包括金屬、金屬氧化物、有機導電材料或上述之組合。在本實施例中，閘極絕緣層130、半導體層142及導電層152例如是單層結構，本發明不限於此。在其他實施例中，閘極絕緣層130、半導體層142及導電層152也可以是雙層結構或多層堆疊結構。
請參照圖1E及圖1F，接著，薄化光阻層10，以形成圖案化光阻層12。圖案化光阻層12覆蓋位於凸起物120之第一上表面120a、內側面120c及外側面120d上的部分導電層152，而暴露位於凸起物120之第二上表面120b上的部分導電層152。舉例而言，在本實施例中，藉由適當地調整製程參數，可使光阻層10減少適當的厚度D（未標示），其中（D2-D1）≦D＜D2，以使被減薄的光阻層10（即圖案化光阻層12）露出凸部124上的部分導電層152，而覆蓋凹部122、外側面120d及部分基板110上的部分導電層152。在本實施例中，可利用灰化（Ashing）工序減薄光阻層10以形成圖案化光阻層12，但本發明不以此為限。請參照圖1E，本實施例中，半導體層142位於凸起物120的第一上表面120a、內側面120c、第二上表面120b及外側面120d上。在本實施例中，半導體層142更可從凸起物120延伸到部分的基板110上。閘極絕緣層130位於閘極G與半導體層142之間。導電層152位於部分的基板110與凸起物120的第一上表面120a、內側面120c、第二上表面120b及外側面120d上。
請參照圖1F及圖1G，接著，以圖案化光阻層12為蝕刻遮罩圖案化導電層152，以去除凸部124上的部分導電層152，而在凸起物120的外側面120d上形成第一電極152a，且在凸起物120之凹部122上形成第二電極152b。第一電極152a與第二電極152b被凸起物120之凸部124隔開。詳言之，在本實施例中，第一電極152a與第二電極152b可被凸部124上的部分半導體層142a及部分閘極絕緣層130隔開，但本發明不以此為限。在本實施例中，第一電極152a覆蓋凸起物120之外側面120d，第二電極152b覆蓋凸起物120之第一上表面120a及內側面120c，而第一電極152a與第二電極152均未覆蓋凸起物120之第二上表面120b。第一電極152a與資料線DL（標示於圖2B）電性連接。第一電極152a與第二電極152b分別與半導體層142的不同兩區域電性連接。第一電極152a與第二電極152b之間的部分半導體層142a可視為通道，第一電極152a與第二電極152b的一者（例如：第二電極152b）可視為源極，第一電極152a與第二電極152b的另一者（例如：第一電極152a）可視為汲極。至此步驟，本實施例的主動元件T已形成。
請參照圖1G，在本實施例中，閘極G位於凸起物120的第一上表面120a、內側面120c、第二上表面120b以及外側面120d上。閘極絕緣層130覆蓋閘極G。半導體層142覆蓋位於凸起物120之第一上表面120a、內側面120c、第二上表面120b以及外側面120d上的部分閘極絕緣層130。第一電極152a設置在位於凸起物120之外側面120d的部分半導體層142上。第二電極152b設置在位於凸起物120之第一上表面120a及內側面120c的部分半導體層142上。在本實施例中，閘極G位於半導體層142的下方，而主動元件T例如是底部閘極型薄膜電晶體（bottom gate TFT）。然而，本發明不限於此，在其它實施例中，主動元件T也可以是頂部閘極型薄膜電晶體（top gate TFT），或其他可能之薄膜電晶體，將於後續段落中配合其它圖示舉例說明之。
請參照圖1G及圖1H，接著，可選擇性地移除圖案化光阻層12。請參照圖1H，然後，在主動元件T上形成保護層160。保護層160覆蓋資料線DL（繪於圖2B）、第一電極152a、位於凸起物120之第二上表面120b上的部分半導體層142a以及部分的第二電極152b。保護層160具有開口160a，開口160a於垂直基板110方向上與第二電極152b重疊。在本實施例中，保護層160的材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層）、有機材料、或其它合適的材料、或上述之組合。
請參照圖1I及圖2B，接著，在本實施例中，可依序形成平坦層170以及畫素電極180。畫素電極180與主動元件T的第二電極152b電性連接。舉例而言，在本實施例中，畫素電極180可透過保護層160的開口160a與第二電極152b電性接觸。然而，本發明不限於此，在其他實施例中，畫素電極180也可採用其他方式與主動元件T的第二電極152b電性連接。
在本實施例中，平坦層170之材料包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層）、有機材料（例如：聚酯類，PET）、聚烯類、聚丙醯類、聚碳酸酯類、聚環氧烷類、聚苯烯類、聚醚類、聚酮類、聚醇類、聚醛類、或其它合適的材料、或上述之組合）、或其它合適的材料。更進一步地說，在本實施例中，平坦層170可以選擇性地是彩色濾光圖案，其中彩色濾光圖案與畫素電極180重疊，而使主動元件陣列基板100形成彩色濾光片在陣列上（color filter on array，COA）的結構。然而，本發明不限於此，在其他實施例中，平坦層170也可以是不具顏色的透明絕緣層。在本實施例中，畫素電極180可為穿透式畫素電極、反射式畫素電極、或半穿透半反射式畫素電極。穿透式畫素電極之材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射式畫素電極之材質包括具有高反射率的金屬材料。
請參照圖1I，接著，在本實施例中，可選擇性地依序形成介電層192及共用電極194。至此，便完成本實施例的主動元件基板100。在本實施例中，介電層192覆蓋畫素電極180，共用電極194配置於介電層192上且與畫素電極180重疊。共用電極194可具有多個開口（未繪示），所述開口邊緣與畫素電極180之間的電場可用以驅動顯示介質。本實施例的主動元件陣列基板100可應用於邊際場切換（fringe field switching，FFS）模式的液晶顯示面板。然而，本發明不限於此，在另一實施例中，畫素電極與共用電極也可選擇性地設置於主動元件陣列基板100的同一表面上，而主動元件陣列基板100可應用於共面切換式（In-Plane switching，IPS）的液晶顯示面板；在又一實施例中，畫素電極與共用電極也可選擇性地分別設置於主動元件陣列基板100及對向基板（未繪示）上，而主動元件陣列基板100可應用於扭轉向列（Twisted Nematic，TN）、超級扭轉向列（Super Twisted Nematic，STN）、垂直排列（Vertical Alignment，VA）、聚合物穩定配向（polymer sustained alignment，PSA）、光學補償雙折射型（Optically Compensated Birefringence，OCB）等模式或其他適當模式的液晶顯示面板。需說明的是，上述雖以主動元件陣列基板100應用在液晶顯示面板為例，但本發明不限於此，在其他實施例中，主動元件陣列基板100也可應用在其它種類的顯示面板上，例如：有機發光二極體（Organic light emitting diode，OLED）顯示面板、電泳顯示面板（electro-phoretic display，EPD）、電濕潤顯示面板（electrowetting display，EWD）等。
圖1A至圖1I及圖2B示出圖2A之主動元件基板100之顯示區100a及其製造流程為範例。圖3為圖2A之主動元件基板100之部分周邊區100b的剖面示意圖。圖4為圖2A之主動元件基板100之部分周邊區100b的上視示意圖。特別是，圖3對應於圖4的剖線B-B’。
請參照圖3及圖4，在本實施例中，主動元件基板100的周邊區100b上可設有與掃描線SL（繪示於圖2B）電性連接的閘極驅動電路GOA（gate driver-on-array）。閘極驅動電路GOA包括多個周邊主動元件T’，本實施立以三個主動元件為例，但本發明不限於此，在其他實施例中，一個、兩個或兩個以上周邊主動元件皆可採用本發明之主動元件結構。周邊主動元件T’可與位於顯示區100a的主動元件T一起製作，而周邊主動元件T’與位於顯示區100a的主動元件T可具有相同或相似的結構。換言之，周邊主動元件T’也包括凸起物120（即周邊凸起物）、閘極G、閘極絕緣層130、半導體層142、第一電極152a及第二電極152b。凸起物120具有第一上表面120a、第二上表面120b、內側面120c及外側面120d。第二上表面120b與基板110的距離H2大於第一上表面120a與基板110的距離H1。內側面120c連接於第一上表面120a與第二上表面120b之間。內側面120c及第一上表面120a定義凸起物120的凹部122。外側面120d與第二上表面120b相連於至少一側邊。內側面120c、第二上表面120b及外側面120d定義凸起物120的凸部124。閘極G覆蓋凸起物120。半導體層142位於凸起物120的第一上表面120a、內側面120c、第二上表面120b及外側面120d上。閘極絕緣層130位於閘極G與半導體層142之間。第一電極152a位於凸起物120之至少部分的外側面120d且與半導體層142電性連接。第二電極152b位於凸起物120的凹部122且與半導體層142電性連接。凸起物120的凸部124隔開第一電極152a與第二電極152b。
請參照圖2B及圖4，在本實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124可以選擇性地設計為相同形狀。舉例而言，在本實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124可皆設計為非封閉的凸塊（例如：ㄇ字型凸塊、U字型凸塊、顛倒之U字型凸塊、I字型凸塊、L字型凸塊、顛倒之L字型凸塊或其他適當型態的凸塊）。然而，本發明不限於此，在另一實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124也可均設計為封閉的凸塊（例如：口字型凸塊、0字型凸塊等）。又在另一實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124也可以部分設計為非封閉的凸塊，部分設計為封閉的凸塊。此外，本發明也不限制凸部124必需完全相同，例如：於一實施例中，周邊主動元件T’之凸起物120的凸部124可以為U字型和顛倒的U字型依序重複排列。在其他實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124也可設計為不同的形狀。舉例而言，在又一實施例中，周邊主動元件T’之凸起物120的凸部124與主動元件T之凸起物120的凸部124可分別設計為非封閉的凸塊及或封閉的凸塊，但本發明不以此為限。
請參照圖3及圖4，在本實施例中，周邊主動元件T’的多個閘極G可彼此電性連接，周邊主動元件T’的多個第一電極152a可彼此電性連接，且周邊主動元件T’的多個第二電極152b可彼此電性連接。簡言之，在本實施例中，多個周邊主動元件T’可選擇性地並聯，以使閘極驅動電路GOA可提供較大的電流，但本發明不以此為限。
舉例而言，在本實施例中，多個周邊主動元件T’的多個閘極G為連續的導電圖案，而多個周邊主動元件T’的多個閘極G彼此電性連接；多個周邊主動元件T’的多個第一電極152a為連續的導電圖案152f（如圖4所示），多個而周邊主動元件T’的多個第一電極152a彼此電性連接。包括多個第一電極152a的連續導電圖案152f可具有彼此分離的多個開口152f-1，多個周邊主動元件T’的多個第二電極152b可分別位於多個開口152f-1中，多個周邊主動元件T’的多個第二電極152b可利用導電圖案182彼此連接。在本實施例中，保護層160還可具有分別與周邊主動元件T’之多個第二電極152b重疊的開口160b。請參照圖1I及圖3，在本實施例中，於形成位於顯示區100a之畫素電極180時，可同時在周邊區100b的保護層160上形成導電圖案182。導電圖案182可透過保護層160的多個開口160b電性連接於周邊主動元件T’的多個第二電極152b。
圖5A至圖5H為本發明另一實施例之主動元件基板的製造流程的剖面示意圖。圖6為圖5H之主動元件基板的上視示意圖。特別是，圖5H對應於圖6的剖線C-C’，而圖6省略圖5H之共用電極194的繪示。本實施例之主動元件基板100-1及其製造流程與前述主動元件基板100及其製造流程類似，因此相同或相似的元件以相同或相似的標號表示。以下主要說明兩者的差異，兩者相同或相似處便不再重述。
請參照圖5A，首先，在基板110上形成凸起物120。接著，在凸起物120上形成半導體層142。在本實施例中，半導體層142位於凸起物120的第一上表面120a、內側面120c、第二上表面120b及外側面120d上。請參照圖5A及圖6，舉例而言，在本實施例中，半導體層142可覆蓋部分第一上表面120a、部分內側面120c、部分第二上表面120b以及與所述部分第二上表面120b直接連接的部分外側面120d，而不覆蓋與第一上表面120a直接連接的外側面120e。在本實施例中，半導體層142更可由外側面120d延伸到基板110上，但本發明不以此為限。
請參照圖5B，接著，形成導電層152，以覆蓋半導體層142。在本實施例中，導電層152可覆蓋半導體層142、未被半導體層142覆蓋的部分第一上表面120a、外側面120e以及未被半導體層142覆蓋的部分基板110。接著，在導電材料層150上形成光阻層10。經圖案化的光阻層10覆蓋凸起物120、半導體層142及部分的導電材料層150。由於凸起物120具凹部122和凸部124，覆蓋凸起物120形成的膜層依凸起物的地形形成對應之凹部162和凸部164，且凹部162的深度Dh和凹部122的深度D1實質上相同。位於凹部122上之光阻層10的厚度D2超過凹部162的深度Dh，亦即位於凹部122上之光阻層10的厚度D2超過凹部122的深度D1。
請參照圖5B及圖5C，接著，薄化光阻層10，以形成圖案化光阻層12。圖案化光阻層12覆蓋位於凸起物120之第一上表面120a、內側面120c及外側面120d上的導電層152，而暴露位於凸起物120之第二上表面120b上的導電層152及位於凸起物120之外側面120e上的導電層152。需說明的是，於另一實施例中，亦可以直接塗布厚度較薄的光阻層(厚度類似圖5C之圖案化光阻層12)，再進行圖案化製程以形成圖案化光阻層，省略光阻層薄化之步驟。
請參照圖5C及圖5D，接著，以圖案化光阻層12為蝕刻遮罩圖案化導電層152，以去除未被圖案化光阻層12覆蓋的部分導電層152，而在凸起物120的外側面120d上形成第一電極152a，且在凸起物120之凹部122上形成第二電極152b。第一電極152a與第二電極152b被凸起物120之凸部124隔開。請參照圖5D，在本實施例中，第一電極152a設置在位於凸起物120之外側面120d的半導體層142上且與半導體層142電性連接，第二電極152b設置在位於凸起物120之第一上表面120a及內側面120c的半導體層142上且與半導體層142電性連接。
請參照圖5D及圖5E，接著，可選擇性地移除圖案化光阻層12。請參照圖5E，然後，形成閘極絕緣層130，以覆蓋第一電極152a、位於凸起物120之第二上表面120b的半導體層142、部分第二電極152b及凸起物120的外側面120e。在本實施例中，閘極絕緣層130可具有與第二電極152b重疊的開口130a，開口130a可位於凸起物120的凹部122上，但本發明不以此為限。
請參照圖5F，接著，在本實施例中，可依序形成平坦層170及畫素電極180。畫素電極180與主動元件T的第二電極152b電性連接。在本實施例中，畫素電極180可透過閘極絕緣層130的開口130a與第二電極152b電性連接。請參照圖5G，接著，可在閘極絕緣層130上形成閘極G。至此步驟，本實施例的主動元件T-1已形成。在本實施例中，閘極G位於半導體層142的上方，而主動元件T-1例如是頂部閘極型薄膜電晶體（top gate TFT）。更進一步地說，在本實施例中，第一電極152a、第二電極152b及閘極G皆位於半導體層142的上方（或者說，皆位於半導體層142的同一側），而主動元件T-1可以是共平面（coplanar）的頂部閘極型薄膜電晶體。
請參照圖5H，接著，在本實施例中，可選擇性地依序形成介電層192及共用電極194。至此，便完成本實施例的主動元件基板100-1。介電層192覆蓋畫素電極180。共用電極194配置於介電層192上且與畫素電極180重疊。共用電極194可具有多個開口（未繪示），開口邊緣與畫素電極180之間的電場可用以驅動顯示介質。本實施例的主動元件陣列基板100-1可應用於邊際場切換（fringe field switching，FFS）模式的液晶顯示面板。然而，本發明不限於此，包括主動元件T-1的主動元件陣列基板100-1也可應用於共面切換式、扭轉向列、超級扭轉向列、垂直排列、聚合物穩定配向、光學補償雙折射型等模式或其他適當模式的液晶顯示面板。包括主動元件T-1的主動元件陣列基板100-1也可應用於非液晶顯示面板上，例如：有機發光二極體顯示面板、電泳顯示面板、電濕潤顯示面板，或其它種類的顯示面板。
圖7A至圖7H為本發明又一實施例之主動元件基板的製造流程的剖面示意圖。圖8為圖7H之主動元件基板的上視示意圖。特別是，圖7A至圖7H對應於圖8的剖線D-D’。本實施例之主動元件基板100-2及其製造流程與前述主動元件基板100-1及其製造流程類似，因此相同或相似的元件以相同或相似的標號表示。以下主要說明兩者的差異，兩者相同或相似處便不再重述。
請參照圖7A，首先，在基板110上形成凸起物120。接著，在凸起物120上形成導電層152。在本實施例中，導電層152可覆蓋凸起物120的第一上表面120a、第二上表面120b、內側面120c、外側面120d與外側面120e以及部分的基板110。接著，在導電層152上形成光阻層10。經圖案化的光阻層10覆蓋凸起物120及部分的導電層152。由於凸起物120具凹部122和凸部124，覆蓋凸起物120形成的膜層依凸起物的地形形成對應之凹部162和凸部164，且凹部162的深度Dh和凹部122的深度D1實質上相同。位於凹部122上之光阻層10的厚度D2超過凹部162的深度Dh，亦即位於凹部122上之光阻層10的厚度D2超過凹部122的深度D1。
請參照圖7A及圖7B，接著，薄化光阻層10，以形成圖案化光阻層12。圖案化光阻層12覆蓋位於凸起物120之第一上表面120a、內側面120c及外側面120d上的導電層152，而暴露位於凸起物120之第二上表面120b及外側面120e上的導電層152。
請參照圖7B及圖7C，接著，以圖案化光阻層12為蝕刻遮罩圖案化導電層152，以去除未被圖案化光阻層12覆蓋的部分導電層152，而在凸起物120的外側面120d上形成第一電極152a，且在凸起物120之凹部122上形成第二電極152b。第一電極152a與第二電極152b被凸起物120之凸部124隔開。在本實施例中，第一電極152a位於凸起物120的外側面120d，第二電極152b位於凸起物120的內側面120c及第一上表面120a。
請參照圖7C及圖7D，接著，移除圖案化光阻層12。請參照圖7D，然後，形成半導體層142，以覆蓋部分第一電極152a、凸起物120的第二上表面120b及部分第二電極152b。半導體層142與第一電極152a及第二電極152b電性連接。請參照圖7E，接著，形成閘極絕緣層130，以覆蓋第一電極152a、位於凸起物120之第二上表面120b的半導體層142以及部分第二電極152b。在本實施例中，閘極絕緣層130可具有開口130a。開口130a與第二電極152b重疊。在其它實施例中，開口130a可與第二電極152b及與第二電極152b電性連接的半導體層142重疊。在本實施例中，開口130a可位於凸起物120的凹部122上，但本發明不以此為限。
請參照圖7F，接著，在本實施例中，可依序形成平坦層170及畫素電極180。畫素電極180與主動元件T的第二電極152b電性連接。在本實施例中，畫素電極180可透過閘極絕緣層130的開口130a與第二電極152b電性連接。請參照圖7G，接著，可在閘極絕緣層130上形成閘極G。至此步驟，本實施例的主動元件T-2已形成。在本實施例中，閘極G可位於半導體層142的上方，而主動元件T-2例如是頂部閘極型薄膜電晶體（top gate TFT）。更進一步地說，在本實施例中，第一電極152a及第二電極152b與閘極G可分別位於半導體層142的上下兩側（或者說，位於半導體層142的不同兩側），而主動元件T-2可以是交錯型（staggered）的頂部閘極型薄膜電晶體。
請參照圖7H，接著，在本實施例中，可選擇性地依序形成介電層192及共用電極194。至此，便完成本實施例的主動元件基板100-2。介電層192覆蓋畫素電極180。共用電極194配置於介電層192上且與畫素電極180重疊。共用電極194可具有多個開口（未繪示），開口之邊緣與畫素電極180之間的電場可用以驅動顯示介質。本實施例的主動元件陣列基板100-2可應用於邊際場切換（fringe field switching，FFS）模式的液晶顯示面板。然而，本發明不限於此，包括主動元件T-2的主動元件陣列基板100-2也可應用於共面切換式、扭轉向列、超級扭轉向列、垂直排列、聚合物穩定配向、光學補償雙折射型等模式或其他適當模式的液晶顯示面板。包括主動元件T-2的主動元件陣列基板100-2也可應用在非液晶顯示面板上，例如：有機發光二極體顯示面板、電泳顯示面板、電濕潤顯示面板，或其它種類的顯示面板。
圖9A至圖9G為本發明再一實施例之主動元件基板的製造流程的剖面示意圖。圖10A至圖10G為本發明再一實施例之主動元件基板的上視示意圖。特別是，圖9A至圖9G分別對應於圖10A至圖10G的剖線E-E’。本實施例之主動元件基板100-3及其製造流程與前述主動元件基板100-2及其製造流程類似，因此相同或相似的元件以相同或相似的標號表示。以下主要說明兩者的差異，兩者相同或相似處便不再重述。
請參照圖9A及圖10A，首先，在基板110上形成相鄰的第一凸起物120-1及第二凸起物120-2。第一凸起物120-1（及第二凸起物120-2）具有第一上表面120a、第二上表面120b、內側面120c及外側面120d。第二上表面120b與基板110的距離H2大於第一上表面120a與基板110的距離H1。內側面120c連接於第一上表面120a與第二上表面120b之間。內側面120c及第一上表面120a定義凹部122。外側面120d與第二上表面120b相連於至少一側邊120b-2。內側面120c、第二上表面120b及外側面120d定義凸部124。在本實施例中，凸部124例如是口字型凸起，但本發明不以此為限。
圖14示出利用雷射顯微鏡所拍攝之本發明另一實施例之相鄰的第一凸起物120-1及第二凸起物120-2的照片。請參照圖14，在圖14的實施例中，凸部124也可以是1字型的兩條凸起。此外，在圖9A的實施例中，第一凸起物120-1及第二凸起物120-2略為隔開；換言之，第二凸起物120-2的外側面120d可以選擇性地不與第一凸起物120-1直接連接。然而，本發明不限於此，在圖14的實施例中，相鄰之第一凸起物120-1的凸部124及第二凸起物120-2的凸部124隔開，但第一凸起物120-1的底部及第二凸起物120-2的底部可直接連接；亦即，彼此面對面之第一凸起物120-1的外側面120d及第二凸起物120-2的外側面120d可直接相連，而形成第一凸起物120-1及第二凸起物120-2共有的一凹面S1。凹面S1之最低點與基板110的距離H3小於第二上表面120b與基板110的距離H2。又在其他一實施例中，相鄰的第一凸起物120-1及第二凸起物120-2完成後可再覆蓋上絕緣層（未繪示），以保護凸起物結構在後製程的完整性。
請參照圖9B及圖10B，接著，形成導電層152，以覆蓋第一凸起物120-1、第二凸起物120-2及部分基板110。請參照圖9C及圖10C，接著，在導電層152上形成光阻層10。經圖案化的光阻層10覆蓋於導電層152的導電區塊152c（之後用以形成標示於圖9E及圖10E的第一電極152a及第二電極152b）以及導電層152的導電區塊152d及導電區塊152e（之後用以形成標示於圖9E及圖10E的第一資料線DL1及第二資料線DL2）。特別是，在本實施例中，第一凸起物120-1上的導電區塊152c在導電層152形成時是直接連接於相鄰的導電區塊152d及導電區塊152e之間。
請參照圖9D及圖10D，接著，薄化光阻層10，以形成圖案化光阻層12。圖案化光阻層12覆蓋位於第一凸起物120-1（及第二凸起物120-2）之第一上表面120a、內側面120c及外側面120d上的部分導電區塊152c以及相鄰凸起物120之間的導電區塊152d、152e。圖案化光阻層12暴露位於第一凸起物120-1（及第二凸起物120-2）之第二上表面120b上的部分導電區塊152c-1。
請參照圖9E及圖10E，接著，以圖案化光阻層12作為蝕刻遮罩圖案化導電層152（繪示於圖9D及圖10D），以在第一凸起物120-1（及第二凸起物120-2）的外側面120d上形成第一電極152a，且在第一凸起物120-1（及第二凸起物120-2）之凹部122上形成第二電極152b。特別是，在形成第一電極152a及第二電極152b時，更可同時形成第一資料線DL1及第二資料線DL2。第一資料線DL1及第二資料線DL2分別與第一凸起物120-1上的第一電極152a及第二凸起物120-2上的第一電極152a電性連接。第一凸起物120-1的凸部124隔開第一凸起物120-1上的第二電極152b與第二資料線DL2。換言之，第二資料線DL2與第一凸起物120-1上的第二電極152b之間的間距可由凸部124的寬度W來決定。由於凸部124的寬度W可製作的較小（例如：約1μm），因此第二資料線DL2與第一凸起物120-1上的第二電極152b可更加靠近，進而實現高解析度的顯示面板。
請參照圖9F及圖10F，接著，移除圖案化光阻層12。然後，形成半導體層142，以覆蓋第一凸起物120-1（及第二凸起物120-2）上的第一電極152a、第一凸起物120-1（及第二凸起物120-2）的第二上表面120b和第一凸起物120-1（及第二凸起物120-2）上的第二電極152b。第一凸起物120-1（及第二凸起物120-2）上的第一電極152a及第二電極152b與半導體層142電性連接。請參照圖9G，在本實施例中，第一凸起物120-1的外側面包括左側的外側面120d（即第一外側面）與右側的外側面120d（即第二外側面），第一凸起物120-1上的第一電極152a以及部分的半導體層142位於第一凸起物120-1之左側的外側面120d上，而部分的第二資料線DL2位於第一凸起物120-1之右側的外側面120d上。
請參照圖9G及圖10G，接著，形成閘極絕緣層130，以覆蓋第一電極152a、位於凸起物120之第二上表面120b的半導體層142以及第二電極152b。接著，可形成閘極G與掃描線SL，以覆蓋閘極絕緣層130。至此步驟，本實施例的主動元件T-3已形成，而初步完成主動元件陣列基板100-3。類似地，也可在基板110上形成與主動元件T-3電性連接的畫素電極（未繪示）及/或其他構件，本領域具有通常知識者根據前述的說明應可實現之，於此便不再重述。
圖11A至圖11G為本發明一實施例之主動元件基板的製造流程的剖面示意圖。圖12A至圖12G為本發明一實施例之主動元件基板的上視示意圖。特別是，圖11A至圖11G分別對應於圖12A至圖12G的剖線F-F’。本實施例之主動元件基板100-4及其製造流程與前述主動元件基板100-3及其製造流程類似，因此相同或相似的元件以相同或相似的標號表示。兩者主要差異在於，主動元件基板100-3的第一電極152a呈1字型（如圖10G所示），主動元件基板100-4的第一電極152a呈顛倒的L字型（如圖12G所示）。主動元件基板100-4及其製造流程與前述之主動元件基板100-3及其製造流程類似，本領域具有通常知識者根據前述前述主動元件基板100-3及其製造流程的說明、圖11A至圖11G及圖12A至圖12G應能實現主動元件基板100-4，於此便不再重述。另外，圖9B至圖9E之第一電極152a、第二電極152b及資料線DL1、DL2的施作方式亦可應用於底部閘極型薄膜電晶體（bottom gate TFT）的製程，在本領域具有通常知識者根據圖9B至圖9E之第一電極152a、第二電極152b及資料線DL1、DL2的施作方式以及前述之具有底部閘極型薄膜電晶體T的主動元件基板100的部分製造流程（對應圖1B至圖1G）便可完成類似於圖9G但其薄膜電晶體T-3置換為底部閘極型的另一種主動元件基板。
圖13示出利用電子顯微鏡所拍攝之本發明一實施例之凸起物之剖面的照片。請參照圖13，上述之凸起物120、120-1或120-2的實際剖面可如圖13所示之凸起物120、120-1或120-2的剖面。需說明的是，在圖13之前的圖示（例如：圖1A、圖9A等）所繪之凸起物120、120-1或120-2之第二上表面120b的剖面是一水平線為例，以利圖示的繪製。然而，實際上，如圖13所示，第二上表面120b的剖面也可能不是一直線，而是一弧線。換言之，凸起物120、120-1或120-2之第二上表面120b並不限於是一平面，實際上，凸起物120、120-1或120-2之第二上表面120b也可能是一凸面。
綜上所述，本發明一實施例的主動元件基板的製造方法包括下列步驟：形成光阻層，以覆蓋凸起物的凹凸結構（即前述之凹部及凸部）與配置在凸起物之凹凸結構上的導電層；薄化光阻層，以形成暴露凸起物之凸部的圖案化光阻層；以圖案化光阻層做為蝕刻遮罩圖案化導電層，以形成主動元件的第一電極與第二電極。換言之，第一電極與第二電極之間的間隙尺寸是由凸起物的凸部所決定的。與第一電極與第二電極之間的間隙重疊的部分半導體層可視為主動元件的通道。由於形成具有凹部及凸部之凸起物的製程成熟，而凸起物之凸部的尺寸能被精準地控制。因此，利用凸起物之凸部定義的通道尺寸也能被精準地控制。藉此，主動元件基板之多個主動元件的通道尺寸變異小，而多個主動元件的電氣特性較一致，主動元件基板的可量產性高。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧光阻層
12‧‧‧圖案化光阻層
100、100-1、100-2、100-3、100-4‧‧‧主動元件基板
110‧‧‧基板
110a‧‧‧顯示區
110b‧‧‧周邊區
120、120-1、120-2‧‧‧凸起物
120a‧‧‧第一上表面
120b‧‧‧第二上表面
120b-1、120b-2‧‧‧側邊
120c‧‧‧內側面
120d、120e‧‧‧外側面
122、162‧‧‧凹部
124、164‧‧‧凸部
130‧‧‧閘極絕緣層
130a、152f-1、160a、160b‧‧‧開口
140‧‧‧半導體材料層
142、142a‧‧‧半導體層
150‧‧‧導電材料層
152‧‧‧導電層
152a‧‧‧第一電極
152b‧‧‧第二電極
152c、152d、152e‧‧‧導電區塊
152f、182‧‧‧導電圖案
160‧‧‧保護層
170‧‧‧平坦層
180‧‧‧畫素電極
192‧‧‧介電層
194‧‧‧共用電極
A-A’、B-B’、C-C’、D-D’、E-E’、F-F’‧‧‧剖線
D1、Dh‧‧‧深度
D2‧‧‧厚度
DL、DL1、DL2‧‧‧資料線
G‧‧‧閘極
GOA‧‧‧閘極驅動電路
H1、H2、H3‧‧‧距離
SL‧‧‧掃描線
S1‧‧‧凹面
T、T-1、T-2、T-3、T-4‧‧‧主動元件
T’‧‧‧周邊主動元件
W‧‧‧寬度
圖1A至圖1I為本發明一實施例之主動元件基板的製造流程的剖面示意圖。 圖2A為本發明一實施例之主動元件基板的上視示意圖。 圖2B為圖2A之主動元件基板的部分顯示區的放大示意圖。 圖3為圖2A之主動元件基板之部分周邊區的剖面示意圖 圖4為圖2A之主動元件基板之部分周邊區的上視示意圖。 圖5A至圖5H為本發明另一實施例之主動元件基板的製造流程的剖面示意圖。 圖6為圖5H之主動元件基板的上視示意圖。 圖7A至圖7H為本發明又一實施例之主動元件基板的製造流程的剖面示意圖。 圖8為圖7H之主動元件基板的上視示意圖。 圖9A至圖9G為本發明再一實施例之主動元件基板的製造流程的剖面示意圖。 圖10A至圖10G為本發明再一實施例之主動元件基板的上視示意圖。 圖11A至圖11G為本發明一實施例之主動元件基板的製造流程的剖面示意圖。 圖12A至圖12G為本發明一實施例之主動元件基板的上視示意圖。 圖13示出利用電子顯微鏡所拍攝之本發明一實施例之凸起物之剖面的照片。 圖14示出利用雷射顯微鏡所拍攝之本發明另一實施例之相鄰的第一凸起物及第二凸起物的照片。

Claims (20)

  1. 一種主動元件基板，包括： 一基板； 至少一主動元件，位於該基板上，該主動元件包括： 一凸起物，位於該基板上且具有： 一第一上表面； 一第二上表面，該第二上表面與該基板的距離大於該第一上表面與該基板的距離； 一內側面，連接於該第一上表面與該第二上表面之間，其中該內側面與該第一上表面定義一凹部；以及 一外側面，與該第二上表面相連於至少一側邊，其中該內側面、該第二上表面及該外側面定義一凸部； 一閘極，覆蓋該凸起物； 一半導體層，位於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面； 一閘極絕緣層，位於該閘極與該半導體層之間； 一第一電極，位於該凸起物之至少部分的該外側面且與該半導體層電性連接；以及 一第二電極，位於該凸起物的該凹部且與該半導體層電性連接，其中該凸起物的該凸部隔開該第一電極與該第二電極；以及 至少一畫素電極，該畫素電極與對應之該主動元件的該第二電極電性連接。
  2. 如申請專利範圍第1項所述的主動元件基板，其中該第一電極覆蓋該凸起物之至少部分的該外側面，該第二電極覆蓋該凸起物之該第一上表面及該內側面，而該第一電極與該第二電極未覆蓋該凸起物之該第二上表面。
  3. 如申請專利範圍第1項所述的主動元件基板，其中： 該閘極位於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面； 該閘極絕緣層覆蓋該閘極； 該半導體層覆蓋位於該凸起物之該第一上表面、該內側面、該第二上表面以及該外側面上的該閘極絕緣層； 該第一電極設置在位於該凸起物之該外側面的該半導體層上；且 該第二電極設置在位於該凸起物之該第一上表面及該內側面的該半導體層上。
  4. 如申請專利範圍第3項所述的主動元件基板，更包括： 一保護層，覆蓋該第一電極、該位於該凸起物之該第二上表面的該半導體層以及部分該第二電極，其中該畫素電極與未被該保護層覆蓋的另一部分該第二電極接觸。
  5. 如申請專利範圍第1項所述的主動元件基板，其中： 該第一電極位於該凸起物的該外側面； 該第二電極位於該凸起物的該內側面及該第一上表面； 該半導體層覆蓋該第一電極、該凸起物的該第二上表面以及該第二電極； 該閘極絕緣層覆蓋該半導體層；且 該閘極覆蓋該閘極絕緣層。
  6. 如申請專利範圍第1項所述的主動元件基板，其中： 該半導體層位於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面； 該第一電極設置在位於該凸起物之該外側面的該半導體層上； 該第二電極設置在位於該凸起物之該第一上表面及該內側面的該半導體層上； 該閘極絕緣層覆蓋該第一電極、位於該凸起物之該第二上表面的該半導體層以及該第二電極；且 該閘極覆蓋該閘極絕緣層。
  7. 如申請專利範圍第1項所述的主動元件基板，其中至少一該主動元件包括相鄰的一第一主動元件及一第二主動元件，至少一該畫素電極包括彼此分離的一第一畫素電極及一第二畫素電極，該第一主動元件的一第二電極及該第二主動元件的一第二電極分別與該第一畫素電極及該第二畫素電極電性連接，而該主動元件基板更包括： 一掃描線，與該第一主動元件的一閘極及該第二主動元件的一閘極電性連接； 一第一資料線以及一第二資料線，分別與該第一主動元件的一第一電極及該第二主動元件的一第一電極電性連接。
  8. 如申請專利範圍第7項所述的主動元件基板，其中該第一主動元件之一凸起物的一外側面包括相對設置的一第一外側面及一第二外側面，該第一主動元件之該第一電極以及部分的該半導體層位於該凸起物的該第一外側面上，而部分的該第二資料線位於該第一主動元件之該凸起物的該第二外側面上。
  9. 如申請專利範圍第1項所述的主動元件基板，其中該基板具有一顯示區以及該顯示區外的一周邊區，該主動元件基板更包括位於該周邊區的多個周邊主動元件，該些周邊主動元件與該至少一主動元件具有相同結構，其中該些周邊主動元件的多個閘極彼此電性連接，該些周邊主動元件的多個第一電極彼此電性連接，且該些周邊主動元件的多個第二電極彼此電性連接。
  10. 如申請專利範圍第9項所述的主動元件基板，更包括： 一掃描線，與位於該顯示區之該主動元件的該閘極電性連接； 一閘極驅動電路，位於該周邊區且與該掃描線電性連接，其中該些周邊主動元件為該閘極驅動電路的一部分。
  11. 一種主動元件基板的製造方法，包括： 形成至少一凸起物於一基板上，該凸起物具有一第一上表面、一第二上表面、一內側面以及一外側面，該第二上表面與該基板的距離大於該第一上表面與該基板的距離，該內側面連接於與該第一上表面與該第二上表面之間，該內側面與該第一上表面定義一凹部，該外側面與該第二上表面相連於至少一側邊，該內側面、該第二上表面以及該外側面定義一凸部； 形成一閘極於該凸起物上； 形成一半導體層於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面上； 形成一閘極絕緣層，位於該閘極與該半導體層之間； 形成一導電層於該基板與該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面上； 形成一圖案化光阻層，其中該圖案化光阻層覆蓋位於該凸起物之該第一上表面、該內側面以及該外側面上的該導電層，而暴露出位於該凸起物之該第二上表面上的該導電層； 以該圖案化光阻層作為蝕刻遮罩圖案化該導電層，以在該凸起物的該外側面上形成一第一電極，且在該凸起物之該凹部上形成一第二電極，其中該閘極、該半導體層、該第一電極以及該第二電極形成一主動元件；以及 形成至少一畫素電極，該畫素電極與對應之該第二電極電性連接。
  12. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中該第一電極覆蓋該凸起物之至少部分的該外側面，該第二電極覆蓋該凸起物之該第一上表面及該內側面，而該第一電極與該第二電極未覆蓋該凸起物之該第二上表面。
  13. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中： 該閘極形成於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面； 該閘極絕緣層覆蓋該閘極； 該半導體層覆蓋位於該凸起物之該第一上表面、該內側面、該第二上表面以及該外側面上的該閘極絕緣層； 該第一電極設置在位於該凸起物之該外側面的該半導體層上；且 該第二電極設置在位於該凸起物之該第一上表面及該內側面的該半導體層上。
  14. 如申請專利範圍第13項所述的主動元件基板的製造方法，於形成該第一電極與該第二電極後，更包括： 形成一保護層，以覆蓋該第一電極以及該位於該凸起物之該第二上表面的該半導體層以及部分該第二電極，其中該畫素電極透過保護層與未被該保護層覆蓋的另一部分該第二電極接觸。
  15. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中： 該第一電極位於該凸起物的該外側面； 該第二電極位於該凸起物的該內側面及該第一上表面； 該半導體層覆蓋該第一電極、該凸起物的該第二上表面以及該第二電極； 該閘極絕緣層覆蓋該半導體層；且 該閘極覆蓋該閘極絕緣層。
  16. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中： 該半導體層位於該凸起物的該第一上表面、該內側面、該第二上表面以及該外側面； 該第一電極設置在位於該凸起物之該外側面的該半導體層上； 該第二電極設置在位於該凸起物之該第一上表面及該內側面的該半導體層上； 該閘極絕緣層覆蓋該第一電極、位於該凸起物之該第二上表面的該半導體層以及該第二電極；且 該閘極覆蓋該閘極絕緣層。
  17. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中： 形成該至少一凸起物的步驟包括：形成相鄰的一第一凸起物與一第二凸起物；以及 以該圖案化光阻層作為蝕刻遮罩圖案化該導電層的步驟包括：分別在該第一凸起物與該二凸起物的一外側面上形成一第一電極，且在該第一凸起物與該第二凸起物之一凹部上形成一第二電極，同時形成一第一資料線以及一第二資料線， 其中該第一資料線以及該第二資料線分別與該第一凸起物上的該第一電極以及該第二凸起物上的該第一電極電性連接。
  18. 如申請專利範圍第17項所述的主動元件基板的製造方法，其中該第一凸起物的該外側面包括相對設置的一第一外側面及一第二外側面，該第一凸起物上之該第一電極以及部分的該半導體層位於該第一凸起物的該第一外側面上，而部分的該第二資料線位於該第一凸起物的該第二外側面上。
  19. 如申請專利範圍第11項所述的主動元件基板的製造方法，其中該基板具有一顯示區以及該顯示區外的一周邊區， 形成該至少一凸起物的步驟包括：在該周邊區上形成複數個周邊凸起物，以分別形成一主動元件於該些週邊凸起物上，其中該些周邊凸起物上的多個閘極彼此電性連接，該些周邊凸起物上的多個第一電極彼此電性連接，且該些周邊凸起物上的多個第二電極彼此電性連接。
  20. 如申請專利範圍第19項所述的主動元件基板的製造方法，其中： 在形成該至少一畫素電極的同時，更於該周邊區上形成一導電圖案，以電性連接該些周邊凸起物上的多個第二電極。
TW106140483A 2017-11-22 2017-11-22 主動元件基板及其製造方法 TWI646691B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106140483A TWI646691B (zh) 2017-11-22 2017-11-22 主動元件基板及其製造方法
CN201810117503.5A CN108231801B (zh) 2017-11-22 2018-02-06 主动元件基板及其制造方法
US16/197,382 US10985190B2 (en) 2017-11-22 2018-11-21 Active device substrate and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106140483A TWI646691B (zh) 2017-11-22 2017-11-22 主動元件基板及其製造方法

Publications (2)

Publication Number Publication Date
TWI646691B true TWI646691B (zh) 2019-01-01
TW202005089A TW202005089A (zh) 2020-01-16

Family

ID=62670648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140483A TWI646691B (zh) 2017-11-22 2017-11-22 主動元件基板及其製造方法

Country Status (3)

Country Link
US (1) US10985190B2 (zh)
CN (1) CN108231801B (zh)
TW (1) TWI646691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN111223906B (zh) * 2020-01-14 2022-09-09 重庆京东方显示技术有限公司 显示面板及其制备方法、显示装置
TWI727752B (zh) * 2020-04-21 2021-05-11 友達光電股份有限公司 主動元件
US11569352B2 (en) 2020-05-28 2023-01-31 Taiwan Semiconductor Manufacturing Company Limited Protrusion field-effect transistor and methods of making the same
DE102021109149A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Vorsprungsfeldeffekttransistor und dessen herstellungsverfahren
TWI855305B (zh) 2021-05-11 2024-09-11 群創光電股份有限公司 電子裝置
CN117178371A (zh) * 2022-03-31 2023-12-05 京东方科技集团股份有限公司 薄膜晶体管和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537731A (zh) * 2014-03-28 2015-10-01 Au Optronics Corp 畫素結構及顯示面板

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US20060157709A1 (en) * 2002-08-20 2006-07-20 Koninklijke Philips Electronics N.V. Thin film transistor
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
TWI333564B (en) * 2006-11-10 2010-11-21 Au Optronics Corp Pixel structures of a color filter substrate, an active device array substrate, and a liquid crystal display panel
JP2009054946A (ja) * 2007-08-29 2009-03-12 Seiko Instruments Inc 半導体装置とその製造方法
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
US8436353B2 (en) * 2008-09-16 2013-05-07 Sharp Kabushiki Kaisha Thin film transistor with recess
TW201112210A (en) * 2009-09-17 2011-04-01 Chunghwa Picture Tubes Ltd Driving circuit for liquid crystal display
KR101800854B1 (ko) * 2009-11-20 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102117506B1 (ko) * 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101711646B1 (ko) * 2009-12-11 2017-03-03 엘지디스플레이 주식회사 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
JP5488136B2 (ja) * 2010-04-05 2014-05-14 セイコーエプソン株式会社 電気光学装置及び電子機器並びにトランジスター
CN102668099A (zh) * 2010-05-14 2012-09-12 松下电器产业株式会社 挠性半导体装置及其制造方法、以及图像显示装置
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
TWI508294B (zh) * 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
JP2012098329A (ja) * 2010-10-29 2012-05-24 Hitachi Displays Ltd 液晶表示装置
US8785933B2 (en) * 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013042117A (ja) * 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
FR3002080B1 (fr) * 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de fabrication d'un transistor
US20160035903A1 (en) * 2013-03-06 2016-02-04 Osaka University Thin-film transistor
JP2014212191A (ja) * 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
CN103730475B (zh) * 2013-12-26 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
CN103887261B (zh) * 2014-03-03 2016-08-31 京东方科技集团股份有限公司 一种柔性显示器及其制备方法
WO2015134082A1 (en) 2014-03-06 2015-09-11 Eastman Kodak Company Vtft with polymer core
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN104022156B (zh) * 2014-05-20 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相应的制作方法、显示装置
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널
US9341905B1 (en) * 2014-11-10 2016-05-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, liquid crystal display panel and liquid crystal display
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
CN104576761B (zh) * 2015-02-06 2018-05-08 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
KR102410616B1 (ko) * 2015-06-09 2022-06-20 삼성디스플레이 주식회사 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치
US9653493B2 (en) * 2015-06-12 2017-05-16 Eastman Kodak Company Bottom-gate and top-gate VTFTs on common structure
CN105097895B (zh) * 2015-06-25 2018-09-21 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及显示装置
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置
TWI657563B (zh) * 2015-12-15 2019-04-21 優顯科技股份有限公司 光電裝置及其製造方法
TWI578504B (zh) 2016-02-05 2017-04-11 友達光電股份有限公司 畫素結構與其製造方法
KR102611334B1 (ko) * 2016-02-22 2023-12-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102576428B1 (ko) * 2016-04-29 2023-09-08 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 액정 표시 장치 및 어레이 기판의 제조 방법
CN106024909B (zh) * 2016-07-27 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9859308B1 (en) * 2016-07-29 2018-01-02 Eastman Kodak Company Multiple TFTs on common vertical support element
CN106935601B (zh) * 2017-03-13 2019-08-23 京东方科技集团股份有限公司 半导体器件、阵列基板和半导体器件的制造方法
US11170718B2 (en) * 2017-05-12 2021-11-09 Boe Technology Group Co., Ltd. Display panel, display device and compensating method
CN108877651B (zh) * 2017-05-12 2020-12-22 京东方科技集团股份有限公司 显示面板、显示设备及补偿方法
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US10593707B2 (en) * 2017-10-12 2020-03-17 HKC Corporation Limited Array substrate and display panel using the same
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201537731A (zh) * 2014-03-28 2015-10-01 Au Optronics Corp 畫素結構及顯示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717820B (zh) * 2019-09-03 2021-02-01 友達光電股份有限公司 元件基板及其製造方法

Also Published As

Publication number Publication date
US10985190B2 (en) 2021-04-20
US20190157306A1 (en) 2019-05-23
CN108231801A (zh) 2018-06-29
TW202005089A (zh) 2020-01-16
CN108231801B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI646691B (zh) 主動元件基板及其製造方法
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
TW508628B (en) Liquid crystal display device and manufacturing method thereof
CN105097947B (zh) 薄膜晶体管阵列基板及其制造方法
TWI553837B (zh) 製作顯示面板之方法
JP5656332B2 (ja) 液晶表示装置
US8158982B2 (en) Polysilicon thin film transistor device with gate electrode thinner than gate line
JP2007086657A (ja) 液晶表示装置
CN101539691B (zh) 图像显示系统及其制造方法
CN101510031B (zh) 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法
US9921445B2 (en) Liquid crystal display device
TW201704828A (zh) 顯示器
CN105702687A (zh) Tft基板及其制作方法
WO2016206164A1 (zh) 液晶显示面板及液晶显示面板的制造方法
JP2010002594A (ja) 液晶表示装置およびその製造方法
CN101261962B (zh) 有源元件阵列基板及其制造方法
CN110244496B (zh) 显示面板及其制作方法
EP2525255B1 (en) Array substrate and manufacturing method thereof
TWI413258B (zh) 薄膜電晶體基板及其製造方法
KR101126344B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 제조 방법
TWI696866B (zh) 陣列基板
JP2006220907A (ja) 電気光学装置の製造方法
TWI884612B (zh) 液晶顯示裝置及製造其的方法
US8461054B2 (en) Method of manufacturing liquid crystal display device
KR101260666B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법