JP2012034354A - 固体撮像装置、半導体表示装置 - Google Patents

Abstract

【課題】撮像された画像の品質を向上させる固体撮像装置、或いは半導体表示装置を提供する。
【解決手段】グローバルシャッタ方式で駆動を行うことで、電荷の蓄積動作を制御するための電位を全画素で共有することができる。さらに、出力信号が与えられる一の配線に接続されている複数のフォトセンサを第１のフォトセンサ群とし、出力信号が与えられる他の配線に接続されている複数のフォトセンサを第２のフォトセンサ群とすると、電荷の蓄積動作を制御するための電位または信号を第１のフォトセンサ群に与える配線と、上記電位または信号を第２のフォトセンサ群に与える配線とを、接続する。
【選択図】図１

Description

フォトセンサを画素に有する固体撮像装置と、フォトセンサ及び表示素子を画素に有する半導体表示装置に関する。

ＣＭＯＳセンサと呼ばれる、ＭＯＳトランジスタの増幅機能を用いたフォトセンサは、汎用のＣＭＯＳプロセスを用いて製造できる。そのため、ＣＭＯＳセンサを各画素に有する固体撮像装置の製造コストを低くできる上に、フォトセンサと表示素子を同一基板上に作り込んだ半導体表示装置を実現することができる。また、ＣＭＯＳセンサはＣＣＤセンサに比べて駆動電圧が低いため、固体撮像装置の消費電力を低く抑えることができる。

ＣＭＯＳセンサを用いた固体撮像装置、或いは半導体表示装置では、フォトダイオードにおける電荷の蓄積動作と、上記電荷の読み出し動作とを、行ごとに順次行うローリングシャッタ方式が一般的に用いられている。しかし、ローリングシャッタ方式での撮像は、蓄積動作を行う期間が最初の行と最後の行とで異なっている。そのため、高速で移動する被写体をローリングシャッタ方式で撮像すると、歪んだ被写体の画像データが形成されてしまう。

下記の特許文献１には、ＣＭＯＳセンサを用いてローリングシャッタ方式で撮像する場合に生じる、画像データの歪みを補正する技術について開示されている。

特開２００９−１４１７１７号公報

ところで、ＣＭＯＳセンサを用いた固体撮像装置、或いは半導体表示装置では、電源電位、或いは信号の電位をフォトセンサに供給するための配線が画素部に配置されている。この配線は抵抗を有しているため、電源電位の供給源或いは信号の供給源から遠い画素ほど電位の降下が大きくなりやすい。また、配線が有する抵抗や、コンタクトの部分などに生じる寄生抵抗が大きいほど、信号の遅延が起こりやすい。配線における電位の降下や信号の遅延が生じると、フォトセンサに供給される電源電位、或いは信号の電位が画素部内でばらついてしまい、その電位のばらつきがフォトセンサから出力される信号の電位に反映され、撮像された画像の品質が落ちてしまう。

また、ローリングシャッタ方式によってもたらされる画像データの歪みを解消するために、ＣＭＯＳセンサを用いた固体撮像装置、或いは半導体表示装置において、ＣＣＤセンサを用いた固体撮像装置で採用されているグローバルシャッタ方式を用いることが望ましい。グローバルシャッタ方式は、全画素で蓄積動作を一斉に行う方式であり、グローバルシャッタ方式を採用することで画像データの歪みを解消することができる。しかし、グローバルシャッタ方式を用いる場合、全画素において一斉に蓄積動作を行うため、駆動回路が有する電流または電圧の供給能力によっては、上述したような配線における電位の降下や信号の遅延が顕著に起こりやすい。

また、固体撮像装置、或いは半導体表示装置の性能を評価する上で、低消費電力であることは重要なポイントの一つである。特に、携帯電話などの携帯型の電子機器だと、固体撮像装置、或いは半導体表示装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋がるため、低消費電力であることが求められる。

上述の課題に鑑み、本発明は、撮像された画像の品質を向上させる固体撮像装置、或いは半導体表示装置の提供を、目的の一とする。或いは、本発明は、消費電力を低く抑えることができる固体撮像装置、或いは半導体表示装置の提供を、目的の一とする。

グローバルシャッタ方式を用いて撮像を行う場合、電荷の蓄積動作は全画素において一斉に行われる。そのため、フォトダイオードに供給する電位や、電荷を保持するトランジスタのスイッチングを制御するための信号の電位などの、電荷の蓄積動作を制御するための電位を、全画素において共有することができる。そこで、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、出力信号が与えられる一の配線に接続されている複数のフォトセンサを第１のフォトセンサ群とし、出力信号が与えられる他の配線に接続されている複数のフォトセンサを第２のフォトセンサ群とすると、電荷の蓄積動作を制御するための電位を第１のフォトセンサ群に与える配線と、上記電位を第２のフォトセンサ群に与える配線とを、接続する。上記構成により、グローバルシャッタ方式において顕著に起こりやすかった、配線抵抗による電位の降下や信号の遅延を抑制し、電荷の蓄積動作を制御するための電位や信号が画素部内でばらつくのを防ぐ。

また、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、異なる色の光を発する複数の光源をバックライトに有し、上記光源を順次点灯させるフィールドシーケンシャル駆動（ＦＳ駆動）を行うようにしても良い。この場合、各色の光源が点灯している期間に各画素において電荷の蓄積動作を行うことで、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。また、半導体表示装置では、撮像時のみならず、画像の表示を行う際にもＦＳ駆動を行うことができる。具体的には、各色の光源を順次点灯させ、各色の光源が点灯している期間に、各色に対応する階調を表示素子において表示することで、カラーの画像を表示することができる。この場合、表示素子には、液晶素子などの、画像信号によりその透過率が制御される素子を用いる。

ＦＳ駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。また、１つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。

ＦＳ駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚ程度となる。よって、各色の光源が発光する期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷の蓄積動作を全画素において一斉に行う。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、ＦＳ駆動を採用することで各色の光源が発光する期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。

なお、ＣＭＯＳセンサを用いた固体撮像装置、或いは半導体表示装置の場合、グローバルシャッタ方式を用いると、全画素で蓄積動作を一斉に行った後に、読み出し動作を行ごとに順次行う必要がある。よって、蓄積動作が終了してから読み出し動作に移行するまでの、電荷を保持している電荷保持期間が、行ごとに異なる。そのため、トランジスタのオフ電流による電荷のリークが生じると、上記期間の長さに合わせて各行における電荷の量が変動してしまうため、階調の変化した被写体の画像データが形成されてしまうことがある。

そこで、本発明の一態様に係る固体撮像装置、或いは半導体表示装置では、フォトセンサにおいて蓄積された電荷を保持するためのスイッチング素子に、オフ電流の著しく小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）を用いても良い。上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が著しく小さく、なおかつ高耐圧であるトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する酸化物半導体が挙げられる。上記構成を有するトランジスタをスイッチング素子として用いることで、電荷保持期間における電荷のリークを小さく抑えることができ、グローバルシャッタ方式を用いた場合に、行によって電荷保持期間が異なることに起因する階調の変化を、小さく抑えることができる。

なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特性を有する。具体的に、高純度化された酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３以下、より好ましくは５×１０^１７／ｃｍ^３以下、さらに好ましくは１×１０^１６／ｃｍ^３以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることで高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を小さくすることができる。

ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中の水素濃度測定は、ＳＩＭＳで行う。ＳＩＭＳは、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の極大値または極小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、極大値を有する山型のピーク、極小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。

具体的に、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷の量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、高純度化された酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、高純度化された酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、上記酸化物半導体は、珪素を含んでいてもよい。

或いは、酸化物半導体は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、ｍは自然数であるとは限らない）で表記することができる。ここで、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

本発明の一態様では、各行或いは各列の画素に電位を供給する複数の配線のうち、フォトダイオードに電位を供給する複数の配線どうし、或いは上記オフ電流の著しく小さいトランジスタのスイッチングを制御するための信号の電位を供給する複数の配線どうしの、少なくとも２つを電気的に接続する。上記構成により、配線抵抗による電位の降下や信号の遅延を抑制し、上記電位、或いは上記信号の電位が画素部内でばらつくのを防ぐことができる。その結果、フォトセンサから出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。

或いは、本発明の一態様では、グローバルシャッタ方式を用いることで、上記構成に加えてＦＳ駆動を組み合わせることができる。ＦＳ駆動を用いることで、固体撮像装置、或いは半導体表示装置の消費電力を低減させることができる。

或いは、本発明の一態様では、オフ電流の著しく小さいトランジスタを、フォトセンサにおいて蓄積された電荷を保持するためのスイッチング素子に用いることで、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。

複数のフォトセンサの接続構成を示す回路図。 フォトセンサの回路図と、画素部の回路図。 フォトセンサのタイミングチャート。 配線ＴＸと配線ＳＥのタイミングチャート。 光源の点灯期間及び消灯期間と、配線ＴＸ、配線ＰＲ、配線ＳＥの電位の時間変化とを示す図。 半導体表示装置が有する画素の構成を示す回路図。 画素の上面図の一例を示す図。 表示素子の上面図。 フォトセンサの上面図及び断面図。 光源の点灯期間及び消灯期間と、配線ＴＸ、配線ＰＲ、配線ＳＥの電位の時間変化とを示す図。 フォトセンサの回路図。 フォトセンサのタイミングチャート。 フォトセンサの回路図。 シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタの作製方法を示す断面図。 シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタの断面図。 パネルの断面図。 半導体表示装置の構造を示す斜視図。 電子機器の図。 トランジスタの構成例について説明する図。 画素の上面図の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１を用いて、本発明の固体撮像装置、または半導体表示装置が有するフォトセンサの接続構成について説明する。

図１は、画素部における、複数のフォトセンサ１０１の接続構成を示す回路図の一例である。図１では、各画素の有するフォトセンサ１０１がマトリクス状に配置されている。そして、各フォトセンサ１０１は、フォトダイオード１０２と、増幅回路１０３とを有している。フォトダイオード１０２は、半導体の接合部に光があたると電流が発生する性質を有する光電変換素子である。増幅回路１０３は、フォトダイオード１０２が受光することで得られる電流を増幅する、或いは、上記電流によって蓄積された電荷を保持する回路である。

増幅回路１０３の構成は、フォトダイオード１０２において生じる電流を増幅できるのであれば良く、あらゆる形態を採用することができるが、少なくとも増幅回路１０３は、スイッチング素子として機能するトランジスタ１０４を有する。上記スイッチング素子は、増幅回路１０３内への上記電流の供給を制御する。

そして、本発明の一態様では、上記スイッチング素子として機能するトランジスタ１０４のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含んでいても良い。上記半導体の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、酸化亜鉛（ＺｎＯ）などの金属酸化物でなる酸化物半導体などを適用することができる。この中でも酸化物半導体は、スパッタリング法や湿式法（印刷法など）により作製可能であり、量産性に優れるといった利点がある。また、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長、或いは、特殊な基板上のエピタキシャル成長が必要である。一方、酸化物半導体は、室温でも成膜が可能なため、入手が容易なシリコンウェハや、安価で大型化に対応できるガラス基板上への成膜が可能であり、量産性が高い。また、通常のシリコンやガリウムなどの半導体材料を用いた集積回路上に、酸化物半導体による半導体素子を積層させることも可能である。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上させるために結晶性の酸化物半導体を得ようとする場合でも、２００℃から８００℃の熱処理によって容易に結晶性の酸化物半導体を得ることができる。

以下の説明では、バンドギャップが大きい半導体として、上記のような利点を有する酸化物半導体を用いる場合を例に挙げている。

上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１０４を実現することができる。そして、上記構成を有するトランジスタ１０４をスイッチング素子として用いることで、増幅回路１０３内に蓄積された電荷のリークを防ぐことができる。

なお、トランジスタ１０４の活性層に酸化物半導体などのバンドギャップの大きい半導体を用いる方が、増幅回路１０３内に蓄積された電荷のリークをより防ぐことができるので望ましいが、本発明は必ずしもこの構成に限定されない。トランジスタ１０４の活性層に酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても、グローバルシャッタ方式で動作させることは可能である。

なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以下であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、ｐチャネル型トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも低い電位とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が０以上であるときに、ソース電極とドレイン電極の間に流れる電流のことを意味する。

また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与えられる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼ばれる。以下、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第２端子とし、フォトセンサ１０１が有するフォトダイオード１０２、トランジスタ１０４の接続関係を説明する。

具体的に、図１では、フォトダイオード１０２の陽極が、配線ＰＲに接続されている。また、フォトダイオード１０２の陰極が、トランジスタ１０４の第１端子に接続されている。トランジスタ１０４の第２端子は、増幅回路１０３内の他の半導体素子に接続されているため、増幅回路１０３内の構成によって、トランジスタ１０４の第２端子の接続先は異なる。また、トランジスタ１０４のゲート電極は、配線ＴＸに接続されている。配線ＴＸには、トランジスタ１０４のスイッチングを制御するための信号の電位が与えられる。また、フォトセンサ１０１は配線ＯＵＴに接続されている。配線ＯＵＴには、増幅回路１０３から出力される出力信号の電位が与えられる。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

なお、図１では、配線ＰＲと、配線ＴＸと、配線ＯＵＴとが各フォトセンサ１０１に接続されている場合を例示しているが、本発明の一態様では、各フォトセンサ１０１が有する配線の数はこれに限定されない。上記配線に加えて、電源電位が与えられる配線、増幅回路１０３に保持されている電荷の量をリセットするための信号の電位が与えられる配線などが、各フォトセンサ１０１に接続されていても良い。

また、本発明の一態様では、図１に示すように、一の配線ＯＵＴが複数のフォトセンサ１０１に接続されており、一の配線ＯＵＴに接続されている複数のフォトセンサ１０１は、他の配線ＯＵＴには接続されておらず、電気的に分離している。そして、一の配線ＯＵＴに接続されている複数のフォトセンサ１０１を第１のフォトセンサ群とし、他の配線ＯＵＴに接続されている複数のフォトセンサ１０１を第２のフォトセンサ群とすると、本発明の一態様では、第１のフォトセンサ群に接続された配線ＰＲが、第２のフォトセンサ群に接続された配線ＰＲに接続されている。或いは、本発明の一態様では、第１のフォトセンサ群に接続された配線ＴＸが、第２のフォトセンサ群に接続された配線ＴＸに接続されている。

本発明の一態様では、上記構成により、配線ＰＲや配線ＴＸの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード１０２の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ１０４のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ１０１から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。

なお、図１では、増幅回路１０３がスイッチング素子として機能するトランジスタ１０４を一つだけ有するフォトセンサ１０１の構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、一のトランジスタが一のスイッチング素子として機能する構成を示しているが、複数のトランジスタが一のスイッチング素子として機能していても良い。複数のトランジスタが一のスイッチング素子として機能する場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。

本明細書において、トランジスタが直列に接続されている状態とは、例えば、第１のトランジスタの第１端子と第２端子のいずれか一方のみが、第２のトランジスタの第１端子と第２端子のいずれか一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタの第１端子が第２のトランジスタの第１端子に接続され、第１のトランジスタの第２端子が第２のトランジスタの第２端子に接続されている状態を意味する。

また、図１では、トランジスタ１０４がゲート電極を活性層の片側にのみ有している場合を示している。トランジスタ１０４が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ１０４の閾値電圧を制御することができる。

次いで、フォトセンサ１０１の、具体的な構成の一例について説明する。図２（Ａ）に、フォトセンサ１０１の一例を回路図で示す。

図２（Ａ）に示すフォトセンサ１０１は、増幅回路１０３が、トランジスタ１０４に加えて、トランジスタ１０５とトランジスタ１０６とを有している。トランジスタ１０５は、トランジスタ１０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。また、トランジスタ１０６は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。

具体的に、図２（Ａ）では、トランジスタ１０４の第２端子がトランジスタ１０５のゲート電極に接続されている。トランジスタ１０５の第１端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０５の第２端子は、トランジスタ１０６の第１端子に接続されている。トランジスタ１０６の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０６のスイッチングを制御する信号の電位が与えられる。

図２（Ａ）では、トランジスタ１０４の第２端子とトランジスタ１０５のゲート電極が接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、トランジスタ１０５の第１端子と第２端子間の電流値或いは抵抗値が定まり、これに加えて、トランジスタ１０６のスイッチングを制御する信号の電位を与えることで、トランジスタ１０６の第２端子から発する出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに保持容量を接続するようにしても良い。

なお、図２（Ａ）において、トランジスタ１０４以外の、増幅回路１０３を構成しているトランジスタ１０５とトランジスタ１０６は、その活性層に、酸化物半導体膜が用いられていても良い。或いは、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ１０１内の全てのトランジスタの活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ１０５とトランジスタ１０６の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ１０１からの画像データの読み出しを高速で行うことができる。

図２（Ｂ）に、図２（Ａ）に示したフォトセンサ１０１を有する画素部の構成を一例として示す。

図２（Ｂ）では、複数のフォトセンサ１０１がマトリクス状に配置されている。各列のフォトセンサ１０１は、複数の配線ＰＲ（配線ＰＲ１〜配線ＰＲｘと表記する）のいずれか１つと、複数の配線ＴＸ（配線ＴＸ１〜配線ＴＸｘと表記する）のいずれか１つと、複数の配線ＯＵＴ（配線ＯＵＴ１〜配線ＯＵＴｘと表記する）のいずれか１つ、複数の配線ＶＲ（配線ＶＲ１〜配線ＶＲｘと表記する）のいずれか１つと接続されている。また、各行のフォトセンサ１０１は、複数の配線ＳＥ（配線ＳＥ１〜配線ＳＥｙと表記する）のいずれか１つと接続されている。

また、図２（Ｂ）では、配線ＯＵＴｉ（ｉは１〜ｘのいずれか１つ）及び配線ＶＲｉ（ｉは１〜ｘのいずれか１つ）に接続されている複数のフォトセンサ１０１は、配線ＯＵＴｊ（ｊはｉ以外であり１〜ｘのいずれか１つ）及び配線ＶＲｊ（ｊはｉ以外であり１〜ｘのいずれか１つ）には接続されておらず、電気的に分離している。そして、配線ＯＵＴｉ及び配線ＶＲｉに接続されている複数のフォトセンサ１０１を第１のフォトセンサ群とし、配線ＯＵＴｊ及び配線ＶＲｊに接続されている複数のフォトセンサ１０１を第２のフォトセンサ群とすると、図２（Ｂ）では、第１のフォトセンサ群に接続された配線ＰＲｉが、第２のフォトセンサ群に接続された配線ＰＲｊに接続されている。或いは、第１のフォトセンサ群に接続された配線ＴＸｉが、第２のフォトセンサ群に接続された配線ＴＸｊに接続されている。

上記構成により、図１の場合と同様に、配線ＰＲや配線ＴＸの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード１０２の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ１０４のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ１０１から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。

次いで、図２（Ａ）及び図２（Ｂ）に示したフォトセンサ１０１の動作の一例について説明する。

まず、各フォトセンサ１０１の動作について説明する。図３に、図２（Ａ）及び図２（Ｂ）に示したフォトセンサ１０１に与えられる各種電位のタイミングチャートを一例として示す。

なお、図３に示すタイミングチャートでは、フォトセンサ１０１の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＰＲには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＰＲには、ハイレベルの電位ＨＰＲと、ローレベルの電位ＬＰＲが与えられるものとする。

まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０４はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＰＲには電位ＬＰＲが与えられている。

次いで、時刻Ｔ２において、配線ＰＲの電位を、電位ＬＰＲから電位ＨＰＲに変化させる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、ノードＦＤには配線ＰＲの電位ＨＰＲが与えられるため、ノードＦＤに保持されている電荷の量はリセットされる。

次いで、時刻Ｔ３において、配線ＰＲの電位を、電位ＨＰＲから電位ＬＰＲに変化させる。時刻Ｔ３の直前まで、ノードＦＤの電位は電位ＨＰＲに保たれているため、配線ＰＲの電位が電位ＬＰＲになると、フォトダイオード１０２に逆方向バイアスの電圧が印加されることになる。そして、フォトダイオード１０２に逆方向バイアスの電圧が印加された状態で、フォトダイオード１０２に光が入射すると、フォトダイオード１０２の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０２に入射する光の強度が高いほど上記電流値は高くなり、ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０２に入射する光の強度が低いほど上記電流値は低くなり、ノードＦＤからの電荷の流出も小さくなる。よって、ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０４はオフになる。よって、ノードＦＤからフォトダイオード１０２への電荷の移動が止まるため、ノードＦＤの電位が定まる。

次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ１０６はオンになる。すると、ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。

次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１０１の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。

上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ２から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。

また、蓄積動作が終了してから読み出し動作が開始されるまでの期間、すなわち、時刻Ｔ４から時刻Ｔ５までの期間が、ノードＦＤにおいて電荷が保持されている電荷保持期間に相当する。本発明の一態様では、グローバルシャッタ方式を用いて画素部を動作させるため、上記電荷保持期間の長さが、各行の画素によって異なる。以下、その理由について説明する。

まず、グローバルシャッタ方式を用いた画素部の駆動について、一例を挙げて説明する。図４に、図２（Ｂ）に示した画素部において、配線ＴＸ１から配線ＴＸｘ、配線ＳＥ１から配線ＳＥｙに与えられる電位のタイミングチャートを、一例として示す。

図４に示すタイミングチャートでは、時刻Ｔ２から時刻Ｔ４までに行われるリセット動作及び蓄積動作が、全てのフォトセンサ１０１において並行して行われる。よって、配線ＴＸ１から配線ＴＸｘの電位は、時刻Ｔ１において一斉に電位ＬＴＸから電位ＨＴＸに変化し、時刻Ｔ４において一斉に電位ＨＴＸから電位ＬＴＸに変化する。図４では、リセット動作及び蓄積動作が行われる期間を、露光期間３００として示す。

また、図４に示すタイミングチャートでは、時刻Ｔ５から時刻Ｔ６までに行われる読み出し動作が、フォトセンサ１０１の行ごとに順に行われる。すなわち、時刻Ｔ５と時刻Ｔ６のタイミングが、フォトセンサ１０１の行ごとに異なる。具体的には、配線ＳＥ１が電位ＬＳＥから電位ＨＳＥに変化し、次いで電位ＨＳＥから電位ＬＳＥに変化した後、配線ＳＥ２から配線ＳＥｙも順にその電位が同様に変化する。図４では、読み出し動作が行われる期間を、読み出し期間３０１として示す。

図４から分かるように、グローバルシャッタ方式で画素部を動作させる場合、リセット動作と蓄積動作を全画素で一斉に行うため、露光期間３００が終了するタイミングは全画素で同じとなる。しかし、読み出し動作はフォトセンサの行ごとに行うため、読み出し期間３０１が開始されるタイミングはフォトセンサの行ごとに異なる。よって、露光期間３００が終了してから、読み出し期間３０１が開始されるまでの電荷保持期間３０２は、フォトセンサの行ごとに長さが異なっており、最終行のフォトセンサにおける電荷保持期間３０２が最長となる。

階調数が画一的な画像を撮像すると、理想的には全てのフォトセンサにおいて同じ高さの電位を有する出力信号が得られる。しかし、電荷保持期間３０２の長さがフォトセンサの行ごとに異なる場合、ノードＦＤに蓄積されている電荷が時間の経過と共にリークしてしまうと、フォトセンサの出力信号の電位が行ごとに異なってしまい、行ごとにその階調数が変化した画像データが得られてしまう。

しかし、本発明の一態様では、オフ電流の著しく小さいトランジスタ１０４を、フォトセンサ１０１において蓄積された電荷、具体的にはノードＦＤに蓄積された電荷を保持するためのスイッチング素子として用いていても良い。この場合、グローバルシャッタ方式を用いて撮像を行っても、電荷保持期間が異なることに起因する画像データの階調の変化を小さく抑え、撮像された画像の品質を向上させることができる。

なお、固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、ＦＳ駆動でバックライトを動作させてカラーの画像データを取得するようにしても良い。ＦＳ駆動では、複数の色にそれぞれ対応する画像データを取得し、それら複数の画像データを用いた加法混色により、カラーの画像データを取得することができる。

図５を用いて、固体撮像装置においてＦＳ駆動でバックライトを動作させた場合の、光源の動作と、画素部の動作について説明する。図５では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれ対応した３つの光源の点灯期間及び消灯期間と、配線ＴＸ、配線ＰＲ、配線ＳＥの電位の時間変化とを示す。

なお、図５では、バックライトが赤（Ｒ）の光を発する光源と、緑（Ｇ）の光を発する光源と、青（Ｂ）の光を発する光源とを有する場合を例に挙げて説明するが、バックライトの有する光源の種類は上記構成に限定されない。また、図５では、図２（Ａ）及び図２（Ｂ）に示した構成を有する固体撮像装置を例に挙げて、その動作について説明する。

図５に示すように、ＦＳ駆動でバックライトを動作させる場合、各色の光源を順に点灯させる。具体的に、図５では、赤（Ｒ）の光源を点灯させる点灯期間Ｔｒ、全ての光源を消灯させる消灯期間Ｔｋ、緑（Ｇ）の光源を点灯させる点灯期間Ｔｇ、全ての光源を消灯させる消灯期間Ｔｋ、青（Ｂ）の光源を点灯させる点灯期間Ｔｂを、順に出現させる。

点灯期間Ｔｒでは、赤（Ｒ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｒ内に設けられる。そして、上記露光期間において、配線Ｔｘ１から配線ＴＸｘに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、上記露光期間において、配線ＰＲ１から配線ＰＲｘに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。

また、点灯期間Ｔｒの次に出現する消灯期間Ｔｋでは、赤（Ｒ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。よって、全行の読み出し期間内に、順に各行の読み出し期間が出現する。そして、各行の読み出し期間では、配線ＳＥ１から配線ＳＥｙのうち当該読み出し期間に対応する配線ＳＥにおいて、入力される信号の電位がパルスを有している。すなわち、配線ＳＥ１から配線ＳＥｙのそれぞれに入力される信号のパルスは、順次シフトするように出現する。

同様に、点灯期間Ｔｇでは、緑（Ｇ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｇ内に設けられる。また、同様に、点灯期間Ｔｇの次に出現する消灯期間Ｔｋでは、緑（Ｇ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。

同様に、点灯期間Ｔｂでは、青（Ｂ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｂ内に設けられる。また、点灯期間Ｔｂの次に出現する消灯期間Ｔｋでは、青（Ｂ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。

上記動作を行うことにより、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。

なお、さらに消灯期間Ｔｋを追加し、当該消灯期間において画像データを取得してもよい。各色に対応した画像データから消灯期間における画像データを差し引くことで、外光の影響を低減した、コントラストの高いカラーの画像データを取得することができる。

なお、固体撮像装置の場合は、各点灯期間の間に消灯期間を挿入する必要はないが、消灯期間を挿入することで、電荷保持期間における電荷のリークをより防ぐことができる。

ＦＳ駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚ程度となる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、ＦＳ駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。

また、ＦＳ駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、固体撮像装置の消費電力を低減することができる。また、１つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。

次いで、本発明の一態様に係る半導体表示装置の、画素の一例について説明する。固体撮像装置の場合、各画素にフォトセンサが設けられているが、半導体表示装置の場合、フォトセンサに加えて表示素子が各画素に設けられている。半導体表示装置の場合でも、フォトセンサどうしの接続構成は、図１または図２（Ｂ）に示した構成を採用することができる。また、半導体表示装置の場合でも、図１または図２（Ａ）に示したフォトセンサの構造を採用することができる。

図６に、半導体表示装置が有する画素の構成を、一例として回路図で示す。図６では、画素１２０が、４つの表示素子１２１と、１つのフォトセンサ１０１を有している。なお、本発明の一態様に係る半導体表示装置では、各画素の有する表示素子１２１とフォトセンサ１０１の数は、図６に示した形態に限定されない。

図６では、図２（Ａ）に示した構成を有するフォトセンサ１０１を画素１２０に用いている。

表示素子１２１は、液晶素子１２２と、上記液晶素子１２２の動作を制御するトランジスタなどの回路素子を有する。具体的に、図６では、表示素子１２１が、液晶素子１２２と、スイッチング素子として機能するトランジスタ１２３と、容量素子１２４とを有する場合を例示している。液晶素子１２２は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶を有する。

なお、表示素子１２１は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。

トランジスタ１２３のゲート電極は、走査線ＧＬに接続されている。トランジスタ１２３は、その第１端子が信号線ＳＬに接続されており、その第２端子が液晶素子１２２の画素電極に接続されている。容量素子１２４が有する一対の電極は、一方が液晶素子１２２の画素電極に接続され、他方は固定の電位が与えられている配線ＣＯＭに接続されている。

次いで、図６に示した画素を例に挙げて、本発明の一態様に係る半導体表示装置の、画素のレイアウトについて説明する。図７に、図６に示した画素１２０の上面図の一例を示す。図７に示す画素１２０は、図６と同様に、一のフォトセンサ１０１と、４つの表示素子１２１とを有している。

図８に、図７に示した表示素子１２１の一つを、拡大して示す。表示素子１２１は、走査線ＧＬとして機能する導電膜２０１と、信号線ＳＬとして機能する導電膜２０２と、配線ＣＯＭとして機能する導電膜２０３とを有している。導電膜２０１は、トランジスタ１２３のゲート電極としても機能する。また、導電膜２０２は、トランジスタ１２３の第１端子としても機能する。さらに、表示素子１２１は、画素電極２０４、導電膜２０５、導電膜２０６を有している。導電膜２０６は、トランジスタ１２３の第２端子として機能する。そして、導電膜２０６と画素電極２０４は接続されている。

また、導電膜２０６は、導電膜２０５に接続されており、配線ＣＯＭとして機能する導電膜２０３と導電膜２０５とが、ゲート絶縁膜を間に挟んで重なり合っている部分が、容量素子１２４として機能する。

なお、図７、図８では、配線、トランジスタ、容量素子などの構成をより明確にするために、ゲート絶縁膜を含む各種絶縁膜を図示していない。

導電膜２０１、導電膜２０５は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜２０１、導電膜２０５上にはゲート絶縁膜が形成されている。さらに、導電膜２０２、導電膜２０３、導電膜２０６は、ゲート絶縁膜上に形成された一の導電膜を所望の形状に加工することで形成することができる。

なお、トランジスタ１２３がボトムゲート型であり、なおかつその活性層２５３に酸化物半導体を用いている場合、図８に示すように、ゲート電極として機能する導電膜２０１に活性層２５３が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板側から入射した光により活性層２５３中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ１２３の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

また、図９（Ａ）に、図７に示したフォトセンサ１０１の一つを、拡大して示す。図９（Ｂ）には、図９（Ａ）の破線Ａ１―Ａ２における断面図を示す。

フォトセンサ１０１は、配線ＰＲとして機能する導電膜２１０と、配線ＴＸとして機能する導電膜２１１と、配線ＳＥとして機能する導電膜２１２と、配線ＶＲとして機能する導電膜２１３と、配線ＯＵＴとして機能する導電膜２１４とを有している。

フォトセンサ１０１の有するフォトダイオード１０２は、順に積層されたｐ型の半導体膜２１５と、ｉ型の半導体膜２１６と、ｎ型の半導体膜２１７とを有している。導電膜２１０は、フォトダイオード１０２の陽極として機能するｐ型の半導体膜２１５に接続されている。

フォトセンサ１０１の有する導電膜２１８は、トランジスタ１０４のゲート電極として機能しており、さらに、導電膜２１１に接続されている。フォトセンサ１０１の有する導電膜２１９は、トランジスタ１０４の第１端子として機能する。フォトセンサ１０１の有する導電膜２２０は、トランジスタ１０４の第２端子として機能する。フォトセンサ１０１の有する導電膜２２１は、ｎ型の半導体膜２１７と、導電膜２１９とに接続されている。フォトセンサ１０１の有する導電膜２２２は、トランジスタ１０５のゲート電極として機能しており、さらに、導電膜２２０に接続されている。

フォトセンサ１０１の有する導電膜２２３は、トランジスタ１０５の第１端子として機能する。フォトセンサ１０１の有する導電膜２２４は、トランジスタ１０５の第２端子、及びトランジスタ１０６の第１端子として機能する。また、導電膜２１４は、トランジスタ１０６の第２端子としても機能する。導電膜２１２は、トランジスタ１０６のゲート電極としても機能する。フォトセンサ１０１の有する導電膜２２５は、導電膜２２３及び導電膜２１３に接続されている。

フォトセンサ１０１の有する導電膜２２６は、配線ＰＲとして機能する導電膜２１０に接続されている。なお、図９では図示していないが、画素部には、配線ＰＲとして機能する導電膜２１０が複数設けられている。本発明の一態様では、上記導電膜２２６が、複数の導電膜２１０のうち、少なくとも２つの導電膜２１０に接続されている。

また、フォトセンサ１０１の有する導電膜２２７は、配線ＴＸとして機能する導電膜２１１に接続されている。なお、図９では図示していないが、画素部には、配線ＴＸとして機能する導電膜２１１が複数設けられている。本発明の一態様では、上記導電膜２２７が、複数の導電膜２１１のうち、少なくとも２つの導電膜２１１に接続されている。

導電膜２１２、導電膜２１８、導電膜２２２、導電膜２２５、導電膜２２６、導電膜２２７は、絶縁表面上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜２１２、導電膜２１８、導電膜２２２、導電膜２２５、導電膜２２６、導電膜２２７上にはゲート絶縁膜２２８が形成されている。さらに、導電膜２１０、導電膜２１１、導電膜２１３、導電膜２１４、導電膜２１９、導電膜２２０、導電膜２２３、導電膜２２４は、ゲート絶縁膜２２８上に形成された一の導電膜を所望の形状に加工することで形成することができる。

なお、本実施の形態では、配線ＰＲどうしを接続する導電膜２２６と、配線ＰＲとして機能する導電膜２１０とを異なる導電膜で形成しているが、本発明の一態様はこの構成に限定されない。一の導電膜が、配線ＰＲどうしを接続する機能と、配線ＰＲとしての機能をと、併せ持っていても良い。すなわち、この場合、上記導電膜は、画素部において網目状に張り巡らされることになる。

或いは、本実施の形態では、配線ＴＸどうしを接続する導電膜２２７と、配線ＴＸとして機能する導電膜２１１とを異なる導電膜で形成しているが、本発明の一態様はこの構成に限定されない。一の導電膜が、配線ＴＸどうしを接続する機能と、配線ＴＸとしての機能とを、併せ持っていても良い。すなわち、この場合、上記導電膜は、画素部において網目状に張り巡らされることになる。

上記構成により、配線ＰＲや配線ＴＸの抵抗による電位の降下や信号の遅延を抑制することができる。その結果、フォトダイオード１０２の陽極に与えられる電位、或いは、電荷を保持するためのトランジスタ１０４のスイッチングを制御する信号の電位が、画素部内でばらつくのを防ぐことができる。よって、フォトセンサ１０１から出力される信号の電位がばらつくのを防ぐことができ、撮像された画像の品質を向上させることができる。

なお、図９（Ｂ）に示すフォトセンサ１０１の断面図は、導電膜２２１まで形成された状態を示している。半導体表示装置の場合は、フォトセンサ１０１に加えて表示素子１２１が画素１２０に設けられているので、実際には、導電膜２２１を形成した後に、液晶素子の形成を行う。

なお、トランジスタ１０４がボトムゲート型であり、なおかつその活性層２５０に酸化物半導体を用いている場合、図９に示すように、ゲート電極として機能する導電膜２１８に活性層２５０が完全に重なる構成を用いることが望ましい。上記構成を採用することで、基板２５１側から入射した光により活性層２５０中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ１０４の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。なお、トランジスタ１０５と、トランジスタ１０６についても、上記構成を採用することで、同様の効果が得られる。

図１６に示す画素の断面図では、表示素子１２１のトランジスタ１２３と、フォトセンサ１０１のフォトダイオード１０２とが図示されている。トランジスタ１２３の第２端子として機能する導電膜２０６は、画素電極２０４に接続されている。フォトダイオード１０２に接続されている導電膜２２１と、画素電極２０４とは、トランジスタ１２３とフォトダイオード１０２を覆っている絶縁膜２３１上に形成された一の導電膜を、所望の形状に加工することで形成することができる。

また、画素電極２０４が形成されている基板２３２と対峙するように、基板２３６が配置されている。基板２３６上には対向電極２３３が形成されており、画素電極２０４と対向電極２３３の間には液晶を含む液晶層２３４が設けられている。画素電極２０４と、対向電極２３３と、液晶層２３４とが重なる部分に液晶素子１２２が形成される。

なお、画素電極２０４と液晶層２３４の間、または対向電極２３３と液晶層２３４の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。

また、液晶層２３４を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。

なお、基板２３６上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽膜２３５が設けられている。遮蔽膜２３５には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。

活性層２５３に酸化物半導体を用いている場合、遮蔽膜２３５をトランジスタ１２３の活性層２５３と重なるように設けることで、基板２３６側から入射した光により活性層２５３中の酸化物半導体が劣化するのを防ぎ、よって、トランジスタ１２３の閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

画素電極２０４と対向電極２３３は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。

また、液晶層２３４には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型等の公知の液晶を用いることができる。

また、配向膜を用いないブルー相を示す液晶を液晶層２３４に用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。

なお、図１６では、画素電極２０４と対向電極２３３の間に液晶層２３４が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る半導体表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。

なお、遮蔽膜２３５は、表示素子１２１のみならず、フォトセンサ１０１にも設けることが望ましい。図２０に、遮蔽膜２３５を図７に示した画素１２０に重ねた様子を示す。図２０では、遮蔽膜２３５が、表示素子１２１の画素電極２０４と重なる領域と、フォトセンサ１０１のフォトダイオード１０２と重なる領域とに開口部を有している。よって、表示素子１２１及びフォトセンサ１０１を構成しているトランジスタの活性層に酸化物半導体が用いられていても、遮蔽膜２３５により活性層が遮光されるので、酸化物半導体の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮蔽膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

なお、本発明の固体撮像装置または半導体表示装置は、一対の基板間に画素部が形成されたパネルと、上記パネルに駆動回路、コントローラ、ＣＰＵ、メモリ等を含むＩＣや、バックライトを実装した状態にあるモジュールとをその範疇に含む。駆動回路は、パネル内に形成されていても良い。

次いで、図１０を用いて、半導体表示装置をＦＳ駆動で動作させた場合の、光源の動作と、画素部の動作について説明する。図１０では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれ対応した３つの光源の点灯期間及び消灯期間と、配線ＴＸ、配線ＰＲ、配線ＳＥの電位の時間変化とを示す。

なお、図１０では、バックライトが赤（Ｒ）の光を発する光源と、緑（Ｇ）の光を発する光源と、青（Ｂ）の光を発する光源とを有する場合を例に挙げて説明するが、バックライトの有する光源の種類は上記構成に限定されない。また、図１０では、図６に示した画素を画素部に複数有し、なおかつ、上記画素部には、配線ＴＸ１から配線ＴＸｘと、配線ＰＲ１から配線ＰＲｘと、配線ＳＥ１から配線ＳＥｙが設けられているものと仮定し、その動作について説明する。

図１０に示すように、ＦＳ駆動でバックライトを動作させる場合、各色の光源を順に点灯させる。具体的に、図１０では、１フレーム期間内に、赤（Ｒ）の光源を点灯させる点灯期間Ｔｒ、全ての光源を消灯させる消灯期間Ｔｋ、緑（Ｇ）の光源を点灯させる点灯期間Ｔｇ、全ての光源を消灯させる消灯期間Ｔｋ、青（Ｂ）の光源を点灯させる点灯期間Ｔｂ、全ての光源を消灯させる消灯期間Ｔｋを、順に出現させる。

まず、第１のフレーム期間における点灯期間Ｔｒでは、固体撮像装置の場合と同様に、赤（Ｒ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｒ内に設けられる。そして、上記露光期間において、配線Ｔｘ１から配線ＴＸｘに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。また、上記露光期間において、配線ＰＲ１から配線ＰＲｘに入力される信号の電位はパルスを有しており、なおかつそのパルスの出現する期間が重なっている。

また、点灯期間Ｔｒが終了してから、第２のフレーム期間における点灯期間Ｔｇが出現する前までに、赤（Ｒ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。よって、全行の読み出し期間内に、順に各行の読み出し期間が出現する。そして、各行の読み出し期間では、配線ＳＥ１から配線ＳＥｙのうち当該読み出し期間に対応する配線ＳＥにおいて、入力される信号の電位がパルスを有している。すなわち、配線ＳＥ１から配線ＳＥｙのそれぞれに入力される信号のパルスは、順次シフトするように出現する。

同様に、第２のフレーム期間における点灯期間Ｔｇでは、緑（Ｇ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｇ内に設けられる。そして、同様に、点灯期間Ｔｇが終了してから、第３のフレーム期間における点灯期間Ｔｂが出現する前までに、緑（Ｇ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。

同様に、第３のフレーム期間における点灯期間Ｔｂでは、青（Ｂ）に対応するリセット動作及び蓄積動作が、全画素のフォトセンサにおいて一斉に行われる。すなわち、リセット動作及び蓄積動作が行われる露光期間が、点灯期間Ｔｂ内に設けられる。そして、同様に、点灯期間Ｔｂが終了してから、第５のフレーム期間における点灯期間Ｔｒが出現する前までに、青（Ｂ）に対応する電荷の読み出し動作がフォトセンサの行ごとに順に行われる。

上記動作を行うことにより、各色に対応した画像データを取得できる。そして、上記各色に対応した画像データを合成することで、カラーの画像データを得ることができる。

なお、さらに消灯期間Ｔｋを追加し、当該消灯期間において画像データを取得してもよい。各色に対応した画像データから消灯期間における画像データを差し引くことで、外光の影響を低減した、コントラストの高いカラーの画像データを取得することができる。

ＦＳ駆動でバックライトを動作させる場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、各色の光源を順次切り換えて発光させる必要がある。さらに、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてＦＳ駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚ程度となる。よって、各色の光源が発光する点灯期間は、非常に短い。しかし、本発明の一態様では、グローバルシャッタ方式を用いて撮像を行うため、電荷のリセット動作と蓄積動作を全画素において一斉に行うことができる。よって、全画素において蓄積動作を完了させるまでの期間が、ローリングシャッタ方式を用いた場合よりも短くすることができる。そのため、ＦＳ駆動を採用することで各色の光源が発光する点灯期間が短くなっても、上記期間内において全画素の蓄積動作を完了させることができる。

また、ＦＳ駆動を用いることで、各画素にカラーフィルタを設ける必要がなくなり、バックライトからの光の利用効率を高めることができる。よって、半導体表示装置の消費電力を低減することができる。また、１つの画素で各色に対応する画像データの取得、或いは階調の表示を行うことができるため、高精細な画像データの取得、或いは高精細な画像の表示を行うことができる。

なお、上述した各期間における上記動作は、撮像時における半導体表示装置の動作である。半導体表示装置において、画像の表示を行う場合は、各消灯期間Ｔｋにおいて表示素子１２１に各色に対応する画像信号を書き込む。そして、各点灯期間において、上記画像信号に従い各色に対応する階調を表示素子１２１において表示することで、カラーの画像を表示することができる。

なお、液晶は、電圧が印加されてからその透過率が収束するまでの応答時間が、一般的に十数ｍｓｅｃ程度である。よって、点灯期間に占める液晶の応答時間の割合が大きいため、液晶素子の透過率の変化が動画のぼやけとして視認されやすい。しかし、上述したように、液晶の透過率の変化が著しい期間と消灯期間Ｔｋとを並行するように出現させ、液晶の透過率の変化が収束している期間と各点灯期間とを並行するように出現させることで、透過率の変化が視認されるのを防ぐことができ、表示される画像の品質を向上させることができる。

（実施の形態２）
本実施の形態では、図２（Ａ）とは異なるフォトセンサ１０１の構成について説明する。

図１１に、フォトセンサ１０１の一例を回路図で示す。図１１に示すフォトセンサ１０１は、増幅回路１０３が、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７を有している。トランジスタ１０４は、増幅回路１０３内への、フォトダイオード１０２において生じる電流の供給を制御する。トランジスタ１０５は、トランジスタ１０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。また、トランジスタ１０６は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。トランジスタ１０７は、増幅回路１０３に蓄積された電荷の量をリセットする機能を有する。

具体的に、図１１では、トランジスタ１０４の第１端子がフォトダイオード１０２の陰極に接続され、トランジスタ１０４の第２端子がトランジスタ１０５のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０５の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０５の第２端子は、トランジスタ１０６の第１端子に接続されている。トランジスタ１０６の第２端子は、配線ＯＵＴに接続されている。トランジスタ１０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０６のスイッチングを制御する信号の電位が与えられる。

図１１では、トランジスタ１０４の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。

次いで、図１１に示したフォトセンサ１０１の動作の一例について説明する。図１２に、図１１に示したフォトセンサ１０１に与えられる各種電位のタイミングチャートを、一例として示す。

なお、図１２に示すタイミングチャートでは、フォトセンサ１０１の動作を分かりやすく説明するため、配線ＴＸ、配線ＳＥ、配線ＲＳには、ハイレベルかローレベルの電位が与えられるものと仮定する。具体的に、配線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、配線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、配線ＲＳには、ハイレベルの電位ＨＲＳと、ローレベルの電位ＬＲＳが与えられるものとする。また、配線ＰＲには、ローレベルの電源電位ＶＳＳが与えられている。

まず、時刻Ｔ１において、配線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。配線ＴＸの電位が電位ＨＴＸになると、トランジスタ１０４はオンになる。なお、時刻Ｔ１において、配線ＳＥには電位ＬＳＥが与えられ、配線ＲＳには電位ＬＲＳが与えられている。

次いで、時刻Ｔ２において、配線ＲＳの電位を、電位ＬＲＳから電位ＨＲＳに変化させる。配線ＲＳの電位が電位ＨＲＳになると、トランジスタ１０７はオンになる。また、時刻Ｔ２において、配線ＴＸの電位は電位ＨＴＸのままであり、配線ＳＥの電位は電位ＬＳＥのままである。よって、ノードＦＤには電源電位ＶＤＤが与えられるため、ノードＦＤに保持されている電荷の量はリセットされる。また、フォトダイオード１０２には、逆方向バイアスの電圧が印加される。

次いで、時刻Ｔ３において、配線ＲＳの電位を、電位ＨＲＳから電位ＬＲＳに変化させる。時刻Ｔ３の直前まで、ノードＦＤの電位は電源電位ＶＤＤに保たれているため、配線ＲＳの電位が電位ＬＲＳになった後も、フォトダイオード１０２に逆方向バイアスの電圧が印加された状態が続く。そして、この状態で、フォトダイオード１０２に光が入射すると、フォトダイオード１０２の陰極から陽極に向かって電流が流れる。上記電流の値は光の強度に従って変化する。すなわち、フォトダイオード１０２に入射する光の強度が高いほど上記電流値は高くなり、ノードＦＤからの電荷の流出も大きくなる。逆に、フォトダイオード１０２に入射する光の強度が低いほど上記電流値は低くなり、ノードＦＤからの電荷の流出も小さくなる。よって、ノードＦＤの電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

次いで、時刻Ｔ４において、配線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、トランジスタ１０４はオフになる。よって、ノードＦＤからフォトダイオード１０２への電荷の移動が止まるため、ノードＦＤの電位が定まる。

次いで、時刻Ｔ５において、配線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、トランジスタ１０６はオンになる。すると、ノードＦＤの電位に応じて配線ＶＲから配線ＯＵＴへと電荷が移動する。

次いで、時刻Ｔ６において、配線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから配線ＯＵＴへの電荷の移動が停止し、配線ＯＵＴの電位が決定する。この配線ＯＵＴの電位が、フォトセンサ１０１の出力信号の電位に相当する。そして、出力信号の電位には、撮像された被写体の画像データが含まれている。

上記一連の動作は、リセット動作、蓄積動作、読み出し動作に分類することができる。すなわち、時刻Ｔ１から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が読み出し動作に相当する。リセット動作、蓄積動作、読み出し動作を行うことで、画像データの取得を行うことができる。

次いで、図２（Ａ）、図１１とは異なるフォトセンサ１０１の構成について説明する。

図１３に、フォトセンサ１０１の一例を回路図で示す。図１３に示すフォトセンサ１０１は、増幅回路１０３が、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７を有している。トランジスタ１０４は、増幅回路１０３内への、フォトダイオード１０２おいて生じる電流の供給を制御する。トランジスタ１０５は、トランジスタ１０４の第２端子に与えられる電位に従って、その第１端子と第２端子間の電流値或いは抵抗値が定まる。また、トランジスタ１０６は、上記電流値或いは抵抗値によって定まる出力信号の電位を、配線ＯＵＴに供給するためのスイッチング素子として機能する。トランジスタ１０７は、増幅回路１０３に蓄積された電荷の量をリセットする機能を有する。

具体的に、図１３では、トランジスタ１０４の第１端子がフォトダイオード１０２の陰極に接続され、トランジスタ１０４の第２端子がトランジスタ１０５のゲート電極及びトランジスタ１０７の第１端子に接続されている。トランジスタ１０５は、その第１端子がトランジスタ１０６の第２端子に接続され、その第２端子が配線ＯＵＴに接続されている。トランジスタ１０６の第１端子及びトランジスタ１０７の第２端子は、ハイレベルの電源電位ＶＤＤが与えられている配線ＶＲに接続されている。トランジスタ１０７のゲート電極は、配線ＲＳに接続されており、配線ＲＳにはトランジスタ１０７のスイッチングを制御する信号の電位が与えられる。トランジスタ１０６のゲート電極は、配線ＳＥに接続されており、配線ＳＥにはトランジスタ１０６のスイッチングを制御する信号の電位が与えられる。

図１３では、トランジスタ１０４の第２端子と、トランジスタ１０７の第１端子と、トランジスタ１０５のゲート電極とが接続されているノードを、ノードＦＤとして示している。ノードＦＤに蓄積される電荷の量によって、出力信号の電位が定まる。ノードＦＤにおいて電荷をより確実に保持するために、ノードＦＤに容量素子を接続するようにしても良い。

図１３に示すフォトセンサ１０１の動作については、図１２に示したタイミングチャートを参照することができる。

なお、図１１または図１３に示したフォトセンサでは、トランジスタ１０４のチャネル形成領域に、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体を含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低く、なおかつ高耐圧であるトランジスタ１０４を実現することができる。そして、上記構成を有するトランジスタ１０４をスイッチング素子として用いることで、増幅回路１０３内に蓄積された電荷のリークを防ぐことができる。

また、図１１または図１３において、増幅回路１０３を構成しているトランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７は、その活性層に、酸化物半導体膜が用いられていても良い。或いは、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７の活性層に、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコン、またはゲルマニウムなどの半導体が用いられていても良い。フォトセンサ１０１内の全てのトランジスタの活性層に、酸化物半導体膜を用いることで、プロセスを簡略化することができる。また、トランジスタ１０５、トランジスタ１０６、トランジスタ１０７の活性層に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、フォトセンサ１０１からの画像データの読み出しを高速で行うことができる。

本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタとを有する、本発明の一態様に係る固体撮像装置または半導体表示装置の作製方法について説明する。

なお、本発明の一態様では、増幅回路を構成するトランジスタに、酸化物半導体を用いていても良いし、ゲルマニウム、シリコン、シリコンゲルマニウムや、単結晶炭化シリコンなどを用いた、通常の半導体を用いていても良い。例えば、シリコンを用いたトランジスタは、シリコンウェハなどの単結晶半導体基板、ＳＯＩ法により作製されたシリコン薄膜、気相成長法により作製されたシリコン薄膜などを用いて形成することができる。

まず、図１４（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、フォトダイオード７０４、ｎチャネル型トランジスタ７０５を形成する場合を例に挙げている。

具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、電界で加速されたイオンでなるイオンビームを注入し、半導体基板の表面から一定の深さの領域に、結晶構造が乱されることで局所的に脆弱化された脆化層を形成する。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ^２以上５００Ｎ／ｃｍ^２以下、好ましくは１１Ｎ／ｃｍ^２以上２０Ｎ／ｃｍ^２以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。

フォトダイオード７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、ｎチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、フォトダイオード７０４は、島状の半導体膜７０２内にｐ型の導電性を有する領域７２７と、ｉ型の導電性を有する領域７２８と、ｎ型の導電性を有する領域７２９とが形成された横型接合タイプである。また、ｎチャネル型トランジスタ７０５は、ゲート電極７０７を有している。そして、ｎチャネル型トランジスタ７０５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。

なお、ｉ型の導電性を有する領域７２８は、半導体膜のうち、含まれるｐ型若しくはｎ型を付与する不純物が１×１０^２０ｃｍ^−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である領域を指す。ｉ型の導電性を有する領域７２８には、周期表第１３族若しくは第１５族の不純物元素を有するものも、その範疇に含む。すなわち、ｉ型の半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すので、ｉ型の導電性を有する領域７２８は、ｐ型を付与する不純物元素を、成膜時或いは成膜後に、意図的若しくは非意図的に添加されたものをその範疇に含む。

基板７００として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

なお、本実施の形態では、単結晶の半導体膜を用いてフォトダイオード７０４とｎチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶、微結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。

また、図１４（Ａ）では、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０７と共に、配線７１１を形成する。

次いで、図１４（Ａ）に示すように、フォトダイオード７０４、ｎチャネル型トランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。

絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。

なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。

絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。

次いで、図１４（Ａ）に示すように、絶縁膜７１２上に、ゲート電極７１３を形成する。

ゲート電極７１３の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。

例えば、二層の積層構造を有するゲート電極７１３として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７１３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。

また、ゲート電極７１３に酸化インジウム、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。

ゲート電極７１３の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７１３を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

次いで、図１４（Ｂ）に示すように、ゲート電極７１３上に、ゲート絶縁膜７１４を形成する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は、水分や、水素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。

不純物を除去した酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。

例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。

もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。

バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。

例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮ_ｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯ_ｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜７１４としても良い。ゲート絶縁膜７１４の膜厚は、トランジスタに要求される特性によって適宜設定すればよく、３５０ｎｍ乃至４００ｎｍ程度でもよい。

本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１４を形成する。

なお、ゲート絶縁膜７１４は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。

次いで、ゲート絶縁膜７１４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。

用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。具体的に、酸化物半導体膜には、上述したように、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

なお、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。

本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。

成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。

なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に行われる絶縁膜７２２の成膜前に、導電膜７１６〜導電膜７２１まで形成した基板７００にも同様に行ってもよい。

次いで、図１４（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に、島状の酸化物半導体膜７１５を形成する。

島状の酸化物半導体膜７１５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

なお、島状の酸化物半導体膜７１５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。

ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。

ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。

なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜７１５及びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい。

なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減するために、酸化物半導体膜７１５に対して、窒素、酸素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物半導体膜７１５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。

酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体膜７１５中の水分または水素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３００℃以上５００℃以下で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。

本実施の形態では、加熱処理装置の一つである電気炉を用いる。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。

なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

以上の工程により、酸化物半導体膜７１５中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、水素に起因するキャリア密度が少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。

なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各結晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ましい。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り平坦であることが望まれる。

次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。

そして、酸化物半導体膜７１５を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、図１４（Ｃ）に示すように、ソース電極、ドレイン電極、または配線として機能する導電膜７１６〜導電膜７２１を形成する。

なお、導電膜７１６及び導電膜７１７は、島状の半導体膜７０２に接している。導電膜７１８及び導電膜７１９は、島状の半導体膜７０３に接している。導電膜７２０は、配線７１１及び酸化物半導体膜７１５に接している。導電膜７２１は、酸化物半導体膜７１５に接している。

導電膜７１６〜導電膜７２１となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。

また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。

また、導電膜７１６〜導電膜７２１となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ混合物、酸化インジウム酸化亜鉛混合物または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。

導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。

なお、導電膜のエッチングの際に、酸化物半導体膜７１５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７１５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。

本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、選択的に導電膜をウェットエッチングすることができるが、酸化物半導体膜７１５も一部エッチングされる場合もある。具体的には、３１重量％の過酸化水素水と、２８重量％のアンモニア水と、水とを、体積比５：２：２で混合したアンモニア過水を用いる。或いは、塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。

なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。

次いで、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。

なお、プラズマ処理を行った後、図１４（Ｃ）に示すように、導電膜７１６〜導電膜７２１と、酸化物半導体膜７１５とを覆うように、絶縁膜７２２を形成する。絶縁膜７２２は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２２に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２２はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２２には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、導電膜７１６〜導電膜７２１及び酸化物半導体膜７１５と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導体膜７１５に接するのを防ぐことができる。

本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２２を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。

なお、絶縁膜７２２を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７１６〜導電膜７２１を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７２２が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５に酸素欠損が発生していたとしても、絶縁膜７２２から酸化物半導体膜７１５に酸素が供与される。そして、酸化物半導体膜７１５に酸素が供与されることで、酸化物半導体膜７１５において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。酸化物半導体膜７１５には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜７１５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２２の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜７１５をｉ型に近づけることができる。

また、酸素雰囲気下で酸化物半導体膜７１５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜７１５中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜７１５に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５に添加すれば良い。

なお、絶縁膜７２２上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体膜７１５と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７１３、或いは導電膜７１６〜導電膜７２１と同様の材料、構造を用いて形成することが可能である。

バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。

以上の工程により、トランジスタ７２４が形成される。

トランジスタ７２４は、ゲート電極７１３と、ゲート電極７１３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１５と、酸化物半導体膜７１５上に形成された一対の導電膜７２０または導電膜７２１とを有する。さらに、トランジスタ７２４は、絶縁膜７２２を、その構成要素に含めても良い。図１４（Ｃ）に示すトランジスタ７２４は、導電膜７２０と導電膜７２１の間において、酸化物半導体膜７１５の一部がエッチングされたチャネルエッチ構造である。

なお、トランジスタ７２４はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７１３を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。

本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、実施の形態３とは異なる構造を有する、酸化物半導体膜を用いたトランジスタについて説明する。

図１５（Ａ）に示す固体撮像装置または半導体表示装置では、実施の形態３と同様に、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５とを有している。そして、図１５（Ａ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型のトランジスタ７２４が形成されている。

トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７３０と、ゲート電極７３０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７３０と重なっている酸化物半導体膜７３２と、ゲート電極７３０と重なる位置において酸化物半導体膜７３２上に形成されたチャネル保護膜７３３と、酸化物半導体膜７３２上に形成された導電膜７３４、導電膜７３５とを有する。さらに、トランジスタ７２４は、導電膜７３４、導電膜７３５及びチャネル保護膜７３３上に形成された絶縁膜７３６を、その構成要素に含めても良い。

チャネル保護膜７３３を設けることによって、酸化物半導体膜７３２のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。

チャネル保護膜７３３には、酸素を含む無機材料（酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなど）を用いることができる。チャネル保護膜７３３は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜７３３は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜７３３を形成する。

酸素を含む無機材料をチャネル保護膜７３３に用いることで、水分または水素を低減させるための加熱処理により酸化物半導体膜７３２中に酸素欠損が発生していたとしても、酸化物半導体膜７３２にチャネル保護膜７３３から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論的組成比を満たす構成とすることが可能である。酸化物半導体膜７３２には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。よって、チャネル形成領域を、ｉ型に近づけることができ、酸素欠損によるトランジスタ７２４の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。

図１５（Ｂ）に示す固体撮像装置または半導体表示装置は、実施の形態３と同様に、結晶性シリコンを用いたフォトダイオード７０４と、ｎチャネル型トランジスタ７０５を有している。そして、図１５（Ｂ）では、フォトダイオード７０４と、ｎチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたボトムコンタクト型のトランジスタ７２４が形成されている。

トランジスタ７２４は、絶縁膜７１２上に形成されたゲート電極７４１と、ゲート電極７４１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の導電膜７４３、導電膜７４４と、ゲート絶縁膜７４２を間に挟んでゲート電極７４１と重なっている酸化物半導体膜７４５と、を有する。さらに、トランジスタ７２４は、酸化物半導体膜７４５上に形成された絶縁膜７４６を、その構成要素に含めても良い。

なお、本実施の形態に示したトランジスタ７２４は、バックゲート電極を更に有していても良い。

本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。

図１９（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に絶縁膜２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。

図１９（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上にチャネル保護膜２４０６が形成され、チャネル保護膜２４０６及び酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護膜２４０６は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。

図１９（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び下地膜２４３６上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に絶縁膜２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。

図１９（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、ゲート電極２４１１が形成され、ゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び第１のゲート絶縁膜２４１３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上にバックゲート電極２４１２が形成されている。また、バックゲート電極２４１２上に絶縁膜２４０９を形成してもよい。

トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有している。

バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体膜２４０３のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。

また、バックゲート電極と、ソース電極２４０５ａ及びドレイン電極２４０５ｂとにより酸化物半導体膜２４０３を完全に覆うことで、バックゲート電極側から酸化物半導体膜２４０３に光が入射するのを防ぐことができる。よって、酸化物半導体膜２４０３の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。

酸化物半導体膜２４０３に接する絶縁膜（本実施の形態においては、ゲート絶縁膜２４０２、絶縁膜２４０７、チャネル保護膜２４０６、下地膜２４３６、第１のゲート絶縁膜２４１３、第２のゲート絶縁膜２４１４が相当する。）は、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁膜に用いることで、酸化物半導体との界面の状態を良好に保つことができる。

第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。

例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。

また、酸化物半導体膜２４０３に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。

例えば、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体膜２４０３に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。

また、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。

酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をｉ型化またはｉ型に限りなく近い酸化物半導体とすることができる。

なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜２４０３に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜２４０３に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜２４０３を挟む構成とすることで、上記効果をより高めることができる。

また、酸化物半導体膜２４０３の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。

また、酸化物半導体膜２４０３に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜２４０３の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体膜２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

本実施例では、本発明の一態様に係る半導体表示装置における、パネルとバックライトの配置について説明する。

図１７は、本発明の一態様に係る半導体表示装置の構造を示す斜視図の一例である。図１７に示す半導体表示装置は、表示素子とフォトセンサを含む画素が一対の基板間に形成されたパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６と、複数の光源１６０７を有するバックライト１６０８と、回路基板１６０９とを有している。

パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、対向基板側から均一にパネル１６０１に照射される。

なお、本実施例では、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。

またプリズムシート１６０３は、図１７に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。

回路基板１６０９には、パネル１６０１に入力される各種信号を生成もしくは処理する回路、パネル１６０１から出力される各種信号を処理する回路などが設けられている。そして図１７では、回路基板１６０９とパネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）１６１１を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ ＯＮ Ｇｌａｓｓ）法を用いてパネル１６０１に接続されていても良いし、上記回路の一部がＦＰＣ１６１１にＣＯＦ（Ｃｈｉｐ ＯＮ Ｆｉｌｍ）法を用いて接続されていても良い。

図１７では、光源１６０７の駆動を制御する、制御系の回路が回路基板１６０９に設けられており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにする。

複数の光源１６０７は、異なる色の光を発する。光源１６０７として、例えばＬＥＤ、ＯＬＥＤなどの発光素子を用いることができる。

なお、図１７は、パネル１６０１の端に光源１６０７を配置するエッジライト型の光源を例示しているが、本発明の一態様に係る半導体表示装置は光源１６０７がパネル１６０１の直下に配置される直下型であっても良い。

例えば、被検出物である指１６１２をパネル１６０１に近づけると、バックライト１６０８からの光が、パネル１６０１を通過し、その一部が指１６１２において反射し、再びパネル１６０１に入射する。各色に対応する光源１６０７を順に点灯させ、色ごとに撮像データの取得を行うことで、被検出物である指１６１２のカラーの撮像データを得ることが出来る。

本実施例は、上記実施の形態と適宜組み合わせて実施することができる。

本発明の一態様に係る固体撮像装置或いは半導体表示装置は、ＦＳ駆動を用いているため高分解能である画像データの取得を行うことができ、グローバルシャッタ方式を採用しているため、被写体が移動している場合でも高い品質の画像データを得ることができるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、固体撮像装置或いは半導体表示装置をその構成要素に追加することにより、より高機能のアプリケーションを搭載することができるようになる。或いは、本発明の一態様に係る固体撮像装置或いは半導体表示装置は、ＦＳ駆動を用いているため低消費電力であるという特徴を有している。よって、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いた電子機器は、固体撮像装置或いは半導体表示装置をその構成要素に追加することにより、消費電力を低減させることができる。

本発明の一態様に係る固体撮像装置或いは半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１８に示す。

図１８（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る半導体表示装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された表示装置を提供することができる。或いは、表示部５００２に本発明の一態様に係る半導体表示装置を用いることで、表示装置の消費電力を低減させることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１８（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る半導体表示装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯情報端末を提供することができる。或いは、表示部５１０２に本発明の一態様に係る半導体表示装置を用いることで、携帯情報端末の消費電力を低減させることができる。

図１８（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る半導体表示装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された現金自動預け入れ払い機を提供することができる。或いは、表示部５２０２に本発明の一態様に係る半導体表示装置を用いることで、現金自動預け入れ払い機の消費電力を低減させることができる。そして、本発明の一態様に係る半導体表示装置を用いた現金自動預け入れ払い機は、指紋、顔、手形、掌紋及び手の静脈の形状、虹彩等の、生体認証に用いられる生体情報の読み取りを、より高精度で行うことが出来る。よって、生体認証における、本人であるにもかかわらず本人ではないと誤認識してしまう本人拒否率と、他人であるにもかかわらず本人と誤認識してしまう他人受入率とを、低く抑えることができる。

図１８（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る半導体表示装置は、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯型ゲーム機を提供することができる。或いは、表示部５３０３または表示部５３０４に本発明の一態様に係る半導体表示装置を用いることで、携帯型ゲーム機の消費電力を低減させることができる。なお、図１８（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

図１８（Ｅ）は携帯電話であり、筐体５４０１、表示部５４０２、音声入力部５４０３、音声出力部５４０４、操作キー５４０５、受光部５４０６等を有する。受光部５４０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る半導体表示装置は、表示部５４０２に用いることができる。表示部５４０２に本発明の一態様に係る半導体表示装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯電話を提供することができる。或いは、表示部５４０２に本発明の一態様に係る半導体表示装置を用いることで、携帯電話の消費電力を低減させることができる。また、本発明の一態様に係る固体撮像装置は、受光部５４０６において受信した光を電気信号に変換するのに用いることができる。本発明の一態様に係る固体撮像装置を用いることで、高分解能で高い品質の画像データの取得を行うことができ、より高機能のアプリケーションが搭載された携帯電話を提供することができる。或いは、本発明の一態様に係る固体撮像装置を用いることで、携帯電話の消費電力を低減させることができる。

本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することが可能である。

１０１ フォトセンサ
１０２ フォトダイオード
１０３ 増幅回路
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１２０ 画素
１２１ 表示素子
１２２ 液晶素子
１２３ トランジスタ
１２４ 容量素子
２０１ 導電膜
２０２ 導電膜
２０３ 導電膜
２０４ 画素電極
２０５ 導電膜
２０６ 導電膜
２１０ 導電膜
２１１ 導電膜
２１２ 導電膜
２１３ 導電膜
２１４ 導電膜
２１５ 半導体膜
２１６ 半導体膜
２１７ 半導体膜
２１８ 導電膜
２１９ 導電膜
２２０ 導電膜
２２１ 導電膜
２２２ 導電膜
２２３ 導電膜
２２４ 導電膜
２２５ 導電膜
２２６ 導電膜
２２７ 導電膜
２２８ ゲート絶縁膜
２３１ 絶縁膜
２３２ 基板
２３３ 対向電極
２３４ 液晶層
２３５ 遮蔽膜
２３６ 基板
２５０ 活性層
２５１ 基板
２５３ 活性層
３００ 露光期間
３０１ 読み出し期間
３０２ 電荷保持期間
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ フォトダイオード
７０５ ｎチャネル型トランジスタ
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁膜
７１５ 酸化物半導体膜
７１６ 導電膜
７１７ 導電膜
７１８ 導電膜
７１９ 導電膜
７２０ 導電膜
７２１ 導電膜
７２２ 絶縁膜
７２４ トランジスタ
７２７ ｐ型の導電性を有する領域
７２８ ｉ型の導電性を有する領域
７２９ ｎ型の導電性を有する領域
７３０ ゲート電極
７３１ ゲート絶縁膜
７３２ 酸化物半導体膜
７３３ チャネル保護膜
７３４ 導電膜
７３５ 導電膜
７３６ 絶縁膜
７４１ ゲート電極
７４２ ゲート絶縁膜
７４３ 導電膜
７４４ 導電膜
７４５ 酸化物半導体膜
７４６ 絶縁膜
１６０１ パネル
１６０２ 拡散板
１６０３ プリズムシート
１６０４ 拡散板
１６０５ 導光板
１６０６ 反射板
１６０７ 光源
１６０８ バックライト
１６０９ 回路基板
１６１０ ＦＰＣ
１６１１ ＦＰＣ
１６１２ 指
２４００ 基板
２４０１ ゲート電極
２４０２ ゲート絶縁膜
２４０３ 酸化物半導体膜
２４０５ａ ソース電極
２４０５ｂ ドレイン電極
２４０６ チャネル保護膜
２４０７ 絶縁膜
２４０９ 絶縁膜
２４１１ ゲート電極
２４１２ バックゲート電極
２４１３ ゲート絶縁膜
２４１４ ゲート絶縁膜
２４３６ 下地膜
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
５００１ 筐体
５００２ 表示部
５００３ 支持台
５１０１ 筐体
５１０２ 表示部
５１０３ 操作キー
５２０１ 筐体
５２０２ 表示部
５２０３ 硬貨投入口
５２０４ 紙幣投入口
５２０５ カード投入口
５２０６ 通帳投入口
５３０１ 筐体
５３０２ 筐体
５３０３ 表示部
５３０４ 表示部
５３０５ マイクロホン
５３０６ スピーカー
５３０７ 操作キー
５３０８ スタイラス
５４０１ 筐体
５４０２ 表示部
５４０３ 音声入力部
５４０４ 音声出力部
５４０５ 操作キー
５４０６ 受光部

Claims (16)

1. 照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、
   前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
   前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記電荷の蓄積を制御するための電位を前記第１の画素群に与える配線と、前記電位を前記第２の画素群に与える配線とが接続されている固体撮像装置。
2. 照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、
   前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
   前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記第１の画素群が有する前記フォトダイオードの陽極に接続された配線と、前記第２の画素群が有する前記フォトダイオードの陽極に接続された配線とが接続されている固体撮像装置。
3. 照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路と、を複数の画素にそれぞれ有し、
   前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
   前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記第１の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線と、前記第２の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線とが接続されている固体撮像装置。
4. 請求項１乃至請求項３のいずれか１項において、
   前記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでいる固体撮像装置。
5. 請求項４において、
   前記半導体材料は、酸化物半導体である固体撮像装置。
6. 請求項５において、
   前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体である固体撮像装置。
7. 請求項５または請求項６において、
   前記チャネル形成領域の水素濃度は、５×１０^１９／ｃｍ^３以下である固体撮像装置。
8. 請求項１乃至請求項７のいずれか１項において、
   前記トランジスタのオフ電流密度は、１００ｙＡ／μｍ以下である固体撮像装置。
9. フォトセンサと表示素子とを複数の画素にそれぞれ有し、
   前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、
   前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、
   前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
   前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記電荷の蓄積を制御するための電位を前記第１の画素群に与える配線と、前記電位を前記第２の画素群に与える配線とが接続されている半導体表示装置。
10. フォトセンサと表示素子とを複数の画素にそれぞれ有し、
    前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、
    前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、
    前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
    前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記第１の画素群が有する前記フォトダイオードの陽極に接続された配線と、前記第２の画素群が有する前記フォトダイオードの陽極に接続された配線とが接続されている半導体表示装置。
11. フォトセンサと表示素子とを複数の画素にそれぞれ有し、
    前記フォトセンサは、照射される光の強度により流れる電流値が定まるフォトダイオードと、前記電流値により蓄積される電荷の量が定まり、なおかつ前記電荷の量を情報として含む出力信号を生成する増幅回路とを有し、
    前記表示素子は、液晶素子と、前記液晶素子への画像信号の電位の供給を制御するスイッチング素子とを有し、
    前記増幅回路は、蓄積された前記電荷を保持するトランジスタを有し、
    前記複数の画素のうち、前記出力信号が与えられる一の配線に接続されている複数の画素を第１の画素群とし、前記出力信号が与えられる他の配線に接続されている複数の画素を第２の画素群とすると、前記第１の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線と、前記第２の画素群が有する前記トランジスタのスイッチングを制御する信号が与えられる配線とが接続されている半導体表示装置。
12. 請求項９乃至請求項１１のいずれか１項において、
    前記トランジスタは、シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体材料をチャネル形成領域に含んでいる半導体表示装置。
13. 請求項１２において、
    前記半導体材料は、酸化物半導体である半導体表示装置。
14. 請求項１３において、
    前記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体である半導体表示装置。
15. 請求項１３または請求項１４において、
    前記チャネル形成領域の水素濃度は、５×１０^１９／ｃｍ^３以下である半導体表示装置。
16. 請求項９乃至請求項１５のいずれか１項において、
    前記トランジスタのオフ電流密度は、１００ｙＡ／μｍ以下である半導体表示装置。

Images