JP2014039240A - 半導体装置、および警報装置 - Google Patents

Abstract

【課題】消費電力の低減が図られた警報装置を提供する。特に、警報装置に設けられたマイクロコンピュータの消費電力の低減が図られた警報装置を提供する。
【解決手段】警報装置に設けられたマイクロコンピュータにおいて、センサが設けられた検出部やＣＰＵへの電力の供給および遮断は、パワーゲートコントローラによって制御されたパワーゲートによって行われる。さらに、ＣＰＵに揮発性記憶部と不揮発性記憶部を設け、ＣＰＵの電源を遮断する前に揮発性記憶部のデータを不揮発性記憶部に退避させ、ＣＰＵに電源を供給した後に不揮発性記憶部のデータを揮発性記憶部に復帰させる。これにより、測定期間の合間に検出部やＣＰＵへの電源供給を遮断することができ、常時電源供給を行う場合より消費電力の低減を図ることができる。
【選択図】図１

Description

開示する発明は、半導体装置に関する。また、半導体装置として、例えば、異常に係る物理量を検知して警報に係る信号を発する警報装置に関する。また、特に火災報知器として機能する警報装置に関する。

本明細書中において、警報装置とは、異常に係る物理量を検知して警報に係る信号を発する装置全般を示すものであり、例えば、火災警報装置（以下、火災報知器ともよぶ）、ガス警報装置、盗難警報装置、防犯警報装置などを含むものとする。

火災警報装置、ガス警報装置、盗難警報装置、防犯警報装置など、様々な種類の警報装置が存在している。これらの警報装置では、警報に係る異常に応じて、光量、温度などの物理量を選択的に計測しており、用途に応じて多種多様なセンサが警報装置に用いられている。

例えば火災警報装置、すなわち火災報知器は、火災を感知する方式として煙検知式、熱検知式など様々な方式のものがある。煙検知式の火災報知器としては、煙による光の散乱を利用した光電式のものが代表的である。

光電式煙感知器は、円形の容器の中に指向性の強い光を放出する発光素子と、フォトダイオードなどの受光素子と、が設けられた構造となっている。（例えば、特許文献１参照）。さらに、容器中の煙を検出する空間と仕切られて、上記発光素子および受光素子を制御し、計測データの演算や電気信号の発信を行う回路基板が設けられている。

火災報知器には、容器の中に煙が存在しない場合は、発光素子から放出された光が、受光素子に入射しないように、発光素子と受光素子が配置されている。しかし、容器の中に煙が存在する場合には、発光素子から放出された光が煙によって散乱されて受光素子に入射できるようになる。このように発光素子の光が受光素子に入射することによって、火災報知器で火災が検知される。

特開平５−７３７８５号公報

警報装置とは、光量や温度などの物理量を測定し、異常の発生を検知した場合に警報を発報する装置である。つまり、異常が発生した場合に早急に警報を発報する必要はあるが、異常が発生していないときに光量や温度などの物理量を常時測定し続ける必要はなく、定期的に測定を行えば、異常事態に十分備えることができる。

しかしながら、例えば、火災報知器では、通常、光量や温度の測定を常時行って、火災による煙や熱の発生に備えている。よって、火災報知器に設けられた制御用マイクロコンピュータ、センサ、アンプなどは、電力を常時消費し続けている。

火災報知器は、電力供給を電池だけで行っているものも多いため、このように電力を常時消費し続けて電池の消耗が早まると、代替の電池や、電池交換などのメンテナンスも多く必要となる。特に、火災報知器は一般的に天井などの高所に設置されるため、メンテナンスに専門の人員が必要となる場合がある。よって、火災報知器を維持するにあたって、単純に消費電力や電池の費用だけでなく、人件費などの維持費が増加するという問題があった。

このような問題に対して、火災報知器で定期的に測定を行い、当該測定の合間に、火災報知器に設けられる回路素子への電源供給を遮断することにより消費電力の低減を図ることができる。例えば、特許文献１に示す光電式煙感知器では、発光素子の発光間隔を長くすることによって、消費電力の低減を図っていた。しかし、発光制御回路やカウンタ回路などの、制御回路や演算回路などでは常に電力が消費されていた。

上述の問題に鑑み、開示する発明の一態様では、消費電力の低減が図られた警報装置を提供することを目的の一とする。特に、警報装置に設けられたマイクロコンピュータの消費電力の低減が図られた警報装置を提供することを目的の一とする。

開示する発明では、警報装置に設けられたマイクロコンピュータにおいて、センサが設けられた検出部やＣＰＵへの電力の供給および遮断は、パワーゲートコントローラによって制御されたパワーゲートによって行われる。よって、異常に係る物理量を測定する期間に検出部やＣＰＵへの電源供給を行い、測定期間の合間には検出部やＣＰＵへの電源供給を遮断することにより、常時電源供給を行う場合より消費電力の低減を図ることができる。

さらに、ＣＰＵに揮発性記憶部と不揮発性記憶部を設け、ＣＰＵの電源を遮断する前に揮発性記憶部のデータを不揮発性記憶部に退避させ、ＣＰＵに電源を供給した後に不揮発性記憶部のデータを揮発性記憶部に復帰させる。これにより電源供給再開後ＣＰＵは速やかに測定に係る演算処理を開始することができる。

開示する発明の一態様は、マイクロコンピュータを有し、マイクロコンピュータは、電源線と電気的に接続されたパワーゲートコントローラと、電源線およびパワーゲートコントローラと電気的に接続されたパワーゲートと、パワーゲートと電気的に接続されたＣＰＵと、パワーゲートおよびＣＰＵと電気的に接続された検出部と、が設けられ、パワーゲートコントローラはタイマーを有し、当該タイマーに従ってパワーゲートを制御し、パワーゲートは、パワーゲートコントローラの制御に従って、ＣＰＵおよび検出部に電源線から供給される電源を供給または遮断し、検出部は、物理量を計測して計測値をＣＰＵに送信し、ＣＰＵは、計測値を演算処理し、当該演算結果に基づく信号を発信し、ＣＰＵには、揮発性記憶部と不揮発性記憶部と、が含まれ、パワーゲートが電源を遮断する前に、揮発性記憶部のデータを不揮発性記憶部に退避させ、パワーゲートが電源を供給すると、不揮発性記憶部のデータを揮発性記憶部に復帰させる警報装置である。

開示する発明の他の一態様は、取り込み口が設けられた筐体と、当該筐体内に設けられたマイクロコンピュータと、を有し、マイクロコンピュータは、電源線と電気的に接続されたパワーゲートコントローラと、電源線およびパワーゲートコントローラと電気的に接続されたパワーゲートと、パワーゲートと電気的に接続されたＣＰＵと、パワーゲートおよびＣＰＵと電気的に接続された検出部と、が設けられ、パワーゲートコントローラはタイマーを有し、当該タイマーに従ってパワーゲートを制御し、パワーゲートは、パワーゲートコントローラの制御に従って、ＣＰＵおよび検出部に電源線から供給される電源を供給または遮断し、検出部は、火災に係る物理量を計測して計測値をＣＰＵに送信し、ＣＰＵは、計測値を演算処理し、当該演算結果に基づく信号を発信し、ＣＰＵには、揮発性記憶部と不揮発性記憶部と、が含まれ、パワーゲートが電源を遮断する前に、揮発性記憶部のデータを不揮発性記憶部に退避させ、パワーゲートが電源を供給すると、不揮発性記憶部のデータを揮発性記憶部に復帰させる警報装置である。

上記において、不揮発性記憶部に酸化物半導体膜を用いたトランジスタが設けられることが好ましい。

また上記において、さらに筐体内に設けられた発光素子を有し、検出部は、火災に係る物理量として光量を計測する光センサを含み、発光素子および光センサは、パワーゲートが当該検出部に電源を供給したときに動作する構成とすることが好ましい。また、発光素子から放出される光は、筐体内に煙が侵入して当該光が散乱されることにより光センサに検出される構成とすることが好ましい。また、光センサに酸化物半導体膜を用いたトランジスタが設けられる構成としてもよい。

また上記において、検出部は、火災に係る物理量として温度を計測する温度センサを含み、温度センサは、パワーゲートが当該検出部に電源を供給したときに温度を計測する構成とすることが好ましい。また、温度センサに酸化物半導体を用いた半導体素子と、シリコン半導体を用いた半導体素子と、が設けられる構成としても良い。

また、電源線に電池から電源が供給される構成としても良い。

なお、本明細書等において、「高電位Ｈ」の用語は、ゲート電極に与えることにより、プロセッサに設けられたｎチャネル型トランジスタがオン状態となり、ｐチャネル型トランジスタがオフ状態となるのに十分な程度以上の電位を指す。また、本明細書等において、「低電位Ｌ」の用語は、ゲート電極に与えることにより、プロセッサに設けられたｎチャネル型トランジスタがオフ状態となり、ｐチャネル型トランジスタがオン状態となるのに十分な程度以下の電位を指す。

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。

例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

開示する発明の一態様は、消費電力の低減が図られた警報装置を提供することができる。特に、警報装置に設けられたマイクロコンピュータの消費電力の低減が図られた警報装置を提供することができる。

開示する発明の一態様に係る警報装置のブロック図。 開示する発明の一態様に係る警報装置の平面図。 開示する発明の一態様に係る警報装置の断面図。 開示する発明の一態様に係る警報装置の一部の等価回路図。 開示する発明の一態様に係る警報装置の一部の等価回路図。 開示する発明の一態様に係る警報装置の動作を示す図。 開示する発明の一態様に係る警報装置の一部の等価回路図。 開示する発明の一態様に係る警報装置の一部の等価回路図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置の一部の作製工程を示す断面図。 開示する発明の一態様に係る警報装置が有する、マイクロコンピュータの構成を示すブロック図。

本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、開示する発明の一態様に係る警報装置の構成および動作について説明する。本実施の形態では、警報装置の例として火災報知器の構成および動作について、図１乃至図６を用いて説明する。

なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。

開示する発明の一態様に係る警報装置の構成を図１のブロック図に示す。また、当該警報装置の平面図を図２（Ａ）および図２（Ｂ）に、断面図を図３に示す。なお、図２（Ａ）の平面図では、筐体１０に煙が侵入していないときの警報装置を示し、図２（Ｂ）の平面図では、筐体１０に煙が侵入したときの警報装置を示している。

図１に示すように、警報装置は、マイクロコンピュータ１００を少なくとも有する。ここで、マイクロコンピュータ１００は、取り込み口１２が設けられた筐体１０の内部に設けられている。マイクロコンピュータ１００には、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ１０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ１０３と電気的に接続されたパワーゲート１０４と、パワーゲート１０４と電気的に接続されたＣＰＵ１０５と、パワーゲート１０４およびＣＰＵ１０５と電気的に接続された検出部１０９と、が含まれる。また、ＣＰＵ１０５には、揮発性記憶部１０６と不揮発性記憶部１０７と、が含まれる。

また、ＣＰＵ１０５は、インターフェース１０８を介してバスライン１０２と電気的に接続されている。インターフェース１０８もＣＰＵ１０５と同様にパワーゲート１０４と電気的に接続されている。インターフェース１０８のバス規格としては、例えば、Ｉ^２Ｃバスなどを用いることができる。また、本実施の形態に示す警報装置には、インターフェース１０８を介してパワーゲート１０４と電気的に接続される発光素子１３０が設けられる。

発光素子１３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを用いることができる。

パワーゲートコントローラ１０３はタイマーを有し、当該タイマーに従ってパワーゲート１０４を制御する。パワーゲート１０４は、パワーゲートコントローラ１０３の制御に従って、ＣＰＵ１０５、検出部１０９およびインターフェース１０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート１０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。

このようなパワーゲートコントローラ１０３およびパワーゲート１０４を用いることにより、光量や温度などを測定する期間に検出部１０９、ＣＰＵ１０５およびインターフェース１０８への電源供給を行い、測定期間の合間には検出部１０９、ＣＰＵ１０５およびインターフェース１０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。

また、パワーゲート１０４としてトランジスタを用いる場合、後述する不揮発性記憶部１０７に用いられる、極めてオフ電流の低いトランジスタ、例えば酸化物半導体を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート１０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。

本実施の形態に示す警報装置に直流電源１０１を設け、直流電源１０１から高電位電源線ＶＤＤに電源を供給しても良い。直流電源１０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源１０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ１００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。

直流電源１０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体１０に設ける構成とすればよい。なお、本実施の形態に示す警報装置は、必ずしも直流電源１０１を設ける必要はなく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としても良い。

また、上記電池として、二次電池、例えば、リチウムイオン二次電池（また、リチウムイオン蓄電池、あるいは単に、リチウムイオン電池、さらにあるいはリチウムイオンバッテリーとも呼ぶ）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。

検出部１０９は、異常に係る物理量を計測して計測値をＣＰＵ１０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部１０９には、火災に係る物理量として光量を計測し、煙の存在を感知する光検出部１１０と、火災に係る物理量として温度を計測し、熱の存在を感知する温度検出部１２０とが設けられる。よって、光検出部１１０および温度検出部１２０を有する警報装置は、煙検知式および熱検知式の火災報知器として機能する。

光検出部１１０は、パワーゲート１０４と電気的に接続された光センサ１１１と、パワーゲート１０４と電気的に接続されたアンプ１１２と、パワーゲート１０４およびＣＰＵ１０５と電気的に接続されたＡＤコンバータ１１３と、を有する。発光素子１３０、および光検出部１１０に設けられた光センサ１１１、アンプ１１２並びにＡＤコンバータ１１３は、パワーゲート１０４が光検出部１１０に電源を供給したときに動作する。ここで、光センサ１１１は、例えば、フォトダイオードなどの光電変換素子が設けられたものを用いることができる。

ここで、図２（Ａ）、図２（Ｂ）および図３を用いて火災報知器として機能する警報装置がどのように煙を検知するか説明する。図２（Ａ）、図２（Ｂ）および図３に示すように、火災報知器として機能する警報装置は、第１の円筒部の片方の面に中心軸を揃えて、当該第１の円筒部より小さな半径の第２の円筒部が設けられた形状の筐体１０を有する。筐体１０の第２の円筒部の側面に取り込み口１２が設けられ、筐体１０の第１の円筒部の内壁に接してマイクロコンピュータ１００および発光素子１３０が設けられた構造となっている。ただし、マイクロコンピュータ１００と発光素子１３０は、第１の円筒部の底面の中心点に対して対向しないように設けられている。なお、本実施の形態に係る警報装置の筐体１０はこの形状に限られるものではなく、当該警報装置の用途や設置条件などに合わせて適宜変更することができる。

図２（Ａ）、（Ｂ）において、実線矢印はそれぞれ光である。図２（Ａ）に示すように、発光素子１３０は指向性の高い光１３を放出するが、発光素子１３０とマイクロコンピュータ１００とは対向して設けられていないので、発光素子１３０から放出された光１３は、マイクロコンピュータ１００が設けられた方向とは違う方向に放出される。よって、筐体１０に煙が存在していないとき、発光素子１３０から放出された光１３は、マイクロコンピュータ１００に設けられた光センサ１１１に入射されない。

しかし、図２（Ｂ）に示すように、取り込み口１２から筐体１０の内部に煙１４が侵入すると、発光素子１３０から放出された光１３は、煙１４によって散乱されてマイクロコンピュータ１００に設けられた光センサ１１１に入射する。光センサ１１１に光１３が入射すると、光センサ１１１からは、受光した光量に応じた電位がアンプ１１２に入力され、アンプ１１２で増幅された電位がＡＤコンバータ１１３に入力され、ＡＤコンバータ１１３でアナログ信号からデジタル信号へ変換された電位が、ＣＰＵ１０５に送信される。このようにして、光検出部１１０を有する警報装置は、火災に係る煙を検出する。

また、温度検出部１２０は、パワーゲート１０４と電気的に接続された温度センサ１２１と、パワーゲート１０４と電気的に接続されたアンプ１２２と、パワーゲート１０４およびＣＰＵ１０５と電気的に接続されたＡＤコンバータ１２３と、を有する。温度検出部１２０に設けられた温度センサ１２１、アンプ１２２並びにＡＤコンバータ１２３は、パワーゲート１０４が温度検出部１２０に電源を供給したときに動作する。ここで、温度センサ１２１としては、例えば、サーミスタ（温度によって抵抗値の変化する抵抗体）やＩＣ化温度センサ（ＮＰＮトランジスタのベース−エミッタ間電圧の温度特性を利用）を用いることが可能である。また、温度特性の異なる２種類以上の半導体素子を用いて温度センサ１２１を形成することもできる。

温度センサ１２１に温度が入力されると、入力された温度に応じた電位がアンプ１２２に入力され、アンプ１２２で増幅された電位がＡＤコンバータ１２３に入力され、ＡＤコンバータ１２３でアナログ信号からデジタル信号へ変換された電位が、ＣＰＵ１０５に送信される。このようにして、温度検出部１２０を有する警報装置は、火災に係る熱を検出する。

このように、検出部１０９に煙検知式の光検出部１１０と熱検知式の温度検出部１２０の両方を設けることによって、火災の感知精度を高めることができる。

なお、本実施の形態に示す警報装置は、検出部１０９として必ずしも光検出部１１０および温度検出部１２０を設ける必要はない。例えば、光検出部１１０または温度検出部１２０のいずれか一方のみを設ける構成としても良い。また、光検出部１１０および温度検出部１２０のどちらも検出部１０９に設けない構成とすることもできる。この場合、検出部１０９に、光量および温度とは異なる、物理量を計測するセンサを設ければよく、紫外線、赤外線、一酸化炭素などを計測できるセンサを設けることができる。例えば、赤外線を検出する場合、シリコンとは光の吸収波長が異なるゲルマニウムを用いた光電変換素子を用いることができる。

なお、光検出部１１０を設けない構成とする場合、発光素子１３０も設ける必要はない。

また、本実施の形態に係る警報装置は、火災報知器に限られるものではなく、例えば、ガス警報装置、盗難警報装置、防犯警報装置など、様々な警報装置に用いることができる。火災報知器とは異なる警報装置として、本実施の形態に示す警報装置を用いる場合、当該警報装置が警戒すべき異常に応じた物理量を計測することができるセンサを、検出部１０９に設ければよい。

また、本実施の形態に係る警報装置は、マイクロコンピュータ１００に温度検出部１２０および光検出部１１０を含む検出部１０９が設けられた構成となっているが、本発明に係る警報装置は、これに限られるものではない。マイクロコンピュータ１００の外に検出部１０９が設けられ、検出部１０９とマイクロコンピュータ１００とが配線などで電気的に接続される構成とすることもできる。

また、検出部１０９の一部の構成だけをマイクロコンピュータ１００の外に設けることもできる。例えば、本実施の形態に係るマイクロコンピュータ１００において、光検出部１１０のＡＤコンバータ１１３と温度検出部１２０のＡＤコンバータ１２３とをマイクロコンピュータ１００の内部に設けて、光検出部１１０の光センサ１１１およびアンプ１１２と、温度検出部１２０の温度センサ１２１およびアンプ１２２と、をマイクロコンピュータ１００の外部に設ける構成とすることができる。

ＣＰＵ１０５は、計測値を演算処理し、当該演算結果に基づく信号を発信する。ＣＰＵ１０５から発信された信号はインターフェース１０８を介してバスライン１０２へと出力される。本実施の形態に係る警報装置を自動火災報知設備における火災感知器として用いる場合、当該信号は自動火災報知設備の受信機へと送られ、当該受信機から警報が発報される。また、本実施の形態に係る警報装置を住宅用火災警報器として用いる場合、バスライン１０２の代わりにＣＰＵ１０５と電気的に接続された警報装置へと信号が送られ、警報が発報される。ここで、警報装置の警報方式としては、音声やブザー音を用いるもの、発光によるもの、発臭によるものなどを用いることができる。

また、上記受信機や警報装置への信号の送信は必ずしも有線で行われる必要はなく、無線で行われる構成としても良い。例えば、警報装置に無線チップを設けるような構成としても良い。

また、ＣＰＵ１０５には、揮発性記憶部１０６と不揮発性記憶部１０７と、が含まれ、パワーゲート１０４が電源を遮断する前に、揮発性記憶部１０６のデータを不揮発性記憶部１０７に退避させ、パワーゲート１０４が電源を供給すると、不揮発性記憶部１０７のデータを揮発性記憶部１０６に復帰させる。

揮発性記憶部１０６は、複数の揮発性記憶素子を含んでおり、当該複数の揮発性記憶素子の制御関連の回路なども含む。なお、揮発性記憶部１０６に含まれる揮発性記憶素子は、少なくとも後述する不揮発性記憶部１０７に含まれる不揮発性記憶素子よりアクセス速度が速いものとする。

上記揮発性記憶素子を構成するトランジスタに用いる半導体材料は特に限定されないが、後述する不揮発性記憶素子に用いるオフ電流が低減されたトランジスタに用いる半導体材料とは、異なる禁制帯幅を持つ材料とすることが好ましい。このような半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。データの処理速度を向上させるという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング速度の高いトランジスタを適用するのが好適である。

不揮発性記憶部１０７は、複数の不揮発性記憶素子を含んでおり、当該複数の不揮発性記憶素子の制御関連の回路なども含む。不揮発性記憶素子は、揮発性記憶素子のデータに対応する電荷が保持されたノードと電気的に接続されており、電源が遮断されている間に揮発性記憶素子のデータを退避させるために用いる。よって、不揮発性記憶部１０７に含まれる不揮発性記憶素子は、少なくとも電源が供給されていないときの上記揮発性記憶素子よりデータの保持時間が長いものとする。

ここで、不揮発性記憶部１０７に設けられる不揮発性記憶素子の構成例について、図４（Ａ）乃至図４（Ｃ）に示す回路図を用いて説明する。

図４（Ａ）に示す不揮発性記憶部１０７は、トランジスタ１４０と、容量素子１４１と、を有しており、トランジスタ１４０を介して揮発性記憶部１０６と電気的に接続されている。なお本実施の形態において、トランジスタ１４０は、ｎチャネル型トランジスタであるものとして説明するが、適宜ｐチャネル型トランジスタを用いてもよく、その場合は適宜ゲート電極に与える電位を入れ替えて用いればよい。

具体的には、トランジスタ１４０のソース電極（またはドレイン電極）と、揮発性記憶部１０６のデータに対応する電荷が保持されたノードとが電気的に接続されている。また、トランジスタ１４０のドレイン電極（またはソース電極）と、容量素子１４１の一方の電極と、が電気的に接続されている（以下、トランジスタ１４０の当該ドレイン電極をノードＭ１と呼ぶ場合がある）。また、トランジスタ１４０のゲート電極には、書き込み制御信号ＷＥが与えられており、トランジスタ１４０は書き込み制御信号ＷＥの電位に応じてオン状態またはオフ状態となる。また、容量素子１４１の他方の電極には、所定の電位が与えられている。ここで、所定の電位とは、例えば接地電位（ＧＮＤ）などである。このように、容量素子１４１を設けることにより、ノードＭ１に多くの電荷を保持することができ、データの保持特性を向上させることができる。

トランジスタ１４０としては、オフ電流が極めて低いトランジスタを用いることが好ましい。オフ電流が極めて低いトランジスタは、単結晶シリコンよりもバンドギャップが広く、真性キャリア密度が単結晶シリコンよりも低い、ワイドバンドギャップ半導体を、チャネル形成領域に含むことが好ましい。例えば、当該ワイドバンドギャップ半導体のバンドギャップは、１．１ｅＶより大きく、好ましくは２．５ｅＶ以上４ｅＶ以下、より好ましくは３ｅＶ以上３．８ｅＶ以下とすればよい。このようなワイドバンドギャップ半導体の一例として、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などの金属酸化物でなる酸化物半導体などを適用することができる。また、アモルファスシリコンや微結晶シリコンなどを用いたトランジスタは、単結晶シリコンを用いたトランジスタよりオフ電流を低くすることもできるので、アモルファスシリコンや微結晶シリコンなどをトランジスタ１４０に用いる構成としても良い。

ここで、単結晶シリコンのバンドギャップは１．１ｅＶ程度であり、ドナーやアクセプタによるキャリアが全く存在しない状態（真性半導体）であっても、熱励起キャリアの濃度は１×１０^１１ｃｍ^−３程度である。それに対して、上記のワイドバンドギャップ半導体であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体のバンドギャップは、３．２ｅＶ程度であり、熱励起キャリア濃度は１×１０^−７ｃｍ^−３程度となる。トランジスタのオフ抵抗（トランジスタがオフ状態の時における、ソースとドレイン間の抵抗をいう。）は、チャネル形成領域における熱励起キャリアの濃度に反比例するので、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体のオフ時の抵抗率は、シリコンと比較して１８桁も大きいことになる。

このようなワイドバンドギャップ半導体をトランジスタ１４０に用いることにより、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０^−２１Ａ）以下、より好ましくは１０ｚＡ以下となる。

例えば、トランジスタ１４０の室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）が１０ｚＡ以下である場合には、１０^４秒以上の期間データ保持を行うことも可能である。なお、当該保持時間が、トランジスタ１４０の特性や当該トランジスタ１４０の電極に設けられた容量などの容量値によって変動することはいうまでもない。

本実施の形態において、トランジスタ１４０としては、オフ電流の極めて低い酸化物半導体を含むトランジスタを用いる。

揮発性記憶部１０６からデータの退避を行う際は、書き込み制御信号ＷＥとして高電位Ｈを与えてトランジスタ１４０をオン状態とすることにより、揮発性記憶部１０６のデータに対応する電荷が保持されたノードの電位が、ノードＭ１に与えられる。その後、書き込み制御信号ＷＥの電位として低電位Ｌを与えてトランジスタ１４０をオフ状態とすることにより、ノードＭ１に与えられた電荷が保持される。ここで、トランジスタ１４０のオフ電流は極めて低いので、ノードＭ１の電荷は長時間にわたって保持される。

また、揮発性記憶部１０６にデータの復帰を行う際は、書き込み制御信号ＷＥとして高電位Ｈを与えてトランジスタ１４０をオン状態とすることにより、ノードＭ１の電位が、揮発性記憶部１０６のデータに対応する電荷が保持されるノードに与えられる。

このように、ワイドバンドギャップ半導体などをトランジスタ１４０に用いることにより、トランジスタ１４０におけるオフ電流を極めて小さくすることができる。よって、トランジスタ１４０をオフ状態とすることで、ノードＭ１の電位を極めて長時間にわたって保持することが可能である。このような構成とすることにより、不揮発性記憶部１０７を電源の供給なしでデータを保持することができる不揮発型の記憶素子として用いることができる。

また不揮発性記憶部１０７は図４（Ｂ）に示すように、図４（Ａ）の構成に、さらにトランジスタ１４２を設けた構成としても良い。トランジスタ１４２は、ゲート電極とノードＭ１とが電気的に接続されており、ドレイン電極（またはソース電極）と揮発性記憶部１０６のデータに対応する電荷が保持されたノードとが電気的に接続されており、ソース電極（またはドレイン電極）に所定の電位が与えられている。

図４（Ｂ）に示す不揮発性記憶部１０７では、上記データの退避でノードＭ１に保持された電位に応じてトランジスタ１４２の状態が異なる。すなわち、上記データの退避で高電位Ｈが与えられた場合には、トランジスタ１４２が「オン状態」となり、低電位Ｌが与えられた場合には、トランジスタ１４２が「オフ状態」となる。

データの復帰においては、トランジスタ１４２のドレイン電極の電位が、揮発性記憶部１０６のデータに対応する電荷が保持されるノードに与えられる。すなわち、上記データの退避でノードＭ１に高電位Ｈが与えられた場合には、トランジスタ１４２が「オン状態」となっておりトランジスタ１４２のソース電極の電位が揮発性記憶部１０６に与えられる。また、上記データの退避でノードＭ１に低電位Ｌが与えられた場合には、トランジスタ１４２が「オフ状態」となっておりトランジスタ１４２のソース電極の電位は揮発性記憶部１０６に与えられない。

また、トランジスタ１４２は、情報の読み出し速度を向上させるという観点から、上述の揮発性記憶素子に用いたトランジスタと同様のトランジスタを用いることが好ましい。

なお、トランジスタ１４２のソース電極と容量素子１４１の他方の電極とは、同じ電位としても良いし、異なる電位としても良い。トランジスタ１４２のソース電極と容量素子１４１の他方の電極とが電気的に接続されている構成としても良い。また、容量素子１４１は必ずしも設ける必要はなく、例えば、トランジスタ１４２の寄生容量が大きい場合は、当該寄生容量で容量素子１４１の代替とすることができる。

ここで、トランジスタ１４０のドレイン電極およびトランジスタ１４２のゲート電極、すなわちノードＭ１は、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。しかしながら、トランジスタ１４０のオン・オフで直接的にデータの書き換えを行うことができるので、高電圧を用いてのフローティングゲート内への電荷の注入およびフローティングゲートからの電荷の引き抜きが不要である。つまり、不揮発性記憶部１０７では、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧が不要である。よって、本実施の形態に記載の不揮発性記憶部１０７を用いることにより、データの退避の際に必要な消費電力の低減を図ることができる。

また同様の理由により、データの書き込み動作や消去動作に起因する動作速度の低下を抑制することができるので、不揮発性記憶部１０７の動作の高速化が実現される。また同様の理由により、従来のフローティングゲート型トランジスタにおいて指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、本実施の形態に記載の不揮発性記憶部１０７は、従来のフローティングゲート型トランジスタと異なり、原理的な書き込み回数の制限が存在しないことを意味する。以上により、不揮発性記憶部１０７は、レジスタなどの多くの書き換え回数や高速動作を要求される記憶装置としても十分に用いることができる。

また不揮発性記憶部１０７は図４（Ｃ）に示すように、図４（Ｂ）の構成に、さらにトランジスタ１４３を設けた構成としても良い。トランジスタ１４３は、ゲート電極に読み出し制御信号ＲＤが与えられており、ドレイン電極（またはソース電極）と揮発性記憶部１０６のデータに対応する電荷が保持されたノードとが電気的に接続されており、ソース電極（またはドレイン電極）とトランジスタ１４２のドレイン電極とが電気的に接続されている。

ここで読み出し制御信号ＲＤは、上記データの復帰を行う際にトランジスタ１４３のゲート電極に高電位Ｈを与える信号であり、このときにトランジスタ１４３をオン状態とすることができる。これにより、データの復帰を行う際にトランジスタ１４２のオン状態またはオフ状態に応じた電位を、揮発性記憶部１０６のデータに対応する電荷が保持されるノードに与えることができる。

なお、トランジスタ１４３は、情報の読み出し速度を向上させるという観点から、上述の揮発性記憶部１０６の揮発性記憶素子に用いたトランジスタと同様のトランジスタを用いることが好ましい。

図５に、図４（Ｃ）に示す不揮発性記憶部１０７を適用した１ビットのデータを保持可能な、不揮発性を有するレジスタの回路構成の一例を示す。なお、図５において、図４（Ｃ）に示す構成と対応するものについては、同符号を用いる。

図５に示すレジスタは、フリップフロップ１４８と、不揮発性記憶部１０７と、セレクタ１４５と、を含む。なお、図５に示すレジスタは、図４（Ｃ）に示す揮発性記憶部１０６をフリップフロップ１４８としたものである。

フリップフロップ１４８には、リセット信号ＲＳＴ、クロック信号ＣＬＫ、及びデータ信号が与えられる。フリップフロップ１４８は、クロック信号ＣＬＫに従って入力されるデータ信号Ｄのデータを保持し、データ信号Ｑとして出力する機能を有する。

不揮発性記憶部１０７には、書き込み制御信号ＷＥ、読み出し制御信号ＲＤ、及びデータ信号Ｑが与えられる。

不揮発性記憶部１０７は、書き込み制御信号ＷＥに従って、入力されるデータ信号Ｑのデータを記憶し、読み出し制御信号ＲＤに従って、記憶されたデータをデータ信号Ｑとして出力する機能を有する。

セレクタ１４５は、読み出し制御信号ＲＤに従って、データ信号Ｄまたは不揮発性記憶部１０７から出力されるデータ信号Ｑを選択して、フリップフロップ１４８に入力する。

また図５に示すように不揮発性記憶部１０７には、トランジスタ１４０及び容量素子１４１が設けられている。

トランジスタ１４０は、ｎチャネル型トランジスタである。トランジスタ１４０のソース電極及びドレイン電極の一方は、フリップフロップ１４８の出力端子に電気的に接続されている。トランジスタ１４０は、書き込み制御信号ＷＥに従ってフリップフロップ１４８から出力されるデータ信号の保持を制御する機能を有する。

トランジスタ１４０としては、図４（Ｃ）に示す構成と同様にオフ電流の低い、酸化物半導体を有するトランジスタを用いることができる。

容量素子１４１の一対の電極の一方はトランジスタ１４０のソース電極及びドレイン電極の他方に電気的に接続されている（以下、当該ノードをノードＭ１と呼ぶ場合がある）。また、容量素子１４１の一対の電極の他方には低電位Ｌが与えられる。容量素子１４１は、記憶するデータ信号Ｄのデータに基づく電荷をノードＭ１に保持する機能を有する。トランジスタ１４０のオフ電流が非常に低いため、電源電圧の供給が停止してもノードＭ１の電荷は保持され、データが保持される。

トランジスタ１４４は、ｐチャネル型トランジスタである。トランジスタ１４４のソース電極及びドレイン電極の一方には高電位Ｈが与えられ、ゲート電極には、読み出し制御信号ＲＤが入力される。高電位Ｈと低電位Ｌの差が電源電圧となる。

トランジスタ１４３は、ｎチャネル型トランジスタである。トランジスタ１４３のソース電極及びドレイン電極の一方は、トランジスタ１４４のソース電極及びドレイン電極の他方に電気的に接続されている（以下、当該ノードをノードＭ２と呼ぶ場合がある）。また、トランジスタ１４３のゲート電極には、読み出し制御信号ＲＤが入力される。

トランジスタ１４２は、ｎチャネル型トランジスタである。トランジスタ１４２のソース電極及びドレイン電極の一方は、トランジスタ１４３のソース電極及びドレイン電極の他方に電気的に接続されており、ソース電極及びドレイン電極の他方には、低電位Ｌが与えられる。

インバータ１４６の入力端子は、トランジスタ１４４のソース電極及びドレイン電極の一方に電気的に接続されている。また、インバータ１４６の出力端子は、セレクタ１４５の入力端子に電気的に接続される。

容量素子１４７の一対の電極の一方はインバータ１４６の入力端子に電気的に接続され、他方には低電位Ｌが与えられる。容量素子１４７は、インバータ１４６に入力されるデータ信号のデータに基づく電荷を保持する機能を有する。

以上のような構成を有する図５に示すレジスタは、フリップフロップ１４８からデータの退避を行う際は、書き込み制御信号ＷＥとして高電位Ｈを与えてトランジスタ１４０をオン状態とすることにより、フリップフロップ１４８のデータ信号Ｑのデータに基づく電荷が、ノードＭ１に与えられる。その後、書き込み制御信号ＷＥの電位として低電位Ｌを与えてトランジスタ１４０をオフ状態とすることにより、ノードＭ１に与えられた電荷が保持される。また、読み出し制御信号ＲＤの電位として低電位Ｌが与えられている間は、トランジスタ１４３がオフ状態、トランジスタ１４４がオン状態となり、ノードＭ２の電位は高電位Ｈになる。

フリップフロップ１４８からデータの復帰を行う際は、読み出し制御信号ＲＤとして高電位Ｈを与えてトランジスタ１４４がオフ状態、トランジスタ１４３がオン状態となり、ノードＭ１に保持された電荷に応じた電位がノードＭ２に与えられる。ノードＭ１にデータ信号Ｑの高電位Ｈに対応する電荷が保持されている場合、トランジスタ１４２がオン状態であり、ノードＭ２に低電位Ｌが与えられ、インバータ１４６を介して高電位Ｈがフリップフロップ１４８に戻される。また、ノードＭ１にデータ信号Ｑの低電位Ｌに対応する電荷が保持されている場合、トランジスタ１４２がオフ状態であり、読み出し制御信号ＲＤの電位として低電位Ｌが与えられていたときのノードＭ２の高電位Ｈが保持されており、インバータ１４６を介して低電位Ｌがフリップフロップ１４８に戻される。

上述のように、ＣＰＵ１０５に揮発性記憶部１０６と不揮発性記憶部１０７を設けることにより、ＣＰＵ１０５への電源供給が遮断される前に、揮発性記憶部１０６から不揮発性記憶部１０７にデータを退避させることができ、ＣＰＵ１０５への電源供給が再開されたときに、不揮発性記憶部１０７から揮発性記憶部１０６にデータを素早く復帰させることができる。

このようにデータの退避および復帰を行うことによって、電源遮断が行われるたびに揮発性記憶部１０６が初期化された状態からＣＰＵ１０５を起動し直す必要がなくなるので、電源供給の再開後ＣＰＵ１０５は速やかに測定に係る演算処理を開始することができる。

なお、上記において不揮発性記憶部１０７は、図４（Ａ）乃至図４（Ｃ）および図５に示す構成に限られるものではない。例えば、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ）、抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気抵抗メモリ（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリなどを用いることができる。

また、揮発性記憶部１０６に含まれる複数の揮発性記憶素子は、例えばバッファレジスタや、汎用レジスタなどのレジスタを構成することができる。また、揮発性記憶部１０６にＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるキャッシュメモリを設けることもできる。これらのレジスタやキャッシュメモリは上記不揮発性記憶部１０７にデータを退避させることができる。

次に、本実施の形態に係る警報装置の動作について図６を用いて説明する。図６は、電源供給期間Ｔｏｎおよび電源遮断期間Ｔｏｆｆにおける、パワーゲート１０４の状態と、マイクロコンピュータ１００の動作を示す図である。

本実施の形態に係る警報装置は、パワーゲート１０４がオン状態であり、ＣＰＵ１０５、検出部１０９およびインターフェース１０８へと電源が供給されている、電源供給期間Ｔｏｎと、パワーゲート１０４がオフ状態であり、ＣＰＵ１０５、検出部１０９およびインターフェース１０８への電源供給が遮断されている、電源遮断期間Ｔｏｆｆと、に分けて動作する。

パワーゲート１０４がオン状態の電源供給期間Ｔｏｎにおけるマイクロコンピュータ１００の動作について説明する。まず、パワーゲートコントローラ１０３の制御によりパワーゲート１０４がオン状態となり、電源立ち上げが行われる。このとき、パワーゲート１０４を介して、高電位電源線ＶＤＤから、ＣＰＵ１０５、検出部１０９およびインターフェース１０８への電源供給が開始される。検出部１０９に光検出部１１０を設けている場合は、光センサ１１１、アンプ１１２、ＡＤコンバータ１１３および発光素子１３０への電源供給も開始される。また、検出部１０９に温度検出部１２０を設けている場合は、温度センサ１２１、アンプ１２２およびＡＤコンバータ１２３への電源供給も開始される。

なお、ＣＰＵ１０５、検出部１０９およびインターフェース１０８への電源供給は必ずしも同時に行われる必要はない。例えば、ＣＰＵ１０５、光検出部１１０、温度検出部１２０、インターフェース１０８を使用するタイミングに合わせて、異なるタイミングで電源を供給することもできる。

次に、ＣＰＵ１０５において、不揮発性記憶部１０７から揮発性記憶部１０６へのデータ復帰が行われる。データ復帰の詳細に関しては、上記図４（Ａ）乃至図４（Ｃ）および図５に関する記載を参酌することができる。このようにＣＰＵ１０５において、データ復帰が行われることにより、電源供給期間Ｔｏｎになるたびに揮発性記憶部１０６が初期化された状態からＣＰＵ１０５を起動し直す必要がなくなるので、電源供給の再開後ＣＰＵ１０５は速やかに演算処理を開始することができる。

次に、検出部１０９において、異常に係る物理量の計測が行われる。火災報知器として機能する警報装置では、光検出部１１０においては、発光素子１３０の光が光センサ１１１で受光され、光センサ１１１から、受光光量に応じた電位がアンプ１１２に入力され、アンプ１１２で増幅された電位がＡＤコンバータ１１３に入力される。ＡＤコンバータ１１３でアナログ信号からデジタル信号へ変換された電位が、光検出部１１０における計測値としてＣＰＵ１０５に送信される。

また、温度検出部１２０においては、温度センサ１２１から、温度に応じた電位がアンプ１２２に入力され、アンプ１２２で増幅された電位がＡＤコンバータ１２３に入力される。ＡＤコンバータ１２３でアナログ信号からデジタル信号へ変換された電位が、ＣＰＵ１０５に送信される。

次に、ＣＰＵ１０５において、検出部１０９から送信された計測値の演算処理が行われる。例えば、当該演算処理においては、検出部１０９から送信された計測値から火災が発生しているか否かの判定が行われ、火災発生時の信号または火災が発生していないときの信号が発信される。

次に、ＣＰＵ１０５から当該演算の結果に基づく信号がインターフェース１０８を介してバスライン１０２へと発信される。本実施の形態に係る警報装置を自動火災報知設備における火災感知器として用いる場合、当該信号は自動火災報知設備の受信機へと発信され、当該信号が火災発生時の信号の場合、当該受信機から警報が発報される。

また、本実施の形態に係る警報装置を住宅用火災警報器として用いる場合、バスライン１０２の代わりにＣＰＵ１０５と電気的に接続された警報装置へと信号が送られ、当該信号が火災発生時の信号の場合、警報装置から警報が発報される。

次に、ＣＰＵ１０５において、揮発性記憶部１０６から不揮発性記憶部１０７へのデータ退避が行われる。データ退避の詳細に関しては、上記図４（Ａ）乃至図４（Ｃ）および図５に関する記載を参酌することができる。

次に、パワーゲートコントローラ１０３の制御によりパワーゲート１０４がオフ状態となり、電源立ち下げが行われる。このとき、パワーゲート１０４を介して、高電位電源線ＶＤＤから、ＣＰＵ１０５、検出部１０９およびインターフェース１０８へ供給されていた電源が遮断される。検出部１０９に光検出部１１０を設けている場合は、光センサ１１１、アンプ１１２、ＡＤコンバータ１１３および発光素子１３０への電源も遮断される。また、検出部１０９に温度検出部１２０を設けている場合は、温度センサ１２１、アンプ１２２およびＡＤコンバータ１２３への電源も遮断される。

なお、ＣＰＵ１０５、検出部１０９およびインターフェース１０８への電源の遮断は必ずしも同時に行われる必要はない。例えば、ＣＰＵ１０５、光検出部１１０、温度検出部１２０、インターフェース１０８の使用が終了したタイミングに合わせて、異なるタイミングで電源を遮断することもできる。

以上のようにして電源供給期間Ｔｏｎが終了すると、電源遮断期間Ｔｏｆｆが開始される。ここで、パワーゲートコントローラ１０３は、パワーゲート１０４をオフ状態とすると、内部のタイマーを稼働させ、時間の計測を開始する。タイマーで一定時間の経過を計測すると、パワーゲートコントローラ１０３は、再びパワーゲート１０４をオン状態とし、電源供給期間Ｔｏｎが再開される。なお、上記タイマーの計測期間はソフトで変更できるようにしてもよい。

このように、パワーゲートコントローラ１０３およびパワーゲート１０４を用いて、電源供給期間Ｔｏｎと電源遮断期間Ｔｏｆｆに分けて警報装置を動作させることにより、常時電源供給を行う場合と比較して消費電力の低減を図ることができる。例えば、火災検出のための計測が３０秒に１回で十分であり、電源供給期間Ｔｏｎは０．１秒以下で十分なので、電源遮断期間Ｔｏｆｆは残りの２９．９秒となる。このように、電源遮断期間Ｔｏｆｆは、電源供給期間Ｔｏｎと比較して十分長くとることができるので、消費電力の低減を十分図ることができる。

電池だけで電源供給をおこなっている警報装置では、このように十分消費電力の低減を図って電池の消耗を抑えることにより、代替の電池や、電池交換などのメンテナンスを削減させることができる。特に、火災報知器は一般的に天井などの高所に設置されるため、メンテナンスに専門の人員が必要となる場合があるが、このように電池の消耗を抑えることにより、人件費などの維持費も削減させることができる。

さらに、ＣＰＵ１０５に揮発性記憶部１０６と不揮発性記憶部１０７を設けることにより、ＣＰＵ１０５への電源供給が遮断される前に、揮発性記憶部１０６から不揮発性記憶部１０７にデータを退避させることができ、ＣＰＵ１０５への電源供給が再開されたときに、不揮発性記憶部１０７から揮発性記憶部１０６にデータを素早く復帰させることができる。これにより電源供給再開後ＣＰＵ１０５は速やかに測定に係る演算処理を開始することができる。

このように、データの退避および復帰を行うことができる揮発性記憶部１０６と不揮発性記憶部１０７を設けることにより、電源供給期間Ｔｏｎと電源遮断期間Ｔｏｆｆに分けてＣＰＵ１０５の消費電力の低減を図っても、ＣＰＵ１０５の起動に必要な時間を大幅に増やすことなく、警報装置を動作させることができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、先の実施の形態に示す光検出部、特に光センサ１１１の構成例について、図７を用いて説明する。

開示する発明の一態様に係る、警報装置の光検出部の回路構成の一例を図７に示す。なお、図７において、図１に示す構成と対応するものについては、同符号を用いる。

図７に示す光検出部は、光センサ１１１と、アンプ１１２と、ＡＤコンバータ１１３と、が設けられており、光センサ１１１は、光電変換素子１１４と、容量素子１１５と、トランジスタ１１６と、トランジスタ１１７と、トランジスタ１１８と、トランジスタ１１９と、を含む。ここで光電変換素子１１４としては、例えば、フォトダイオードなどを用いることができる。

光電変換素子１１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、トランジスタ１１７のソース電極およびドレイン電極の一方に電気的に接続される。トランジスタ１１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子１１５の一対の電極の一方と、トランジスタ１１６のソース電極およびドレイン電極の一方と、トランジスタ１１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子１１５の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。トランジスタ１１６のゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ１１９のソース電極およびドレイン電極の一方は、トランジスタ１１８のソース電極およびドレイン電極の一方と、アンプ１１２と電気的に接続される。また、トランジスタ１１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ１１８のゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。

光センサ１１１は以下のように動作する。まず、リセット信号Ｒｅｓとしてトランジスタ１１６がオン状態となる電位を与え、トランジスタ１１６をオン状態とする。これにより、ノードＦＤに高電位電源線ＶＤＤの高電位Ｈが与えられ、光センサ１１１がリセットされる。

次にトランジスタ１１６をオフ状態とし、トランジスタ１１７に電荷蓄積制御信号Ｔｘとしてトランジスタ１１７がオン状態となる電位を与える。これにより、光電変換素子１１４に先の実施の形態に示す発光素子１３０の光１３が入射すると、入射した光量に応じて光電変換素子１１４に光電流が流れ、容量素子１１５は光電流に応じて放電を行う。よって光電流に応じてノードＦＤの電位は低下することになる。なお、発光素子１３０の光１３が入射しない場合は、発光素子１３０の光１３が入射した場合と比較して流れる光電流が微量なので、ノードＦＤの電位の低下も微量となる。

一定時間後にトランジスタ１１７をオフとすると、容量素子１１５の放電が止まり、ノードＦＤの電位が確定する。ソースフォロワ回路を構成するトランジスタ１１８およびトランジスタ１１９から当該ノードＦＤの電位がアンプ１１２へと出力される。アンプ１１２で増幅された電位がＡＤコンバータ１１３に入力され、ＡＤコンバータ１１３でアナログ信号からデジタル信号へ変換された電位が、光検出部における計測値として先の実施の形態に示すＣＰＵ１０５に送信される。

以上のような光検出部を実施の形態１に示す低消費電力化が図られた警報装置に用いることができる。

本実施の形態に示す光検出部は、先の実施の形態に示すマイクロコンピュータ１００に内蔵して設けることができるので、部品数を削減し、筐体１０を縮小することができる。

なお、容量素子１１５は必ずしも設ける必要はなく、例えば、トランジスタ１１９などの寄生容量が十分大きい場合、容量素子１１５を設けない構成としても良い。また、トランジスタ１１６およびトランジスタ１１７に先の実施の形態に示す、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、先の実施の形態に示したように、酸化物半導体を含むトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。

また、本実施の形態に示す光検出部の構成は一例に過ぎず、当該警報装置の条件などに合わせて構成を適宜変更することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、先の実施の形態に示す温度検出部、特に温度センサ１２１の構成例について、図８を用いて説明する。

開示する発明の一態様に係る、警報装置の温度検出部の回路構成の一例を図８に示す。なお、図８において、図１に示す構成と対応するものについては、同符号を用いる。

図８に示す温度検出部には、温度センサ１２１と、アンプ１２２と、ＡＤコンバータ１２３と、が設けられており、温度センサ１２１は、酸化物半導体が用いられた半導体素子１２４と、温度依存性が酸化物半導体よりも高い半導体が用いられた半導体素子１２５と、定電流回路１２６と、定電流回路１２７と、を含む。

半導体素子１２４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、定電流回路１２６の端子の一方と、アンプ１２２の端子の一方と電気的に接続される。定電流回路１２６の端子の他方は、高電位電源線ＶＤＤと電気的に接続される。半導体素子１２５の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、定電流回路１２７の端子の一方と、アンプ１２２の端子の他方と電気的に接続される。定電流回路１２７の端子の他方は、高電位電源線ＶＤＤと電気的に接続される。

半導体素子１２４に用いる酸化物半導体としては、例えば、先の実施の形態において、極めてオフ電流の低いトランジスタに用いた酸化物半導体などを用いることができる。半導体素子１２４は、例えば、トランジスタのゲート電極とドレイン電極をショートさせて形成することができる。また、半導体素子１２５に用いる半導体としては、温度依存性が酸化物半導体よりも高い半導体、例えば単結晶、多結晶、微結晶、アモルファスなどの結晶状態を有するシリコンなどが用いられているが、これには限定されない。半導体素子１２５は、例えば、トランジスタのゲート電極とドレイン電極をショートさせて形成してもよいし、単純なＰＮ接合を用いてもよい。

定電流回路１２６および定電流回路１２７から一定の電流を流すと、半導体素子１２４および半導体素子１２５のそれぞれの両端に電圧が生じる。ここで、酸化物半導体を用いた半導体素子１２４は温度による電気特性の変化が小さく、半導体素子１２５は、それが大きい。よって、半導体素子１２４の両端に生じる電圧は温度の影響を受けにくく、半導体素子１２５の両端に生じる電圧は温度の影響を顕著に反映している。

よって、半導体素子１２４の両端に生じた電圧と半導体素子１２５の両端に生じた電圧と、を差動増幅回路として機能するアンプ１２２に入力して増幅することにより、温度に応じた電位が得られる。アンプ１２２で増幅された電位がＡＤコンバータ１２３に入力され、ＡＤコンバータ１２３でアナログ信号からデジタル信号へ変換された電位が、温度検出部における計測値として先の実施の形態に示すＣＰＵ１０５に送信される。

なお、ＣＰＵ１０５に、ＡＤコンバータ１２３の出力電位と検出対象の温度情報とが関連付けされたデータの集合体を保存した、ルックアップテーブルを設けておいてもよい。当該ルックアップテーブルに保存されたデータを参照して、演算を行って温度に対応したデータを得ることもできる。

以上のような温度検出部を先の実施の形態に示す、低消費電力化が図られた警報装置に用いることができる。

本実施の形態に示す温度検出部は、実施の形態１に示すマイクロコンピュータ１００に内蔵して設けることができるので、部品数を削減し、筐体１０を縮小することができる。

また、本実施の形態に示す温度検出部の構成は一例に過ぎず、当該警報装置の条件などに合わせて構成を適宜変更することができる。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態においては、先の実施の形態に示す警報装置に設けられるマイクロコンピュータ１００の作製方法の一例について、図９乃至図１３を用いて説明する。例として図４（Ｂ）に示す不揮発性記憶部１０７のトランジスタ１４０およびトランジスタ１４２の作製方法について説明する。なお、図９乃至図１２において、Ａ−Ｂに示す断面図は、ワイドバンドギャップ半導体として酸化物半導体を有するトランジスタ１４０、ｎチャネル型のトランジスタ１４２が形成される領域の断面図に相当し、Ｃ−Ｄに示す断面図は、酸化物半導体膜を有するトランジスタ１４０のドレイン電極（またはソース電極）とｎチャネル型のトランジスタ１４２のゲート電極とが接続されたノードＭ１における断面図に相当する。

なお、先の実施の形態に示す、揮発性記憶部などに設けられる、シリコンなどを用いて形成されるトランジスタは、トランジスタ１４２と同様の材料および同様の方法で形成することができる。また、先の実施の形態に示す、不揮発性記憶部などに設けられる、酸化物半導体などを用いて形成されるトランジスタは、トランジスタ１４０と同様の材料および同様の方法で形成することができる。

まず、図９（Ａ）に示すように、ｐ型の半導体基板２０１に素子分離領域２０３を形成する。

ｐ型の半導体基板２０１としては、ｐ型の導電型を有する単結晶シリコン基板（シリコンウェハー）、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板等）を用いることができる。

また、ｐ型の半導体基板２０１の代わりに、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板として、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作られた所謂ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法や、ＥＬＴＲＡＮ法（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ：キャノン社の登録商標）等を用いて形成したＳＯＩ基板を用いてもよい。

素子分離領域２０３は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成する。

また、同一基板上にｐチャネル型のトランジスタを形成する場合、ｐ型の半導体基板２０１の一部にｎウェル領域を形成してもよい。ｎウェル領域は、リン、ヒ素等のｎ型を付与する不純物元素を添加して形成される。

なお、ここでは、ｐ型の半導体基板を用いているが、ｎ型の半導体基板を用いて、ｐチャネル型のトランジスタを形成してもよい。その場合、ｎ型の半導体基板にｐ型を付与するホウ素等の不純物元素が添加されたｐウェル領域を形成して、同一基板上にｎチャネル型のトランジスタを形成してもよい。

次に、図９（Ｂ）に示すように、半導体基板２０１上にゲート絶縁膜２０７およびゲート電極２０９を形成する。

熱処理を行い半導体基板２０１の表面を酸化した酸化シリコン膜を形成する。または、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有するシリコン膜（酸化窒化シリコン膜）との積層構造で形成する。次に、酸化シリコン膜または酸窒化シリコン膜の一部を選択的にエッチングして、ゲート絶縁膜２０７を形成する。若しくは、厚さ５〜５０ｎｍの酸化シリコン、酸化窒化シリコン、高誘電率物質（ｈｉｇｈ−ｋ材料ともいう）であるタンタル酸化物、酸化ハフニウム、酸化ハフニウムシリケート、酸化ジルコニウム、酸化アルミニウム、酸化チタンなどの金属酸化物、または酸化ランタンなどの希土類酸化物等を、ＣＶＤ法、スパッタリング法等を用いて形成した後、選択的に一部をエッチングして、ゲート絶縁膜２０７を形成する。

ゲート電極２０９は、タンタル、タングステン、チタン、モリブデン、クロム、ニオブ等から選択された金属、またはこれらの金属を主成分とする合金材料若しくは化合物材料を用いることが好ましい。また、リン等の不純物を添加した多結晶シリコンを用いることができる。また、金属窒化物膜と上記の金属膜の積層構造でゲート電極２０９を形成してもよい。金属窒化物としては、窒化タングステン、窒化モリブデン、窒化チタンを用いることができる。金属窒化物膜を設けることにより、金属膜の密着性を向上させることができ、剥離を防止することができる。

ゲート電極２０９は、導電膜をスパッタリング法、ＣＶＤ法等により形成した後、該導電膜の一部を選択的にエッチングして形成される。

ここでは、熱処理を行い、半導体基板２０１上の表面を酸化した酸化シリコン膜を形成し、該酸化シリコン膜上に窒化タンタル膜及びタングステン膜が積層された導電膜をスパッタリング法により形成した後、酸化シリコン膜及び導電膜のそれぞれ一部を選択的にエッチングして、ゲート絶縁膜２０７およびゲート電極２０９を形成する。

なお、高集積化を実現するためには、ゲート電極２０９の側面にサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタの特性を重視する場合には、ゲート電極２０９の側面にサイドウォール絶縁層を設けることもできる。

次に、図９（Ｃ）に示すように、半導体基板２０１にｎ型を付与する不純物元素を添加して、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂを形成する。また、同一基板上にｎウェル領域を形成している場合、当該領域にｐ型を付与する不純物元素を添加してｐ型の不純物領域を形成する。ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂおよびｐ型の不純物領域におけるｎ型を付与する不純物元素及びｐ型を付与する不純物元素の濃度は、１×１０^１９／ｃｍ^３以上１×１０^２１／ｃｍ^３以下とすることが好ましい。ｎ型を付与する不純物元素及びｐ型を付与する不純物元素は、イオンドーピング法、イオン注入法等を適宜用いて、半導体基板２０１及びｎウェル領域に添加する。

また、ゲート電極２０９の側面にサイドウォール絶縁層を設ける場合、当該サイドウォール絶縁層と重畳する領域に、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂおよびｐ型の不純物領域とは異なる不純物濃度の不純物領域を形成することができる。

次に、図９（Ｄ）に示すように、半導体基板２０１、素子分離領域２０３、ゲート絶縁膜２０７およびゲート電極２０９上に、スパッタリング法、ＣＶＤ法等により、絶縁膜２１５および絶縁膜２１７を形成する。

絶縁膜２１５および絶縁膜２１７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、絶縁膜２１５をＣＶＤ法により形成することで、絶縁膜２１５の水素含有量が高まる。このような絶縁膜２１５を用いて加熱処理を行うことにより、半導体基板を水素化し、水素によりダングリングボンドを終端させ、当該半導体基板中の欠陥を低減することができる。

また、絶縁膜２１７として、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの無機材料、または、ポリイミド、アクリルなどの有機材料を用いて形成することで、絶縁膜２１７の平坦性を高めることができる。

絶縁膜２１５または絶縁膜２１７を形成した後、ｎ型の不純物領域２１１ａ、ｎ型の不純物領域２１１ｂおよびｐ型の不純物領域に添加された不純物元素を活性化するための熱処理を行う。

以上の工程により、図９（Ｄ）に示すように、ｎチャネル型のトランジスタ１４２を作製することができる。ここで、トランジスタ１４２は、単結晶シリコンなどの酸化物半導体とは異なる半導体を用いて形成されるので、十分な高速動作が可能となる。これにより、十分高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。

次に、絶縁膜２１５および絶縁膜２１７の一部を選択的にエッチングして、開口部を形成する。次に、開口部にコンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂを形成する。代表的には、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法やエッチングなどにより平坦化処理を行い、導電膜の不要な部分を除去して、コンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂを形成する。

コンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂとなる導電膜は、ＷＦ_６ガスとＳｉＨ_４ガスからＣＶＤ法でタングステンシリサイドを形成し、開口部に埋め込むことで形成される。

次に、絶縁膜２１７及びコンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂ上に、スパッタリング法、ＣＶＤ法等により絶縁膜を形成した後、該絶縁膜の一部を選択的にエッチングし、溝部を有する絶縁膜２２１を形成する。次に、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、ＣＭＰ法やエッチングなどにより平坦化処理を行い、該導電膜の不要な部分を除去して、配線２２３ａおよび配線２２３ｂを形成する（図１０（Ａ）参照）。

絶縁膜２２１は、絶縁膜２１５と同様の材料を用いて形成することができる。

配線２２３ａおよび配線２２３ｂとして、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

次に、絶縁膜２２１、配線２２３ａおよび配線２２３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜２２０を形成して、当該絶縁膜２２０上に、スパッタリング法、ＣＶＤ法等により絶縁膜を形成した後、該絶縁膜の一部を選択的にエッチングし、溝部を有する絶縁膜２２２を形成する。次に、スパッタリング法、ＣＶＤ法等により導電膜を形成した後、ＣＭＰ法やエッチングなどにより平坦化処理を行い、該導電膜の不要な部分を除去して、電極２２４を形成する（図１０（Ｂ）参照）。

ここで、絶縁膜２２０および絶縁膜２２２は、絶縁膜２１５と同様の材料を用いて形成することができる。ただし、絶縁膜２２０は絶縁膜２２２のエッチングに対して選択性を有する材料とすることが好ましい。

ここで、電極２２４は、後述するトランジスタ１４０のバックゲート電極として機能する電極である。このような電極２２４を設けることにより、トランジスタ１４０のしきい値電圧の制御を行うことができる。電極２２４は、電気的に絶縁しているフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。トランジスタ１４０のしきい値電圧の制御に応じて適宜設定することができる。なお、電極２２４の材料としては、後述するゲート電極２３３と同様の材料を用いることができる。

なお、本実施の形態では、電極２２４を配線２２３ａおよび配線２２３ｂ上に設ける構成としているが、これに限られることなく、例えば、電極２２４を配線２２３ａおよび配線２２３ｂと同じ導電層で形成する構成としても良い。

平坦化された絶縁膜２２２、電極２２４を用いることで、後に形成する酸化物半導体膜を有するトランジスタにおける電気特性のばらつきを低減することができる。また、酸化物半導体膜を有するトランジスタを歩留まり高く形成することができる。

次に、加熱処理またはプラズマ処理により、絶縁膜２２１、配線２２３ａ、配線２２３ｂ、絶縁膜２２０、絶縁膜２２２および電極２２４に含まれる水素を脱離させることが好ましい。この結果、後の加熱処理において、後に形成される絶縁膜及び酸化物半導体膜中に水素が拡散することを防ぐことができる。なお、加熱処理は、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気にて、１００℃以上基板の歪み点未満で行う。また、プラズマ処理は、希ガス、酸素、窒素または酸化窒素（亜酸化窒素、一酸化窒素、二酸化窒素など）を用いる。

次に、絶縁膜２２２および電極２２４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜２２５を形成する。絶縁膜２２５としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムを単層または積層して形成する。また、絶縁膜２２５として、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いる。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱により酸素が脱離するため、後の工程で行う加熱により酸化物半導体膜に酸素を拡散させることができる。

また、絶縁膜２２５を積層構造とする場合、下側の絶縁膜を下層から拡散される不純物の混入を防ぐ、バリア膜として機能する絶縁膜とすることが好ましい。特に半導体基板２０１として単結晶シリコン基板、ＳＯＩ基板、またはシリコンなどの半導体素子が設けられた基板などを用いる場合、基板に含まれる水素などが拡散して後に形成される酸化物半導体膜に混入するのを防ぐことができる。このような絶縁膜としては、例えば、プラズマＣＶＤ法またはスパッタリング法等を用いて成膜した、窒化シリコン膜、窒化酸化シリコン膜、または酸化アルミニウム膜などを用いることができる。

また、絶縁膜２２５は、ＣＭＰ処理などを行って平坦化を図ることが望ましい。絶縁膜２２５の表面の平均面粗さ（Ｒａ）は、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とする。

なお、本明細書などにおいて平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを、曲面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。

平均面粗さ（Ｒａ）は、指定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式で与えられる。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ_１，Ｙ_１，Ｆ（Ｘ_１，Ｙ_１））（Ｘ_１，Ｙ_２，Ｆ（Ｘ_１，Ｙ_２））（Ｘ_２，Ｙ_１，Ｆ（Ｘ_２，Ｙ_１））（Ｘ_２，Ｙ_２，Ｆ（Ｘ_２，Ｙ_２））で表される４点により囲まれる四角形の領域とし、指定面をＸＹ平面に投影した長方形の面積をＳ_０、基準面の高さ（指定面の平均の高さ）をＺ_０とする。平均面粗さ（Ｒａ）は原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。

上記ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁膜２２５の表面の平坦性をさらに向上させることができる。

また、絶縁膜２２５を平坦化させる処理としては、プラズマ処理を用いることもできる。プラズマ処理は、真空のチャンバーに不活性ガス、例えばアルゴンガスなどの希ガスを導入し、被処理面を陰極とする電界をかけて行う。その原理としてはプラズマドライエッチ法と同等であるが、不活性ガスを用いて行う。すなわち、このプラズマ処理は、被処理面に不活性ガスのイオンを照射して、スパッタリング効果により表面の微細な凹凸を平坦化する処理である。このことから、当該プラズマ処理を「逆スパッタ処理」と呼ぶこともできる。

このプラズマ処理時、プラズマ中には電子とアルゴンの陽イオンが存在し、陰極方向にアルゴンの陽イオンが加速される。加速されたアルゴンの陽イオンは被処理面をスパッタする。このとき、該被処理面の凸部から優先的にスパッタされる。被処理面からスパッタされた粒子は、被処理面の別の場所に付着する。このとき、該被処理面の凹部に優先的に付着する。このように凸部を削り、凹部を埋めることで被処理面の平坦性が向上する。なお、プラズマ処理とＣＭＰ処理と併用することにより絶縁膜２２５のさらなる平坦化を図ることができる。

なお、当該プラズマ処理によって、絶縁膜２２５表面に付着した酸素、水分、有機物などの不純物をスパッタリングの効果で除去することも可能である。

なお、酸化物半導体の成膜を行う前に、処理室の加熱および排気を行って、処理室中の水素、水、水酸基、水素化物などの不純物を除去しておくことが好ましい。特に処理室の内壁に吸着して存在するこれらの不純物を除去することが重要である。ここで、加熱処理は、例えば、１００℃以上４５０℃以下で行えばよい。また、処理室の排気は、ドライポンプなどの粗引きポンプと、スパッタイオンポンプ、ターボ分子ポンプ及びクライオポンプなどの高真空ポンプとを適宜組み合わせて行うとよい。ターボ分子ポンプは大きいサイズの分子の排気が優れる一方、水素や水の排気能力が低い。さらに、水の排気能力の高いクライオポンプまたは水素の排気能力の高いスパッタイオンポンプを組み合わせることが有効となる。またこのとき、不活性ガスを導入しながら不純物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。このような処理を行って酸化物半導体の成膜前に処理室の不純物を除去することにより、酸化物半導体への水素、水、水酸基、水素化物などの混入を低減することができる。

また、酸化物半導体膜をスパッタリング装置で成膜する前に、スパッタリング装置にダミー基板を搬入し、ダミー基板上に酸化物半導体膜を成膜して、ターゲット表面、または防着板に付着した水素、水分を取り除く工程を行ってもよい。

次に、絶縁膜２２５上に、スパッタリング法、塗布法、印刷法、蒸着法、ＰＣＶＤ法、ＰＬＤ法、ＡＬＤ法またはＭＢＥ法等を用いて酸化物半導体膜２２７を形成する（図１０（Ｃ）参照）。ここでは、酸化物半導体膜２２７として、スパッタリング法により、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下の厚さで酸化物半導体膜を形成する。酸化物半導体膜２２７の厚さを上記厚さとすることで、トランジスタの微細化に伴って発生するおそれのある短チャネル効果を抑制することができる。

酸化物半導体膜２２７に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体に酸化シリコンを含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。このとき、上記酸化物半導体においては、化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体膜の酸素欠損に起因するキャリアの生成を抑制することができる。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

なお、酸化物半導体膜２２７において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因となるためである。

また、酸化物半導体膜２２７には、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下の窒素が含まれてもよい。

なお、酸化物半導体膜２２７に用いることが可能な酸化物半導体は、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い、ワイドバンドギャップ半導体とする。例えば、当該ワイドバンドギャップ半導体のバンドギャップは、２．５ｅＶ以上４ｅＶ以下、好ましくは３ｅＶ以上３．８ｅＶ以下とすればよい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

酸化物半導体膜２２７は、単結晶構造であってもよいし、非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。

また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、上述のように、絶縁膜２２５の表面の平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とし、その上に酸化物半導体膜２２７を形成することが好ましい。

ここでは、酸化物半導体膜２２７をスパッタリング法により形成する。ターゲットとしては、上記酸化物に対応したものを用いることができる。

酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いる場合、ターゲットは上記の酸化物半導体膜２２７の材料およびその組成に合わせて適宜設定すればよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物をターゲットとして用いるとよい。ただし、ターゲットは、これらの材料及び組成に限定されるものではない。

しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。また、組成に代表されるこれらの条件が互いに異なる酸化物半導体膜を、積層する構成としても良いし、チャネル形成領域とソース領域およびドレイン領域とに適宜設ける構成としても良い。

例えば、酸化物半導体膜２２７を、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の積層として、各々を異なる組成としてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜に三元系金属の酸化物を用い、第２の酸化物半導体膜に二元系金属の酸化物を用いてもよい。好ましくは、第１の酸化物半導体膜乃至第３の酸化物半導体膜が同一成分を含む材料を用いることが望ましい。同一成分を含む材料を用いる場合、第１の酸化物半導体膜の結晶層を種として第１の酸化物半導体膜上に第２の酸化物半導体膜を形成できるため、第２の酸化物半導体膜の結晶成長が行いやすくなる。なお、第３の酸化物半導体膜についても同様のことが言える。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好である。

また、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。

なお、スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスは、酸化物半導体膜への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。

スパッタリング法において、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

なお、酸化物半導体膜を成膜する処理室は、リークレートを１×１０^−１０Ｐａ・ｍ^３／秒以下とすることが好ましく、それによりスパッタリング法により成膜する際、膜中への不純物の混入を低減することができる。このように、酸化物半導体膜の成膜工程において、更に好ましくは酸化絶縁膜の成膜工程において、処理室の圧力、処理室のリークレートなどにおいて、不純物の混入を極力抑えることによって、酸化物半導体膜に含まれる水素を含む不純物の混入を低減することができる。また、酸化絶縁膜から酸化物半導体膜への水素などの不純物の拡散を低減することができる。

また、酸化物半導体膜２２７は、例えば結晶部分を有するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜２２７は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜２２７は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜２２７が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜２２７は、例えば、単結晶を有してもよい。

酸化物半導体膜２２７は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸が、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。

また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。

酸化物半導体膜２２７をＣＡＡＣ−ＯＳ膜とする場合は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、スパッタリング用ターゲットの結晶状態が基板に転写され、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物濃度を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定の比率で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定の比率は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２のｍｏｌ数比である。なお、粉末の種類、およびその混合する比率は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

酸化物半導体膜２２７形成後、酸化物半導体膜２２７に対して、熱処理を行ってもよい。熱処理を行うことによって、酸化物半導体膜２２７中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体膜２２７の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。当該熱処理は不活性ガス雰囲気下で行い、熱処理の温度は、３００℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、また、基板が歪み点を有する場合は基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に半導体基板２０１を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。

また、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。なお、加熱処理装置としてＧＲＴＡ装置を用いる場合には、その熱処理時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱してもよい。

また、上記熱処理で酸化物半導体膜２２７を加熱した後、同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）とすることが好ましい。特にこれらのガスには、水、水素などが含まれないことが好ましい。また、同じ炉に導入する酸素ガスまたはＮ_２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガスまたはＮ_２Ｏガスの作用によって、脱水化または脱水素化処理による不純物の排除工程で低減してしまった酸化物半導体を構成する主成分材料の一つである酸素を供給することができる。

なお、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化または脱水素化などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも可能である。また、このような脱水化または脱水素化の熱処理は、一回に限らず複数回行っても良い。

次に、酸化物半導体膜２２７の一部を選択的にエッチングして、電極２２４と重畳するように酸化物半導体膜２２９を形成する（図１１（Ａ）参照）。

次に、酸化物半導体膜２２９上に接して導電膜を成膜し、当該導電膜の一部を選択的にエッチングして、酸化物半導体膜２２９上に接して一対の電極２４１ａ、電極２４１ｂを形成する（図１１（Ｂ）参照）。

一対の電極２４１ａ、電極２４１ｂは配線２２３ａおよび配線２２３ｂと同様の材料を適宜用いて形成することができる。なお、一対の電極２４１ａ、電極２４１ｂは配線としても機能させてもよい。

一対の電極２４１ａ、電極２４１ｂは、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜の一部を選択的にエッチングして、一対の電極２４１ａ、電極２４１ｂを形成する。また、一対の電極２４１ａ、電極２４１ｂは、印刷法またはインクジェット法を用いて形成される。

次に、酸化物半導体膜２２９、電極２４１ａおよび電極２４１ｂ上に、スパッタリング法、ＣＶＤ法等によりゲート絶縁膜２３１を形成する。そして、ゲート絶縁膜２３１上に酸化物半導体膜２２９と重畳してゲート電極２３３を形成する（図１１（Ｃ）参照）。

また、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので、後にゲート絶縁膜として用いられるゲート絶縁膜２３１の形成に用いることが好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。

ゲート絶縁膜２３１は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ−Ｏ系金属酸化物膜などを用いればよく、積層または単層で設ける。また、ゲート絶縁膜２３１は、絶縁膜２２５に示すような、加熱により酸素が脱離する酸化絶縁膜を用いてもよい。ゲート絶縁膜２３１に加熱により酸素が脱離する膜を用いることで、後の加熱処理により酸化物半導体膜２２９に生じる酸素欠損を修復することができ、トランジスタの電気特性の劣化を抑制できる。

また、ゲート絶縁膜２３１として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでゲート絶縁膜の厚さを薄くしてもゲートリークを低減できる。

ゲート絶縁膜２３１の厚さは、１ｎｍ以上３００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは１０ｎｍ以上３０ｎｍ以下とするとよい。

ゲート電極２３３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金などを用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極２３３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極２３３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

ゲート電極２３３は、印刷法またはインクジェット法により形成される。若しくは、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成した後、該導電膜の一部を選択的にエッチングして形成される。

なお、ゲート電極２３３とゲート絶縁膜２３１との間に、ゲート絶縁膜２３１に接する材料層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＺｎＮなど）を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、トランジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜２２９より高い窒素濃度、具体的には７原子％以上の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。

なお、ゲート絶縁膜２３１の成膜後に、不活性ガス雰囲気下、または酸素雰囲気下で熱処理を行ってもよい。熱処理の温度は、２００℃以上４５０℃以下とするのが好ましく、２５０℃以上３５０℃以下とするのがより好ましい。このような熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、酸化物半導体膜２２９と接するゲート絶縁膜２３１または絶縁膜２２５が酸素を含む場合、酸化物半導体膜２２９に酸素を供給し、該酸化物半導体膜２２９の酸素欠損を補填することもできる。このように、上述の熱処理には酸素を供給する効果があるため、当該熱処理を、加酸化（加酸素化）などと呼ぶこともできる。

なお、本実施の形態では、ゲート絶縁膜２３１の形成後に加酸化の熱処理を行っているが、加酸化の熱処理のタイミングはこれに限定されず、ゲート絶縁膜２３１の形成後に適宜行えばよい。

上述のように、脱水化または脱水素化の熱処理と加酸化の熱処理を適用し、酸化物半導体膜２２９中の不純物を低減し、酸素欠損を補填することで、酸化物半導体膜２２９を、その主成分以外の不純物が極力含まれないように高純度化することができる。

次に、図１２（Ａ）に示すように、スパッタリング法、ＣＶＤ法、塗布法、印刷法等により、絶縁膜２４３及び絶縁膜２４５を形成する。

絶縁膜２４３、絶縁膜２４５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。なお、絶縁膜２４５として、外部への酸素の拡散を防ぐ絶縁膜を用いることで、絶縁膜２４３から脱離する酸素を酸化物半導体膜に供給することができる。外部への酸素の拡散を防ぐ絶縁膜の代表例としては、酸化アルミニウム、酸化窒化アルミニウム等がある。また、絶縁膜２４５として、外部からの水素の拡散を防ぐ絶縁膜を用いることで、外部から酸化物半導体膜への水素の拡散を低減することが可能であり、酸化物半導体膜の欠損を低減することができる。外部からの水素の拡散を防ぐ絶縁膜の代表例としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。また、絶縁膜２４３を、加熱により酸素の一部が脱離する酸化絶縁膜、外部への酸素の拡散を防ぐ絶縁膜と、酸化絶縁膜との３層構造とすることで、効率よく酸化物半導体膜へ酸素を拡散すると共に、外部への酸素の脱離を抑制することが可能であり、温度及び湿度の高い状態でも、トランジスタの特性の変動を低減することができる。

以上の工程により、図１２（Ａ）に示すように、酸化物半導体膜を有するトランジスタ１４０を作製することができる。

上述のように、酸化物半導体膜２２９は水素などの不純物が十分に除去され、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜２２９の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、望ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より望ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。なお、上述の酸化物半導体膜２２９中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜２２９をトランジスタ１４０に用いることにより、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ以下、より好ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体膜２２９を用いることで、極めて優れたオフ電流特性のトランジスタ１４０を得ることができる。

なお、本実施の形態でトランジスタ１４０をトップゲート構造としたが、本発明はこれに限られるものではなく、例えばボトムゲート構造としても良い。

次に、絶縁膜２１５、絶縁膜２１７、絶縁膜２２１、絶縁膜２２５、絶縁膜２４３、絶縁膜２４５のそれぞれ一部を選択的にエッチングし、開口部を形成して、ゲート電極２０９、電極２４１ａおよび電極２４１ｂのそれぞれ一部を露出する。次に、開口部に導電膜を成膜した後、該導電膜の一部を選択的にエッチングして、電極２４１ｂに接して配線２４９を、電極２４１ａに接して配線２５０を形成する。配線２４９および配線２５０は、コンタクトプラグ２１９ａおよびコンタクトプラグ２１９ｂに示す材料を適宜用いることができる。

ここで、配線２４９は、トランジスタ１４０のドレイン電極とトランジスタ１４２のゲート電極２０９とを電気的に接続するノードＭ１として機能する。また、配線２５０は、トランジスタ１４０のソース電極として機能し、図４（Ｂ）に示す揮発性記憶部１０６と電気的に接続される。なお、図４（Ｂ）に示す容量素子１４１を設ける場合には、例えば、配線２４９上に絶縁膜と、当該絶縁膜を介して配線２４９と重畳する導電膜を設ければよい。

また、図１２（Ｂ）においては、トランジスタ１４０のドレイン電極と、トランジスタ１４２のゲート電極２０９とを配線２４９を介して接続する構成としているが、本実施の形態に示す構成はこれに限られるものではない。例えば、トランジスタ１４２上に設けられた絶縁膜の上面にトランジスタ１４２のゲート電極の上面が露出されるような構造とし、当該ゲート電極の上面に直接接するようにトランジスタ１４０のソース電極またはドレイン電極の一方を設ける構成としても良い。

なお、上記の工程の後には、さらに電極や配線、半導体層、絶縁層などを形成する工程を含んでいても良い。配線の構造として、絶縁層および導電層の積層構造でなる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である。例えば、図１３に示すように、配線２４９および配線２５０上に絶縁膜２５１、配線２５２、配線２５３および絶縁膜２５４を形成し、多層配線構造をとってもよい。ここで、絶縁膜２５１および絶縁膜２５４は、絶縁膜２４５と同様の材料および方法を用いて形成することができ、配線２５２および配線２５３は、配線２４９および配線２５０と同様の材料および方法を用いて形成することができる。

以上の工程により、トランジスタ１４０およびトランジスタ１４２を有する、マイクロコンピュータ１００のＣＰＵ１０５を作製することができる。

また、トランジスタ１４０の少なくとも一部と、トランジスタ１４２の少なくとも一部と、が重畳して設けられることが好ましい。酸化物半導体膜２２９の少なくとも一部と、ｎ型の不純物領域２１１ａまたはｎ型の不純物領域２１１ｂの少なくとも一部と、が重畳して設けられることがより好ましい。このような平面レイアウトを採用することにより、酸化物半導体のようなワイドバンドギャップ半導体を用いたトランジスタを設けることによるＣＰＵの占有面積の増大を抑制することができる。

以上のように、トランジスタのオフ電流を十分に小さくすることができる材料、例えば、ワイドバンドギャップ半導体である酸化物半導体材料を用いて、不揮発性記憶素子のトランジスタを形成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、電力供給がなくとも長期間にわたって電位を保持することが可能であるため、パワーゲートによって電源が遮断されている間も、不揮発性記憶素子においてデータを保持することができる。

このような不揮発性記憶部を有するＣＰＵを設けることにより、ＣＰＵも含めてパワーゲートによる電源の遮断を行うことができる。これにより、消費電力の低減が図られた警報装置を提供することができる。

また、本実施の形態に示すトランジスタの作製方法を用いて形成されるのは、揮発性記憶部や不揮発性記憶部などのＣＰＵだけでなく、図７に示す光センサや図８に示す温度センサも同様の方法を用いて形成することができる。

図１２（Ｂ）に示す構成を用いて、図７に示す光センサ１１１の光電変換素子１１４、トランジスタ１１７およびトランジスタ１１９を形成した断面図を図１４に示す。ここで、図１４に示すトランジスタ１１９およびトランジスタ１１７は、図１２（Ｂ）に示すトランジスタ１４２およびトランジスタ１４０に対応しており、構造も一致するので、詳細については、図９乃至図１２に関する記載を参酌することができる。

図１４に示す構成は、トランジスタ１１７と電気的に接続して、絶縁膜２２５上に光電変換素子１１４が設けられている点において、図１２（Ｂ）に示す構成と異なる。

光電変換素子１１４は、絶縁膜２２５上に設けられた半導体膜２６０と、半導体膜２６０上に接して設けられた一対の電極２４１ａ、電極２４１ｃと、を有する。電極２４１ａはトランジスタ１１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子１１４とトランジスタ１１７とを電気的に接続している。

半導体膜２６０、電極２４１ａおよび電極２４１ｃ上には、ゲート絶縁膜２３１、絶縁膜２４３および絶縁膜２４５が設けられている。また、絶縁膜２４５上に配線２５６が設けられており、ゲート絶縁膜２３１、絶縁膜２４３および絶縁膜２４５に設けられた開口を介して電極２４１ｃと接する。

電極２４１ｃは、電極２４１ａおよび電極２４１ｂと、配線２５６は、配線２４９と同様の工程で作成することができる。

半導体膜２６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜２６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜２６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。

以上のように、図７に示す光センサや図８に示す温度センサも上記の方法を用いて形成することができる。よって、実施の形態１に示すマイクロコンピュータ１００に、光検出部や温度検出部を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。

以上、本実施の形態に示す構成、方法などは、本実施の形態に示す構成、方法どうしで組み合わせて用いることもできるし、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることもできる。

（実施の形態５）
本実施の形態では、発明の一態様に係る警報装置が有するマイクロコンピュータの、図１とは異なる構成例について説明する。

図１５に、マイクロコンピュータ３００の構成をブロック図で示す。図１５に示すマイクロコンピュータ３００は、パワーゲートコントローラ１０３と、割り込みコントローラ３０２と、発振回路３０３と、タイマー３０４と、パワーゲート１０４と、ＣＰＵ１０５と、ＣＲ発振回路３０５と、記憶装置３０６と、ＩＯポート３０７と、コンパレータ３０８と、外部記憶装置用のＩＦ（インターフェース）３０９とを有する。

なお、図１５では、水晶振動子３１１などをその構成要素に含む発振子３１０を、マイクロコンピュータ３００に電気的に接続させている場合のブロック図を例示している。

また、図１５では、タイマー３０４をパワーゲートコントローラ１０３とは別に設けている場合のマイクロコンピュータ３００の構成を例示しているが、図１に示すマイクロコンピュータ１００の様に、パワーゲートコントローラ１０３が、タイマーの機能を有していても良い。

上記実施の形態で示した検出部１０９から出力されるデジタル信号は、ＩＯポート３０７から、マイクロコンピュータ３００に入力される。ＩＯポート３０７は、検出部１０９から上記デジタル信号が入力されると、信号Ｐ０ＩＲＱを生成する。

なお、上記実施の形態では、検出部１０９からデジタル信号が出力される場合を例示しているが、検出部１０９からアナログ信号が出力されていても良い。この場合、検出部１０９から出力されるアナログ信号は、コンパレータ３０８に入力される。コンパレータ３０８は、上記アナログ信号の電位を基準となる電位と比較し、その比較した結果を含むデジタル信号を生成する機能を有する。また、コンパレータ３０８は、上記アナログ信号が入力されると、信号Ｃ０ＩＲＱを生成する。

発振回路３０３は、発振子３１０によって定められた発振周波数に従って、クロック信号ＴＣＬＫを生成する機能を有する。タイマー３０４は、クロック信号ＴＣＬＫを用いて、時間を計測する機能を有する。そして、タイマー３０４は、計測された時間を情報として含む信号Ｔ０ＩＲＱを生成する機能を有する。

また、マイクロコンピュータ３００に入力されたデータＤＡＴＡと、アドレス情報を含む信号ＡＤＤとは、ＩＦ３０９を介して外部記憶装置に送られる。

記憶装置３０６は、ＣＰＵ１０５からの命令に従って、ＩＦ３０９を介して入力されたデータを、信号ＡＤＤによって指定されたアドレスに格納する機能を有する。また、記憶装置３０６は、ＣＰＵ１０５からの命令に従って、信号ＡＤＤによって指定されたアドレスから読み出されたデータを、ＣＰＵ１０５に送る機能を有する。このようにして記憶装置３０６に格納されたプログラムに従って、マイクロコンピュータ３００の動作を制御することができる。具体的に、記憶装置３０６は、図４に示した不揮発性記憶部１０７を各ビットに有する、不揮発性の記憶装置であることが望ましい。

割り込みコントローラ３０２は、信号Ｃ０ＩＲＱ、信号Ｐ０ＩＲＱ、信号Ｔ０ＩＲＱに従って、ＣＰＵ１０５への割り込み要求を行うか否かを判断する機能を有する。割り込みが行われる場合、割り込み信号ＩＮＴを生成する機能を有する。なお、割り込み信号ＩＮＴは、割り込みコントローラ３０２において生成されても良いし、マイクロコンピュータ３００の外部から、パワーゲートコントローラ１０３及び割り込みコントローラ３０２に入力されても良い。

ＣＲ発振回路３０５は、クロック信号ＭＣＬＫを生成する機能を有する。クロック信号ＭＣＬＫは、ＣＰＵ１０５、パワーゲートコントローラ１０３、及び割り込みコントローラ３０２に供給される。

パワーゲートコントローラ１０３は、パワーゲート１０４が有するパワースイッチ１０４ａ及びパワースイッチ１０４ｂの、オン状態またはオフ状態を制御する機能を有する。

パワースイッチ１０４ａがオン状態にあるとき、高電位電源線ＶＤＤから、発振回路３０３及びタイマー３０４への、高電位Ｈの供給が行われる。また、パワースイッチ１０４ａがオフ状態にあるとき、高電位電源線ＶＤＤから、発振回路３０３及びタイマー３０４への、高電位Ｈの供給が停止される。

パワースイッチ１０４ｂがオン状態にあるとき、高電位電源線ＶＤＤから、ＣＲ発振回路３０５、ＣＰＵ１０５、記憶装置３０６、ＩＯポート３０７、コンパレータ３０８、及びＩＦ３０９への、高電位Ｈの供給が行われる。また、パワースイッチ１０４ｂがオフ状態にあるとき、高電位電源線ＶＤＤから、ＣＲ発振回路３０５、ＣＰＵ１０５、記憶装置３０６、ＩＯポート３０７、コンパレータ３０８、及びＩＦ３０９への、高電位Ｈの供給が停止される。

下記の表１に、パワースイッチ１０４ａ及びパワースイッチ１０４ｂがオン状態にあるとき（Ａｃｔｉｖｅと表記する）と、パワースイッチ１０４ａがオン状態でパワースイッチ１０４ｂがオフ状態のとき（Ｎｏｆｆ１と表記する）と、パワースイッチ１０４ａ及びパワースイッチ１０４ｂがオフ状態のとき（Ｎｏｆｆ２と表記する）の、マイクロコンピュータ３００の動作状態を示す。なお、表１では、高電位Ｈの供給が行われている状態をＯＮとして示し、高電位Ｈの供給が行われていない状態を−で示す。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

１０ 筐体
１２ 取り込み口
１３ 光
１４ 煙
１００ マイクロコンピュータ
１０１ 直流電源
１０２ バスライン
１０３ パワーゲートコントローラ
１０４ パワーゲート
１０５ ＣＰＵ
１０６ 揮発性記憶部
１０７ 不揮発性記憶部
１０８ インターフェース
１０９ 検出部
１１０ 光検出部
１１１ 光センサ
１１２ アンプ
１１３ ＡＤコンバータ
１１４ 光電変換素子
１１５ 容量素子
１１６ トランジスタ
１１７ トランジスタ
１１８ トランジスタ
１１９ トランジスタ
１２０ 温度検出部
１２１ 温度センサ
１２２ アンプ
１２３ ＡＤコンバータ
１２４ 半導体素子
１２５ 半導体素子
１２６ 定電流回路
１２７ 定電流回路
１３０ 発光素子
１４０ トランジスタ
１４１ 容量素子
１４２ トランジスタ
１４３ トランジスタ
１４４ トランジスタ
１４５ セレクタ
１４６ インバータ
１４７ 容量素子
１４８ フリップフロップ
２０１ 半導体基板
２０３ 素子分離領域
２０７ ゲート絶縁膜
２０９ ゲート電極
２１１ａ 不純物領域
２１１ｂ 不純物領域
２１５ 絶縁膜
２１７ 絶縁膜
２１９ａ コンタクトプラグ
２１９ｂ コンタクトプラグ
２２０ 絶縁膜
２２１ 絶縁膜
２２２ 絶縁膜
２２３ａ 配線
２２３ｂ 配線
２２４ 電極
２２５ 絶縁膜
２２７ 酸化物半導体膜
２２９ 酸化物半導体膜
２３１ ゲート絶縁膜
２３３ ゲート電極
２４１ａ 電極
２４１ｂ 電極
２４１ｃ 電極
２４３ 絶縁膜
２４５ 絶縁膜
２４９ 配線
２５０ 配線
２５１ 絶縁膜
２５２ 配線
２５３ 配線
２５４ 絶縁膜
２５６ 配線
２６０ 半導体膜
３００ マイクロコンピュータ
３０２ コントローラ
３０３ 発振回路
３０４ タイマー
３０５ ＣＲ発振回路
３０６ 記憶装置
３０７ ＩＯポート
３０８ コンパレータ
３０９ ＩＦ
３１０ 発振子
３１１ 水晶振動子

Claims (10)

1. マイクロコンピュータを有し、
   前記マイクロコンピュータは、
   電源線と電気的に接続されたパワーゲートコントローラと、
   前記電源線および前記パワーゲートコントローラと電気的に接続されたパワーゲートと、
   前記パワーゲートと電気的に接続されたＣＰＵと、
   前記パワーゲートおよび前記ＣＰＵと電気的に接続された検出部と、が設けられ、
   前記パワーゲートコントローラはタイマーを有し、当該タイマーに従って前記パワーゲートを制御し、
   前記パワーゲートは、前記パワーゲートコントローラの制御に従って、前記ＣＰＵおよび前記検出部に前記電源線から供給される電源を供給または遮断し、
   前記検出部は、物理量を計測して計測値を前記ＣＰＵに送信し、
   前記ＣＰＵは、前記計測値を演算処理し、当該演算結果に基づく信号を発信し、
   前記ＣＰＵには、揮発性記憶部と不揮発性記憶部と、が含まれ、前記パワーゲートが電源を遮断する前に、前記揮発性記憶部のデータを前記不揮発性記憶部に退避させ、前記パワーゲートが電源を供給すると、前記不揮発性記憶部のデータを前記揮発性記憶部に復帰させる半導体装置。
2. 取り込み口が設けられた筐体と、当該筐体内に設けられたマイクロコンピュータと、を有し、
   前記マイクロコンピュータは、
   電源線と電気的に接続されたパワーゲートコントローラと、
   前記電源線および前記パワーゲートコントローラと電気的に接続されたパワーゲートと、
   前記パワーゲートと電気的に接続されたＣＰＵと、
   前記パワーゲートおよび前記ＣＰＵと電気的に接続された検出部と、が設けられ、
   前記パワーゲートコントローラはタイマーを有し、当該タイマーに従って前記パワーゲートを制御し、
   前記パワーゲートは、前記パワーゲートコントローラの制御に従って、前記ＣＰＵおよび前記検出部に前記電源線から供給される電源を供給または遮断し、
   前記検出部は、火災に係る物理量を計測して計測値を前記ＣＰＵに送信し、
   前記ＣＰＵは、前記計測値を演算処理し、当該演算結果に基づく信号を発信し、
   前記ＣＰＵには、揮発性記憶部と不揮発性記憶部と、が含まれ、前記パワーゲートが電源を遮断する前に、前記揮発性記憶部のデータを前記不揮発性記憶部に退避させ、前記パワーゲートが電源を供給すると、前記不揮発性記憶部のデータを前記揮発性記憶部に復帰させる警報装置。
3. さらに前記筐体内に設けられた発光素子を有し、
   前記検出部は、前記火災に係る物理量として光量を計測する光センサを含み、
   前記発光素子および前記光センサは、前記パワーゲートが当該検出部に電源を供給したときに動作する、請求項２に記載の警報装置。
4. 前記発光素子から放出される光は、前記筐体内に煙が侵入して当該光が散乱されることにより前記光センサに検出される請求項３に記載の警報装置。
5. 前記光センサに酸化物半導体膜を用いたトランジスタが設けられる請求項３または４に記載の警報装置。
6. 前記検出部は、前記火災に係る物理量として温度を計測する温度センサを含み、
   前記温度センサは、前記パワーゲートが当該検出部に電源を供給したときに温度を計測する請求項２乃至５のいずれか一に記載の警報装置。
7. 前記温度センサに酸化物半導体を用いた半導体素子と、シリコン半導体を用いた半導体素子と、が設けられる請求項６に記載の警報装置。
8. 前記電源線に電池から電源が供給される請求項２乃至７のいずれか一に記載の警報装置。
9. 前記不揮発性記憶部に酸化物半導体膜を用いたトランジスタが設けられる請求項１に記載の半導体装置。
10. 前記不揮発性記憶部に酸化物半導体膜を用いたトランジスタが設けられる請求項２乃至８のいずれか一に記載の警報装置。