TWI524761B

TWI524761B - 固態成像裝置及半導體顯示裝置

Info

Publication number: TWI524761B
Application number: TW100123096A
Authority: TW
Inventors: 青木健; 田村輝; 池田隆之; 黑川義元
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2010-07-01
Filing date: 2011-06-30
Publication date: 2016-03-01
Also published as: TW201216699A; KR20120002928A; JP2012034354A; TWI596942B; JP2022179498A; TW201611612A; JP2020061572A; JP2021119615A; US20120002090A1; KR101836812B1; JP7141559B2; JP7390452B2; US9473714B2; JP2022105502A; JP2020167424A; JP2020074465A; JP2017199938A; JP5771079B2; JP2015213182A; JP6701430B2

Description

固態成像裝置及半導體顯示裝置

本發明的實施例係相關於包括光感測器在像素中之固態成像裝置，及相關於包括光感測器和顯示元件在像素中之半導體顯示裝置。

被稱作CMOS感測器之利用MOS電晶體的放大功能之光感測器可由一般CMOS處理來製造。如此，包括CMOS感測器在各像素中之固態成像裝置的製造成本可以低，及可實現具有形成在一基板之上的光感測器和顯示元件之半導體顯示裝置。此外，CMOS感測器需要比CCD感測器低的驅動電壓；因此，可抑制固態成像裝置的電力消耗。

關於包括CMOS感測器之固態成像裝置或半導體顯示裝置，通常利用滾動快門方法，其中逐列連續執行累積電荷在光電二極體之操作和讀取電荷之操作。然而，在利用滾動快門方法拍攝影像時，用以執行第一列的累積操作之週期不同於最後一列。如此，當以滾動快門方法拍攝快速移動的物件之影像時，產生具有失真之物件的影像資料。

下面所給定之專利文件1揭示用以校正當藉由滾動快門方法以CMOS感測器拍攝影像時所出現之影像資料的失真之技術。

[參考]

[專利文件1]日本已公開專利申請案號2009-141717

在包括CMOS感測器之固態成像裝置或半導體顯示裝置中，用以供應供電電位或訊號電位到光感測器之佈線係設置在像素部中。因為此佈線具有電阻，所以距離供電電位的來源或訊號的來源較遠之像素可能具有較大的電位減少。此外，具有較高電阻之佈線或者具有較高寄生電容之接觸部等等更可能產生訊號延遲。當沿著佈線出現電位減少或訊號延遲時，欲待供應到光感測器之供電電位或訊號電位在像素部改變，及電位變化反映在欲待輸出自光感測器之訊號的電位，及降低欲待拍攝之影像的品質。

為了解決由於滾動快門方法所導致之影像資料的失真，用於包括CCD感測器的固態成像裝置之全域快門方法被用於包括CMOS感測器之固態成像裝置或半導體顯示裝置較佳。全域快門方法為所有像素同時執行累積操作之方法。藉由利用全域快門方法，可解決影像資料的失真。然而，因為在全域快門方法時所有像素同時執行累積操作，所以依據驅動器電路的電流或電壓供應能力，如上述沿著佈線之電位減少或訊號延遲更可能出現。

低電力消耗是有關評估固態成像裝置或半導體顯示裝置之的性能的重點之一。尤其是，在諸如行動電話等可攜式電子裝置中，固態成像裝置或半導體顯示裝置需要消耗較低電力，因為其高電力消耗會導致連續操作時間短的不利點。

鑑於上述問題，本發明的一實施例之目的在於設置可拍攝高品質影像之固態成像裝置或半導體顯示裝置。本發明的一實施例之另一目的在於設置消耗較低電力之固態成像裝置或半導體顯示裝置。

在以全域快門方法拍攝影像之例子中，由所有像素同時執行電荷累積操作。因此，所有像素可共享控制電荷累積操作用之電位，諸如供應到光電二極體的電位或用以控制保持電荷用的電晶體之切換的訊號之電位。如此，在根據本發明的一實施例之固態成像裝置或半導體顯示裝置中，第一光感測器群組包括複數個光感測器，其連接到被供應有輸出訊號之佈線；及第二光感測器群組包括複數個光感測器，其連接到被供應有輸出訊號的另一佈線。用以供應控制電荷累積操作用的電位到該第一光感測器群組之佈線係連接到用以供應電位到第二光感測器群組之佈線。上述組態抑制由於佈線電阻所導致之電位減少或訊號延遲，及防止控制像素部內的電荷累積操作用之電位或訊號變化，其在全域快門方法時更可能出現。

根據本發明的一實施例之固態成像裝置或半導體顯示裝置可包括發出不同色彩的光之複數個光源在背光中，及可執行連續打開光源之場序操作(FS操作)。在那例子中，藉由在當打開對應色彩的光源時之週期中執行電荷累積操作，在各像素可獲得對應於各色彩的影像資料。然後藉由組合對應於色彩的影像資料可獲得彩色影像資料。半導體顯示裝置不僅在拍攝影像時而且在顯示影像時都可執行FS操作。尤其是，藉由在當打開對應於色彩的個別光源時之週期中連續打開對應於色彩的光源及顯示對應於色彩的灰階位準，半導體顯示裝置可顯示彩色影像。在那例子中，諸如液晶元件等由視頻訊號控制透射比之元件被使用作為顯示元件。

採用FS操作消除在各像素中設置濾色器之需要以及能夠增加來自背光之光的使用效率。利用單一像素，可獲得對應於不同色彩的影像資料，或者可顯示對應於不同色彩的灰階位準；如此，可獲得高解析度影像資料，或者可顯示高解析度影像。

在背光之FS操作的例子中，需要一個接著一個連續打開不同色彩的光源以便發光，和在組合單一色彩的光源與濾色器之例子不同。此外，在使用單一色彩的光源之例子中，各光源切換到另一光源之頻率需要被設定高於框頻。例如，當使用單一色彩的光源之例子中的框頻為60 Hz時，在使用對應於紅、綠、及藍的色彩之光源執行FS操作的例子中，各光源切換到另一光源之頻率約為180 Hz，其約如框頻的三倍一般高。如此，當各色的光源發光之週期非常短。另一方面，在本發明的一實施例中，由全域快門方法拍攝影像；如此，由所有像素同時執行電荷累積操作。因此，與使用滾動快門方法時比較，所有像素可花費較少時間來完成累積操作。因此，甚至在當藉由利用FS操作使各色的光源發光時之週期短的例子中，在上述週期內仍可由所有像素完成累積操作。

需注意的是，在將全域快門方法用於包括CMOS感測器的固態成像裝置或半導體顯示裝置之例子中，在所有像素同時執行累積操作之後，需要逐列連續執行讀取操作。如此，在累積操作的最後和讀取操作的開始之間的電荷保持週期在列之中是不同的。因此，若由於電晶體的關閉狀態電流所導致的電荷漏洩出現，則累積在各列中之電荷量根據上述週期的長度而改變。如此，可產生具有改變的灰階之物件的影像資料。

如此，在根據本發明的一實施例之固態成像裝置或半導體顯示裝置中，具有明顯小的關閉狀態電流之絕緣閘極場效電晶體(下面簡稱作電晶體)可被使用作為用以保持累積在光感測器中的電荷之切換元件。電晶體包括能帶隙寬於矽半導體及本徵載子密度低於矽的本徵載子密度之半導體材料在通道形成區中。利用包括具有上述特性之半導體材料的通道形成區，可實現具有明顯小的關閉狀態電流和高耐壓之電晶體。作為此種半導體材料之例子，可指定具有矽的能帶隙約三倍寬之能帶隙的氧化物半導體。藉由使用具有上述結構之電晶體作為切換元件，可抑制電荷保持週期中的電荷漏洩，及在使用全域快門方法之例子中，可抑制在列之間電荷保持週期中之差異所導致的灰階變化。

需注意的是，藉由降低充作電子施體(施體)的諸如濕氣或氫等雜質以及藉由降低氧缺陷所獲得之淨化的氧化物半導體(淨化的OS)為本徵(i型)半導體或實質上i型半導體。因此，包括氧化物半導體之電晶體具有明顯小的關閉狀態電流之特性。尤其是，藉由二次離子質譜儀(SIMS)所測量之淨化的氧化物半導體中之氫濃度低於或等於5×10¹⁹/cm³、低於或等於5×10¹⁸/cm³較佳、低於或等於5×10¹⁷/cm³更好、低於或等於1×10¹⁶/cm³又更好。由霍爾效應測量可測量之氧化物半導體膜的載子密度低於1×10¹⁴/cm³、低於1×10¹²/cm³較佳、或低於1×10¹¹/cm³更好。氧化物半導體的能帶隙為2 eV或更多、2.5 eV或更多較佳、或3 eV或更多更好。藉由使用由充分降低諸如濕氣或氫等雜質的濃度以及藉由降低氧缺陷所淨化之氧化物半導體膜，可降低電晶體的關閉狀態電流。

此處說明氧化物半導體膜中之氫濃度的分析。由SIMS測量氧化物半導體膜和導電膜中之氫濃度。因為SIMS的原理，已知難以獲得樣本表面附近或由不同材料所形成的堆疊膜之間的介面附近之準確資料。如此在藉由SIMS分析膜的厚度方向上之氫濃度的分佈之例子中，可在沒有明顯變化下獲得實質上相同值之膜的區域中之氫濃度的平均值被利用作為氫濃度。另外，在欲待測量的膜之厚度小的例子中，由於鄰近膜的氫濃度之影響導致在一些例子中無法找到可獲得實質相同值之區域。在此例中，設置膜之區域的氫濃度之最大值或最小值被利用作為膜的氫濃度。而且，在具有最大值的山型峰值和具有最小值的谷型峰值不存在於設置膜之區域的例子中，回折點的值被利用作為氫濃度。

各種實驗可實際上證明包括淨化的氧化物半導體膜作為主動層之電晶體的小關閉狀態電流。例如，甚至在源極和汲極電極之間的電壓(汲極電壓)之1 V至10 V的範圍中，利用具有通道寬度1×10⁶μm和通道長度10μm之元件，關閉狀態電流(其為閘極電極和源極電極之間的電壓為0V或更低之例子中的汲極電流)仍能夠低於或等於半導體參數分析器的測量限制，即、低於或等於1×10^-13 A。在那例子中，可發現對應於藉由關閉狀態電流除以電晶體的通道寬度所獲得之值的關閉狀態電流密度低於或等於100 zA/μm。另外，已藉由使用電容器和電晶體彼此連接以及流入電容器或流出電容器之電荷受電晶體控制之電路來測量關閉狀態電流密度。在測量中，淨化的氧化物半導體膜已被用於電晶體的通道形成區，及已從每一單位時間的電容器之電荷量變化來測量電晶體的關閉狀態電流密度。結果，發現在電晶體的源極電極和汲極電極之間的電壓為3 V之例子中，獲得幾十yA/μm之較小的關閉狀態電流密度。如此，在根據本發明的一實施例之半導體裝置中，依據源極電極和汲極電極之間的電壓，使用淨化的氧化物半導體膜作為主動層之電晶體的關閉狀態電流密度可被設定低於或等於100 yA/μm、低於或等於10 yA/μm較佳、低於或等於1 yA/μm更好。因此，使用淨化的氧化物半導體膜作為主動層之電晶體的關閉狀態電流密度大幅低於使用具有晶性的矽之電晶體的關閉狀態電流密度。

作為氧化物半導體，例如，可使用氧化銦、氧化錫、氧化鋅；兩成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn基氧化物(亦稱作IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物等；四成分氧化物，諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物。需注意的是，例如，In-Ga-Zn基氧化物意指含In(銦)、Ga(鎵)、及Zn(鋅)之氧化物，及並未限制In:Ga:Zn的比率。可包括除了In(銦)、Ga(鎵)、及Zn(鋅)以外的材料元素。氧化物半導體可含有矽。

氧化物半導體可表示作InMO₃(ZnO)_m(m>0，m不一定是自然數)。此處，M表示選自Ga(鎵)、Fe(鐵)、Mn(錳)、及Co(鈷)的一或多個金屬元素。作為氧化物半導體，可使用以In₂SnO₅(ZnO)_n(n>0，n為整數)所表示之材料。

在本發明的一實施例中，在用以供應電位到設置在列或行中之像素的佈線之間，用以供應電位到光電二極體之複數個佈線的至少其中兩個，或者用以供應控制具有明顯小關閉狀態電流之電晶體的切換用之訊號的電位之複數個佈線的至少其中兩個彼此電連接。上述結構可抑制由於佈線電阻所導致之電位減少或訊號延遲，及可防止上述電位或訊號的電位在像素部內改變。結果，能夠防止欲待輸出自光感測器之訊號的電位變化，及能夠拍攝高品質影像。

在本發明的一實施例中，利用全域快門方法，以便上述結構可與FS操作組合。採用FS操作可降低固態成像裝置或半導體顯示裝置的電力消耗。

在本發明的一實施例中，具有明顯小的關閉狀態電流之電晶體被使用作為用以保持累積在光感測器中之電荷的切換元件；因此，甚至當以全域快門方法拍攝影像時，仍能夠抑制由於電荷保持週期中的差異所導致之灰階變化及拍攝高品質影像。

下面將參考附圖詳細說明本發明的實施例。需注意的是，本發明並不侷限於下面說明，精於本技藝之人士應容易明白，只要不違背其精神和範疇，可以各種方式修改本發明的模式和細節。因此，本發明不應被闡釋作侷限於下面實施例的說明。

(實施例1)

將參考圖1說明包括在本發明的一實施例之固態成像裝置或半導體顯示裝置中的光感測器之間的連接之組態。

圖1為像素部中的複數個光感測器101之間的連接之組態的電路圖之例子。在圖1中，包括在像素中之光感測器101排列成矩陣。光感測器101的每一個包括光電二極體102和放大器電路103。光電二極體102為當以光照射半導體的接面時產生電流之光電轉換元件。放大器電路103為放大經由光電二極體102之光接收所獲得的電流或者保持由於電流所累積的電荷之電路。

只要其能夠放大光電二極體102所產生之電流，放大器電路103可具有任何組態；放大器電路103包括至少充作切換元件之電晶體104。切換元件控制電流供應到放大器電路103。

在本發明的一實施例中，充作切換元件之電晶體104的通道形成區可包括能帶隙大於矽半導體及本徵載子密度低於矽的本徵載子密度之半導體。作為半導體的例子，可給定諸如碳化矽(SiC)或氮化鎵(GaN)等化合物半導體、包括諸如氧化鋅(ZnO)等金屬氧化物之氧化物半導體等等。在上述半導體之中，氧化物半導體具有諸如高大量生產力等有利點，因為氧化物半導體係可藉由濺鍍法、濕處理(如、印刷法)等等來形成。諸如碳化矽或氮化鎵等化合物半導體需要是單晶的，及為了獲得單晶材料，需要以大幅高於氧化物半導體的處理溫度之溫度的晶體生長，或者需要磊晶生長在特殊基板之上。另一方面，氧化物半導體具有高大量生產力，因為，甚至以室溫仍可形成其膜，因此膜可形成在容易獲得的矽晶圓或不昂貴的玻璃基板之上，及當基板的尺寸增加時仍可應用。此外，能夠堆疊包括氧化物半導體之半導體元件在包括諸如矽或鎵等一般半導體材料的積體電路之上。因此，在具有寬能帶隙之半導體之中，氧化物半導體尤其具有高大量生產力之有利點。另外，在為了提高電晶體的性能(如、場效遷移率)而獲得結晶氧化物半導體之例子中，藉由以200℃至800℃的加熱溫度可容易獲得結晶氧化物半導體。

在下面說明中，給定具有上述有利點之氧化物半導體被使用作為具有寬能帶隙的半導體之例子作為例子。

當具有上述特性的半導體材料包括在通道形成區時，電晶體104可具有極小的關閉狀態電流和高耐壓。另外，當具有上述結構之電晶體104被使用作為切換元件時，可防止累積在放大器電路103中之電荷的漏洩。

需注意的是，將諸如氧化物半導體等具有寬能帶隙的半導體用於電晶體104之主動層較佳，因為可進一步防止累積在放大器電路103中之電荷的漏洩，但是本發明不一定限制在此結構。甚至當諸如非晶矽、微晶矽、多晶矽、單晶矽、非晶鍺、微晶鍺、多晶鍺、或單晶鍺等除了氧化物半導體以外的半導體被用於電晶體104的主動層時，仍能夠達成藉由全域快門方法的操作。

除非特別指明，否則在n通道電晶體的例子中，此說明書中的關閉狀態電流為在汲極電極的電位高於源極電極的電位和閘極電極的電位之狀態中，當相對於源極電極的電位，閘極電極的電位小於或等於零時，流動在源極電極和汲極電極之間的電流。而且，在此說明書中，在p通道電晶體的例子中，關閉狀態電流為在汲極電極的電位低於源極電極的電位或閘極電極的電位之狀態中，當相對於源極電極的電位，閘極電極的電位大於或等於零時，流動在源極電極和汲極電極之間的電流。

依據電晶體的極性或施加到各自電極的電位之間的差，包括在電晶體中之“源極電極”及“汲極電極”的名稱可彼此互換。通常，在n通道電晶體中，施加較低電位之電極被稱作源極電極，而施加較高電位之電極被稱作汲極電極。另外，在p通道電晶體中，施加較低電位之電極被稱作汲極電極，而施加較高電位之電極被稱作源極電極。源極電極和汲極電極的其中之一被稱作第一端子，而另一個被稱作第二端子，及下面將說明包括在光感測器101中的光電二極體102和電晶體104之間的連接關係。

尤其是，在圖1中，光電二極體102的陽極連接到佈線PR。光電二極體102的陰極連接到電晶體104的第一端子。電晶體104的第二端子連接到包括在放大器電路103中之另一半導體元件；如此，電晶體104的第二端子之連接依據放大器電路103的組態而不同。電晶體104的閘極電極連接到佈線TX。佈線TX被供應有用以控制電晶體104的切換之訊號的電位。光感測器101連接到佈線OUT。佈線OUT被供應有輸出自放大器電路103之輸出訊號的電位。

需注意的是，此說明書中之“連接”一詞意指電連接，及對應於可供應或傳送電流、電壓、或電位之狀態。因此，連接狀態不僅意指直接連接的狀態，而且意指經由諸如佈線、電阻器、二極體、或電晶體等電路元件之間接連接的狀態，以便可供應或傳送電流、電壓、或電位。

甚至當電路圖圖解彼此連接之獨立組件時，仍具有一導電膜具有複數個組件之功能的例子，諸如佈線的部分充作電極之例子。在此說明書中，“連接”一詞亦意指一導電膜具有複數個組件之功能的例子。

需注意的是，圖1圖解佈線PR、佈線TX、及佈線OUT連接到光感測器101的每一個之情況作為例子；然而，本發明的一實施例中之包括在光感測器101的每一個之佈線數目並不侷限於此例的數目。除了上述佈線之外，被供應有供電電位之佈線、被供應有用以重設放大器電路103所保持的電荷量之訊號的電位之佈線等等可連接到光感測器101的每一個。

在本發明的一實施例中，如圖1所示，一佈線OUT連接到複數個光感測器101，及連接到一佈線OUT之複數個光感測器101未連接到另一佈線OUT，及與此電隔離。此外，在本發明的一實施例中，第一光感測器群組包括連接到一佈線OUT之複數個光感測器101；第二光感測器群組包括連接到另一佈線OUT之複數個光感測器101；以及連接到第一光感測器群組之佈線PR連接到連接到第二光感測器群組之佈線PR。在本發明的一實施例中，連接到第一光感測器群組之佈線TX連接到連接到第二光感測器群組之佈線TX。

在本發明的一實施例中，上述組態可抑制由於佈線PR或佈線TX的電阻所導致之電位減少或訊號延遲。結果，能夠防止供應到光電二極體102的陽極之電位或用以控制保持電荷用之電晶體104的切換之訊號的電位在像素部內改變。因此，能夠防止欲待輸出自光感測器101之訊號的電位改變，及能夠拍攝高品質影像。

需注意的是，雖然圖1圖解放大器電路103只包括充作切換元件的一電晶體104之光感測器101的組態，但是本發明並不侷限於此組態。雖然說明一電晶體充作一切換元件之組態，但是在本發明的一實施例中，複數個電晶體可充作一切換元件。在複數個電晶體充作一切換元件之例子中，可彼此並聯連接複數個電晶體，或者以並聯連接和串聯連接的組合。

在此說明書中，電晶體彼此串聯連接之狀態例如意指只有第一電晶體之第一端子和第二端子的其中之一連接到只有第二電晶體之第一端子和第二端子的其中之一的狀態。另外，電晶體彼此並聯連接之狀態意指第一電晶體的第一端子連接到第二電晶體的第一端子而第一電晶體的第二端子連接到第二電晶體的第二端子之狀態。

圖1圖解電晶體104包括只在主動層的一側上之閘極電極的例子。當電晶體104包括具有主動層夾置在其間之一對閘極電極時，閘極電極的其中之一被供應有用以控制切換之訊號，及閘極電極的其中另一個可以是在浮動狀態中(即、電隔離)或可被供應有電位。在後一例子中，一對電極可被供應有相同電位位準，或者只有閘極電極的其中另一個可被供應有諸如大地電位等固定電位。藉由控制供應到閘極電極的其中另一個之電位的位準，可控制電晶體104的臨界電壓。

接著，將說明光感測器101的特定組態之例子。圖2A為光感測器101的例子之電路圖。

在圖2A所示之光感測器101中，放大器電路103除了電晶體104之外還包括電晶體105和電晶體106。在電晶體105中，其第一端子和第二端子之間的電流值或電阻值係藉由供應到電晶體104的第二端子之電位所決定。電晶體106充作用以供應由電流值或電阻值所決定之輸出訊號的電位到佈線OUT之切換元件。

尤其是，在圖2A中，電晶體104的第二端子連接到電晶體105的閘極電極。電晶體105的第一端子連接到佈線VR，佈線VR被供應有高位準供電電位VDD。電晶體105的第二端子連接到電晶體106的第一端子。電晶體106的第二端子連接到佈線OUT。電晶體106的閘極電極連接到佈線SE，及佈線SE被供應有用以控制電晶體106的切換之訊號的電位。

在圖2A中，電晶體104的第二端子和電晶體105的閘極電極彼此連接之節點被表示作節點FD。電晶體105的第一端子和第二端子之間的電流值或電阻值係藉由累積在節點FD中之電荷量所決定。除此之外，供應自電晶體106的第二端子之輸出訊號的電位係藉由用以控制電晶體106之切換的訊號之電位所決定。為了更可靠地保持電荷在節點FD中，儲存電容器可連接到節點FD。

需注意的是，在圖2A中，除了電晶體104之外，氧化物半導體膜還可被用於包括在放大器電路103中之電晶體105和電晶體106的主動層。另一選擇是，諸如非晶矽、微晶矽、多晶矽、單晶矽、非晶鍺、微晶鍺、多晶鍺、或單晶鍺等除了氧化物半導體之外的半導體可被用於電晶體104、電晶體105、及電晶體106的主動層。藉由將氧化物半導體膜用於光感測器101中之所有電晶體的主動層，可簡化製造處理。藉由將諸如多晶或單晶矽等能夠提供比氧化物半導體高的遷移率之半導體材料用於電晶體105和電晶體106的主動層，可以高速從光感測器101讀取影像資料。

圖2B圖解包括圖2A所示之光感測器101的像素部之組態的例子。

在圖2B中，複數個光感測器101被排列成矩陣。各行中之光感測器101連接到複數個佈線PR的其中之一(被稱作佈線PR1至PRx)、複數個佈線TX的其中之一(被稱作佈線TX1至TXx)、複數個佈線OUT的其中之一(被稱作佈線OUT1至OUTx)、及複數個佈線VR的其中之一(被稱作佈線VR1至VRx)。各列中之光感測器101連接到複數個佈線SE的其中之一(被稱作佈線SE1至SEy)。

在圖2B中，連接到佈線OUTi(i為1至x的其中之一)和佈線VRi(i為1至x的其中之一)之複數個光感測器101未連接到佈線OUTj(j為1至x的其中之一，但非i)和佈線VRj(j為1至x的其中之一，但非i)，及與其電隔離。在圖2B中，第一光感測器群組包括連接到佈線OUTi和佈線VRi之複數個光感測器101；第二光感測器群組包括連接到佈線OUTj和佈線VRj之複數個光感測器101；連接到第一光感測器群組之佈線PRi連接到連接到第二光感測器群組之佈線PRj。連接到第一光感測器群組之佈線TXi連接到連接到第二光感測器群組之佈線TXj。

上述組態可抑制由於佈線PR和佈線TX的電阻所導致之電位減少或訊號延遲，如同在圖1的例子一般。結果，能夠防止供應到光電二極體102的陽極之電位或用以控制保持電荷用之電晶體104的切換之訊號的電位在像素部內改變。因此，能夠防止欲待輸出自光感測器101之訊號的電位改變，及能夠拍攝高品質影像。

接著，將說明圖2A及2B所示之光感測器101的操作之例子。

首先，將說明光感測器101的每一個之操作。圖3圖解供應到圖2A及2B所示之光感測器101的各種電位之時序圖作為例子。

需注意的是，在圖3所示之時序圖中，為了容易瞭解光感測器101的操作，假設佈線TX、佈線SE、及佈線PR被供應有高位準電位和低位準電位。尤其是，假設佈線TX被供應有高位準電位HTX和低位準電位LTX；佈線SE被供應有高位準電位HSE和低位準電位LSE；以及佈線PR被供應有高位準電位HPR和低位準電位LPR。

首先，在時間T1中，佈線TX的電位從電位LTX改變成電位HTX。當佈線TX的電位改變到電位HTX時，電晶體104被開通。需注意的是，在時間T1中，佈線SE被供應有電位LSE，及佈線PR被供應有電位LPR。

接著，在時間T2中，佈線PR的電位從電位LPR改變成電位HPR。在時間T2中，佈線TX的電位保持在電位HTX，及佈線SE的電位保持在電位LSE。因此，節點FD被供應有佈線PR的電位HPR；如此，重設保持在節點FD中之電荷量。

然後，在時間T3中，佈線PR的電位從電位HPR改變成電位LPR。直到緊接在時間T3之前為止，節點FD的電位保持在電位HPR。如此，當佈線PR的電位改變成電位LPR時，逆偏壓施加到光電二極體102。然後，當在逆偏壓施加到光電二極體102的狀態中光進入光電二極體102時，電流從光電二極體102的陰極朝其陽極流動。根據光的強度改變電流的值。換言之，隨著進入光電二極體102之光的強度增加，電流的值增加及從節點FD漏洩出的電荷量也增加。相反地，隨著進入光電二極體102之光的強度減少，電流的值減少及從節點FD漏洩出的電荷量也減少。如此，光的強度越高，節點FD的電位變化量越大；光的強度越低，變化量越小。

然後，在時間T4中，當佈線TX的電位從電位HTX改變成電位LTX時，電晶體104被關閉。因此，停止從節點FD到光電二極體102之電荷的移動，如此決定節點FD的電位。

接著，在時間T5中，當佈線SE的電位從電位LSE改變成電位HSE時，電晶體106被開通。然後，根據節點FD的電位，電荷從佈線VR移動到佈線OUT。

接著，在時間T6中，當佈線SE的電位從電位HSE改變成電位LSE時，停止從佈線VR到佈線OUT之電荷的移動，及決定佈線OUT的電位。佈線OUT的電位對應於光感測器101之輸出訊號的電位。此外，輸出訊號的電位包含所拍攝物件的影像之資料。

上述一連串操作可被分類成重設操作、累積操作、及讀取操作。換言之，從時間T2至時間T3的操作對應於重設操作；從時間T3至時間T4的操作對應於累積操作；以及從時間T5至時間T6的操作對應於讀取操作。藉由執行重設操作、累積操作、及讀取操作，可獲得影像資料。

而且，累積操作的最後和讀取操作的開始之間的週期(即、從時間T4至時間T5的週期)對應於電荷保持在節點FD之電荷保持週期。在本發明的一實施例中，以全域快門方法操作像素部，如此，電荷保持週期之長度在像素的列之中不同。下面將說明此差異的原因。

首先，將說明藉由全域快門方法之像素部的操作之例子。圖4圖解供應到圖2B所示之像素部中的佈線TX1至TXx和佈線SE1至SEy之電位的時序圖作為例子。

在圖4所示之時序圖中，同時由所有光感測器101執行從時間T2至時間T4的重設操作和累積操作。如此，在時間T1中將佈線TX1至TXx的電位同時從電位LTX改變成電位HTX，及在時間T4中同時從電位HTX改變成電位LTX。在圖4中，執行重設操作和累積操作的週期被稱作曝光週期300。

在圖4所示之時序圖中，逐列在光感測器101上連續執行從時間T5至時間T6之讀取操作。換言之，時間T5和時間T6的時序在光感測器101的列之中不同。尤其是，佈線SE1的電位從電位LSE改變成電位HSE，然後從電位HSE改變成電位LSE。之後，亦以類似方式連續改變佈線SE2至SEy的電位。在圖4中，執行讀取操作之週期被稱作讀取週期301。

如同從圖4可見一般，在藉由全域快門方法操作像素部之例子中，同時由所有像素執行重設操作和累積操作，因此，在連續相同時序中，在所有像素中結束曝光週期300。另一方面，逐列在光感測器上執行讀取操作，因此，在光感測器的不同列中以不同時序開始讀取週期301。因此，曝光週期300的最後和讀取週期301的開始之間的電荷保持週期302之長度在光感測器的列之中不同，及最後一列中之光感測器的電荷保持週期302最長。

當拍攝具有均勻灰階位準之影像時，所有光感測器理想上提供具有相同電位位準的輸出訊號。然而，在電荷保持週期302的長度在光感測器的列之中不同的例子中，若累積在節點FD的電荷隨著時間漏洩出，則光感測器的輸出訊號之電位在列之中不同，從不同列獲得具有不同灰階位準的影像資料。

另一方面，在本發明的一實施例中，具有明顯小的關閉狀態電流之電晶體104可被使用作為用以保持累積在光感測器101中之電荷(尤其是累積在節點FD中的電荷)的切換元件。在那例子中，甚至當以全域快門方法拍攝影像時，仍能夠抑制由於電荷保持週期的長度不同所導致之影像資料的灰階位準變化，及仍能夠拍攝高品質影像。

需注意的是，可藉由利用外來光線，以固態成像裝置拍攝影像，及亦可藉由利用非外來光線而是來自背光的光拍攝影像，例如、像接觸面積感測器。在本發明的一實施例之使用背光的例子中，藉由背光的FS操作可獲得彩色影像資料。藉由FS操作，藉由使用對應於複數個色彩之影像資料的附加色彩混合可獲得彩色影像資料。

將參考圖5說明在固態成像裝置之背光的FS操作之例子中之光源的操作和像素部的操作。圖5圖解對應於紅(R)、綠(G)、及藍(B)的三光源之照明週期和非照明週期，及隨著時間之佈線TX、佈線PR、及佈線SE的電位變化。

需注意的是，圖5圖解背光包括發出紅(R)光之光源、發出綠(G)光之光源、及發出藍(B)光之光源的例子；然而，包括在背光中之光源的種類並不侷限於此例。圖5圖解具有圖2A及2B之組態的固態成像裝置之操作作為例子。

如圖5所示，在背光的FS操作之例子中，不同色彩的光源連續被打開。尤其是，在圖5中，連續提供打開紅(R)用的光源之照明週期Tr、關掉所有光源之非照明週期Tk、打開綠(G)用的光源之照明週期Tg、關掉所有光源之非照明週期Tk、及打開藍(B)用的光源之照明週期Tb。

在照明週期Tr中，對應於紅(R)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tr中提供執行重設操作和累積操作之曝光週期。在曝光週期中，輸入到佈線TX1至TXx之訊號具有電位的脈衝，脈衝出現的週期彼此相一致。此外，在曝光週期中，輸入到佈線PR1至PRx之訊號具有電位的脈衝，及脈衝出現的週期彼此相一致。

照明週期Tr之後所提供的在非照明週期Tk中，逐列在光感測器上連續執行對應於紅(R)之電荷讀取操作。如此，在用以讀取所有列之週期內，連續提供讀取個別列之週期。此外，在讀取個別列的週期中，輸入到佈線SE1至SEy之訊號具有電位的脈衝。換言之，輸入到佈線SE1至SEy之訊號的脈衝以脈衝連續位移之此種方式出現。

同樣地，在照明週期Tg中，對應於綠(G)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tg中提供執行重設操作和累積操作之曝光週期。此外，同樣地，在照明週期Tg之後所提供的在非照明週期Tk中，逐列在光感測器上連續執行對應於綠(G)之電荷讀取操作。

同樣地，在照明週期Tb中，對應於藍(B)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tb中提供執行重設操作和累積操作之曝光週期。此外，同樣地，在照明週期Tb之後所提供的在非照明週期Tk中，逐列在光感測器上連續執行對應於藍(B)之電荷讀取操作。

經由上述操作，可獲得對應於色彩的影像資料。然後，可藉由組合對應於色彩的影像資料來獲得彩色影像資料。

需注意的是，可添加另一非照明週期Tk，及可在那非照明週期中獲得影像資料。藉由從對應於色彩的影像資料減掉在非照明週期中所獲得之影像資料，可獲得具有較少外來光線的影響之高對比的彩色影像資料。

需注意的是，在固態成像裝置的例子中，不一定需要插入非照明週期在照明週期之間，但是藉由插入非照明週期，其變得能夠防止電荷保持週期的電荷漏洩。

在背光的FS操作之例子中，需要一個接著一個連續打開不同色彩的光源以便發光，和在組合單一色彩的光源與濾色器之例子不同。此外，在使用單一色彩的光源之例子中，各光源切換到另一光源之頻率需要被設定高於框頻。例如，當使用單一色彩的光源之例子中的框頻為60 Hz時，在使用對應於紅、綠、及藍的色彩之光源執行FS操作的例子中，各光源切換到另一光源之頻率約為180 Hz，其約如框頻的三倍一般高。如此，當各色的光源發光之週期非常短。另一方面，在本發明的一實施例中，由全域快門方法拍攝影像；如此，由所有像素同時執行電荷累積操作。因此，與使用滾動快門方法時比較，所有像素可花費較少時間來完成累積操作。因此，甚至在當藉由利用FS操作使各色的光源發光時之週期短的例子中，在上述週期內仍可由所有像素完成累積操作。

此外，採用FS操作消除在各像素中設置濾色器之需要以及能夠增加來自背光之光的使用效率。因此，可降低固態成像裝置的電力消耗。利用單一像素，可獲得對應於不同色彩的影像資料，或者可顯示對應於不同色彩的灰階位準；如此，可獲得高解析度影像資料，或者可顯示高解析度影像。

接著，將說明根據本發明的一實施例之半導體顯示裝置中的像素之例子。在固態成像裝置中，光感測器設置在各像素中；在半導體顯示裝置中，顯示元件和光感測器一樣設置在各像素中。在半導體顯示裝置中，亦可利用圖1或圖2B所示的組態作為光感測器之間的連接之組態。而且，在半導體顯示裝置中，亦可利用圖1或圖2A所示之光感測器的組態。

圖6為包括在半導體顯示裝置中之像素的組態之例子的電路圖。在圖6中，像素120包括四個顯示元件121和一光感測器101。需注意的是，在根據本發明的一實施例之半導體顯示裝置中，包括在各像素中之顯示元件121和光感測器101的數目並不侷限於圖6所示之組態中的數目。

在圖6中，具有圖2A所示之組態的光感測器101被用於像素120中。

顯示元件121包括液晶元件122，和諸如用以控制液晶元件122的操作之電晶體等電路元件。尤其是，圖6圖解顯示元件121包括液晶元件122、充作切換元件之電晶體123、及電容器124的例子。液晶元件122包括像素電極、對置電極、及使用像素電極和對置電極施加電壓之液晶。

需注意的是，顯示元件121可視需要另包括另一電路元件，諸如電晶體、二極體、電阻器、電容器、或感應器等。

電晶體123的閘極電極連接到掃描線GL。電晶體123的第一端子連接到訊號線SL，而其第二端子連接到液晶元件122的像素電極。包括在電容器124中之一對電極的其中之一連接到液晶元件122的像素電極，而其另一個連接到被供應有固定電位之佈線COM。

接著，將使用圖6所示之像素說明根據本發明的一實施例之半導體顯示裝置的像素之佈局作為例子。圖7圖解圖6所示之像素120的俯視圖之例子。圖7所示之像素120包括一光感測器101和四個顯示元件121，如圖6一般。

圖8為圖7所示之顯示元件121的其中之一的放大圖。顯示元件121包括導電膜201，其充作掃描線GL；導電膜202，其中充作訊號線SL；及導電膜203，其充作佈線COM。導電膜201亦充作電晶體123的閘極電極。導電膜202亦充作電晶體123的第一端子。顯示元件121另包括像素電極204、導電膜205、及導電膜206。導電膜206充作電晶體123的第二端子。將導電膜206和像素電極204連接。

導電膜206連接到導電膜205，及充作佈線COM之導電膜203和導電膜205彼此重疊，具有閘極絕緣膜插入在其間之部位充作電容器124。

需注意的是，包括閘極絕緣膜之各種絕緣膜未圖解在圖7及圖8，以清楚圖解諸如佈線、電晶體、和電容器等組件。

導電膜201和導電膜205係可藉由將形成在絕緣表面之上的一導電膜處理成想要的形狀來形成。閘極絕緣膜係形成在導電膜201和導電膜205之上。而且，導電膜202、導電膜203、及導電膜206係可藉由將形成在閘極絕緣膜之上的一導電膜處理成想要的形狀來形成。

需注意的是，在電晶體123為底閘極電晶體及其主動層253包括氧化物半導體之例子中，較佳的是利用主動層253設置在充作閘極電極的導電膜201之上以不便延伸超出導電膜201的結構，如圖8所示。此組態可防止主動層253中之氧化物半導體由於入射自表面側的光而劣化，及可如此防止諸如電晶體123的臨界電壓之位移等特性的劣化。

圖9A為圖7所示之光感測器101的其中之一的放大圖。圖9B為沿著圖9A的虛線A1-A2所取之橫剖面圖。

光感測器101包括充作佈線PR之導電膜210，充作佈線TX之導電膜211，充作佈線SE之導電膜212，充作佈線VR之導電膜213，及充作佈線OUT之導電膜214。

包括在光感測器101中之光電二極體102包括連續堆疊之p型半導體膜215、i型半導體膜216、及n型半導體膜217。導電膜210連接到充作光電二極體102的陽極之p型半導體膜215。

包括在光感測器101中之導電膜218充作電晶體104的閘極電極並且連接到導電膜211。包括在光感測器101中之導電膜219充作電晶體104的第一端子。包括在光感測器101中之導電膜220充作電晶體104的第二端子。包括在光感測器101中之導電膜221連接到n型半導體膜217及導電膜219。包括在光感測器101中之導電膜222充作電晶體105的閘極電極並且連接到導電膜220。

包括在光感測器101中之導電膜223充作電晶體105的第一端子。包括在光感測器101中之導電膜224充作電晶體105的第二端子和電晶體106的第一端子。導電膜214亦充作電晶體106的第二端子。導電膜212亦充作電晶體106的閘極電極。包括在光感測器101中之導電膜225連接到導電膜223和導電膜213。

包括在光感測器101中之導電膜226連接到充作佈線PR之導電膜210。雖然未圖示在圖9A及9B，但是充作佈線PR之複數個導電膜210設置在像素部中。在本發明的一實施例中，導電膜226連接到複數個導電膜210的至少其中兩個。

包括在光感測器101中之導電膜227連接到充作佈線TX之導電膜211。雖然未圖示在圖9中，但是充作佈線TX之複數個導電膜211設置在像素部中。在本發明的一實施例中，導電膜227連接到複數個導電膜211的至少其中兩個。

導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、及導電膜227係可藉由將形成在絕緣表面之上的一導電膜處理成想要的形狀來形成。閘極絕緣膜228係形成在導電膜212、導電膜218、導電膜222、導電膜225、導電膜226、及導電膜227之上。導電膜210、導電膜211、導電膜213、導電膜214、導電膜219、導電膜220、導電膜223、及導電膜224係可藉由將形成在閘極絕緣膜228之上的一導電膜處理成想要的形狀來形成。

需注意的是，與佈線PR彼此連接之導電膜226和充作佈線PR之導電膜210在此實施例係使用不同導電膜所形成；然而，本發明的一實施例並不侷限於此結構。一導電膜可具有將佈線PR彼此連接的功能和作為佈線PR的功能二者。換言之，在那例子中，導電膜在像素部中具有網狀形狀。

將佈線TX彼此連接之導電膜227和充作佈線TX之導電膜211在此實施例係使用不同導電膜所形成；然而，本發明的一實施例並不侷限於此結構。一導電膜可具有將佈線TX彼此連接的功能和作為佈線TX的功能二者。換言之，在那例子中，導電膜在像素部中具有網狀形狀。

上述結構可抑制由於佈線PR和佈線TX的電阻所導致之電位減少或訊號延遲。結果，能夠防止供應到光電二極體102的陽極之電位或用以控制保持電荷用的電晶體104之切換的訊號之電位在像素部內改變。因此，能夠防止欲輸出自光感測器101之訊號的電位改變，及能夠拍攝高品質影像。

需注意的是，圖9B的光感測器101之橫剖面圖圖解在處理上至並且包括形成導電膜221的步驟之後的狀態。在半導體顯示裝置中，顯示元件121和光感測器101一樣設置在像素部120中；如此，在形成導電膜221之後實際上形成液晶元件。

需注意的是，在電晶體104為底閘極電晶體和其主動層250包括氧化物半導體之例子中，較佳的是利用主動層250設置在充作閘極電極的導電膜218之上以便不延伸超出導電膜218的結構，如圖9A及9B所示。此組態可防止主動層250中之氧化物半導體由於入射自基板251側的光而劣化，及可如此防止諸如電晶體104的臨界電壓之位移等特性的劣化。需注意的是，藉由將上述組態用於電晶體105和電晶體106，可獲得類似效果。

圖16為圖解顯示元件121的電晶體123和光感測器101的光電二極體102之像素的橫剖面圖。充作電晶體123的第二端子之導電膜206連接到像素電極204。連接到光電二極體102和像素電極204之導電膜221係可藉由將形成在覆蓋電晶體123和光電二極體102之絕緣膜231之上處理成想要的形狀來形成。

基板236被配置以便面向設置有像素電極204之基板232。基板236係設置有對置電極233，及包括液晶之液晶層234係設置在像素電極204和對置電極233之間。液晶元件122形成在像素電極204、對置電極233、和液晶層234彼此重疊之部位。

需注意的是，可將對準膜適當設置在像素電極204和液晶層234之間或在對置電極233和液晶層234之間。對準膜係可使用諸如聚醯亞胺或聚乙烯醇等有機樹脂來形成。為了對準液晶分子在某些方向上，在其表面上執行諸如研磨等對準處理。可藉由滾動纏繞著尼龍布料等等之滾筒來執行研磨，以與對準膜相接觸，以便在某些方向上研磨對準膜的表面。需注意的是，亦能夠以蒸發法藉由使用諸如氧化矽等無機材料來形成具有對準特性之對準膜而不必執行對準處理。

可藉由分配器法(滴入法)或浸泡法(泵唧法)來執行注射液晶以形成液晶層234。

需注意的是，基板236係設置有能夠阻隔光之阻隔膜235，以便防止由於像素之間的液晶之取向的失序所導致之向錯，或者防止擴散的光同時進入複數個鄰接像素。諸如碳黑等含黑著色劑之有機樹脂或者具有氧化數目小於二氧化鈦的氧化數目之低價氧化鈦可被用於阻隔膜235。另一選擇是，鉻的膜可被用於阻隔膜。

在主動層253包括氧化物半導體之例子中，當阻隔膜235被設置以便與電晶體123的主動層253重疊時，能夠防止主動層253中之氧化物半導體膜由於入射自基板236側的光所導致之劣化，及如此能夠防止諸如電晶體123的臨界電壓之位移等特性的劣化。

像素電極204和對置電極233係可使用透光導電材料來形成，例如諸如包括氧化矽之氧化銦錫(ITSO)、氧化銦錫(ITO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、或摻雜鎵之氧化鋅(GZO)等。

扭轉向列(TN)模式、垂直對準(VA)模式、光學補償雙折射(OCB)模式、平面轉換(IPS)模式、多域垂直對準(MVA)模式等等之已知液晶可用於液晶層234。

另一選擇是，展現不需要對準膜的藍相之液晶可用於液晶層234。藍相是液晶相的一種，當增加膽固醇液晶的溫度時，其緊接在膽固醇相變成各向同性相之前所產生。因為藍相僅產生在窄溫度範圍內，所以可添加對掌劑或紫外線可熟化樹脂，以便提高溫度範圍。包括展現藍相的液晶和對掌劑之液晶組成較佳，因為其具有1 msec或更低之小的回應時間，具有使對準處理不需要之光學各向同性，及具有小的視角相依性。

需注意的是，雖然在圖16圖解液晶層234夾置在像素電極204和對置電極233之間的液晶元件作為例子，但是根據本發明的一實施例之半導體顯示裝置並未侷限於具有此結構。一對電極可形成在一基板之上，如同在IPS液晶元件或使用藍相的液晶元件中一般。

需注意的是，不僅為顯示元件121而且也為光感測器101設置阻隔膜235較佳。圖20圖解阻隔膜235與圖7所示之像素120重疊之狀態。在圖20中，阻隔膜235具有開口在與顯示元件121的像素電極204重疊之區域中以及在與光感測器101的光電二極體102重疊之區域中。如此，甚至當包括在顯示元件121和光感測器101中之電晶體的主動層包括氧化物半導體時，阻隔膜235保護主動層避開光線；因此，能夠防止氧化物半導體的光分解，及能夠防止諸如電晶體的臨界電壓之位移等特性的劣化。

需注意的是，在面板上形成驅動電路之例子中，藉由配置閘極電極或阻隔膜，以便保護包括在驅動器電路中之電晶體避開光線，能夠防止諸如電晶體的臨界電壓之位移等特性的劣化。

需注意的是，根據本發明的一實施例之固態成像裝置或半導體顯示裝置包括像素部形成在一對基板之間的面板，及包括驅動器電路、控制器、CPU、記憶體等等之模組和背光安裝在面板上在其範疇中。驅動器電路可形成在面板上。

接著，將參考圖10說明在半導體顯示裝置的FS操作時之光源的操作和像素部的操作。圖10圖解對應於紅(R)、綠(G)、及藍(B)之三光源的照明週期和非照明週期，及隨著時間之佈線TX、佈線PR、及佈線SE的電位之變化。

需注意的是，圖10圖解背光包括發出紅(R)光之光源、發出綠(G)光之光源、及發出藍(B)光之光源的例子；然而，包括在背光中之光源的種類並不侷限於此例。圖10圖解假設像素部包括圖6所示之複數個像素和像素部被設置有佈線TX1至TXx、佈線PR1至PRx、及佈線SE1至SEy的操作。

如圖10所示，在背光的FS操作之例子中，不同色彩的光源連續被打開。尤其是，在圖10中，在一框週期中，連續提供打開紅(R)用的光源之照明週期Tr、關掉所有光源之非照明週期Tk、打開綠(G)用的光源之照明週期Tg、關掉所有光源之非照明週期Tk、打開藍(B)用的光源之照明週期Tb、及關掉所有光源之非照明週期Tk。

首先，以類似於固態成像裝置的方式，在第一框週期之照明週期Tr中，對應於紅(R)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tr中提供執行重設操作和累積操作之曝光週期。在曝光週期中，輸入到佈線TX1至TXx之訊號具有電位的脈衝，脈衝出現的週期彼此相一致。此外，在曝光週期中，輸入到佈線PR1至PRx之訊號具有電位的脈衝，及脈衝出現的週期彼此相一致。

在照明週期Tr的最後和在第二框週期之照明週期Tg的開始之間的週期中，逐列在光感測器上連續執行對應於紅(R)之電荷讀取操作。如此，在用以讀取所有列之週期內，連續提供讀取個別列之週期。此外，在讀取個別列的週期中，輸入到佈線SE1至SEy之訊號具有電位的脈衝。換言之，輸入到佈線SE1至SEy之訊號的脈衝以脈衝連續位移之此種方式出現。

同樣地，在第二框週期之照明週期Tg中，對應於綠(G)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tg中提供執行重設操作和累積操作之曝光週期。然後，同樣地，在照明週期Tg的最後和在第三框週期之照明週期Tb的開始之間的週期中，逐列在光感測器上連續執行對應於綠(G)之電荷讀取操作。

同樣地，在第三框週期之照明週期Tb中，對應於藍(B)之重設操作和累積操作係同時藉由所有像素的光感測器來執行。換言之，在照明週期Tb中提供執行重設操作和累積操作之曝光週期。然後，同樣地，在照明週期Tb的最後和在第五框週期之照明週期Tr的開始之間的週期中，逐列在光感測器上連續執行對應於藍(B)之電荷讀取操作。

此外，採用FS操作消除在各像素中設置濾色器之需要以及能夠增加來自背光之光的使用效率。因此，可降低半導體顯示裝置的電力消耗。利用單一像素，可獲得對應於不同色彩的影像資料，或者可顯示對應於不同色彩的灰階位準；如此，可獲得高解析度影像資料，或者可顯示高解析度影像。

需注意的是，上述週期中之上述操作為在拍攝影像時之半導體顯示裝置的操作。在半導體顯示裝置顯示影像之例子中，在對應的非照明週期Tk中，對應於色彩的影像訊號被寫入到顯示元件121。然後，在照明週期中，使顯示元件121能夠根據影像訊號來顯示對應於色彩的灰階位準。如此，可顯示彩色影像。

需注意的是，從電壓的施加到透射比改變的飽和之液晶的回應時間通常約十毫秒。如此，因為液晶對照明週期的回應時間之比例高，所以液晶元件的透射比之變化傾向被視作移動影像的模糊。然而，如上述，藉由平行設置具有明顯液晶的透射比變化之週期和非照明週期Tk，及藉由平行設置液晶的透射比變化飽和及各照明週期，則可防止透射比變化被看出及可顯示高品質影像。

(實施例2)

在此實施例中，將說明不同圖2A之組態的光感測器101的組態。

圖11為光感測器101的例子之電路圖。在圖11所示之光感測器101中，放大器電路103包括電晶體104、電晶體105、電晶體106、及電晶體107。電晶體104控制供應光電二極體102所產生的電流到放大器電路103。在電晶體105中，其第一端子和第二端子之間的電流值或電阻值係藉由供應到電晶體104的第二端子之電位所決定。電晶體106充作用以供應由電流值或電阻值所決定之輸出訊號的電位到佈線OUT之切換元件。電晶體107運作以重設累積在放大器電路103中之電荷量。

尤其是，在圖11中，電晶體104的第一端子連接到光電二極體102的陰極，及電晶體104的第二端子連接到電晶體105的閘極電極和電晶體107的第一端子。電晶體105的第一端子和電晶體107的第二端子連接到被供應有高位準供電電位VDD之佈線VR。電晶體107的閘極電極連接到佈線RS，及佈線RS被供應有用以控制電晶體107的切換之訊號的電位。電晶體105的第二端子連接到電晶體106的第一端子。電晶體106的第二端子連接到佈線OUT。電晶體106的閘極電極連接到佈線SE，及佈線SE被供應有用以控制電晶體106的切換之訊號的電位。

在圖11中，電晶體104的第二端子、電晶體107的第一端子、和電晶體105的閘極電極彼此連接之節點被表示作節點FD。輸出訊號的電位係藉由累積在節點FD中之電荷量所決定。為了更可靠地保持電荷在節點FD中，儲存電容器可連接到節點FD。

接著，將說明圖11所示之光感測器101的操作之例子。圖12圖解施加到圖11所示之光感測器101的各種電位之時序圖作為例子。

需注意的是，在圖12所示之時序圖，為了容易瞭解光感測器101的操作，假設佈線TX、佈線SE、及佈線RS被供應有高位準電位和低位準電位。尤其是，假設佈線TX被供應有高位準電位HTX和低位準電位LTX；佈線SE被供應有高位準電位HSE和低位準電位LSE；以及佈線RS被供應有高位準電位HRS和低位準電位LRS。佈線PR被供應有低位準供電電位VSS。

首先，在時間T1中，佈線TX的電位從電位LTX改變成電位HTX。當佈線TX的電位改變到電位HTX時，電晶體104被開通。需注意的是，在時間T1中，佈線SE被供應有電位LSE，及佈線RS被供應有電位LRS。

接著，在時間T2中，佈線RS的電位從電位LRS改變成電位HRS。當佈線RS的電位改變成電位HRS時，電晶體107被開通。在時間T2中，佈線TX的電位保持在電位HTX，及佈線SE的電位保持在電位LSE。因此，節點FD被供應有供電電位VDD；如此，重設保持在節點FD中之電荷量。逆偏壓施加到光電二極體102。

然後，在時間T3中，佈線RS的電位從電位HRS改變成電位LRS。直到緊接在時間T3之前為止，節點FD 的電位保持在供電電位VDD。如此，甚至在佈線RS的電位改變成電位LRS，逆偏壓仍繼續施加到光電二極體102。然後，當光在那狀態中進入光電二極體102時，電流從光電二極體102的陰極朝其陽極流動。根據光的強度改變電流的值。換言之，隨著進入光電二極體102之光的強度增加，電流的值增加及從節點FD漏洩出的電荷量也增加。相反地，隨著進入光電二極體102之光的強度減少，電流的值減少及從節點FD漏洩出的電荷量也減少。如此，光的強度越高，節點FD的電位變化量越大；光的強度越低，變化量越小。

上述一連串操作可被分類成重設操作、累積操作、及讀取操作。換言之，從時間T1至時間T3的操作對應於重設操作；從時間T3至時間T4的操作對應於累積操作；以及從時間T5至時間T6的操作對應於讀取操作。藉由執行重設操作、累積操作、及讀取操作，可獲得影像資料。

接著，將說明不同於圖2A或圖11之組態的光感測器101之組態。

圖13為光感測器101的例子之電路圖。在圖13所示之光感測器101中，放大器電路103包括電晶體104、電晶體105、電晶體106、及電晶體107。電晶體104控制供應光電二極體102所產生的電流到放大器電路103。在電晶體105中，其第一端子和第二端子之間的電流值或電阻值係藉由供應到電晶體104的第二端子之電位所決定。電晶體106充作用以供應由電流值或電阻值所決定之輸出訊號的電位到佈線OUT之切換元件。電晶體107運作以重設累積在放大器電路103中之電荷量。

尤其是，在圖13中，電晶體104的第一端子連接到光電二極體102的陰極，及電晶體104的第二端子連接到電晶體105的閘極電極和電晶體107的第一端子。電晶體105的第一端子連接到電晶體106的第二端子，及電晶體105的第二端子連接到佈線OUT。電晶體106的第一端子和電晶體107的第二端子連接到被供應有高位準供電電位VDD之佈線VR。電晶體107的閘極電極連接到佈線RS，及佈線RS被供應有用以控制電晶體107的切換之訊號的電位。電晶體106的閘極電極連接到佈線SE，及佈線SE 被供應有用以控制電晶體106的切換之訊號的電位。

在圖13中，電晶體104的第二端子、電晶體107的第一端子、和電晶體105的閘極電極彼此連接之節點被表示作節點FD。輸出訊號的電位係藉由累積在節點FD中之電荷量所決定。為了更可靠地保持電荷在節點FD中，儲存電容器可連接到節點FD。

關於圖13所示之光感測器101的操作，可參考圖12所示之時序圖。

圖11或圖13所示之光感測器的特徵在於電晶體104的通道形成區包括其能帶隙寬於矽的能帶隙及其本徵載子密度低於矽的本徵載子密度之半導體。當具有上述特徵之半導體材料包括在通道形成區中時，電晶體104可具有極小的關閉狀態電流和高耐壓。另外，當具有上述結構之電晶體104被使用作為切換元件時，可防止累積在放大器電路103中之電荷的漏洩。

在圖11或圖13中，氧化物半導體膜可被用於包括在放大器電路103中之電晶體104、電晶體105、電晶體106、及電晶體107的主動層。另一選擇是，諸如非晶矽、微晶矽、多晶矽、單晶矽、非晶鍺、微晶鍺、多晶鍺、或單晶鍺等除了氧化物半導體以外的半導體可被用於電晶體104、電晶體105、電晶體106、及電晶體107的主動層。藉由將氧化物半導體膜用於光感測器101中之所有電晶體的主動層，可簡化製造處理。藉由將諸如多晶或單晶矽等能夠提供比氧化物半導體高的遷移率之半導體材料用於電晶體105、電晶體106、及電晶體107的主動層，可高速從光感測器101讀取影像資料。

此實施例可與上述實施例組合實施。

(實施例3)

在此實施例中，將說明製造具有包括矽之電晶體和包括氧化物半導體之電晶體的根據本發明之一實施例的固態成像裝置或半導體顯示裝置之方法。

需注意的是，在本發明的一實施例中，氧化物半導體可被用於包括在放大器電路中之電晶體，或可使用諸如鍺、矽、矽鍺、或單晶矽碳化物等一般半導體。例如，可使用諸如矽晶圓等單晶半導體基板、藉由SOI法所形成之矽薄膜、藉由汽相沈積法所形成之矽薄膜等等來形成包括矽之電晶體。

首先，如圖14A所示，藉由已知的CMOS製造方法，將光電二極體704和n通道電晶體705形成在基板700的絕緣表面之上。在此實施例中，給定光電二極體704和n通道電晶體705被形成有與單晶半導體基板分開的單晶半導體膜之例子作為例子。

將簡要說明製造單晶半導體膜之方法。首先，包括由電場加速的離子之離子束被傳送到單晶半導體基板，及由於晶體結構的失序而變弱之脆化層係形成在距半導體基板的表面某種深度之區域中。形成脆化層之深度可藉由離子束的加速能量及入射離子束之角度來調整。然後，半導體基板和被設置有絕緣膜701之基板700彼此裝附，以便絕緣膜701夾置在其間。在半導體基板和基板700彼此重疊之後，約大於或等於1 N/cm²及小於或等於500 N/cm²、大於或等於11 N/cm²及小於或等於20 N/cm²較佳之壓力施加到半導體基板和基板700的部分以裝附兩基板。當施加壓力時，半導體基板和絕緣膜701之間的黏合始於產生半導體基板和絕緣膜701彼此緊密接觸之整個表面的黏合之部位。隨後，執行熱處理，藉以存在於脆化層中之微孔隙被組合，以便微孔隙的體積增加。結果，半導體基板的一部分之單晶半導體膜沿著脆化層與半導體基板分開。以未超過基板700的應變點之溫度執行熱處理。然後，藉由蝕刻等等將單晶半導體膜處理成想要的形狀，以便可形成島型半導體膜702和島型半導體膜703。

光電二極體704係使用絕緣膜701之上的島型半導體膜702所形成，及n通道電晶體705係使用絕緣膜701之上的島型半導體膜703所形成。光電二極體704為橫向接面型，其中具有p型導電性之區域727、具有i型導電性之區域728、及具有n型導電性之區域729係形成在島型半導體膜702中。n通道電晶體705包括閘極電極707。此外，n通道電晶體705包括絕緣膜708在島型半導體膜703和閘極電極707之間。

需注意的是，具有i型導電性之區域728意指含有濃度1×10²⁰ cm^-3或更低之給予p型或n型導電性及具有如黑色導電性一般高至100或更多倍之光導電性的雜質半導體膜之區域。具有i型導電性之區域728包括含屬於週期表的第13族或第15族之雜質元素在其種類中。也就是說，當故意未添加用以控制價電子的雜質元素時，i型半導體具有弱的n型導電性。因此，具有i型導電性之區域728包括在膜形成同時或在膜形成之後故意或非故意添加給予p型導電性的雜質元素在其種類中。

雖然並未特別限制可用於基板700之基板，但是至少需要基板具有足夠承受稍後執行的熱處理之耐熱性。例如，可使用藉由熔化法或浮動法所製造的玻璃基板、石英基板、陶瓷基板等等作為基板700。當稍後所執行的熱處理之溫度高時，具有應變點730℃或更高的基板被使用作為玻璃基板較佳。另外，同樣也可使用諸如不銹鋼基板等金屬基板或絕緣膜係形成在矽基板的表面之上的基板。雖然諸如塑膠等撓性合成樹脂所形成之基板通常具有比上述基板低的耐熱溫度，所以只要能夠承受製造步驟期間的處理溫度亦可使用。

需注意的是，雖然此實施例說明光電二極體704和n通道電晶體705係使用單晶半導體膜所形成之情況作為例子，但是本發明並不侷限於此結構。例如，可使用藉由蒸汽沈積法形成在絕緣膜701之上的多晶或微晶半導體膜。另一選擇是，可藉由已知技術來結晶化以形成上述半導體膜。已知的結晶技術包括使用雷射束之雷射結晶法和使用催化劑元素之結晶法。另一選擇是，可使用使用催化劑元素之結晶法和使用雷射束之雷射結晶法之組合。當使用諸如石英基板等耐熱基板時，能夠組合下面結晶法的任一者：使用電加熱爐之熱結晶法、使用紅外光之燈退火結晶、使用催化劑元素之結晶法、及約950℃的高溫退火法。

另外，在圖14A中，在導電膜形成在絕緣膜708之上後，藉由蝕刻等等將導電膜處理成想要的形狀，藉以和閘極電極707一樣形成佈線711。

接著，如圖14A所示，絕緣膜712被形成，以使覆蓋光電二極體704、n通道電晶體705、及佈線711。需注意的是，雖然此實施例說明使用單層絕緣膜作為絕緣膜712之情況作為例子，絕緣膜712不一定是單層膜，可以是包括兩或多層之堆疊絕緣膜。

絕緣膜712係使用能夠承受稍後製造步驟的熱處理之溫度的材料所形成。尤其是，將氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁、氧化鋁等等用於絕緣膜712較佳。

在此說明書中，氮氧化物意指氧量大於氮量之基板，及氧氮化物意指氮量大於氧量之基板。

藉由CMP法等等來平面化絕緣膜712的表面。

接著，如圖14A所示，閘極電極713係形成絕緣膜712之上。

可使用包括諸如鉬、鈦、鉻、鉭、鎢、釹、或鈧等或含這些金屬材料的任一者作為主要成分之合金材料、或這些金屬的任一者之氮化物的一或多個導電膜將閘極電極713形成具有單層結構或疊層結構。需注意的是，只要其能夠承受稍後步驟所執行之熱處理的溫度，亦可使用鋁或銅作為此種金屬材料。為了避免耐熱性和腐蝕的問題，鋁或銅與耐火金屬材料組合使用較佳。作為耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧等等。

例如，作為閘極電極713的兩層堆疊結構，下面結構較佳：鉬膜堆疊在鋁膜之上的兩層結構；鉬膜堆疊在銅膜之上的兩層結構；氮化鈦膜或氮化鉭膜堆疊在銅膜之上的兩層結構；及氮化鈦膜和鉬膜相堆疊之兩層結構。作為閘極電極713的三層堆疊結構，下面結構較佳：包括鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜之堆疊結構，或者鋁和釹的合金膜作為中間層，及鎢膜、氮化鎢膜、氮化鈦膜、及鈦膜的任一者作為頂層和底層。

另外，亦可使用氧化銦、氧化銦和氧化錫的合金、氧化銦和氧化鋅的合金、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵等等的透光氧化物導電膜作為閘極電極713。

閘極電極713的厚度在10 nm至400 nm、100 nm至200 nm較佳的範圍中。在此實施例中，在藉由使用鎢靶材之濺鍍法將閘極電極用的導電膜形成具有厚度150 nm之後，藉由蝕刻等等將導電膜處理(圖案化)成想要的形狀，藉以形成閘極電極713。閘極電極具有錐形端部較佳，因為可提高與欲堆疊在其上之閘極絕緣膜的覆蓋程度。需注意的是，可藉由噴墨法形成抗蝕遮罩。藉由噴墨法形成抗蝕遮罩無須光遮罩；如此，可降低製造成本。

接著，如圖14B所示，閘極絕緣膜714形成在閘極電極713之上。選自藉由使用由電漿CVD法、濺鍍法等等所形成的氧化矽膜、氮化矽膜、氮氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、氧氮化鋁膜、氧化鉿膜、及氧化鉭膜之一或多個膜，可將閘極絕緣膜714形成具有單層結構或疊層結構。較佳的是，閘極絕緣膜714盡可能含有越少的諸如濕氣或氫等雜質越好。在藉由濺鍍法形成氧化矽膜之例子中，矽靶材或石英靶材被使用作為靶材，及氧或氧和氬的混合氣體被使用作為濺鍍氣體。

雜質減少之氧化物半導體(淨化的氧化物半導體)對介面能態和介面電荷極為敏感；因此，淨化的氧化物半導體和閘極絕緣膜714之間的介面很重要。因此，與淨化的氧化物半導體相接觸之閘極絕緣膜(GI)必須具有高品質。

例如，可藉由使用微波(具有頻率2.45 GHz)較佳的高密度電漿CVD法形成濃密及具有高耐壓之高品質的絕緣膜。這是因為當淨化的氧化物半導體和高品質的閘極絕緣膜配置成彼此緊密相接觸時，能夠降低介面能態及可使介面特性令人滿意。

無須說，只要能夠形成高品質絕緣膜作為閘極絕緣膜714，可利用諸如濺鍍法或電漿CVD法等其他膜形成法。可使用藉由形成之後熱處理的膜品質提高之閘極絕緣膜，或與氧化物半導體之介面的特性提高之絕緣膜。在任一例子中，可使用在閘極絕緣膜和氧化物半導體膜之間具有降低的介面能態密度及可形成令人滿意的介面與具有令人滿意的膜品質之絕緣膜作為閘極絕緣膜。

閘極絕緣膜714可被形成具有堆疊使用具有高屏障特性之材料所形成之絕緣膜和諸如氧化矽膜或氮氧化矽膜等具有較低氮比例之絕緣膜的結構。在那例子中，諸如氧化矽膜或氮氧化矽膜等絕緣膜係形成在具有高屏障特性的絕緣膜和氧化物半導體膜之間。作為具有高屏障特性之絕緣膜，例如，可給定氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜等等。具有高屏障特性之絕緣膜可防止諸如濕氣或氫等大氣中的雜質，或者諸如鹼性金屬或重金屬等基板中的雜質進入氧化物半導體膜、閘極絕緣膜714、或氧化物半導體膜和另一絕緣膜之間的介面或其附近。此外，與氧化物半導體膜相接觸的諸如氧化矽膜或氮氧化矽膜等具有較低氮比例之絕緣膜可防止具有高屏障特性的絕緣膜與氧化物半導體膜直接接觸。

例如，以下面方式可將閘極絕緣膜714形成具有厚度100 nm：藉由濺鍍法形成具有厚度50 nm或更多及200 nm或更少之氮化矽膜(SiN_y(y>0))作為第一閘極絕緣膜，及將具有厚度5 nm或更多及300 nm或更少之氧化矽膜(SiO_x(x>0))堆疊在第一閘極絕緣膜之上作為第二閘極絕緣膜。可依據電晶體所需的特性適當設定閘極絕緣膜714的厚度，及可以約350 nm至400 nm。

在此實施例中，閘極絕緣膜714被形成具有藉由濺鍍法所形成之具有厚度100 nm的氧化矽膜被堆疊在藉由濺鍍法所形成之具有厚度50 nm的氮化矽膜之上的結構。

需注意的是，閘極絕緣膜714與稍後欲待形成之氧化物半導體相接觸。當氧化物半導體含有氫時，會不利地影響電晶體的特性；因此，閘極絕緣膜714未含有氫、氫氧根、和濕氣較佳。為了閘極絕緣膜714含有盡可能少的氫、氫氧根、和濕氣，較佳的是，在濺鍍設備的預熱室中，藉由預熱形成閘極電極713的基板700，來消除或移除諸如濕氣或氫等吸收在基板700上之雜質，作為膜形成的預處理。預熱的溫度在100℃至400℃、150℃至300℃較佳的範圍中。作為設置在預熱室中之排氣單元，低溫泵較佳。需注意的是，可省略此預熱處理。

接著，在閘極絕緣膜714之上，形成具有厚度2 nm至200 nm、3 nm至50 nm較佳、3 nm至20 nm更好之氧化物半導體膜。氧化物半導體膜係藉由使用氧化物半導體靶材之濺鍍法所形成。而且，可在稀有氣體(如、氬)大氣、氧大氣、或稀有氣體(如、氬)和氧之混合氣體中，藉由濺鍍法形成氧化物半導體膜。

需注意的是，在藉由濺鍍法形成氧化物半導體膜之前，執行引入氬氣和產生電漿之逆濺鍍較佳，以從閘極絕緣膜714的表面移除灰塵。逆濺鍍意指在未施加電壓到靶材側之下，在氬大氣中將RF電源用於施加電壓到基板側，以在基板附近產生電漿及修改表面之方法。需注意的是，可使用氮、氦等等的大氣來取代氬大氣。另一選擇是，可使用添加氧、氧化亞氮等等的氬大氣。另一選擇是，可使用添加氯、四氟化碳等等之氬大氣。

欲待使用的氧化物半導體含有至少銦(In)或鋅(Zn)較佳。尤其是，含有In和Zn較佳。作為用以減少包括氧化物半導體之電晶體的電特性變化之穩定劑，額外含有鎵(Ga)較佳。含有錫(Sn)作為穩定劑較佳。含有鉿(Hf)作為穩定劑較佳。含有鋁(Al)作為穩定劑較佳。作為另一穩定劑，可含有一或複數種鑭系元素，諸如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)或鎦(Lu)等。尤其是，關於氧化物半導體膜，如上述，可使用氧化銦，氧化錫，氧化鋅，兩成分金屬氧化物，諸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、或In-Ga基氧化物等；三成分金屬氧化物，諸如In-Ga-Zn基氧化物(亦稱作IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物等；四成分氧化物，諸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物等。

在此實施例中，作為氧化物半導體，使用具有厚度30 nm之In-Ga-Zn基氧化物半導體薄膜，其係藉由使用包括銦(In)、鎵(Ga)、及鋅(Zn)之靶材的濺鍍法所獲得。在藉由濺鍍法形成In-Ga-Zn基氧化物半導體膜之例子中，較佳的是，使用具有原子比In:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3、或3:1:4之In-Ga-Zn基氧化物的靶材。當使用具有上述原子比之In-Ga-Zn基氧化物的靶材形成氧化物半導體膜時，可能形成多晶體或c軸對準晶體(CAAC)。包括In、Ga、及Zn之靶材的填充率大於或等於90%及小於或等於100%、大於或等於95%及小於或等於100%較佳。藉由使用具有高填充率之靶材，形成濃密的氧化物半導體膜。

在使用In-Zn基氧化物材料作為氧化物半導體膜之例子中，其靶材具有組成比In:Zn=50:1至1:2(原子比)(In₂O₃:ZnO=25:1至1:4(莫耳比))、In:Zn=20:1至1:1(原子比)(In₂O₃:ZnO=10:1至1:2(莫耳比))較佳、In:Zn=15:1至1.5:1(原子比)(In₂O₃:ZnO=15:2至3:4(莫耳比))更好。例如，在用於形成具有原子比In:Zn:O=X:Y:Z的In-Zn基氧化物半導體之靶材中，滿足Z>1.5X+Y的關係。藉由將Zn的比率保持在上述範圍內可提高遷移率。

在此實施例中，以將基板支托在降壓的處理室中，在移除其內之剩餘濕氣的同時將移除氫和濕氣之濺鍍氣體引進到處理室內，及使用上述靶材的此種方式，氧化物半導體膜係形成在基板700之上。膜形成時之基板溫度可在100℃至600℃、200℃至400℃較佳的範圍中。藉由在加熱基板的狀態中形成氧化物半導體膜，可降低包括在所形成的氧化物半導體膜中之雜質濃度。此外，可降低由於濺鍍所導致的破壞。為了移除處理室中的剩餘濕氣，使用誘捕式真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。排氣單元可以是設置有冷凝阱之渦輪泵。在以低溫泵排氣之膜形成室中，例如，移除氫原子、諸如水(H₂O)等含氫原子之化合物、(較佳的是，亦包括含碳原子之化合物)等等，藉以可降低膜形成室中所形成之氧化物半導體膜所含有的雜質濃度。

作為膜形成條件的一例子，基板和靶材之間的距離為100 mm、壓力為0.6 Pa、直流(DC)電源為0.5 kW、及大氣為氧大氣(氧流率的比例為100%)。需注意的是，脈衝式直流(DC)電源較佳，因為可降低膜形成所產生的灰塵及可使膜厚度均勻。

為了氧化物半導體膜含有盡可能少的氫、氫氧根、和濕氣，在濺鍍設備的預熱室中，藉由預熱已經過處理上至且包括形成閘極絕緣膜714的步驟之基板700，來消除或移除諸如濕氣或氫等吸收在基板700上之雜質，作為膜形成的預處理。預熱的溫度在100℃至400℃、150℃至300℃較佳的範圍中。作為設置在預熱室中之排氣單元，低溫泵較佳。需注意的是，可省略此預熱處理。在形成稍後將形成之絕緣膜722之前，同樣地可在已經過處理上至且包括形成導電膜716至721的步驟之基板700上執行此預熱。

接著，如圖14B所示，藉由蝕刻等等將氧化物半導體膜處理(圖案化)成想要的形狀，藉以在島型氧化物半導體膜715與閘極電極713重疊之位置中，將島型氧化物半導體膜715形成在閘極絕緣膜714之上。

可藉由噴墨法形成用以形成島型氧化物半導體膜715之抗蝕遮罩。藉由噴墨法形成抗蝕遮罩無須光遮罩；如此，可降低製造成本。

需注意的是，用以形成島型氧化物半導體膜715之蝕刻可以是濕蝕刻、乾蝕刻、或乾蝕刻和濕蝕刻二者。作為乾蝕刻用的蝕刻氣體，使用含氯的氣體(氯類氣體，諸如氯(Cl₂)、氯化硼(BCl₃)、氯化矽(SiCl₄)、或四氯化碳(CCl₄)等)等等。另一選擇是，可使用含氟的氣體(氟類氣體，諸如四氟化碳(CF₄)、氟化硫(SF₆)、氟化氮(NF₃)、或三氟甲烷(CHF₃)等)；溴化氫(HBr)；氧(O₂)；添加諸如氦(He)或氬(Ar)等稀有氣體之這些氣體的任一個等等。

作為乾蝕刻方法，可使用平行板反應性離子蝕刻(RIE)法或電感式耦合電漿(ICP)蝕刻法。為了將膜蝕刻成想要的形狀，需要適當調整蝕刻條件(如、施加到線圈型電極之電力量，施加到基板側上之電極的電力量，基板側上的電極溫度等)。

作為濕蝕刻用的蝕刻劑，可使用ITO-07N(由KANTO化學股份有限公司所製造)等等。

需注意的是，在隨後步驟形成導電膜之前執行逆濺鍍較佳，以便抗蝕劑剩餘物等等留在島型氧化物半導體膜715的表面之上及移除閘極絕緣膜714。

需注意的是，在一些例子中，藉由濺鍍等等所形成之氧化物半導體膜包括大量的濕氣或氫作為雜質。濕氣或氫容易形成施體位準，及如此充作氧化物半導體中的雜質。如此，在本發明的一實施例中，為了降低氧化物半導體中的諸如濕氣或氫等雜質，在氮大氣、氧大氣、超乾燥空氣的大氣、或稀有氣體(如、氬、氦)大氣中，於氧化物半導體膜715上執行熱處理。較佳的是，氣體中的水含量為20 ppm或更低、1 ppm或更低較佳、10 ppb或更低更好。

藉由在氧化物半導體膜715上執行熱處理，可消除氧化物半導體膜715中之濕氣或氫。尤其是，可以溫度300℃至700℃、300℃至500℃較佳執行熱處理。例如，可以500℃執行熱處理達約3至6分鐘。當RTA法被用於熱處理時，可短時間執行脫水或除氫；因此，甚至在高於玻璃的應變點之溫度中可執行處理。

在此實施例中，使用熱處理設備的其中之一的電爐。

需注意的是，熱處理設備並不侷限於電爐，及可包括藉由來自諸如電阻加熱元件等加熱元件的熱傳導或熱輻射來加熱處理物體之裝置。例如，可使用諸如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)等快速熱退火(RTA)設備。LRTA設備為用以藉由從諸如鹵素燈、金屬鹵化物燈、氙弧光燈、碳弧光燈、高壓鈉燈、或高壓水銀燈等燈所發出的光之輻射(電磁波)來加熱處理物體之設備。GRTA設備為使用高溫氣體來執行熱處理之設備。作為氣體，使用不與熱處理欲待處理的物體起反應之鈍氣，例如，氮或諸如氬等稀有氣體。

在熱處理中，濕氣、氫等等未包含在氮或諸如氦、氖、或氬等稀有氣體中較佳。另一選擇是，引進到熱處理設備之氮或諸如氦、氖、或氬等稀有氣體的純度被設定為6N(99.9999%)或更大，7N(99.99999%)或更大較佳(即、雜質濃度為1 ppm或更低，0.1 ppm或更低較佳)。

經由上述處理，可降低氧化物半導體膜715中之氫的濃度及可淨化氧化物半導體膜715。如此，可使氧化物半導體膜穩定。此外，以低於或等於玻璃轉變溫度之溫度的熱處理能夠形成具有寬能帶隙之氧化物半導體膜，其中由於氫所產生的載子密度低。因此，可使用大尺寸基板製造電晶體，以便能夠增加生產率。

需注意的是，在加熱氧化物半導體膜之例子中，雖然依據氧化物半導體膜的材料或加熱條件，但是在某些例子中，在氧化物半導體膜的表面中形成板狀晶體。板狀晶體為c軸對準在實質上垂直於氧化物半導體膜的表面之方向上的單晶較佳。即使板狀晶體未形成單晶體，但是各結晶為c軸對準在實質上垂直於氧化物半導體膜的表面之方向上的多晶體較佳。在上述多晶體中，除了是c軸對準之外，結晶具有同一a-b面、a軸、或b軸。需注意的是，當氧化物半導體膜的基本表面不均勻時，面狀結晶為多晶體。因此，基礎面的表面越平均越好。

接著，將絕緣膜708、絕緣膜712、和閘極絕緣膜714部分蝕刻，藉以形成到達島型半導體膜702、島型半導體膜703、及佈線711之接觸孔。

然後，藉由濺鍍法或真空蒸發法將導電膜形成以覆蓋氧化物半導體膜715。之後，藉由蝕刻等等圖案化導電膜，以便如圖14C所示一般形成各充作源極電極、汲極電極、或佈線之導電膜716至721。

需注意的是，導電膜716及717與島型半導體膜702相接觸。導電膜718及719與島型半導體膜703相接觸。導電膜720與佈線711和氧化物半導體膜715相接觸。導電膜721與氧化物半導體膜715相接觸。

作為用以形成導電膜716至721之導電膜的材料，可使用下面材料的任一者：選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素；包括這些元素的任一者之合金；包括上述元素組合之合金膜等等。另一選擇是，可利用諸如鉻、鉭、鈦、鉬、或鎢等耐火金屬的膜堆疊在鋁、銅的金屬膜之上或之下的結構等等。為了避免耐熱性和腐蝕的問題，鋁或銅與耐火金屬材料組合使用較佳。作為耐火金屬材料，可使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等等。

另外，導電膜可具有單層結構或包括兩或多層之疊層結構。例如，可給定含矽之鋁膜的單層結構；包括鈦膜在鋁膜之上的兩層結構；鈦膜、鋁膜、和鈦膜以此順序堆疊的三層結構等等。

可使用導電金屬氧化物形成用以形成導電膜716至721的導電膜。作為導電金屬氧化物，可使用氧化銦、氧化錫、氧化鋅、氧化銦和氧化錫之合金、氧化銦和氧化鋅之合金、或含矽或氧化矽之金屬氧化物材料的任一者。

在形成導電膜之後執行熱處理的例子中，導電膜具有足夠承受熱處理之耐熱性較佳。

需注意的是，適當調整材料和蝕刻條件，以便在蝕刻導電膜時盡可能不去除氧化物半導體膜715。依據蝕刻條件，具有島型氧化物半導體膜715的露出部位被局部蝕刻及如此形成溝槽(凹下部)之一些例子。

在此實施例中，使用鈦膜作為導電膜。因此，可藉由使用含氨和過氧化氫水之溶液(過氧氫氨混合物)的濕蝕刻來選擇性蝕刻導電膜；然而，在某些例子中，氧化物半導體膜715亦被局部蝕刻。作為過氧化氫氨混合物，尤其是，使用以5:2:2的體積比來混合31 wt%(重量百分比)過氧化氫水、28重量百分比的氨水、及水之溶液。另一選擇是，可藉由使用含氯(Cl₂)、氯化硼(BCl₃)等等的乾蝕刻來蝕刻導電膜。

為了減少光致微影處理中之光遮罩和步驟的數目，可藉由使用使用多色調遮罩所形成之抗蝕遮罩來執行蝕刻，多色調遮罩為透射光以便具有複數個強度之曝光遮罩。藉由使用多色調遮罩所形成之抗蝕遮罩具有複數個厚度，及另外可藉由蝕刻改變形狀；因此，可在複數個蝕刻步驟中使用抗蝕遮罩，以處理成不同圖案。因此，對應於至少兩種不同圖案之抗蝕遮罩係可藉由一多色調遮罩來形成。如此，可減少曝光遮罩的數目，亦可減少對應的光致微影步驟數目，藉以可實現處理的簡化。

接著，使用諸如N₂O、N₂、或Ar等氣體來執行電漿處理。藉由此電漿處理，去除黏附於氧化物半導體膜的露出表面之水等等。電漿處理同樣亦可使用氧和氬的混合氣體來執行。

在電漿處理之後，如圖14C所示，絕緣膜722被形成以便覆蓋導電膜716至721和氧化物半導體膜715。絕緣膜722含有盡可能少的諸如濕氣、氫、和氧等雜質較佳。單層的絕緣膜或堆疊的複數個絕緣膜可被利用作為絕緣膜722。當絕緣膜722中含有氫時，氫進入氧化物半導體膜或藉由氫從氧化物半導體膜析取氧發生，藉以氧化物半導體膜的背通道部具有較低電阻(n型導電性)；如此，可形成寄生通道。因此，為了形成含有盡可能少的氫之絕緣膜722，利用未使用氫之膜形成法是重要的。具有高屏障特性之材料被用於絕緣膜722較佳。例如，作為具有高屏障特性的絕緣膜，可使用氮化矽膜、氧氮化矽膜、氮化鋁膜、氧氮化鋁膜等等。當使用堆疊的複數個膜時，諸如氧化矽膜或氮氧化矽膜等具有較低氮比例之絕緣膜係形成在比具有高屏障特性的絕緣膜較接近氧化物半導體膜715之側邊上。然後，具有高屏障特性之絕緣膜被形成以便與導電膜716至721和氧化物半導體膜715重疊，具有有著較低氮比例之絕緣膜夾置在其間。當使用具有高屏障特性之絕緣膜時，可防止諸如濕氣或氫等雜質進入氧化物半導體膜715、閘極絕緣膜714、或氧化物半導體膜715和另一絕緣膜之間的介面及其附近。此外，被形成與氧化物半導體膜715相接觸的諸如氧化矽膜或氮氧化矽膜等具有較低氮比例之絕緣膜可防止使用具有高屏障特性的材料所形成之絕緣膜與氧化物半導體膜715直接接觸。

在此實施例中，絕緣膜722被形成具有藉由濺鍍法所形成之厚度100 nm的氮化矽膜堆疊在藉由濺鍍法所形成之具有厚度200 nm的氧化矽膜之上的結構。膜形成時之基板溫度可高於或等於室溫及低於或等於300℃，及此實施例為100℃。

在形成絕緣膜722之後，可執行熱處理。以溫度在200℃至400℃的範圍中，例如、250℃至350℃，在氮大氣、超乾燥空氣的大氣、或稀有氣體(如、氬、氦)大氣中執行熱處理。較佳的是，氣體中的水含量為20 ppm或更低、1 pmm或更低較佳、10 ppb或更低更好。在此實施例中，例如，在氮大氣中以250℃執行熱處理達1小時。而且，以類似於先前在氧化物半導體膜上所執行的熱處理以減少濕氣或氫之方式的方式，在形成導電膜716至721之前可執行高溫的短時間之RTA處理。甚至當在藉由提供含氧的絕緣膜722之後執行熱處理，先前在氧化物半導體膜上所執行的熱處理所導致之氧缺陷產生在氧化物半導體膜715中時，氧仍可從絕緣膜722供應到氧化物半導體膜715。藉由供應氧到氧化物半導體膜715，可在氧化物半導體膜715降低充作施體之氧缺陷，及可滿足化學計量比。較佳的是，氧化物半導體膜715中之氧的比例高於化學計量組成中的比例。結果，可使氧化物半導體膜715成為實質上i型，及可降低由於氧缺陷所導致之電晶體的電特性變化；如此，可提高電特性。只要在形成絕緣膜722之後，並不特別限制此熱處理的時序。當使此熱處理加倍作為諸如用於形成樹脂膜的熱處理或用於降低透明導電膜的電阻之熱處理等另一步驟時，可使氧化物半導體膜715成為實質上i型，卻不必增加步驟數目。

而且，可藉由將氧化物半導體膜715經過氧大氣中的熱處理，以便將氧添加到氧化物半導體，可減少在氧化物半導體膜715中充作施體之氧缺陷。以溫度例如高於或等於100℃及低於350℃、高於或等於150℃及低於250℃較佳執行熱處理。較佳的是，在氧大氣中用於熱處理之氧氣不包括水、氫等等。另一選擇是，引進熱處理設備之氧氣的純度大於或等於6N(99.9999%)或更大較佳，7N(99.99999%)或更大更好(即、氧氣中之雜質濃度低於或等於1 ppm，低於或等於0.1 ppm較佳)。

另一選擇是，可藉由離子植入法、離子摻雜法等等將氧添加到氧化物半導體膜715，以降低充作施體之氧缺陷。例如，可變成具有微波2.45 GHz之電漿狀態的氧可添加到氧化物半導體膜715。

需注意的是，藉由將導電膜形成在絕緣膜722之上，而後圖案化導電膜，可在與氧化物半導體膜715重疊之位置中形成背閘極電極。在形成背閘極電極之例子中，絕緣膜被形成覆蓋背閘極電極較佳。背閘極電極係可使用類似於閘極電極713或導電膜716至721的材料和結構之材料和結構來形成。

背閘極電極的厚度在10 nm至400 nm、100 nm至200 nm較佳的範圍中。例如，可以形成堆疊鈦膜、鋁膜、和鈦膜之導電膜，藉由光致微影法等等形成抗蝕遮罩，及藉由蝕刻去除不必要的部位，以便導電膜被處理(圖案化)成想要的形狀之此種方式來形成背閘極電極。

經由上述處理，形成電晶體724。

電晶體724包括閘極電極713、閘極電極713之上的閘極絕緣膜714、閘極絕緣膜714之上並且與閘極電極713重疊的氧化物半導體膜715、及形成在氧化物半導體膜715之上的一對導電膜720及721。另外，電晶體724可包括絕緣膜722作為其成分。圖14C所示之電晶體724具有通道蝕刻型結構，其中導電膜720和導電膜721之間的氧化物半導體膜715之部分被蝕刻。

雖然電晶體724被說明為單閘極電晶體，但是若需要，當包括彼此電連接之複數個閘極電極713時，可製造包括複數個通道形成區之多閘極電晶體。

此實施例可與上述實施例的任一者組合實施。

(實施例4)

在此實施例中，將說明包括氧化物半導體和具有不同於實施例3之結構的電晶體。

圖15A所示之固態成像裝置或半導體顯示裝置如同實施例3一般包括光電二極體704和n通道電晶體705。此外，在圖15A中，包括氧化物半導體膜及具有通道保護結構之底閘極電晶體724係形成在光電二極體704和n通道電晶體705之上。

電晶體724包括形成在絕緣膜712之上的閘極電極730、閘極電極730之上的閘極絕緣膜731、閘極絕緣膜731之上並且與閘極電極730重疊的氧化物半導體膜732、氧化物半導體膜732之上並且在與閘極電極730重疊的位置中之通道保護膜733、形成在氧化物半導體膜732之上的導電膜734和導電膜735。電晶體724可另包括形成在導電膜734、導電膜735、及通道保護膜733之上的絕緣膜736作為其組件。

通道保護膜733可防止充作通道形成區之氧化物半導體膜732的一部分在稍後步驟被破壞，例如，由於電漿或蝕刻時的蝕刻劑所導致之厚度減少。因此，可提高電晶體的可靠性。

通道保護膜733係可使用含氧的無機材料(諸如氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧氮化鋁等)來形成。通道保護膜733係可藉由諸如電漿CVD法或熱CVD法等蒸汽沈積法或濺鍍法來形成。在形成通道保護膜733之後，藉由蝕刻處理其形狀。此處，以藉由濺鍍法形成氧化矽膜和藉由使用以光致微影所形成之遮罩的蝕刻來處理之此種方式來形成通道保護膜733。

含氧之無機材料被用於通道保護膜733，藉以可設置甚至當為了降低濕氣和氫所執行之熱處理而導致氧缺陷產生在氧化物半導體膜732中時，從通道保護膜733仍供應氧到氧化物半導體膜732，及降低充作施體的氧缺陷以滿足化學計量組成之結構。氧化物半導體膜732中之氧的比例高於化學計量組成中的比例較佳。如此，可使通道形成區接近i型，及可降低由於氧缺陷所導致之電晶體724的電特性變化；因此，可提高電特性。

圖15B所示之固態成像裝置或半導體顯示裝置如同實施例3一般包括包括結晶矽之光電二極體704和n通道電晶體705。此外，在圖15B中，包括氧化物半導體膜之底接觸電晶體724係形成在光電二極體704和n通道電晶體705之上。

電晶體724包括形成在絕緣膜712之上的閘極電極741、閘極電極741之上的閘極絕緣膜742、閘極絕緣膜742之上的導電膜743和導電膜744、及與閘極電極重疊741且具有閘極絕緣膜742夾置在其間之氧化物半導體膜745。電晶體724可另包括形成在氧化物半導體膜745之上的絕緣膜746作為其組件。

需注意的是，此實施例所說明之電晶體724可另包括背閘極電極。

此實施例可與上述實施例的任一者組合實施。

(實施例5)

在此實施例中，將說明電晶體的結構例子。需注意的是，可以類似於上述實施例的方式之方式形成類似於上述實施例中的部位相同部位或者具有類似於上述實施例之功能的功能之部位。可以類似於上述實施例之方式的方式來實施與上述實施例的步驟相同之步驟及類似於上述實施例之步驟的步驟。因此，此實施例不重複其說明。此外，也不重複相同部位的詳細說明。

圖19A所示之電晶體2450包括基板2400之上的閘極電極2401，閘極電極2401之上的閘極絕緣膜2402，閘極絕緣膜2402之上的氧化物半導體膜2403，及氧化物半導體膜2403之上的源極電極2405a和汲極電極2405b。絕緣膜2407係形成在氧化物半導體膜2403、源極電極2405a、及汲極電極2405b之上。絕緣膜2409可形成在絕緣膜2407之上。電晶體2450為底閘極電晶體及亦為反向交錯型電晶體。

圖19B所示之電晶體2460包括基板2400之上的閘極電極2401，閘極電極2401之上的閘極絕緣膜2402，閘極絕緣膜2402之上的氧化物半導體膜2403，氧化物半導體膜2403之上的通道保護膜2406，及通道保護膜2406和氧化物半導體膜2403之上的源極電極2405a和汲極電極2405b。絕緣膜2409可形成在源極電極2405a和汲極電極2405b之上。電晶體2460為被稱作通道保護型(亦稱作通道停止型)電晶體之底閘極電晶體，及亦為反向交錯型電晶體。通道保護膜2406係可使用類似於其他絕緣膜的材料和方法之材料和方法來形成。

圖19C所示之電晶體2470包括基板2400之上的基極膜2436，基極膜2436之上的氧化物半導體膜2403，氧化物半導體膜2403和基極膜2436之上的源極電極2405a和汲極電極2405b，氧化物半導體膜2403、源極電極2405a、和汲極電極2405b之上的閘極絕緣膜2402，及閘極絕緣膜2402之上的閘極電極2401。絕緣膜2409可形成在閘極電極2401之上。電晶體2470為頂閘極電晶體。

圖19D所示之電晶體2480包括基板2400之上的閘極電極2411，閘極電極2411之上的第一閘極絕緣膜2413，第一閘極絕緣膜2413之上的氧化物半導體膜2403，及氧化物半導體膜2403和第一閘極絕緣膜2413之上的源極電極2405a和汲極電極2405b。第二閘極絕緣膜2414係形成在氧化物半導體膜2403、源極電極2405a、和汲極電極2405b之上，以及背閘極電極2412係形成在第二閘極絕緣膜2414之上。絕緣膜2409可形成在背閘極電極2412之上。

電晶體2480具有電晶體2450和電晶體2470之組合的結構。

藉由改變背閘極電極的電位，可改變電晶體的臨界電壓。背閘極電極被形成以便與氧化物半導體膜2403中之通道形成區重疊。另外，背閘極電極可被電絕緣及在浮動狀態中，或者可在背閘極電極被供應有電位之狀態中。在後一例子中，背閘極電極可被供應有與閘極電極的電位相同位準之電位，或者可被供應有諸如大地電位等固定電位。藉由控制供應到背閘極電極之電位的位準，可控制電晶體的臨界電壓。

當氧化物半導體膜2403完全被覆蓋有背閘極電極、源極電極2405a、及汲極電極2405b時，可防止來自背閘極電極的光進入氧化物半導體膜2403。因此，可防止氧化物半導體膜2403的光分解，及可防止諸如電晶體的臨界電壓之位移等特性的劣化。

與氧化物半導體膜2403相接觸之絕緣膜(在此實施例中，對應於閘極絕緣膜2402、絕緣膜2407、通道保護膜2406、基極膜2436、第一閘極絕緣膜2413、及第二閘極絕緣膜2414)係使用含第13族元素和氧之絕緣材料來形成較佳。許多氧化物半導體材料含有第13族元素，及含第13族元素之絕緣材料與氧化物半導體運作良好。藉由將含第13族的絕緣材料用於與氧化物半導體相接觸之絕緣膜，可使與氧化物半導體之介面保持令人滿意的狀態。

含第13族元素之絕緣材料意指含一或多個第13族元素的絕緣材料。作為含第13族元素之絕緣材料，可給定氧化鎵、氧化鋁、氧化鎵鋁、氧化鋁鎵等等作為例子。此處，氧化鎵鋁意指在原子比中鋁量大於鎵量之材料，而氧化鋁鎵意指在原子比中鎵量大於鋁量之材料。

例如，在形成與含鎵的氧化物半導體膜相接觸之絕緣膜的例子中，可將含氧化鎵之材料用於絕緣膜，以便可在氧化物半導體膜和絕緣膜之間的介面中保持令人滿意之特性。當氧化物半導體膜和含氧化鎵之絕緣膜被設置成彼此相接觸時，例如可抑制氧化物半導體膜和絕緣膜之間的介面中之氫的堆積。需注意的是，在將與氧化物半導體的構成元素同一族中的元素用於絕緣膜之例子中可獲得類似效果。例如，藉由使用含氧化鋁之材料來形成絕緣膜是有效的。需注意的是，氧化鋁具有不容易透水之特性。如此，關於防止水進入氧化物半導體膜，使用含氧化鋁之材料較佳。

藉由在氧大氣中的熱處理或藉由氧摻雜，使與氧化物半導體膜2403相接觸之絕緣膜的絕緣材料含有高於化學計量組成的比例之比例的氧較佳。“氧摻雜”意指添加氧到塊狀物內。需注意的是，使用“塊狀物”一詞，以便釐清氧不僅添加到薄膜的表面而且亦添加到薄膜的內部。此外，“氧摻雜”包括將氧電漿添加到塊狀物的氧電漿摻雜。可藉由離子植入法或離子摻雜法來執行氧摻雜。

例如，在與氧化物半導體膜2403相接觸之絕緣膜係使用氧化鎵所形成的例子中，藉由在氧大氣中執行熱處理或藉由氧摻雜，氧化鎵的組成可以是Ga₂O_x(x=3+α，0<α<1)。

在與氧化物半導體膜2403相接觸之絕緣膜係使用氧化鋁所形成的例子中，藉由在氧大氣中執行熱處理或藉由氧摻雜，氧化鋁的組成可以是Al₂O_x(x=3+α，0<α<1)。

在與氧化物半導體膜2403相接觸之絕緣膜係使用氧化鋁鎵(氧化鎵鋁)所形成的例子中，藉由在氧大氣中執行熱處理或藉由氧摻雜，氧化鋁鎵(氧化鎵鋁)的組成可被設定成Ga_xAl_2- _xO_3+α(0<x<2，0<α<1)。

藉由氧摻雜，可形成包括氧的比例高於化學計量組成中之比例的區域之絕緣膜。當包括此種區域之絕緣膜與氧化物半導體相接觸時，絕緣膜中之過量的氧供應到氧化物半導體膜，及減少氧化物半導體膜或氧化物半導體膜和絕緣膜之間的介面中的氧缺陷。如此，可使氧化物半導體膜成為i型或實質上i型氧化物半導體。

需注意的是，包括氧的比例高於化學計量組成中之比例的區域之絕緣膜可應用到與氧化物半導體膜2403相接觸之絕緣膜的位在氧化物半導體膜的上側上之絕緣膜或者位在氧化物半導體膜的下側上之絕緣膜；然而，應用此種絕緣膜到與氧化物半導體膜2403相接觸之絕緣膜的二者較佳。可以氧化物半導體膜2403夾置在各包括氧的比例高於化學計量組成的比例之區域的絕緣膜之間的結構(其被使用作為與氧化物半導體膜2403相接觸並且位在氧化物半導體膜2403的上側和下側上之絕緣膜)來加強上述效果。

氧化物半導體膜2403的上側和下側上之絕緣膜可含有相同構成元素或不同構成元素。例如，上側和下側上之絕緣膜可二者都使用組成為Ga₂O_x(x=3+α，0<α<1)的氧化鎵來形成。另一選擇是，上側和下側上之絕緣膜的其中之一係使用Ga₂O_x(x=3+α，0<α<1)來形成，而其中另一個係可使用其組成為Al₂O_x(x=3+α，0<α<1)的氧化鋁來形成。

藉由堆疊各包括氧的比例高於化學計量組成的比例之區域的絕緣膜來形成與氧化物半導體膜2403相接觸之絕緣膜。例如，氧化物半導體膜2403的上側上之絕緣膜可被形成如下：形成其組成為Ga₂O_x(x=3+α，0<α<1)的氧化鎵及將其組成為Ga_xAl_2-xO_3+α(0<x<2，0<α<1)之氧化鋁鎵(氧化鎵鋁)形成在其上。需注意的是，在氧化物半導體膜2403的下側上之絕緣膜係可藉由堆疊其各包括氧的比例高於化學計量組成中之比例的區域之絕緣膜來形成。另外，在氧化物半導體膜2403的上側和下側上之絕緣膜二者係可藉由堆疊其各包括氧的比例高於化學計量組成中之比例的區域之絕緣膜來形成。

此實施例可與上述實施例的任一者組合實施。

[例子1]

在此例中，將說明根據本發明的一實施例之半導體顯示裝置中的面板和背光之配置。

圖17為根據本發明的一實施例之半導體顯示裝置的結構之立體圖的例子。圖17所示之半導體顯示裝置包括面板1601，其中包括顯示元件和光感測器之像素形成在一對基板之間；第一擴散器板1602；稜鏡片1603；第二擴散器板1604；光導板1605；反射板1606；背光1608，其包括複數個光源1607；及電路板1609。

連續堆疊面板1601、第一擴散器板1602、稜鏡片1603、第二擴散器板1604、光導板1605、及反射板1606。光源1607設置在光導板1605的端部中。來自光源1607的光在光導板1605內部擴散，及藉由第一擴散器板1602、稜鏡片1603、及第二擴散器板1604的幫助，從對置基板側均勻傳送到面板1601。

雖然在此例使用第一擴散器板1602和第二擴散器板1604，但是擴散器板的數目並不侷限於此。擴散器板的數目可以是一或可以是三或更多。可將擴散器板設置在光導板1605和面板1601之間。因此，擴散器板可只設置在比稜鏡片1603更接近面板1601的側邊上，或者可只設置在比稜鏡片1603更接近光導板1605的側邊上。

另外，稜鏡片1603的橫剖面並不侷限於如圖17所示之鋸齒狀。只要來自光導板1605的光可集中在面板1601側上，稜鏡片1603可以是任何形狀。

電路板1609被設置有用以產生或處理欲輸入到面板1601的各種訊號之電路，用以處理輸出自面板1601的各種訊號之電路等等。此外，在圖17中，透過撓性印刷電路(FPC)1611，可將電路板1609和面板1601彼此連接。需注意的是，可藉由薄膜覆晶(COF)法將上述電路連接到面板1601，或藉由薄膜覆晶(COF)法將上述電路的部分連接到FPC 1611。

圖17圖解用以控制光源1607的驅動之控制電路係設置給電路板1609，及控制電路和光源1607透過FPC 1610彼此連接之例子。需注意的是，上述控制電路可形成在面板1601中，在其例中，面板1601和光源1607透過FPC等等彼此連接。

複數個光源1607發出不同色彩的光。作為光源1607，可使用發光元件，諸如LED(發光二極體)或OLED(有機發光二極體)等。

雖然圖17圖解光源1607係設置在面板1601的端部之邊緣光型光源，但是根據本發明的一實施例之半導體顯示裝置可以是光源1607直接設置在面板1601下方之直下型。

例如，當欲待偵測的物體之手指1612被放置接近面板1601時，已從背光1608發出和通過面板1601之光的部分反射離開手指1612及再次進入面板1601。可藉由連續打開對應於個別色彩的光源1607和獲得每一色彩的影像資料來獲得欲待偵測之物體的手指1612的彩色影像資料。

此實施例可與上述實施例的任一者組合實施。

[例子2]

根據本發明的一實施例之固態成像裝置或半導體顯示裝置的特徵在於可獲得高解析度影像，因為執行FS操作，及亦可獲得移動物體的高品質影像，因為利用全域快門方法。因此，藉由額外包括固態成像裝置或半導體顯示裝置作為組件，包括根據本發明的一實施例之固態成像裝置或半導體顯示裝置的電子裝置可被配備有更高的功能應用。根據本發明的一實施例之固態成像裝置或半導體顯示裝置的另一特徵在於電力消耗低，因為執行FS操作。因此，藉由額外包括固態成像裝置或半導體顯示裝置作為組件，可使包括根據本發明的一實施例之固態成像裝置或半導體顯示裝置的電子裝置消耗較低電力。

根據本發明的一實施例之固態成像裝置或半導體裝置可被用於顯示裝置、筆記型個人電腦、或設置有記錄媒體之影像再生裝置(典型上，諸如數位多用途碟(DVD)等再生記錄媒體的內容及具有用以顯示所再生的影像之顯示器的裝置)。可被設置有根據本發明的一實施例之固態成像裝置或半導體顯示裝置的電子裝置之其他例子包括行動電話、可攜式遊戲機、可攜式資訊終端、電子書、視頻相機、數位靜止相機、護目鏡型顯示器(頭戴式顯示器)、導航系統、聲頻再生裝置(如、車用音訊系統和數位音訊播放器)、複印機、傳真機、列印機、多功能列印機、自動提款機(ATM)、自動販賣機等等。圖18A至18E圖解這些電子裝置的特定例子。

圖18A圖解顯示裝置，其包括外殼5001、顯示部5002、支撐機座5003等等。根據本發明的一實施例之半導體顯示裝置可被用於顯示部5002。將根據本發明的一實施例之半導體顯示裝置用於顯示部5002可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之顯示裝置。將根據本發明的一實施例之半導體顯示裝置用於顯示部5002可減少顯示裝置的電力消耗。需注意的是，顯示裝置包括用以顯示資訊之所有裝置，諸如用於個人電腦、用於接收TV廣播、及用於顯示廣告等。

圖18B圖解可攜式資訊終端，其包括外殼5101、顯示部5102、操作鍵5103等等。根據本發明的一實施例之半導體顯示裝置可被用於顯示部5102。將根據本發明的一實施例之半導體顯示裝置用於顯示部5102可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之可攜式資訊終端。將根據本發明的一實施例之半導體顯示裝置用於顯示部5102可減少可攜式資訊終端的電力消耗。

圖18C圖解自動提款機，其包括外殼5201、顯示部5202、硬幣投入孔5203、紙鈔投入孔5204、卡片插入孔5205、存摺插入孔5206等等。根據本發明的一實施例之半導體顯示裝置可被用於顯示部5202。將根據本發明的一實施例之半導體顯示裝置用於顯示部5202可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之自動提款機。將根據本發明的一實施例之半導體顯示裝置用於顯示部5202可減少自動提款機的電力消耗。包括根據本發明的一實施例之半導體顯示裝置的自動提款機可以較高準確性讀取被用於生物認證之生物測定資訊，諸如指印、臉部、手印、掌印、手靜脈的圖案、虹膜等等。因此，在生物認證中可抑制應被認證的人被辨識作不同的人之比率的錯誤非匹配率，和不同的人被認證作應被認證的人之比率的錯誤可接受率。

圖18D圖解可攜式遊戲機，其包括外殼5301、外殼5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、電子筆5308等等。根據本發明的一實施例之半導體顯示裝置可被用於顯示部5303或顯示部5304。將根據本發明的一實施例之半導體顯示裝置用於顯示部5303或顯示部5304可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之可攜式遊戲機。將根據本發明的一實施例之半導體顯示裝置用於顯示部5303或顯示部5304可降低可攜式遊戲機的電力消耗。需注意的是，雖然圖18D所示之可攜式遊戲機包括兩顯示部5303及5034，但是包括在可攜式遊戲機中之顯示部的數目並不侷限於二。

圖18E圖解行動電話，其包括外殼5401、顯示部5402、音訊輸入部5403、音訊輸出部5404、操作鍵5405、光接收部5406等等。由光接收部5406所接收的光轉換成電訊號，藉以可載入外來影像。根據本發明的一實施例之半導體顯示裝置可用於顯示部5402。將根據本發明的一實施例之半導體顯示裝置可用於顯示部5402可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之行動電話。將根據本發明的一實施例之半導體顯示裝置可用於顯示部5402可降低行動電話的電力消耗。根據本發明的一實施例之固態成像裝置可用於將光接收部5406所接收的光轉換成電訊號。使用根據本發明的一實施例之固態成像裝置可設置能夠獲得高解析度、高品質影像資料並且被配備有更高功能應用之行動電話。使用根據本發明的一實施例之固態成像裝置可降低行動電話的電力消耗。

此實施例可與上述實施例和例子的任一者組合實施。

此申請案係依據日本專利局於2010、7、1所發表之日本專利申請案序號2010-150844，藉以併入其全文做為參考。

PR．．．佈線

TX．．．佈線

OUT．．．佈線

VR．．．佈線

SE．．．佈線

COM．．．佈線

FD．．．節點

SL．．．訊號線

GL．．．掃描線

101．．．光感測器

102．．．光電二極體

103．．．放大器電路

104．．．電晶體

120．．．像素

121．．．顯示元件

122．．．液晶元件

123．．．電晶體

124．．．電容器

201．．．導電膜

202．．．導電膜

203．．．導電膜

204．．．像素電極

205．．．導電膜

206．．．導電膜

210．．．導電膜

211．．．導電膜

212．．．導電膜

213．．．導電膜

214．．．導電膜

215．．．p型半導體膜

216．．．i型半導體膜

217．．．n型半導體膜

218．．．導電膜

219．．．導電膜

220．．．導電膜

221．．．導電膜

222．．．導電膜

223．．．導電膜

224．．．導電膜

225．．．導電膜

226．．．導電膜

227．．．導電膜

228．．．閘極絕緣膜

231．．．絕緣膜

232．．．基板

233．．．對置電極

234．．．液晶層

235．．．阻隔膜

236．．．基板

250．．．主動層

251．．．基板

253．．．主動層

300．．．曝光週期

301．．．讀取週期

302．．．電荷保持週期

700．．．基板

701．．．絕緣膜

702．．．島型半導體膜

703．．．島型半導體膜

704．．．光電二極體

705．．．n通道電晶體

707．．．閘極電極

708．．．絕緣膜

711．．．佈線

712．．．絕緣膜

713．．．閘極電極

714．．．閘極絕緣膜

715．．．氧化物半導體膜

716．．．導電膜

717．．．導電膜

718．．．導電膜

719．．．導電膜

720．．．導電膜

721．．．導電膜

722．．．絕緣膜

724．．．電晶體

727．．．區域

728．．．區域

729．．．區域

730．．．閘極電極

731．．．閘極絕緣膜

732．．．氧化物半導體膜

733．．．通道保護膜

734．．．導電膜

735．．．導電膜

736．．．絕緣膜

741．．．閘極電極

742．．．閘極絕緣膜

743．．．導電膜

744．．．導電膜

745．．．氧化物半導體膜

746．．．絕緣膜

1601．．．面板

1602．．．第一擴散器板

1603．．．稜鏡片

1604．．．第二擴散器板

1605．．．光導板

1606．．．反射板

1607．．．光源

1608．．．背光

1609．．．電路板

1611．．．撓性印刷電路

1612．．．手指

2400．．．基板

2401．．．閘極電極

2402．．．閘極絕緣膜

2403．．．氧化物半導體膜

2405a．．．源極電極

2405b．．．汲極電極

2406．．．通道保護膜

2407．．．絕緣膜

2409．．．絕緣膜

2411．．．閘極電極

2412．．．背閘極電極

2413．．．第一閘極絕緣膜

2414．．．第二閘極絕緣膜

2436．．．基極膜

2450．．．電晶體

2460．．．電晶體

2470．．．電晶體

2480．．．電晶體

5001．．．外殼

5002．．．顯示部

5003．．．支撐機座

5101．．．外殼

5102．．．顯示部

5103．．．操作鍵

5201．．．外殼

5202．．．顯示部

5203．．．硬幣投入孔

5204．．．紙鈔投入孔

5205．．．卡片插入孔

5206．．．存摺插入孔

5301．．．外殼

5302．．．外殼

5303．．．顯示部

5304．．．顯示部

5305．．．麥克風

5306．．．揚聲器

5307．．．操作鍵

5308．．．電子筆

5401．．．外殼

5402．．．顯示部

5403．．．音訊輸入部

5404．．．音訊輸出部

5405．．．操作鍵

5406．．．光接收部

圖1複數個光感測器之間的連接之組態的電路圖。

圖2A及2B為光感測器的電路圖和像素部的電路圖。

圖3為光感測器的時序圖。

圖4為佈線TX和佈線SE的時序圖。

圖5為光源的照明週期和非照明週期以及隨著時間之佈線TX、佈線PR、及佈線SE的電位之變化圖。

圖6為包括在半導體顯示裝置中之像素的組態之電路圖。

圖7為像素的俯視圖之例子圖。

圖8為顯示元件的俯視圖。

圖9A及9B為光感測器的俯視圖和橫剖面圖。

圖10為光源的照明週期和非照明週期以及隨著時間之佈線TX、佈線PR、及佈線SE的電位之變化圖。

圖11為光感測器的電路圖。

圖12為光感測器的時序圖。

圖13為光感測器的電路圖。

圖14A至14C為製造包括矽之電晶體和包括氧化物半導體之電晶體的方法之橫剖面圖。

圖15A及15B為包括矽之電晶體和包括氧化物半導體之電晶體的橫剖面圖。

圖16為面板的橫剖面圖。

圖17為半導體顯示裝置之結構的立體圖。

圖18A至18E為電子裝置圖。

圖19A至19D各為電晶體的結構之例子圖。

圖20為像素的俯視圖之例子圖。

PR．．．佈線

TX．．．佈線

OUT．．．佈線

101．．．光感測器

102．．．光電二極體

103．．．放大器電路

104．．．電晶體

Claims

一種固態成像裝置，包含：複數個像素，該複數個像素的每一個包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，用以供應電位到該第一複數個像素以控制第一電荷的累積之第三佈線係連接到用以供應該電位到該第二複數個像素之第四佈線，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
一種固態成像裝置，包含：複數個像素，該複數個像素的每一個包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，連接到包括在該第一複數個像素中之第一光電二極體的陽極之第三佈線係連接到第四佈線，該第四佈線連接到包括在該第二複數個像素中之第二光電二極體的陽極，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
一種固態成像裝置，包含：複數個像素，該複數個像素的每一個包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，被供應有控制包括在該第一複數個像素中之第四電晶體的切換用的第一訊號之第三佈線係連接到被供應有控制包括在該第二複數個像素中之第五電晶體的切換用的第二訊號之第四佈線，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
根據申請專利範圍第1至3項中任一項之固態成像裝置，其中，該電晶體包含具有比矽寬的能帶隙及比矽低的本徵載子密度之半導體材料在通道形成區中。
根據申請專利範圍第4項之固態成像裝置，其中，該氧化物半導體為In-Ga-Zn基氧化物半導體。
根據申請專利範圍第4項之固態成像裝置，其中，該通道形成區的氫濃度為5×10¹⁹/cm³或更低。
根據申請專利範圍第1至3項中任一項之固態成像裝置，其中，該電晶體的關閉狀態電流密度為100yA/μm或更低。
一種半導體顯示裝置，包含：複數個像素，光感測器和顯示元件，其包括在該複數個像素的每一個中，該光感測器包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，用以供應電位到該第一複數個像素以控制第一電荷的累積之第三佈線係連接到用以供應該電位到該第二複數個像素之第四佈線，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
一種半導體顯示裝置，包含：複數個像素，光感測器和顯示元件，其包括在該複數個像素的每一個中，該光感測器包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，連接到包括在該第一複數個像素中之第一光電二極體的陽極之第三佈線係連接到第四佈線，該第四佈線連接到包括在該第二複數個像素中之第二光電二極體的陽極，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
一種半導體顯示裝置，包含：複數個像素，光感測器和顯示元件，其包括在該複數個像素的每一個中，該光感測器包含：光電二極體，被組構以產生電流；以及放大器電路，被組構以放大由電流值所決定的電荷量，藉以產生輸出訊號，其中，該放大器電路包含第一電晶體、第二電晶體及第三電晶體，該第一電晶體被組構以保持由該電流值所決定之該電荷量，其中，該第一電晶體之源極和汲極的其中之一電連接到該光電二極體，其中，該第一電晶體之該源極和該汲極的其中另一者電連接到該第二電晶體的閘極，其中，該第二電晶體之源極和汲極的其中之一電連接到該第三電晶體之源極和汲極的其中之一，其中，該複數個像素包含第一複數個像素，其連接到被供應有第一輸出訊號之第一佈線；及第二複數個像素，其連接到被供應有第二輸出訊號之第二佈線，其中，該電流值係由照射光的強度所決定，其中，被供應有控制包括在該第一複數個像素中之第四電晶體的切換用的第一訊號之第三佈線係連接到被供應有控制包括在該第二複數個像素中之第五電晶體的切換用的第二訊號之第四佈線，其中，該第一電晶體之通道形成區被設置在氧化物半導體層中，並且其中，該通道形成區的載子濃度為1×10¹¹/cm³或更低。
根據申請專利範圍第8至10項中任一項之半導體顯示裝置，其中，該電晶體包含具有比矽寬的能帶隙及比矽低的本徵載子密度之半導體材料在通道形成區中。
根據申請專利範圍第11項之半導體顯示裝置，其中，該氧化物半導體為In-Ga-Zn基氧化物半導體。
根據申請專利範圍第11項之半導體顯示裝置，其中，該通道形成區的氫濃度為5×10¹⁹/cm³或更低。
根據申請專利範圍第8至10項中任一項之半導體顯示裝置，其中，該電晶體的關閉狀態電流密度為100yA/μm或更低。