[go: up one dir, main page]

KR101836812B1 - 고체 촬상 장치, 반도체 표시 장치 - Google Patents

고체 촬상 장치, 반도체 표시 장치 Download PDF

Info

Publication number
KR101836812B1
KR101836812B1 KR1020110064252A KR20110064252A KR101836812B1 KR 101836812 B1 KR101836812 B1 KR 101836812B1 KR 1020110064252 A KR1020110064252 A KR 1020110064252A KR 20110064252 A KR20110064252 A KR 20110064252A KR 101836812 B1 KR101836812 B1 KR 101836812B1
Authority
KR
South Korea
Prior art keywords
transistor
wiring
pixels
film
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110064252A
Other languages
English (en)
Other versions
KR20120002928A (ko
Inventor
타케시 아오키
히카루 타무라
타카유키 이케다
요시유키 쿠로카와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120002928A publication Critical patent/KR20120002928A/ko
Application granted granted Critical
Publication of KR101836812B1 publication Critical patent/KR101836812B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

촬상된 화상의 품질을 향상시키는 고체 촬상 장치, 또는 반도체 표시 장치의 제공을, 목적의 하나로 한다.
글로벌 셔터 방식으로 구동함으로써, 전하의 축적 동작을 제어하기 위한 전위를 전체 화소에서 공유할 수 있다. 또한, 출력 신호가 주어지는 하나의 배선에 접속되어 있는 복수의 포토센서를 제 1 포토센서군으로 하고, 출력 신호가 주어지는 다른 배선에 접속되어 있는 복수의 포토센서를 제 2 포토센서군으로 하면, 전하의 축적 동작을 제어하기 위한 전위 또는 신호를 제 1 포토센서군에 부여하는 배선과, 상기 전위 또는 신호를 제 2 포토센서군에 부여하는 배선을 접속한다.

Description

고체 촬상 장치, 반도체 표시 장치{SOLID-STATE IMAGING DEVICE AND SEMICONDUCTOR DISPLAY DEVICE}
포토센서를 화소에 갖는 고체 촬상 장치와, 포토센서 및 표시 소자를 화소에 갖는 반도체 표시 장치에 관한 것이다.
CMOS 센서라고 불리는, MOS 트랜지스터의 증폭 기능을 사용한 포토센서는, 범용의 CMOS 프로세스를 사용하여 제조할 수 있다. 이로 인해, CMOS 센서를 각 화소에 갖는 고체 촬상 장치의 제조 비용을 낮게 할 수 있는 데다가, 포토센서와 표시 소자를 동일 기판 위에 만들어 넣은 반도체 표시 장치를 실현할 수 있다. 또한, CMOS 센서는 CCD 센서에 비해 구동 전압이 낮기 때문에, 고체 촬상 장치의 소비 전력을 낮게 제어할 수 있다.
CMOS 센서를 사용한 고체 촬상 장치, 또는 반도체 표시 장치에서는, 포토다이오드에 있어서의 전하의 축적 동작과, 상기 전하의 판독 동작을 행마다 순차적으로 행하는 롤링 셔터 방식이 일반적으로 사용되고 있다. 그러나 롤링 셔터 방식에서의 촬상은, 축적 동작을 행하는 기간이 처음 행과 마지막 행에서 상이하다. 이로 인해, 고속으로 이동하는 피사체를 롤링 셔터 방식으로 촬상하면, 왜곡된 피사체의 화상 데이터가 형성되어 버린다.
하기의 특허 문헌 1에는, CMOS 센서를 사용하여 롤링 셔터 방식으로 촬상하는 경우에 발생하는, 화상 데이터의 왜곡을 보정하는 기술에 관해서 개시되어 있다.
일본 공개특허공보 2009-141717호
그런데 CMOS 센서를 사용한 고체 촬상 장치, 또는 반도체 표시 장치에서는, 전원 전위, 또는 신호의 전위를 포토센서에 공급하기 위한 배선이 화소부에 배치되어 있다. 이 배선은 저항을 가지고 있기 때문에, 전원 전위의 공급원 또는 신호의 공급원으로부터 먼 화소일수록 전위의 강하가 커지기 쉽다. 또한, 배선이 갖는 저항이나, 콘택트 부분 등에 발생하는 기생 저항이 클수록, 신호의 지연이 일어나기 쉽다. 배선에 있어서의 전위의 강하나 신호의 지연이 발생하면, 포토센서에 공급되는 전원 전위, 또는 신호의 전위가 화소부 내에서 흩어져 버려 그 전위의 불균일이 포토센서에서 출력되는 신호의 전위에 반영되어 촬상된 화상의 품질이 떨어져 버린다.
또한, 롤링 셔터 방식에 의해 초래되는 화상 데이터의 왜곡을 해소하기 위해서, CMOS 센서를 사용한 고체 촬상 장치, 또는 반도체 표시 장치에 있어서, CCD 센서를 사용한 고체 촬상 장치에서 채용되고 있는 글로벌 셔터 방식을 사용하는 것이 바람직하다. 글로벌 셔터 방식은 전 화소에 있어서 축적 동작을 일제히 행하는 방식이며, 글로벌 셔터 방식을 채용함으로써 화상 데이터의 왜곡을 해소할 수 있다. 그러나 글로벌 셔터 방식을 사용하는 경우, 전체 화소에 있어서 일제히 축적 동작을 행하기 때문에, 구동 회로가 갖는 전류 또는 전압의 공급 능력에 따라서는, 상기한 바와 같은 배선에 있어서의 전위의 강하나 신호의 지연이 현저하게 일어나기 쉽다.
또한, 고체 촬상 장치, 또는 반도체 표시 장치의 성능을 평가함에 있어서, 저소비 전력인 것은 중요한 포인트의 하나이다. 특히, 휴대 전화 등의 휴대형 전자 기기와, 고체 촬상 장치, 또는 반도체 표시 장치의 소비 전력이 높은 것은, 연속 사용 시간의 단축화라는 단점으로 이어지기 때문에, 저소비 전력인 것이 요구된다.
상기의 과제를 감안하여, 본 발명은 촬상된 화상의 품질을 향상시키는 고체 촬상 장치, 또는 반도체 표시 장치의 제공을, 목적의 하나로 한다. 또는, 본 발명은 소비 전력을 낮게 제어할 수 있는 고체 촬상 장치, 또는 반도체 표시 장치의 제공을, 목적의 하나로 한다.
글로벌 셔터 방식을 사용하여 촬상을 행하는 경우, 전하의 축적 동작은 전체 화소에 있어서 일제히 이루어진다. 이로 인해, 포토다이오드에 공급하는 전위나, 전하를 유지하는 트랜지스터의 스위칭을 제어하기 위한 신호의 전위 등의, 전하의 축적 동작을 제어하기 위한 전위를, 전체 화소에 있어서 공유할 수 있다. 그래서 본 발명의 일 형태에 따르는 고체 촬상 장치, 또는 반도체 표시 장치에서는, 출력 신호가 주어지는 하나의 배선에 접속되어 있는 복수의 포토센서를 제 1 포토센서군으로 하고, 출력 신호가 주어지는 다른 배선에 접속되어 있는 복수의 포토센서를 제 2 포토센서군으로 하면, 전하의 축적 동작을 제어하기 위한 전위를 제 1 포토센서군에 부여하는 배선과, 상기 전위를 제 2 포토센서군에 부여하는 배선을 접속한다. 상기 구성에 의해, 글로벌 셔터 방식에 있어서 현저하게 일어나기 쉬웠던 배선 저항에 의한 전위의 강하나 신호의 지연을 억제하여, 전하의 축적 동작을 제어하기 위한 전위나 신호가 화소부 내에서 흩어지는 것을 방지한다.
또한, 본 발명의 일 형태에 따르는 고체 촬상 장치, 또는 반도체 표시 장치에서는, 상이한 색의 광을 발하는 복수의 광원을 백 라이트에 가지고, 상기 광원을 순차적으로 점등시키는 필드 시퀀셜 구동(FS 구동)을 행하도록 해도 좋다. 이 경우, 각 색의 광원이 점등하고 있는 기간에 각 화소에 있어서 전하의 축적 동작을 행함으로써, 각 색에 대응한 화상 데이터를 취득할 수 있다. 그리고, 상기 각 색에 대응한 화상 데이터를 합성함으로써, 컬러의 화상 데이터를 얻을 수 있다. 또한, 반도체 표시 장치에서는, 촬상시뿐만 아니라, 화상을 표시할 때에도 FS 구동을 행할 수 있다. 구체적으로는, 각 색의 광원을 순차적으로 점등시키고, 각 색의 광원이 점등하고 있는 기간에, 각 색에 대응하는 계조를 표시 소자에 있어서 표시함으로써, 컬러의 화상을 표시할 수 있다. 이 경우, 표시 소자에는 액정 소자 등의 화상 신호에 의해 그 투과율이 제어되는 소자를 사용한다.
FS 구동을 사용함으로써, 각 화소에 컬러 필터를 형성할 필요가 없어지고, 백 라이트로부터의 광의 이용 효율을 높일 수 있다. 또한, 하나의 화소로 각 색에 대응하는 화상 데이터의 취득, 또는 계조의 표시를 할 수 있기 때문에, 고정밀한 화상 데이터의 취득, 또는 고정밀하게 화상을 표시할 수 있다.
FS 구동으로 백 라이트를 동작시키는 경우, 단색의 광원과 컬러 필터를 조합하는 경우와는 달리, 각 색의 광원을 순차적으로 전환하여 발광시킬 필요가 있다. 또한, 상기 광원의 전환이 이루어지는 주파수는, 단색의 광원을 사용한 경우의 프레임 주파수보다도 높은 값으로 설정할 필요가 있다. 예를 들면, 단색의 광원을 사용한 경우의 프레임 주파수를 60Hz라고 하면, 적색, 녹색, 청색의 각 색에 대응하는 광원을 사용하여 FS 구동을 행하는 경우, 광원의 전환을 행하는 주파수는 약 3배인 180Hz 정도가 된다. 따라서, 각 색의 광원이 발광하는 기간은 매우 짧다. 그러나, 본 발명의 일 형태에서는, 글로벌 셔터 방식을 사용하여 촬상을 행하기 때문에, 전하의 축적 동작을 전체 화소에 있어서 일제히 행한다. 따라서, 전체 화소에 있어서 축적 동작을 완료시킬 때까지의 기간을, 롤링 셔터 방식을 사용한 경우보다도 짧게 할 수 있다. 이로 인해, FS 구동을 채용함으로써 각 색의 광원이 발광하는 기간이 짧아져도, 상기 기간 내에 있어서 전체 화소의 축적 동작을 완료시킬 수 있다.
또한, CMOS 센서를 사용한 고체 촬상 장치, 또는 반도체 표시 장치의 경우, 글로벌 셔터 방식을 사용하면, 전체 화소에서 축적 동작을 일제히 행한 후에, 판독 동작을 행마다 순차적으로 행할 필요가 있다. 따라서, 축적 동작이 종료된 후 판독 동작으로 이행할 때까지의, 전하를 유지하고 있는 전하 유지 기간이 행마다 상이하다. 이로 인해, 트랜지스터의 오프 전류에 의한 전하의 누설이 발생하면, 상기 기간의 길이에 맞춰서 각 행에 있어서의 전하의 양이 변동되어 버리기 때문에, 계조가 변화된 피사체의 화상 데이터가 형성되어 버리는 경우가 있다.
그래서 본 발명의 일 형태에 따르는 고체 촬상 장치, 또는 반도체 표시 장치에서는, 포토센서에 있어서 축적된 전하를 유지하기 위한 스위칭 소자에, 오프 전류가 현저하게 작은 절연 게이트 전계 효과형 트랜지스터(이하, 단순히 트랜지스터라고 한다)를 사용해도 좋다. 상기 트랜지스터는 실리콘 반도체보다도 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다 낮은 반도체 재료를, 채널 형성 영역에 포함하는 것을 특징으로 한다. 상기한 바와 같은 특성을 갖는 반도체 재료를 채널 형성 영역에 포함함으로써, 오프 전류가 현저하게 작고, 또한 고내압인 트랜지스터를 실현할 수 있다. 이러한 반도체 재료로서는, 예를 들면, 실리콘의 약 3배 정도의 큰 밴드 갭을 갖는 산화물 반도체를 들 수 있다. 상기 구성을 갖는 트랜지스터를 스위칭 소자로서 사용함으로써, 전하 유지 기간에 있어서의 전하 누설을 작게 제어할 수 있고, 글로벌 셔터 방식을 사용한 경우에, 행에 따라 전하 유지 기간이 상이한 것에 기인하는 계조의 변화를 작게 제어할 수 있다.
또한, 전자 공여체(도너)가 되는 수분 또는 수소 등의 불순물이 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체(purified OS)는, i형(진성 반도체) 또는 i형에 매우 가깝다. 이로 인해, 상기 산화물 반도체를 사용한 트랜지스터는, 오프 전류가 현저하게 작다고 하는 특성을 가진다. 구체적으로, 고순도화된 산화물 반도체는, 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의한 수소 농도의 측정값이, 5×1019/㎤ 이하, 바람직하게는 5×1018/㎤ 이하, 보다 바람직하게는 5×1017/㎤ 이하, 더욱 바람직하게는 1×1016/㎤ 이하로 한다. 또한, 홀 효과 측정에 의해 측정할 수 있는 산화물 반도체막의 캐리어 밀도는, 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직하게는 1×1011/㎤ 미만으로 한다. 또한, 산화물 반도체의 밴드 갭은, 2eV 이상, 바람직하게는 2.5eV 이상, 보다 바람직하게는 3eV 이상이다. 수분 또는 수소 등의 불순물 농도가 충분히 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체막을 사용함으로써, 트랜지스터의 오프 전류를 작게 할 수 있다.
여기서, 산화물 반도체막 중의 수소 농도의 분석에 관해서 언급해 둔다. 산화물 반도체막 중의 수소 농도는, SIMS로 측정한다. SIMS는 그 원리상, 시료 표면 근방이나, 재질이 상이한 막과의 적층 계면 근방의 데이터를 정확하게 얻는 것이 곤란한 것이 알려져 있다. 그래서 막 중의 수소 농도의 두께 방향의 분포를 SIMS로 분석하는 경우, 대상이 되는 막이 존재하는 범위에 있어서, 값에 극단적인 변동이 없고, 거의 일정한 값이 얻어지는 영역에 있어서의 평균치를, 수소 농도로서 채용한다. 또한, 측정의 대상이 되는 막의 두께가 작은 경우, 인접하는 막 내의 수소 농도의 영향을 받아 거의 일정한 값이 얻어지는 영역을 찾아낼 수 없는 경우가 있다. 이 경우, 상기 막이 존재하는 영역에 있어서의, 수소 농도의 극대값 또는 극소값을, 상기 막 중의 수소 농도로서 채용한다. 또한, 상기 막이 존재하는 영역에 있어서, 극대값을 갖는 산형의 피크, 극소값을 갖는 골짜기형의 피크가 존재하지 않는 경우, 변곡점의 값을 수소 농도로서 채용한다.
구체적으로, 고순도화된 산화물 반도체막을 활성층으로서 사용한 트랜지스터의 오프 전류가 작은 것은, 다양한 실험에 의해 증명할 수 있다. 예를 들면, 채널 폭이 1×106㎛이고 채널 길이가 10㎛인 소자라도, 소스 전극과 드레인 전극간의 전압(드레인 전압)이 1V 내지 10V인 범위에 있어서, 오프 전류(게이트 전극과 소스 전극간의 전압을 0V 이하라고 했을 때의 드레인 전류)가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다. 이 경우, 오프 전류를 트랜지스터의 채널 폭으로 나눈 수치에 상당하는 오프 전류 밀도는, 100zA/㎛ 이하인 것을 알 수 있다. 또한, 용량 소자와 트랜지스터를 접속하고, 용량 소자에 유입 또는 용량 소자로부터 유출되는 전하를 상기 트랜지스터로 제어하는 회로를 사용하여, 오프 전류 밀도를 측정하였다. 상기 측정에서는, 상기 트랜지스터로 고순도화된 산화물 반도체막을 채널 형성 영역에 사용하고, 용량 소자의 단위 시간당 전하량의 추이로부터 상기 트랜지스터의 오프 전류 밀도를 측정하였다. 그 결과, 트랜지스터의 소스 전극과 드레인 전극간의 전압이 3V인 경우에, 수십 yA/㎛라는 더 작은 오프 전류 밀도가 얻어지는 것을 알 수 있었다. 따라서, 본 발명의 일 형태에 따르는 반도체 장치에서는, 고순도화된 산화물 반도체막을 활성층으로서 사용한 트랜지스터의 오프 전류 밀도를, 소스 전극과 드레인 전극간의 전압에 따라서는, 100yA/㎛ 이하, 바람직하게는 10yA/㎛ 이하, 더욱 바람직하게는 1yA/㎛ 이하로 할 수 있다. 따라서, 고순도화된 산화물 반도체막을 활성층으로서 사용한 트랜지스터는, 오프 전류가 결정성을 갖는 실리콘을 사용한 트랜지스터에 비해 현저하게 작다.
예를 들면, 산화물 반도체로서, 산화인듐, 산화주석, 산화아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기한다), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다. 또한, 예를 들면, In-Ga-Zn계 산화물이란, In과 Ga와 Zn을 갖는 산화물이라는 의미이며, In과 Ga와 Zn의 비율은 상관없다. 또한, In과 Ga와 Zn 이외의 금속 원소가 들어 있어도 된다. 또한, 상기 산화물 반도체는 규소를 포함하고 있어도 된다.
또는, 산화물 반도체는 InMO3(ZnO)m(m>0, m은 자연수라고는 한정되지 않는다)로 표기할 수 있다. 여기에서, M은, Ga, Fe, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 또한, 산화물 반도체로서, In2SnO5(ZnO)n(n>0, 또한, n은 정수)로 표기하는 재료를 사용해도 좋다.
본 발명의 일 형태에서는, 각 행 또는 각 열의 화소에 전위를 공급하는 복수의 배선 중, 포토다이오드에 전위를 공급하는 복수의 배선끼리, 또는 상기 오프 전류가 현저하게 작은 트랜지스터의 스위칭을 제어하기 위한 신호의 전위를 공급하는 복수의 배선끼리의, 적어도 2개를 전기적으로 접속한다. 상기 구성에 의해, 배선 저항에 의한 전위의 강하나 신호의 지연을 억제하여, 상기 전위, 또는 상기 신호의 전위가 화소부 내에서 흩어지는 것을 방지할 수 있다. 그 결과, 포토센서로부터 출력되는 신호의 전위가 흩어지는 것을 방지할 수 있어 촬상된 화상의 품질을 향상시킬 수 있다.
또는, 본 발명의 일 형태에서는, 글로벌 셔터 방식을 사용함으로써, 상기 구성 외에 FS 구동을 조합할 수 있다. FS 구동을 사용함으로써, 고체 촬상 장치, 또는 반도체 표시 장치의 소비 전력을 저감시킬 수 있다.
또는, 본 발명의 일 형태에서는, 오프 전류가 현저하게 작은 트랜지스터를, 포토센서에 있어서 축적된 전하를 유지하기 위한 스위칭 소자에 사용함으로써, 글로벌 셔터 방식을 사용하여 촬상을 해도, 전하 유지 기간이 상이한 것에 기인하는 계조의 변화를 작게 제어하여 촬상된 화상의 품질을 향상시킬 수 있다.
도 1은 복수의 포토센서의 접속 구성을 도시하는 회로도.
도 2a 및 도 2b는 포토센서의 회로도와, 화소부의 회로도.
도 3은 포토센서의 타이밍 차트.
도 4는 배선 TX와 배선 SE의 타이밍 차트.
도 5는 광원의 점등 기간 및 소등 기간과, 배선 TX, 배선 PR, 배선 SE의 전위의 시간 변화를 도시하는 도면.
도 6은 반도체 표시 장치가 갖는 화소의 구성을 도시하는 회로도.
도 7은 화소의 상면도의 일례를 도시하는 도면.
도 8은 표시 소자의 상면도.
도 9a 및 도 9b는 포토센서의 상면도 및 단면도.
도 10은 광원의 점등 기간 및 소등 기간과, 배선 TX, 배선 PR, 배선 SE의 전위의 시간 변화를 도시하는 도면.
도 11은 포토센서의 회로도.
도 12는 포토센서의 타이밍 차트.
도 13은 포토센서의 회로도.
도 14a 내지 도 14c는 실리콘을 사용한 트랜지스터와, 산화물 반도체를 사용한 트랜지스터의 제작 방법을 도시하는 단면도.
도 15a 및 도 15b는 실리콘을 사용한 트랜지스터와, 산화물 반도체를 사용한 트랜지스터의 단면도.
도 16은 패널의 단면도.
도 17은 반도체 표시 장치의 구조를 도시하는 사시도.
도 18a 내지 도 18e는 전자 기기의 도면.
도 19a 내지 도 19d는 트랜지스터의 구성예에 관해서 설명하는 도면.
도 20은 화소의 상면도의 일례를 도시하는 도면.
이하에서는, 본 발명의 실시 형태에 관해서 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있는 것은, 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시 형태의 기재 내용에 한정하여 해석되는 것이 아니다.
(실시 형태 1)
도 1을 사용하여, 본 발명의 고체 촬상 장치, 또는 반도체 표시 장치가 갖는 포토센서의 접속 구성에 관해서 설명한다.
도 1은 화소부에 있어서의, 복수의 포토센서(101)의 접속 구성을 도시하는 회로도의 일례이다. 도 1에서는, 각 화소가 갖는 포토센서(101)가 매트릭스상으로 배치되어 있다. 그리고, 각 포토센서(101)는 포토다이오드(102)와 증폭 회로(103)를 가지고 있다. 포토다이오드(102)는 반도체의 접합부에 광이 닿으면 전류가 발생하는 성질을 갖는 광전 변환 소자이다. 증폭 회로(103)는 포토다이오드(102)가 수광함으로써 얻어지는 전류를 증폭시키거나, 또는 상기 전류에 의해 축적된 전하를 유지하는 회로이다.
증폭 회로(103)의 구성은 포토다이오드(102)에 있어서 발생되는 전류를 증폭시킬 수 있는 것이면 양호하며, 모든 형태를 채용할 수 있지만, 적어도 증폭 회로(103)는 스위칭 소자로서 기능하는 트랜지스터(104)를 가진다. 상기 스위칭 소자는 증폭 회로(103) 내로의 상기 전류의 공급을 제어한다.
그리고, 본 발명의 일 형태에서는, 상기 스위칭 소자로서 기능하는 트랜지스터(104)의 채널 형성 영역에, 실리콘 반도체보다도 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다도 낮은 반도체를 포함하고 있어도 좋다. 상기 반도체의 일례로서, 탄화규소(SiC), 질화갈륨(GaN) 등의 화합물 반도체, 산화아연(ZnO) 등의 금속산화물로 이루어지는 산화물 반도체 등을 적용할 수 있다. 이 중에서도 산화물 반도체는 스퍼터링법이나 습식법(인쇄법 등)에 의해 제작 가능하여 양산성이 우수한 이점이 있다. 또한, 탄화실리콘이나 질화갈륨 등의 화합물 반도체는 단결정인 것이 필수적이며, 단결정 재료를 얻기 위해서는, 산화물 반도체의 프로세스 온도보다도 현저하게 높은 온도에 의한 결정 성장, 또는 특수한 기판 위의 에피택셜 성장이 필요하다. 한편, 산화물 반도체는 실온에서도 성막이 가능하기 때문에, 입수가 용이한 실리콘 웨이퍼나, 저렴하고 대형화에 대응할 수 있는 유리 기판 위에의 성막이 가능하여 양산성이 높다. 또한, 통상의 실리콘이나 갈륨 등의 반도체 재료를 사용한 집적 회로 위에, 산화물 반도체에 의한 반도체 소자를 적층시키는 것도 가능하다. 따라서, 상기한 와이드 갭 반도체 중에서도, 특히 산화물 반도체는 양산성이 높다고 하는 장점을 가진다. 또한, 트랜지스터의 성능(예를 들면 전계 효과 이동도)을 향상시키기 위해서 결정성의 산화물 반도체를 얻고자 하는 경우에도, 200℃ 내지 800℃의 열처리에 의해 용이하게 결정성의 산화물 반도체를 얻을 수 있다.
이하의 설명에서는, 밴드 갭이 큰 반도체로서, 상기와 같은 이점을 갖는 산화물 반도체를 사용하는 경우를 예로 들고 있다.
상기한 바와 같은 특성을 갖는 반도체 재료를 채널 형성 영역에 포함함으로써, 오프 전류가 매우 낮고, 또한 고내압인 트랜지스터(104)를 실현할 수 있다. 그리고, 상기 구성을 갖는 트랜지스터(104)를 스위칭 소자로서 사용함으로써, 증폭 회로(103) 내에 축적된 전하의 누설을 방지할 수 있다.
또한, 트랜지스터(104)의 활성층에 산화물 반도체 등의 밴드 갭이 큰 반도체를 사용하는 편이, 증폭 회로(103) 내에 축적된 전하의 누설을 보다 방지할 수 있기 때문에 바람직하지만, 본 발명은 반드시 이 구성에 한정되지 않는다. 트랜지스터(104)의 활성층에 산화물 반도체 이외의, 비정질, 미결정, 다결정, 또는 단결정의 실리콘, 또는 게르마늄 등의 반도체가 사용되고 있어도, 글로벌 셔터 방식으로 동작시키는 것은 가능하다.
또한, 특별히 언급하지 않는 한, 본 명세서에서 오프 전류란, n채널형 트랜지스터에 있어서는, 드레인 전극을 소스 전극과 게이트 전극보다도 높은 전위로 한 상태에 있어서, 소스 전극의 전위를 기준으로 했을 때의 게이트 전극의 전위가 O 이하일 때에, 소스 전극과 드레인 전극 사이에 흐르는 전류를 의미한다. 또는, 본 명세서에서 오프 전류란, p채널형 트랜지스터에 있어서는, 드레인 전극을 소스 전극과 게이트 전극보다도 낮은 전위로 한 상태에 있어서, 소스 전극의 전위를 기준으로 했을 때의 게이트 전극의 전위가 0 이상일 때에, 소스 전극과 드레인 전극 사이에 흐르는 전류를 의미한다.
또한, 트랜지스터가 갖는 소스 전극과 드레인 전극은, 트랜지스터의 극성 및 각 전극에 부여되는 전위의 고저(高低) 차이에 의해, 그 부르는 이름이 바뀐다. 일반적으로, n채널형 트랜지스터에서는, 낮은 전위가 부여되는 전극이 소스 전극이라고 불리고, 높은 전위가 부여되는 전극이 드레인 전극이라고 불린다. 또한, p채널형 트랜지스터에서는, 낮은 전위가 부여되는 전극이 드레인 전극이라고 불리고, 높은 전위가 부여되는 전극이 소스 전극이라고 불린다. 이하, 소스 전극과 드레인 전극 중 어느 한쪽을 제 1 단자, 다른쪽을 제 2 단자로 하고, 포토센서(101)가 갖는 포토다이오드(102), 트랜지스터(104)의 접속 관계를 설명한다.
구체적으로, 도 1에서는 포토다이오드(102)의 양극이 배선 PR에 접속되어 있다. 또한, 포토다이오드(102)의 음극이 트랜지스터(104)의 제 1 단자에 접속되어 있다. 트랜지스터(104)의 제 2 단자는 증폭 회로(103) 내의 다른 반도체 소자에 접속되어 있기 때문에, 증폭 회로(103) 내의 구성에 의해, 트랜지스터(104)의 제 2 단자의 접속처는 상이하다. 또한, 트랜지스터(104)의 게이트 전극은 배선 TX에 접속되어 있다. 배선 TX에는 트랜지스터(104)의 스위칭을 제어하기 위한 신호의 전위가 부여된다. 또한, 포토센서(101)는 배선 OUT에 접속되어 있다. 배선 OUT에는, 증폭 회로(103)로부터 출력되는 출력 신호의 전위가 부여된다.
또한, 본 명세서에 있어서 접속이란 전기적인 접속을 의미하고 있고, 전류, 전압 또는 전위가, 공급 가능, 또는 전송 가능한 상태에 상당한다. 따라서, 접속하고 있는 상태란, 직접 접속하고 있는 상태를 반드시 가리키는 것은 아니며, 전류, 전압 또는 전위가, 공급 가능, 또는 전송 가능하도록, 배선, 저항, 다이오드, 트랜지스터 등의 회로 소자를 개재하여 간접적으로 접속하고 있는 상태도, 그 범주에 포함한다.
또한, 회로도상은 독립되어 있는 구성 요소끼리가 접속되어 있는 경우라도, 실제로는, 예를 들면 배선의 일부가 전극으로서 기능하는 경우 등, 하나의 도전막이, 복수의 구성 요소의 기능을 함께 가지고 있는 경우도 있다. 본 명세서에 있어서 접속이란, 이러한 하나의 도전막이 복수의 구성 요소의 기능을 함께 가지고 있는 경우도, 그 범주에 포함시킨다.
또한, 도 1에서는, 배선 PR, 배선 TX, 배선 OUT이 각 포토센서(101)에 접속되어 있는 경우를 예시하고 있지만, 본 발명의 일 형태에서는, 각 포토센서(101)가 갖는 배선의 수는 이것에 한정되지 않는다. 상기 배선 외에, 전원 전위가 부여되는 배선, 증폭 회로(103)에 유지되어 있는 전하의 양을 리셋하기 위한 신호의 전위가 부여되는 배선 등이, 각 포토센서(101)에 접속되어 있어도 좋다.
또한, 본 발명의 일 형태에서는, 도 1에 도시하는 바와 같이, 하나의 배선 OUT이 복수의 포토센서(101)에 접속되어 있고, 하나의 배선 OUT에 접속되어 있는 복수의 포토센서(101)는, 다른 배선 OUT에는 접속되어 있지 않고, 전기적으로 분리되어 있다. 그리고, 하나의 배선 OUT에 접속되어 있는 복수의 포토센서(101)를 제 1 포토센서군으로 하고, 다른 배선 OUT에 접속되어 있는 복수의 포토센서(101)를 제 2 포토센서군으로 하면, 본 발명의 일 형태에서는, 제 1 포토센서군에 접속된 배선 PR이, 제 2 포토센서군에 접속된 배선 PR에 접속되어 있다. 또는, 본 발명의 일 형태에서는, 제 1 포토센서군에 접속된 배선 TX가, 제 2 포토센서군에 접속된 배선 TX에 접속되어 있다.
본 발명의 일 형태에서는, 상기 구성에 의해, 배선 PR이나 배선 TX의 저항에 의한 전위의 강하나 신호의 지연을 억제할 수 있다. 그 결과, 포토다이오드(102)의 양극에 부여되는 전위, 또는 전하를 유지하기 위한 트랜지스터(104)의 스위칭을 제어하는 신호의 전위가, 화소부 내에서 흩어지는 것을 방지할 수 있다. 따라서, 포토센서(101)로부터 출력되는 신호의 전위가 흩어지는 것을 방지할 수 있어 촬상된 화상의 품질을 향상시킬 수 있다.
또한, 도 1에서는, 증폭 회로(103)가 스위칭 소자로서 기능하는 트랜지스터(104)를 하나만 갖는 포토센서(101)의 구성을 도시하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 본 발명의 일 형태에서는, 하나의 트랜지스터가 하나의 스위칭 소자로서 기능하는 구성을 나타내고 있지만, 복수의 트랜지스터가 하나의 스위칭 소자로서 기능하고 있어도 좋다. 복수의 트랜지스터가 하나의 스위칭 소자로서 기능하는 경우, 상기 복수의 트랜지스터는 병렬로 접속되어 있어도 좋고, 직렬로 접속되어 있어도 좋고, 직렬과 병렬이 조합되어 접속되어 있어도 좋다.
본 명세서에 있어서, 트랜지스터가 직렬로 접속되어 있는 상태란, 예를 들면, 제 1 트랜지스터의 제 1 단자와 제 2 단자 중 어느 한쪽만이, 제 2 트랜지스터의 제 1 단자와 제 2 단자 중 어느 한쪽에만 접속되어 있는 상태를 의미한다. 또한, 트랜지스터가 병렬로 접속되어 있는 상태란, 제 1 트랜지스터의 제 1 단자가 제 2 트랜지스터의 제 1 단자에 접속되고, 제 1 트랜지스터의 제 2 단자가 제 2 트랜지스터의 제 2 단자에 접속되어 있는 상태를 의미한다.
또한, 도 1에서는, 트랜지스터(104)가 게이트 전극을 활성층의 한쪽에만 가지고 있는 경우를 도시하고 있다. 트랜지스터(104)가 활성층을 사이에 개재하여 존재하는 한 쌍의 게이트 전극을 가지고 있는 경우, 한쪽의 게이트 전극에는 스위칭을 제어하기 위한 신호가 주어지고, 다른쪽의 게이트 전극은 전기적으로 절연되어 있는 플로우팅 상태라도 좋고, 전위가 그 외로부터 부여되어 있는 상태라도 좋다. 후자의 경우, 한 쌍의 전극에, 동일한 높이의 전위가 부여되어 있어도 좋고, 다른쪽의 게이트 전극에만 그라운드 등의 고정 전위가 부여되어 있어도 좋다. 다른쪽의 게이트 전극에 부여하는 전위의 높이를 제어함으로써, 트랜지스터(104)의 임계값 전압을 제어할 수 있다.
계속해서, 포토센서(101)의 구체적인 구성의 일례에 관해서 설명한다. 도 2a에 포토센서(101)의 일례를 회로도로 도시한다.
도 2a에 도시하는 포토센서(101)는, 증폭 회로(103)가 트랜지스터(104) 외에, 트랜지스터(105)와 트랜지스터(106)를 가지고 있다. 트랜지스터(105)는 트랜지스터(104)의 제 2 단자에 부여되는 전위에 따라, 그 제 1 단자와 제 2 단자간의 전류값 또는 저항값이 결정된다. 또한, 트랜지스터(106)는 상기 전류값 또는 저항값에 의해 결정되는 출력 신호의 전위를, 배선 OUT에 공급하기 위한 스위칭 소자로서 기능한다.
구체적으로, 도 2a에서는 트랜지스터(104)의 제 2 단자가 트랜지스터(105)의 게이트 전극에 접속되어 있다. 트랜지스터(105)의 제 1 단자는 하이 레벨의 전원 전위 VDD가 부여되어 있는 배선 VR에 접속되어 있다. 트랜지스터(105)의 제 2 단자는 트랜지스터(106)의 제 1 단자에 접속되어 있다. 트랜지스터(106)의 제 2 단자는 배선 OUT에 접속되어 있다. 트랜지스터(106)의 게이트 전극은 배선 SE에 접속되어 있고, 배선 SE에는 트랜지스터(106)의 스위칭을 제어하는 신호의 전위가 부여된다.
도 2a에서는, 트랜지스터(104)의 제 2 단자와 트랜지스터(105)의 게이트 전극이 접속되어 있는 노드를, 노드 FD로서 나타내고 있다. 노드 FD에 축적되는 전하의 양에 따라, 트랜지스터(105)의 제 1 단자와 제 2 단자간의 전류값 또는 저항값이 결정되고, 이것에 더해서, 트랜지스터(106)의 스위칭을 제어하는 신호의 전위를 부여함으로써, 트랜지스터(106)의 제 2 단자로부터 발하는 출력 신호의 전위가 결정된다. 노드 FD에 있어서 전하를 보다 확실하게 유지하기 위해서, 노드 FD에 유지 용량을 접속하도록 해도 좋다.
또한, 도 2a에 있어서, 트랜지스터(104) 이외의 증폭 회로(103)를 구성하고 있는 트랜지스터(105)와 트랜지스터(106)는, 그 활성층으로 산화물 반도체막이 사용되고 있어도 좋다. 또는, 트랜지스터(104), 트랜지스터(105), 트랜지스터(106)의 활성층으로, 산화물 반도체 이외의 비정질, 미결정, 다결정, 또는 단결정의 실리콘, 또는 게르마늄 등의 반도체가 사용되고 있어도 좋다. 포토센서(101) 내의 모든 트랜지스터의 활성층으로 산화물 반도체막을 사용함으로써, 프로세스를 간략화할 수 있다. 또한, 트랜지스터(105)와 트랜지스터(106)의 활성층으로, 예를 들면, 다결정 또는 단결정의 실리콘 등과 같이, 산화물 반도체보다도 높은 이동도가 얻어지는 반도체 재료를 사용함으로써, 포토센서(101)로부터 화상 데이터를 고속으로 판독할 수 있다.
도 2b에, 도 2a에 도시한 포토센서(101)를 갖는 화소부의 구성을 일례로서 도시한다.
도 2b에서는, 복수의 포토센서(101)가 매트릭스상으로 배치되어 있다. 각 열의 포토센서(101)는 복수의 배선 PR(배선 PR1 내지 배선 PRx라고 표기한다) 중 어느 하나와, 복수의 배선 TX(배선 TX1 내지 배선 TXx라고 표기한다) 중 어느 하나와, 복수의 배선 OUT(배선 OUT1 내지 배선 OUTx라고 표기한다) 중 어느 하나와, 복수의 배선 VR(배선 VR1 내지 배선 VRx라고 표기한다) 중 어느 하나가 접속되어 있다. 또한, 각 행의 포토센서(101)는 복수의 배선 SE(배선 SE1 내지 배선 SEy라고 표기한다) 중 어느 하나와 접속되어 있다.
또한, 도 2b에서는, 배선 OUTi(i는 1 내지 x 중 어느 하나) 및 배선 VRi(i는 1 내지 x 중 어느 하나)에 접속되어 있는 복수의 포토센서(101)는, 배선 OUTj(j는 i 이외이며 1 내지 x 중 어느 하나) 및 배선 VRj(j는 i 이외이며 1 내지 x 중 어느 하나)에는 접속되어 있지 않고, 전기적으로 분리되어 있다. 그리고, 배선 OUTi 및 배선 VRi에 접속되어 있는 복수의 포토센서(101)를 제 1 포토센서군으로 하고, 배선 OUTj 및 배선 VRj에 접속되어 있는 복수의 포토센서(101)를 제 2 포토센서군으로 하면, 도 2b에서는, 제 1 포토센서군에 접속된 배선 PRi가, 제 2 포토센서군에 접속된 배선 PRj에 접속되어 있다. 또는, 제 1 포토센서군에 접속된 배선 TXi가, 제 2 포토센서군에 접속된 배선 TXj에 접속되어 있다.
상기 구성에 의해, 도 1의 경우와 같이, 배선 PR이나 배선 TX의 저항에 의한 전위의 강하나 신호의 지연을 억제할 수 있다. 그 결과, 포토다이오드(102)의 양극에 부여되는 전위, 또는 전하를 유지하기 위한 트랜지스터(104)의 스위칭을 제어하는 신호의 전위가, 화소부 내에서 흩어지는 것을 방지할 수 있다. 따라서, 포토센서(101)로부터 출력되는 신호의 전위가 흩어지는 것을 방지할 수 있고, 촬상된 화상의 품질을 향상시킬 수 있다.
계속해서, 도 2a 및 도 2b에 도시한 포토센서(101)의 동작의 일례에 관해서 설명한다.
우선, 각 포토센서(101)의 동작에 관해서 설명한다. 도 3에, 도 2a 및 도 2b에 도시한 포토센서(101)에 부여되는 각종 전위의 타이밍 차트를 일례로서 도시한다.
또한, 도 3에 도시하는 타이밍 차트에서는, 포토센서(101)의 동작을 이해하기 쉽게 설명하기 위해서, 배선 TX, 배선 SE, 배선 PR에는, 하이 레벨이나 로우 레벨의 전위가 부여되는 것으로 가정한다. 구체적으로, 배선 TX에는 하이 레벨의 전위 HTX와, 로우 레벨의 전위 LTX가 부여되는 것으로 하고, 배선 SE에는 하이 레벨의 전위 HSE와, 로우 레벨의 전위 LSE가 부여되는 것으로 하고, 배선 PR에는 하이 레벨의 전위 HPR과, 로우 레벨의 전위 LPR이 부여되는 것으로 한다.
우선, 시각 T1에 있어서, 배선 TX의 전위를 전위 LTX에서 전위 HTX로 변화시킨다. 배선 TX의 전위가 전위 HTX가 되면, 트랜지스터(104)는 온이 된다. 또한, 시각 T1에 있어서, 배선 SE에는 전위 LSE가 부여되고, 배선 PR에는 전위 LPR이 부여되어 있다.
계속해서, 시각 T2에 있어서, 배선 PR의 전위를 전위 LPR에서 전위 HPR로 변화시킨다. 또한, 시각 T2에 있어서, 배선 TX의 전위는 전위 HTX 그대로이며, 배선 SE의 전위는 전위 LSE 그대로이다. 따라서, 노드 FD에는 배선 PR의 전위 HPR이 부여되기 때문에, 노드 FD에 유지되어 있는 전하의 양은 리셋된다.
계속해서, 시각 T3에 있어서, 배선 PR의 전위를 전위 HPR에서 전위 LPR로 변화시킨다. 시각 T3의 직전까지, 노드 FD의 전위는 전위 HPR로 유지되고 있기 때문에, 배선 PR의 전위가 전위 LPR이 되면, 포토다이오드(102)에 역방향 바이어스의 전압이 인가되게 된다. 그리고, 포토다이오드(102)에 역방향 바이어스의 전압이 인가된 상태에서, 포토다이오드(102)에 광이 입사되면, 포토다이오드(102)의 음극으로부터 양극을 향하여 전류가 흐른다. 상기 전류의 값은 광의 강도를 따라서 변화된다. 즉, 포토다이오드(102)에 입사되는 광의 강도가 높을수록 상기 전류값은 높아지고, 노드 FD로부터의 전하의 유출도 커진다. 반대로, 포토다이오드(102)에 입사되는 광의 강도가 낮을수록 상기 전류값은 낮아지고, 노드 FD로부터의 전하의 유출도 작아진다. 따라서, 노드 FD의 전위는 광의 강도가 높을수록 변화가 크고, 광의 강도가 낮을수록 변화가 작다.
계속해서, 시각 T4에 있어서, 배선 TX의 전위를 전위 HTX에서 전위 LTX로 변화시키면, 트랜지스터(104)는 오프가 된다. 따라서, 노드 FD로부터 포토다이오드(102)로의 전하의 이동이 멈추기 때문에, 노드 FD의 전위가 결정된다.
계속해서, 시각 T5에 있어서, 배선 SE의 전위를 전위 LSE에서 전위 HSE로 변화시키면, 트랜지스터(106)는 온이 된다. 그렇게 하면, 노드 FD의 전위에 따라서 배선 VR에서 배선 OUT로 전하가 이동한다.
계속해서, 시각 T6에 있어서, 배선 SE의 전위를 전위 HSE에서 전위 LSE로 변화시키면, 배선 VR로부터 배선 OUT로의 전하의 이동이 정지되고, 배선 OUT의 전위가 결정한다. 이 배선 OUT의 전위가, 포토센서(101)의 출력 신호의 전위에 상당한다. 그리고, 출력 신호의 전위에는, 촬상된 피사체의 화상 데이터가 포함되어 있다.
상기 일련의 동작은, 리셋 동작, 축적 동작, 판독 동작으로 분류할 수 있다. 즉, 시각 T2에서부터 시각 T3까지의 동작이 리셋 동작, 시각 T3에서부터 시각 T4까지의 동작이 축적 동작, 시각 T5에서부터 시각 T6까지의 동작이 판독 동작에 상당한다. 리셋 동작, 축적 동작, 판독 동작을 행함으로써, 화상 데이터를 취득할 수 있다.
또한, 축적 동작이 종료된 후 판독 동작이 개시될 때까지의 기간, 즉, 시각 T4에서부터 시각 T5까지의 기간이, 노드 FD에 있어서 전하가 유지되어 있는 전하 유지 기간에 상당한다. 본 발명의 일 형태에서는, 글로벌 셔터 방식을 사용하여 화소부를 동작시키기 때문에, 상기 전하 유지 기간의 길이가 각 행의 화소에 따라 상이하다. 이하, 그 이유에 관해서 설명한다.
우선, 글로벌 셔터 방식을 사용한 화소부의 구동에 관해서, 일례를 들어 설명한다. 도 4에, 도 2b에 도시한 화소부에 있어서, 배선 TX1로부터 배선 TXx, 배선 SE1로부터 배선 SEy로 부여되는 전위의 타이밍 차트를 일례로서 도시한다.
도 4에 도시하는 타이밍 차트에서는, 시각 T2에서부터 시각 T4까지에 이루어지는 리셋 동작 및 축적 동작이 모든 포토센서(101)에 있어서 병행하여 이루어진다. 따라서, 배선 TX1에서부터 배선 TXx의 전위는, 시각 T1에 있어서 일제히 전위 LTX에서 전위 HTX로 변화되고, 시각 T4에 있어서 일제히 전위 HTX에서 전위 LTX로 변화된다. 도 4에서는, 리셋 동작 및 축적 동작이 이루어지는 기간을, 노광 기간(300)으로 하여 나타낸다.
또한, 도 4에 도시하는 타이밍 차트에서는, 시각 T5에서부터 시각 T6까지에 이루어지는 판독 동작이, 포토센서(101)의 행마다 순차적으로 이루어진다. 즉, 시각 T5와 시각 T6의 타이밍이, 포토센서(101)의 행마다 상이하다. 구체적으로는, 배선 SE1이 전위 LSE에서 전위 HSE로 변화되고, 계속해서 전위 HSE에서 전위 LSE로 변화된 후, 배선 SE2에서 배선 SEy도 순차적으로 그 전위가 마찬가지로 변화된다. 도 4에서는, 판독 동작이 이루어지는 기간을 판독 기간(301)으로 하여 나타낸다.
도 4로부터 알 수 있는 바와 같이, 글로벌 셔터 방식으로 화소부를 동작시키는 경우, 리셋 동작과 축적 동작을 전체 화소에서 일제히 행하기 때문에, 노광 기간(300)이 종료되는 타이밍은 전체 화소에서 동일해진다. 그러나 판독 동작은 포토센서의 행마다 행하기 때문에, 판독 기간(301)이 개시되는 타이밍은 포토센서의 행마다 상이하다. 따라서, 노광 기간(300)이 종료된 후, 판독 기간(301)이 개시될 때까지의 전하 유지 기간(302)은, 포토센서의 행마다 길이가 상이하며, 최종행의 포토센서에 있어서의 전하 유지 기간(302)이 최장이 된다.
계조가 획일적인 화상을 촬상하면, 이상적으로는 모든 포토센서에 있어서 동일한 높이의 전위를 갖는 출력 신호가 얻어진다. 그러나, 전하 유지 기간(302)의 길이가 포토센서의 행마다 상이한 경우, 노드 FD에 축적되어 있는 전하가 시간의 경과와 함께 누설되어 버리면, 포토센서의 출력 신호의 전위가 행마다 상이해져 버리고, 행마다 그 계조수가 변화된 화상 데이터가 얻어져 버린다.
그러나, 본 발명의 일 형태에서는, 오프 전류가 현저하게 작은 트랜지스터(104)를, 포토센서(101)에 있어서 축적된 전하, 구체적으로는 노드 FD에 축적된 전하를 유지하기 위한 스위칭 소자로서 사용하고 있어도 좋다. 이 경우, 글로벌 셔터 방식을 사용하여 촬상을 해도, 전하 유지 기간이 상이한 것에 기인하는 화상 데이터의 계조의 변화를 작게 제어하여 촬상된 화상의 품질을 향상시킬 수 있다.
또한, 고체 촬상 장치의 경우, 외광을 이용하여 촬상을 행할 수도 있지만, 예를 들면 밀착형의 에리어 센서와 같이, 외광이 아니라 백 라이트의 광을 이용하여 촬상을 행할 수도 있다. 그리고, 본 발명의 일 형태에서는, 백 라이트를 사용하는 경우, FS 구동으로 백 라이트를 동작시켜 컬러의 화상 데이터를 취득하도록 해도 좋다. FS 구동에서는, 복수의 색에 각각 대응하는 화상 데이터를 취득하고, 이들 복수의 화상 데이터를 사용한 가법 혼색에 의해, 컬러의 화상 데이터를 취득할 수 있다.
도 5를 사용하여, 고체 촬상 장치에 있어서 FS 구동으로 백 라이트를 동작시킨 경우의 광원의 동작과 화소부의 동작에 관해서 설명한다. 도 5에서는, 적색(R), 녹색(G), 청색(B)에 각각 대응한 3개의 광원의 점등 기간 및 소등 기간과, 배선 TX, 배선 PR, 배선 SE의 전위의 시간 변화를 나타낸다.
또한, 도 5에서는, 백 라이트가 적색(R)의 광을 발하는 광원과, 녹색(G)의 광을 발하는 광원과, 청색(B)의 광을 발하는 광원을 갖는 경우를 예로 들어서 설명하지만, 백 라이트가 갖는 광원의 종류는 상기 구성에 한정되지 않는다. 또한, 도 5에서는, 도 2a 및 도 2b에 도시한 구성을 갖는 고체 촬상 장치를 예로 들고, 그 동작에 관해서 설명한다.
도 5에 도시하는 바와 같이, FS 구동으로 백 라이트를 동작시키는 경우, 각 색의 광원을 순차적으로 점등시킨다. 구체적으로, 도 5에서는, 적색(R)의 광원을 점등시키는 점등 기간(Tr), 모든 광원을 소등시키는 소등 기간(Tk), 녹색(G)의 광원을 점등시키는 점등 기간(Tg), 모든 광원을 소등시키는 소등 기간(Tk), 청색(B)의 광원을 점등시키는 점등 기간(Tb)을, 순차적으로 출현시킨다.
점등 기간(Tr)에서는, 적색(R)에 대응하는 리셋 동작 및 축적 동작이, 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이, 점등 기간(Tr) 내에 마련된다. 그리고, 상기 노광 기간에 있어서, 배선 Tx1로부터 배선 TXx로 입력되는 신호의 전위는 펄스를 가지고 있으며, 또한 그 펄스가 출현하는 기간이 중복되고 있다. 또한, 상기 노광 기간에 있어서, 배선 PR1로부터 배선 PRx로 입력되는 신호의 전위는 펄스를 가지고 있고, 또한 그 펄스가 출현하는 기간이 중복되고 있다.
또한, 점등 기간(Tr) 다음에 출현하는 소등 기간(Tk)에서는, 적색(R)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다. 따라서, 전행의 판독 기간 내에, 순차적으로 각 행의 판독 기간이 출현한다. 그리고, 각 행의 판독 기간에서는, 배선 SE1 내지 배선 SEy 중 상기 판독 기간에 대응하는 배선 SE에 있어서, 입력되는 신호의 전위가 펄스를 가지고 있다. 즉, 배선 SE1 내지 배선 SEy의 각각에 입력되는 신호의 펄스는, 순차적으로 시프트하도록 출현한다.
마찬가지로, 점등 기간(Tg)에서는, 녹색(G)에 대응하는 리셋 동작 및 축적 동작이 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이, 점등 기간(Tg) 내에 마련된다. 또한, 마찬가지로 점등 기간(Tg) 다음에 출현하는 소등 기간(Tk)에서는, 녹색(G)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다.
마찬가지로, 점등 기간(Tb)에서는, 청색(B)에 대응하는 리셋 동작 및 축적 동작이, 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이, 점등 기간(Tb) 내에 마련된다. 또한, 점등 기간(Tb) 다음에 출현하는 소등 기간(Tk)에서는, 청색(B)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다.
상기 동작을 행함으로써, 각 색에 대응한 화상 데이터를 취득할 수 있다. 그리고, 상기 각 색에 대응한 화상 데이터를 합성함으로써, 컬러 화상 데이터를 얻을 수 있다.
또한, 소등 기간(Tk)을 추가하고, 상기 소등 기간에 있어서 화상 데이터를 취득해도 좋다. 각 색에 대응한 화상 데이터로부터 소등 기간에 있어서의 화상 데이터를 뺌으로써 외광의 영향을 저감시킨, 콘트라스트가 높은 컬러의 화상 데이터를 취득할 수 있다.
또한, 고체 촬상 장치의 경우는, 각 점등 기간 동안에 소등 기간을 삽입할 필요는 없지만, 소등 기간을 삽입함으로써, 전하 유지 기간에 있어서의 전하 누설을 보다 방지할 수 있다.
FS 구동으로 백 라이트를 동작시키는 경우, 단색의 광원과 컬러 필터를 조합하는 경우와는 달리, 각 색의 광원을 순차적으로 전환하여 발광시킬 필요가 있다. 또한, 상기 광원의 전환이 이루어지는 주파수는, 단색의 광원을 사용한 경우의 프레임 주파수보다도 높은 값으로 설정할 필요가 있다. 예를 들면, 단색의 광원을 사용한 경우의 프레임 주파수를 60Hz라고 하면, 적색, 녹색, 청색의 각 색에 대응하는 광원을 사용하여 FS 구동을 행하는 경우, 광원의 전환을 행하는 주파수는, 약 3배인 180Hz 정도가 된다. 따라서, 각 색의 광원이 발광하는 점등 기간은, 매우 짧다. 그러나, 본 발명의 일 형태에서는, 글로벌 셔터 방식을 사용하여 촬상을 행하기 때문에, 전하의 리셋 동작과 축적 동작을 전체 화소에 있어서 일제히 행할 수 있다. 따라서, 전체 화소에 있어서 축적 동작을 완료시킬 때까지의 기간이, 롤링 셔터 방식을 사용한 경우보다도 짧게 할 수 있다. 이로 인해, FS 구동을 채용함으로써 각 색의 광원이 발광하는 점등 기간이 짧아져도, 상기 기간 내에 있어서 전체 화소의 축적 동작을 완료시킬 수 있다.
또한, FS 구동을 사용함으로써, 각 화소에 컬러 필터를 형성할 필요가 없어져 백 라이트로부터의 광의 이용 효율을 높일 수 있다. 따라서, 고체 촬상 장치의 소비 전력을 저감시킬 수 있다. 또한, 하나의 화소로 각 색에 대응하는 화상 데이터의 취득, 또는 계조의 표시를 할 수 있기 때문에, 고정밀도의 화상 데이터의 취득, 또는 고정밀도로 화상을 표시할 수 있다.
계속해서, 본 발명의 일 형태에 따르는 반도체 표시 장치의, 화소의 일례에 관해서 설명한다. 고체 촬상 장치의 경우, 각 화소에 포토센서가 형성되어 있지만, 반도체 표시 장치의 경우, 포토센서 외에 표시 소자가 각 화소에 형성되어 있다. 반도체 표시 장치의 경우에도, 포토센서끼리의 접속 구성은, 도 1 또는 도 2b에 도시한 구성을 채용할 수 있다. 또한, 반도체 표시 장치의 경우에도, 도 1 또는 도 2a에 도시한 포토센서의 구조를 채용할 수 있다.
도 6에 반도체 표시 장치가 갖는 화소의 구성을 일례로 회로도로 도시한다. 도 6에서는 화소(120)가 4개의 표시 소자(121)와, 1개의 포토센서(101)를 가지고 있다. 또한, 본 발명의 일 형태에 따르는 반도체 표시 장치에서는, 각 화소가 갖는 표시 소자(121)와 포토센서(101)의 수는, 도 6에 도시한 형태에 한정되지 않는다.
도 6에서는, 도 2a에 도시한 구성을 갖는 포토센서(101)를 화소(120)에 사용하고 있다.
표시 소자(121)는 액정 소자(122)와, 상기 액정 소자(122)의 동작을 제어하는 트랜지스터 등의 회로 소자를 가진다. 구체적으로, 도 6에서는, 표시 소자(121)가, 액정 소자(122)와 스위칭 소자로서 기능하는 트랜지스터(123)와, 용량 소자(124)를 갖는 경우를 예시하고 있다. 액정 소자(122)는 화소 전극, 대향 전극 및 상기 화소 전극과 상기 대향 전극에 의해 전압이 인가되는 액정을 가진다.
또한, 표시 소자(121)는 필요에 따라서, 트랜지스터, 다이오드, 저항 소자, 용량 소자, 인덕턴트 등의 그 밖의 회로 소자를, 또한 가지고 있어도 좋다.
트랜지스터(123)의 게이트 전극은 주사선(GL)에 접속되어 있다. 트랜지스터(123)는 그 제 1 단자가 신호선(SL)에 접속되어 있고, 그 제 2 단자가 액정 소자(122)의 화소 전극에 접속되어 있다. 용량 소자(124)가 갖는 한 쌍의 전극은, 한쪽이 액정 소자(122)의 화소 전극에 접속되고, 다른쪽은 고정 전위가 부여되어 있는 배선 COM에 접속되어 있다.
계속해서, 도 6에 도시한 화소를 예로 들어, 본 발명의 일 형태에 따르는 반도체 표시 장치의, 화소의 레이아웃에 관해서 설명한다. 도 7에, 도 6에 도시한 화소(120)의 상면도의 일례를 도시한다. 도 7에 도시하는 화소(120)는, 도 6과 같이, 하나의 포토센서(101)와 4개의 표시 소자(121)를 가지고 있다.
도 8에, 도 7에 도시한 표시 소자(121) 중 하나를 확대하여 도시한다. 표시 소자(121)는 주사선(GL)으로서 기능하는 도전막(201)과, 신호선(SL)으로서 기능하는 도전막(202)과, 배선 COM으로서 기능하는 도전막(203)을 가지고 있다. 도전막(201)은 트랜지스터(123)의 게이트 전극으로서도 기능한다. 또한, 도전막(202)은 트랜지스터(123)의 제 1 단자로서도 기능한다. 또한, 표시 소자(121)는 화소 전극(204), 도전막(205), 도전막(206)을 가지고 있다. 도전막(206)은 트랜지스터(123)의 제 2 단자로서 기능한다.
그리고, 도전막(206)과 화소 전극(204)은 접속되어 있다.
또한, 도전막(206)은 도전막(205)에 접속되어 있고, 배선 COM으로서 기능하는 도전막(203)과 도전막(205)이, 게이트 절연막을 사이에 개재하여 겹쳐져 있는 부분이, 용량 소자(124)로서 기능한다.
또한, 도 7 및 도 8에서는, 배선, 트랜지스터, 용량 소자 등의 구성을 보다 명확하게 하기 위해서, 게이트 절연막을 포함하는 각종 절연막을 도시하고 있지 않다.
도전막(201) 및 도전막(205)은, 절연 표면 위에 형성된 하나의 도전막을 원하는 형상으로 가공함으로써 형성할 수 있다. 도전막(201), 도전막(205) 위에는 게이트 절연막이 형성되어 있다. 또한, 도전막(202), 도전막(203), 도전막(206)은, 게이트 절연막 위에 형성된 하나의 도전막을 원하는 형상으로 가공하여 형성할 수 있다.
또한, 트랜지스터(123)가 보텀 게이트형이며, 또한 그 활성층(253)에 산화물 반도체를 사용하고 있는 경우, 도 8에 도시하는 바와 같이, 게이트 전극으로서 기능하는 도전막(201)에 활성층(253)이 완전히 겹치는 구성을 사용하는 것이 바람직하다. 상기 구성을 채용함으로써, 기판측에서 입사된 광에 의해 활성층(253) 중의 산화물 반도체가 열화되는 것을 방지하고, 따라서, 트랜지스터(123)의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다.
또한, 도 9a에, 도 7에 도시한 포토센서(101) 중 하나를 확대하여 도시한다. 도 9b에는 도 9a의 파선 A1-A2에 있어서의 단면도를 도시한다.
포토센서(101)는 배선 PR로서 기능하는 도전막(210)과, 배선 TX로서 기능하는 도전막(211), 배선 SE로서 기능하는 도전막(212), 배선 VR로서 기능하는 도전막(213), 배선 OUT로서 기능하는 도전막(214)을 가지고 있다.
포토센서(101)가 갖는 포토다이오드(102)는, 순차적으로 적층된 p형의 반도체막(215), i형의 반도체막(216), n형의 반도체막(217)을 가지고 있다. 도전막(210)은 포토다이오드(102)의 양극으로서 기능하는 p형의 반도체막(215)에 접속되어 있다.
포토센서(101)가 갖는 도전막(218)은, 트랜지스터(104)의 게이트 전극으로서 기능하고 있고, 또한, 도전막(211)에 접속되어 있다. 포토센서(101)가 갖는 도전막(219)은 트랜지스터(104)의 제 1 단자로서 기능한다. 포토센서(101)가 갖는 도전막(220)은 트랜지스터(104)의 제 2 단자로서 기능한다. 포토센서(101)가 갖는 도전막(221)은 n형의 반도체막(217)과 도전막(219)에 접속되어 있다. 포토센서(101)가 갖는 도전막(222)은, 트랜지스터(105)의 게이트 전극으로서 기능하고 있고, 또한, 도전막(220)에 접속되어 있다.
포토센서(101)가 갖는 도전막(223)은, 트랜지스터(105)의 제 1 단자로서 기능한다. 포토센서(101)가 갖는 도전막(224)은 트랜지스터(105)의 제 2 단자, 및 트랜지스터(106)의 제 1 단자로서 기능한다. 또한, 도전막(214)은 트랜지스터(106)의 제 2 단자로서도 기능한다. 도전막(212)은 트랜지스터(106)의 게이트 전극으로서도 기능한다. 포토센서(101)가 갖는 도전막(225)은, 도전막(223) 및 도전막(213)에 접속되어 있다.
포토센서(101)가 갖는 도전막(226)은, 배선 PR로서 기능하는 도전막(210)에 접속되어 있다. 또한, 도 9에서는 도시하고 있지 않지만, 화소부에는 배선 PR로서 기능하는 도전막(210)이 복수 형성되어 있다. 본 발명의 일 형태에서는, 상기 도전막(226)이 복수의 도전막(210) 중 적어도 2개의 도전막(210)에 접속되어 있다.
또한, 포토센서(101)가 갖는 도전막(227)은, 배선 TX로서 기능하는 도전막(211)에 접속되어 있다. 또한, 도 9에서는 도시하고 있지 않지만, 화소부에는 배선 TX로서 기능하는 도전막(211)이 복수 형성되어 있다. 본 발명의 일 형태에서는, 상기 도전막(227)이 복수의 도전막(211) 중 적어도 2개의 도전막(211)에 접속되어 있다.
도전막(212), 도전막(218), 도전막(222), 도전막(225), 도전막(226), 도전막(227)은, 절연 표면 위에 형성된 하나의 도전막을 원하는 형상으로 가공하여 형성할 수 있다. 도전막(212), 도전막(218), 도전막(222), 도전막(225), 도전막(226), 도전막(227) 위에는 게이트 절연막(228)이 형성되어 있다. 또한, 도전막(210), 도전막(211), 도전막(213), 도전막(214), 도전막(219), 도전막(220), 도전막(223), 도전막(224)은, 게이트 절연막(228) 위에 형성된 하나의 도전막을 원하는 형상으로 가공하여 형성할 수 있다.
또한, 본 실시 형태에서는, 배선 PR끼리를 접속하는 도전막(226)과, 배선 PR로서 기능하는 도전막(210)을 상이한 도전막으로 형성하고 있지만, 본 발명의 일 형태는 이 구성에 한정되지 않는다. 하나의 도전막이 배선 PR끼리를 접속하는 기능과, 배선 PR로서의 기능을 함께 가지고 있어도 좋다. 즉, 이 경우, 상기 도전막은 화소부에 있어서 망목상으로 둘러 싸이게 된다.
또는, 본 실시 형태에서는, 배선 TX끼리를 접속하는 도전막(227)과, 배선 TX로서 기능하는 도전막(211)을 상이한 도전막으로 형성하고 있지만, 본 발명의 일 형태는 이 구성에 한정되지 않는다. 하나의 도전막이, 배선 TX끼리를 접속하는 기능과, 배선 TX로서의 기능을 함께 가지고 있어도 좋다. 즉, 이 경우, 상기 도전막은 화소부에 있어서 망목상으로 둘러 싸이게 된다.
상기 구성에 의해, 배선 PR이나 배선 TX의 저항에 의한 전위의 강하나 신호의 지연을 억제할 수 있다. 그 결과, 포토다이오드(102)의 양극에 부여되는 전위, 또는 전하를 유지하기 위한 트랜지스터(104)의 스위칭을 제어하는 신호의 전위가, 화소부 내에서 흩어지는 것을 방지할 수 있다. 따라서, 포토센서(101)로부터 출력되는 신호의 전위가 흩어지는 것을 방지할 수 있어 촬상된 화상의 품질을 향상시킬 수 있다.
또한, 도 9b에 도시하는 포토센서(101)의 단면도는, 도전막(221)까지 형성된 상태를 나타내고 있다. 반도체 표시 장치의 경우는, 포토센서(101) 외에 표시 소자(121)가 화소(120)에 형성되어 있기 때문에, 실제로는, 도전막(221)을 형성한 후에 액정 소자를 형성한다.
또한, 트랜지스터(104)가 보텀 게이트형이며, 또한 그 활성층(250)에 산화물 반도체를 사용하고 있는 경우, 도 9에 도시하는 바와 같이, 게이트 전극으로서 기능하는 도전막(218)에 활성층(250)이 완전히 겹치는 구성을 사용하는 것이 바람직하다. 상기 구성을 채용함으로써, 기판(251)측에서 입사된 광에 의해 활성층(250) 중의 산화물 반도체가 열화되는 것을 방지하고, 따라서, 트랜지스터(104)의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다. 또한, 트랜지스터(105)와 트랜지스터(106)에 관해서도, 상기 구성을 채용함으로써 같은 효과가 얻어진다.
도 16에 도시하는 화소의 단면도에서는, 표시 소자(121)의 트랜지스터(123)와, 포토센서(101)의 포토다이오드(102)가 도시되어 있다. 트랜지스터(123)의 제 2 단자로서 기능하는 도전막(206)은, 화소 전극(204)에 접속되어 있다. 포토다이오드(102)에 접속되어 있는 도전막(221)과 화소 전극(204)은, 트랜지스터(123)와 포토다이오드(102)를 덮고 있는 절연막(231) 위에 형성된 하나의 도전막을, 원하는 형상으로 가공함으로써 형성할 수 있다.
또한, 화소 전극(204)이 형성되어 있는 기판(232)과 대치하도록, 기판(236)이 배치되어 있다. 기판(236) 위에는 대향 전극(233)이 형성되어 있고, 화소 전극(204)과 대향 전극(233) 사이에는 액정을 포함하는 액정층(234)이 형성되어 있다. 화소 전극(204)과 대향 전극(233)과 액정층(234)이 겹치는 부분에 액정 소자(122)가 형성된다.
또한, 화소 전극(204)과 액정층(234) 사이, 또는 대향 전극(233)과 액정층(234) 사이에, 배향막을 적절히 형성해도 좋다. 배향막은 폴리이미드, 폴리비닐알콜 등의 유기 수지를 사용하여 형성할 수 있고, 그 표면에는, 러빙 등의 액정 분자를 일정 방향으로 배열시키기 위한 배향 처리가 가해져 있다. 러빙은 배향막에 접하도록, 나일론 등의 천을 감은 롤러를 회전시켜 상기 배향막의 표면을 일정 방향으로 문질러 행할 수 있다. 또한, 산화규소 등의 무기 재료를 사용하여, 배향 처리를 하지 않고 증착법으로 배향 특성을 갖는 배향막을 직접 형성하는 것도 가능하다.
또한, 액정층(234)을 형성하기 위해서 이루어지는 액정의 주입은, 디스펜서식(적하식)을 사용해도 좋고, 딥식(퍼올리기식)을 사용하고 있어도 좋다.
또한, 기판(236) 위에는, 화소간의 액정 배향의 혼란에 기인하는 디스크리네이션이 시인되는 것을 방지하기 위해서, 또는 확산된 광이 인접하는 복수의 화소에 병행하여 입사되는 것을 방지하기 위해서, 광을 차폐할 수 있는 차폐막(235)이 형성되어 있다. 차폐막(235)에는, 카본블랙, 이산화티탄보다도 산화수가 작은 저차산화티탄 등의 흑색 안료를 포함하는 유기 수지를 사용할 수 있다. 또는, 크롬을 사용한 막으로 차폐막을 형성하는 것도 가능하다.
활성층(253)에 산화물 반도체를 사용하고 있는 경우, 차폐막(235)을 트랜지스터(123)의 활성층(253)과 겹치도록 형성함으로써, 기판(236)측에서 입사된 광에 의해 활성층(253) 중의 산화물 반도체가 열화되는 것을 방지하고, 따라서 트랜지스터(123)의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다.
화소 전극(204)과 대향 전극(233)은, 예를 들면, 산화규소를 포함하는 산화인듐주석(ITSO), 산화인듐주석(ITO), 산화아연(ZnO), 산화인듐아연(IZO), 갈륨을 첨가한 산화아연(GZO) 등의 투광성을 갖는 도전 재료를 사용할 수 있다.
또한, 액정층(234)에는, TN(Twisted Nematic)형, VA(Vertical Alignment)형, OCB(Optically Compensated Birefringence)형, IPS(In-Plane Switching)형, MVA(Multi-domain Vertical Alignment)형 등의 공지된 액정을 사용할 수 있다.
또한, 배향막을 사용하지 않는 블루상을 나타내는 액정을 액정층(234)에 사용해도 좋다. 블루상은 액정상 중 하나이며, 콜레스테릭 액정을 승온시켜 가면, 콜레스테릭상에서부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서밖에 발현되지 않기 때문에, 카이랄제나 자외선 경화 수지를 첨가하여 온도 범위를 개선한다. 블루상을 나타내는 액정과 카이랄제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하며, 시야각 의존성이 작기 때문에 바람직하다.
또한, 도 16에서는, 화소 전극(204)과 대향 전극(233) 사이에 액정층(234)이 개재되어 있는 구조를 갖는 액정 소자를 예로 들어 설명했지만, 본 발명의 일 형태에 따르는 반도체 표시 장치는 이 구성에 한정되지 않는다. IPS형의 액정 소자나 블루상을 사용한 액정 소자와 같이, 한 쌍의 전극이 함께 하나의 기판에 형성되어 있어도 좋다.
또한, 차폐막(235)은 표시 소자(121) 뿐만아니라, 포토센서(101)에도 형성하는 것이 바람직하다. 도 20에, 차폐막(235)을 도 7에 도시한 화소(120)에 포갠 모양을 도시한다. 도 20에서는, 차폐막(235)이 표시 소자(121)의 화소 전극(204)과 겹치는 영역과, 포토센서(101)의 포토다이오드(102)와 겹치는 영역에 개구부를 가지고 있다. 따라서, 표시 소자(121) 및 포토센서(101)를 구성하고 있는 트랜지스터의 활성층에 산화물 반도체가 사용되고 있어도, 차폐막(235)에 의해 활성층이 차광되기 때문에, 산화물 반도체의 광열화를 방지하여 트랜지스터의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다.
또한, 구동 회로를 패널에 형성하는 경우, 구동 회로에 사용되는 트랜지스터에도, 게이트 전극 또는 차폐막에 의한 차광을 행함으로써, 트랜지스터의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다.
또한, 본 발명의 고체 촬상 장치 또는 반도체 표시 장치는, 한 쌍의 기판간에 화소부가 형성된 패널과, 상기 패널에 구동 회로, 컨트롤러, CPU, 메모리 등을 포함하는 IC나, 백 라이트를 실장한 상태에 있는 모듈을 그 범주에 포함한다. 구동 회로는 패널 내에 형성되어 있어도 좋다.
계속해서, 도 10을 사용하고, 반도체 표시 장치를 FS 구동으로 동작시킨 경우의 광원의 동작과 화소부의 동작에 관해서 설명한다. 도 10에서는, 적색(R), 녹색(G), 청색(B)에 각각 대응한 3개의 광원의 점등 기간 및 소등 기간과, 배선 TX, 배선 PR, 배선 SE의 전위의 시간 변화를 나타낸다.
또한, 도 10에서는 백 라이트가 적색(R)의 광을 발하는 광원과, 녹색(G)의 광을 발하는 광원과, 청색(B)의 광을 발하는 광원을 갖는 경우를 예로 들어서 설명하지만, 백 라이트가 갖는 광원의 종류는 상기 구성에 한정되지 않는다. 또한, 도 10에서는, 도 6에 도시한 화소를 화소부에 복수 가지고, 또한, 상기 화소부에는 배선 TX1 내지 배선 TXx와, 배선 PR1 내지 배선 PRx와, 배선 SE1 내지 배선 SEy가 형성되어 있는 것으로 가정하고, 그 동작에 관해서 설명한다.
도 10에 도시하는 바와 같이, FS 구동으로 백 라이트를 동작시키는 경우, 각 색의 광원을 순차적으로 점등시킨다. 구체적으로, 도 10에서는, 1프레임 기간 내에, 적색(R)의 광원을 점등시키는 점등 기간(Tr), 모든 광원을 소등시키는 소등 기간(Tk), 녹색(G)의 광원을 점등시키는 점등 기간(Tg), 모든 광원을 소등시키는 소등 기간(Tk), 청색(B)의 광원을 점등시키는 점등 기간(Tb), 모든 광원을 소등시키는 소등 기간(Tk)을, 순차적으로 출현시킨다.
우선, 제 1 프레임 기간에 있어서의 점등 기간(Tr)에서는, 고체 촬상 장치의 경우와 같이, 적색(R)에 대응하는 리셋 동작 및 축적 동작이, 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이 점등 기간(Tr) 내에 형성된다. 그리고, 상기 노광 기간에 있어서, 배선 Tx1로부터 배선 TXx로 입력되는 신호의 전위는 펄스를 가지고 있으며, 또한 그 펄스가 출현하는 기간이 중복되고 있다. 또한, 상기 노광 기간에 있어서, 배선 PR1로부터 배선 PRx로 입력되는 신호의 전위는 펄스를 가지고 있으며, 또한 그 펄스가 출현하는 기간이 중복되고 있다.
또한, 점등 기간(Tr)이 종료된 후, 제 2 프레임 기간에 있어서의 점등 기간(Tg)이 출현하기 전까지, 적색(R)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다. 따라서, 전행의 판독 기간 내에, 순차적으로 각 행의 판독 기간이 출현한다. 그리고, 각 행의 판독 기간에서는, 배선 SE1 내지 배선 SEy 중 상기 판독 기간에 대응하는 배선 SE에 있어서, 입력되는 신호의 전위가 펄스를 가지고 있다. 즉, 배선 SE1 내지 배선 SEy의 각각에 입력되는 신호의 펄스는, 순차적으로 시프트하도록 출현한다.
마찬가지로, 제 2 프레임 기간에 있어서의 점등 기간(Tg)에서는, 녹색(G)에 대응하는 리셋 동작 및 축적 동작이, 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이, 점등 기간(Tg) 내에 마련된다. 그리고, 마찬가지로, 점등 기간(Tg)이 종료된 후, 제 3 프레임 기간에 있어서의 점등 기간(Tb)이 출현하기 전까지, 녹색(G)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다.
마찬가지로, 제 3 프레임 기간에 있어서의 점등 기간(Tb)에서는, 청색(B)에 대응하는 리셋 동작 및 축적 동작이, 전체 화소의 포토센서에 있어서 일제히 이루어진다. 즉, 리셋 동작 및 축적 동작이 이루어지는 노광 기간이, 점등 기간(Tb) 내에 형성된다. 그리고, 마찬가지로, 점등 기간(Tb)이 종료된 후, 제 5 프레임 기간에 있어서의 점등 기간(Tr)이 출현하기 전까지, 청색(B)에 대응하는 전하의 판독 동작이 포토센서의 행마다 순차적으로 이루어진다.
상기 동작을 행함으로써, 각 색에 대응한 화상 데이터를 취득할 수 있다. 그리고, 상기 각 색에 대응한 화상 데이터를 합성함으로써, 컬러 화상 데이터를 얻을 수 있다.
또한, 소등 기간(Tk)을 추가하고, 상기 소등 기간에 있어서 화상 데이터를 취득해도 좋다. 각 색에 대응한 화상 데이터로부터 소등 기간에 있어서의 화상 데이터를 뺌으로써, 외광의 영향을 저감시킨, 콘트라스트가 높은 컬러 화상 데이터를 취득할 수 있다.
FS 구동으로 백 라이트를 동작시키는 경우, 단색의 광원과 컬러 필터를 조합하는 경우와는 달리, 각 색의 광원을 순차적으로 전환하여 발광시킬 필요가 있다. 또한, 상기 광원의 전환이 이루어지는 주파수는, 단색의 광원을 사용한 경우의 프레임 주파수보다도 높은 값으로 설정할 필요가 있다. 예를 들면, 단색의 광원을 사용한 경우의 프레임 주파수를 60Hz라고 하면, 적색, 녹색, 청색의 각 색에 대응하는 광원을 사용하여 FS 구동을 행하는 경우, 광원의 전환을 행하는 주파수는, 약 3배인 180Hz 정도가 된다. 따라서, 각 색의 광원이 발광하는 점등 기간은, 매우 짧다. 그러나 본 발명의 일 형태에서는, 글로벌 셔터 방식을 사용하여 촬상을 행하기 때문에, 전하의 리셋 동작과 축적 동작을 전체 화소에 있어서 일제히 행할 수 있다. 따라서, 전체 화소에 있어서 축적 동작을 완료시킬 때까지의 기간이, 롤링 셔터 방식을 사용한 경우보다도 짧게 할 수 있다. 이로 인해, FS 구동을 채용함으로써 각 색의 광원이 발광하는 점등 기간이 짧아져도, 상기 기간 내에 있어서 전체 화소의 축적 동작을 완료시킬 수 있다.
또한, FS 구동을 사용함으로써, 각 화소에 컬러 필터를 형성할 필요가 없어져 백 라이트로부터의 광의 이용 효율을 높일 수 있다. 따라서, 반도체 표시 장치의 소비 전력을 저감시킬 수 있다. 또한, 하나의 화소로 각 색에 대응하는 화상 데이터의 취득, 또는 계조를 표시할 수 있기 때문에, 고정밀도의 화상 데이터의 취득, 또는 고정밀도로 화상을 표시할 수 있다.
또한, 상기한 각 기간에 있어서의 상기 동작은, 촬상시에 있어서의 반도체 표시 장치의 동작이다. 반도체 표시 장치에 있어서, 화상의 표시를 행하는 경우는, 각 소등 기간(Tk)에 있어서 표시 소자(121)에 각 색에 대응하는 화상 신호를 기입한다. 그리고, 각 점등 기간에 있어서, 상기 화상 신호에 따라 각 색에 대응하는 계조를 표시 소자(121)에 있어서 표시함으로써, 컬러 화상을 표시할 수 있다.
또한, 액정은 전압이 인가된 후 그 투과율이 수속(收束)될 때까지의 응답 시간이, 일반적으로 십몇 msec 정도이다. 따라서, 점등 기간에 차지하는 액정의 응답 시간의 비율이 크기 때문에, 액정 소자의 투과율의 변화가 동영상의 흐림 현상으로서 시인되기 쉽다. 그러나 상기한 바와 같이, 액정 투과율의 변화가 현저한 기간과 소등 기간(Tk)을 병행하듯이 출현시키고, 액정 투과율의 변화가 수속되어 있는 기간과 각 점등 기간을 병행하듯이 출현시킴으로써, 투과율의 변화가 시인되는 것을 방지할 수 있고, 표시되는 화상의 품질을 향상시킬 수 있다.
(실시 형태 2)
본 실시 형태에서는, 도 2a와는 상이한 포토센서(101)의 구성에 관해서 설명한다.
도 11에 포토센서(101)의 일례를 회로도로 도시한다. 도 11에 도시하는 포토센서(101)는, 증폭 회로(103)가 트랜지스터(104), 트랜지스터(105), 트랜지스터(106), 트랜지스터(107)를 가지고 있다. 트랜지스터(104)는, 증폭 회로(103) 내로의, 포토다이오드(102)에 있어서 생성되는 전류의 공급을 제어한다. 트랜지스터(105)는 트랜지스터(104)의 제 2 단자에 부여되는 전위에 따라, 그 제 1 단자와 제 2 단자간의 전류값 또는 저항값이 결정된다. 또한, 트랜지스터(106)는 상기 전류값 또는 저항값에 의해 결정되는 출력 신호의 전위를, 배선 OUT에 공급하기 위한 스위칭 소자로서 기능한다. 트랜지스터(107)는 증폭 회로(103)에 축적된 전하의 양을 리셋하는 기능을 가진다.
구체적으로, 도 11에서는, 트랜지스터(104)의 제 1 단자가 포토다이오드(102)의 음극에 접속되고, 트랜지스터(104)의 제 2 단자가 트랜지스터(105)의 게이트 전극 및 트랜지스터(107)의 제 1 단자에 접속되어 있다. 트랜지스터(105)의 제 1 단자 및 트랜지스터(107)의 제 2 단자는, 하이 레벨의 전원 전위 VDD가 부여되어 있는 배선 VR에 접속되어 있다. 트랜지스터(107)의 게이트 전극은, 배선 RS에 접속되어 있고, 배선 RS에는 트랜지스터(107)의 스위칭을 제어하는 신호의 전위가 부여된다. 트랜지스터(105)의 제 2 단자는 트랜지스터(106)의 제 1 단자에 접속되어 있다. 트랜지스터(106)의 제 2 단자는 배선 OUT에 접속되어 있다. 트랜지스터(106)의 게이트 전극은 배선 SE에 접속되어 있고, 배선 SE에는 트랜지스터(106)의 스위칭을 제어하는 신호의 전위가 부여된다.
도 11에서는, 트랜지스터(104)의 제 2 단자와, 트랜지스터(107)의 제 1 단자와, 트랜지스터(105)의 게이트 전극이 접속되어 있는 노드를, 노드 FD로서 도시하고 있다. 노드 FD에 축적되는 전하의 양에 따라, 출력 신호의 전위가 결정된다. 노드 FD에 있어서 전하를 보다 확실하게 유지하기 위해서, 노드 FD에 용량 소자를 접속하도록 해도 좋다.
계속해서, 도 11에 도시한 포토센서(101)의 동작의 일례에 관해서 설명한다. 도 12에, 도 11에 도시한 포토센서(101)에 부여되는 각종 전위의 타이밍 차트를 일례로서 도시한다.
또한, 도 12에 도시하는 타이밍 차트에서는, 포토센서(101)의 동작을 알기 쉽게 설명하기 위해서, 배선 TX, 배선 SE, 배선 RS에는, 하이 레벨이나 로우 레벨의 전위가 부여되는 것으로 가정한다. 구체적으로, 배선 TX에는 하이 레벨의 전위 HTX와 로우 레벨의 전위 LTX가 부여되는 것으로 하고, 배선 SE에는 하이 레벨의 전위 HSE와 로우 레벨의 전위 LSE가 부여되는 것으로 하고, 배선 RS에는 하이 레벨의 전위 HRS와 로우 레벨의 전위 LRS가 부여되는 것으로 한다. 또한, 배선 PR에는 로우 레벨의 전원 전위 VSS가 부여되어 있다.
우선, 시각 T1에 있어서, 배선 TX의 전위를, 전위 LTX에서 전위 HTX로 변화시킨다. 배선 TX의 전위가 전위 HTX가 되면, 트랜지스터(104)는 온이 된다. 또한, 시각 T1에 있어서, 배선 SE에는 전위 LSE가 부여되고, 배선 RS에는 전위 LRS가 부여되어 있다.
계속해서, 시각 T2에 있어서, 배선 RS의 전위를, 전위 LRS에서 전위 HRS로 변화시킨다. 배선 RS의 전위가 전위 HRS가 되면, 트랜지스터(107)는 온이 된다. 또한, 시각 T2에 있어서, 배선 TX의 전위는 전위 HTX 그대로이며, 배선 SE의 전위는 전위 LSE 그대로이다. 따라서, 노드 FD에는 전원 전위 VDD가 부여되기 때문에, 노드 FD에 유지되어 있는 전하의 양은 리셋된다. 또한, 포토다이오드(102)에는 역방향 바이어스의 전압이 인가된다.
계속해서, 시각 T3에 있어서, 배선 RS의 전위를, 전위 HRS에서 전위 LRS로 변화시킨다. 시각 T3 직전까지, 노드 FD의 전위는 전원 전위 VDD로 유지되고 있기 때문에, 배선 RS의 전위가 전위 LRS가 된 후에도, 포토다이오드(102)에 역방향 바이어스의 전압이 인가된 상태가 계속된다. 그리고, 이 상태에서, 포토다이오드(102)에 광이 입사되면, 포토다이오드(102)의 음극에서 양극을 향하여 전류가 흐른다. 상기 전류의 값은 광의 강도에 따라서 변화된다. 즉, 포토다이오드(102)에 입사되는 광의 강도가 높을수록 상기 전류값은 높아지고, 노드 FD로부터의 전하의 유출도 커진다. 반대로, 포토다이오드(102)에 입사되는 광의 강도가 낮을수록 상기 전류값은 낮아지고, 노드 FD로부터의 전하의 유출도 작아진다. 따라서, 노드 FD의 전위는, 광의 강도가 높을수록 변화가 크고, 광의 강도가 낮을수록 변화가 작다.
계속해서, 시각 T4에 있어서, 배선 TX의 전위를 전위 HTX에서 전위 LTX로 변화시키면, 트랜지스터(104)는 오프하게 된다. 따라서, 노드 FD로부터 포토다이오드(102)로의 전하의 이동이 멈추기 때문에, 노드 FD의 전위가 결정된다.
계속해서, 시각 T5에 있어서, 배선 SE의 전위를 전위 LSE에서 전위 HSE로 변화시키면, 트랜지스터(106)는 온이 된다. 그러자, 노드 FD의 전위에 따라서 배선 VR로부터 배선 OUT로 전하가 이동한다.
계속해서, 시각 T6에 있어서, 배선 SE의 전위를 전위 HSE에서 전위 LSE로 변화시키면, 배선 VR로부터 배선 OUT으로의 전하의 이동이 정지되고, 배선 OUT의 전위가 결정된다. 이 배선 OUT의 전위가, 포토센서(101)의 출력 신호의 전위에 상당한다. 그리고, 출력 신호의 전위에는, 촬상된 피사체의 화상 데이터가 포함되어 있다.
상기 일련의 동작은, 리셋 동작, 축적 동작, 판독 동작으로 분류할 수 있다. 즉, 시각 T1에서부터 시각 T3까지의 동작이 리셋 동작, 시각 T3에서부터 시각 T4까지의 동작이 축적 동작, 시각 T5에서부터 시각 T6까지의 동작이 판독 동작에 상당한다. 리셋 동작, 축적 동작, 판독 동작을 행함으로써, 화상 데이터를 취득할 수 있다.
계속해서, 도 2a, 도 11과는 상이한 포토센서(101)의 구성에 관해서 설명한다.
도 13에, 포토센서(101)의 일례를 회로도로 도시한다. 도 13에 도시하는 포토센서(101)는, 증폭 회로(103)가 트랜지스터(104), 트랜지스터(105), 트랜지스터(106), 트랜지스터(107)를 가지고 있다. 트랜지스터(104)는 증폭 회로(103) 내로의 포토다이오드(102)에서 생성되는 전류의 공급을 제어한다. 트랜지스터(105)는, 트랜지스터(104)의 제 2 단자에 부여되는 전위에 따라, 그 제 1 단자와 제 2 단자간의 전류값 또는 저항값이 결정된다. 또한, 트랜지스터(106)는 상기 전류값 또는 저항값에 의해 결정되는 출력 신호의 전위를, 배선 OUT에 공급하기 위한 스위칭 소자로서 기능한다. 트랜지스터(107)는 증폭 회로(103)에 축적된 전하의 양을 리셋하는 기능을 가진다.
구체적으로, 도 13에서는, 트랜지스터(104)의 제 1 단자가 포토다이오드(102)의 음극에 접속되고, 트랜지스터(104)의 제 2 단자가 트랜지스터(105)의 게이트 전극 및 트랜지스터(107)의 제 1 단자에 접속되어 있다. 트랜지스터(105)는 그 제 1 단자가 트랜지스터(106)의 제 2 단자에 접속되고, 그 제 2 단자가 배선 OUT에 접속되어 있다. 트랜지스터(106)의 제 1 단자 및 트랜지스터(107)의 제 2 단자는, 하이 레벨의 전원 전위 VDD가 부여되어 있는 배선 VR에 접속되어 있다. 트랜지스터(107)의 게이트 전극은, 배선 RS에 접속되어 있고, 배선 RS에는 트랜지스터(107)의 스위칭을 제어하는 신호의 전위가 부여된다. 트랜지스터(106)의 게이트 전극은 배선 SE에 접속되어 있고, 배선 SE에는 트랜지스터(106)의 스위칭을 제어하는 신호의 전위가 부여된다.
도 13에서는, 트랜지스터(104)의 제 2 단자와, 트랜지스터(107)의 제 1 단자와, 트랜지스터(105)의 게이트 전극이 접속되어 있는 노드를, 노드 FD로서 도시하고 있다. 노드 FD에 축적되는 전하의 양에 따라, 출력 신호의 전위가 결정된다. 노드 FD에 있어서 전하를 보다 확실하게 유지하기 위해서, 노드 FD에 용량 소자를 접속하도록 해도 좋다.
도 13에 도시하는 포토센서(101)의 동작에 관해서는, 도 12에 도시한 타이밍 차트를 참조할 수 있다.
또한, 도 11 또는 도 13에 도시한 포토센서에서는, 트랜지스터(104)의 채널 형성 영역에, 실리콘 반도체보다도 밴드 갭이 넓고, 진성 캐리어 밀도가 실리콘보다도 낮은 반도체를 포함하는 것을 특징으로 한다. 상기한 바와 같은 특성을 갖는 반도체 재료를 채널 형성 영역에 포함함으로써, 오프 전류가 매우 낮고, 또한 고내압인 트랜지스터(104)를 실현할 수 있다. 그리고, 상기 구성을 갖는 트랜지스터(104)를 스위칭 소자로서 사용함으로써, 증폭 회로(103) 내에 축적된 전하의 누설을 방지할 수 있다.
또한, 도 11 또는 도 13에 있어서, 증폭 회로(103)를 구성하고 있는 트랜지스터(104), 트랜지스터(105), 트랜지스터(106), 트랜지스터(107)는, 그 활성층에 산화물 반도체막이 사용되고 있어도 좋다. 또는, 트랜지스터(104), 트랜지스터(105), 트랜지스터(106), 트랜지스터(107)의 활성층에, 산화물 반도체 이외의, 비정질, 미결정, 다결정 또는 단결정의 실리콘, 또는 게르마늄 등의 반도체가 사용되어도 좋다. 포토센서(101) 내의 모든 트랜지스터의 활성층에, 산화물 반도체막을 사용함으로써, 프로세스를 간략화할 수 있다. 또한, 트랜지스터(105), 트랜지스터(106), 트랜지스터(107)의 활성층에, 예를 들면, 다결정 또는 단결정의 실리콘 등과 같이, 산화물 반도체보다 높은 이동도가 얻어지는 반도체 재료를 사용함으로써, 포토센서(101)로부터의 화상 데이터의 판독을 고속으로 행할 수 있다.
본 실시 형태는 상기 실시 형태와 조합하여 실시하는 것이 가능하다.
(실시 형태 3)
본 실시 형태에서는, 실리콘을 사용한 트랜지스터와, 산화물 반도체를 사용한 트랜지스터를 갖는, 본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치의 제작 방법에 관해서 설명한다.
또한, 본 발명의 일 형태에서는, 증폭 회로를 구성하는 트랜지스터에, 산화물 반도체를 사용하고 있어도 좋고, 게르마늄, 실리콘, 실리콘 게르마늄이나, 단결정 탄화실리콘 등을 사용한 통상의 반도체를 사용하고 있어도 좋다. 예를 들면, 실리콘을 사용한 트랜지스터는, 실리콘 웨이퍼 등의 단결정 반도체 기판, SOI법에 의해 제작된 실리콘 박막, 기상 성장법에 의해 제작된 실리콘 박막 등을 사용하여 형성할 수 있다.
우선, 도 14a에 도시하는 바와 같이, 기판(700)의 절연 표면 위에, 공지의 CMOS의 제작 방법을 사용하여, 포토다이오드(704), n채널형 트랜지스터(705)를 형성한다. 본 실시 형태에서는, 단결정의 반도체 기판으로부터 분리된 단결정 반도체막을 사용하여, 포토다이오드(704), n채널형 트랜지스터(705)를 형성하는 경우를 예로 들고 있다.
구체적인 단결정 반도체막의 제작 방법의 일례에 관해서, 간단히 설명한다. 우선, 단결정의 반도체 기판에, 전계에서 가속된 이온으로 이루어지는 이온 빔을 주입하고, 반도체 기판의 표면에서부터 일정 깊이의 영역에, 결정 구조가 흐트러짐으로써 국소적으로 취약화된 취화층을 형성한다. 취화층이 형성되는 영역의 깊이는, 이온 빔의 가속 에너지와 이온 빔의 입사각에 의해 조절할 수 있다. 그리고, 반도체 기판과, 절연막(701)이 형성된 기판(700)을, 상기 절연막(701)이 사이에 개재되듯이 첩합한다. 첩합은 반도체 기판과 기판(700)을 포갠 후, 반도체 기판과 기판(700)의 일부에, 1N/㎠ 이상 500N/㎠ 이하, 바람직하게는 11N/㎠ 이상 20N/㎠ 이하 정도의 압력을 가한다. 압력을 가하면, 그 부분으로부터 반도체 기판과 절연막(701)이 접합을 개시하고, 최종적으로는 밀착된 면 전체에 접합이 미친다. 그 다음에, 가열 처리를 행함으로써, 취화층에 존재하는 미소 보이드끼리가 결합하고, 미소 보이드의 체적이 증대된다. 그 결과, 취화층에 있어서 반도체 기판의 일부인 단결정 반도체막이 반도체 기판으로부터 분리된다. 상기 가열 처리의 온도는, 기판(700)의 왜곡점을 초과하지 않는 온도로 한다. 그리고, 상기 단결정 반도체막을 에칭 등에 의해 원하는 형상으로 가공함으로써, 섬 형상의 반도체막(702), 섬 형상의 반도체막(703)을 형성할 수 있다.
포토다이오드(704)는 절연막(701) 위의 섬 형상의 반도체막(702)을 사용하여 형성되어 있고, n채널형 트랜지스터(705)는 절연막(701) 위의 섬 형상의 반도체막(703)을 사용하여 형성되어 있다. 또한, 포토다이오드(704)는 섬 형상의 반도체막(702) 내에 p형의 도전성을 갖는 영역(727), i형의 도전성을 갖는 영역(728), n형의 도전성을 갖는 영역(729)이 형성된 가로형 접합 타입이다. 또한, n채널형 트랜지스터(705)는 게이트 전극(707)을 가지고 있다. 그리고, n채널형 트랜지스터(705)는 섬 형상의 반도체막(703)과 게이트 전극(707) 사이에 절연막(708)을 가진다.
또한, i형의 도전성을 갖는 영역(728)은, 반도체막 중 포함되는 p형 또는 n형을 부여하는 불순물이 1×1020cm-3 이하의 농도이며, 암전도도에 대하여 광전도도가 100배 이상인 영역을 가리킨다. i형의 도전성을 갖는 영역(728)에는, 주기표 제 13족 또는 제 15족의 불순물 원소를 갖는 것도, 그 범주에 포함한다. 즉, i형의 반도체는 가전자 제어를 목적으로 한 불순물 원소를 의도적으로 첨가하지 않을 때에 약한 n형의 전기 전도성을 나타내기 때문에, i형의 도전성을 갖는 영역(728)은, p형을 부여하는 불순물 원소를, 성막시 또는 성막후에, 의도적 또는 비의도적으로 첨가된 것을 그 범주에 포함한다.
기판(700)으로서 사용할 수 있는 기판에 큰 제한은 없지만, 적어도, 이후의 가열 처리에 견딜 수 있을 정도의 내열성을 가지고 있는 것이 필요해진다. 예를 들면, 기판(700)에는 퓨전법이나 플로우트법으로 제작되는 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 유리 기판으로서는, 이후의 가열 처리의 온도가 높은 경우에는, 왜곡점이 730℃ 이상인 것을 사용하면 좋다. 또한, 스테인리스 기판을 포함하는 금속 기판 또는 실리콘 기판의 표면에 절연막을 형성한 것을 사용해도 좋다. 플라스틱 등의 가요성을 갖는 합성 수지로 이루어지는 기판은, 일반적으로 상기 기판과 비교하여 내열 온도가 낮은 경향이 있지만, 제작 공정에 있어서의 처리 온도를 견딜 수 있는 것이라면 사용하는 것이 가능하다.
또한, 본 실시 형태에서는, 단결정의 반도체막을 사용하여 포토다이오드(704)와 n채널형 트랜지스터(705)를 형성하는 예에 관해서 설명하고 있지만, 본 발명은 이 구성에 한정되지 않는다. 예를 들면, 절연막(701) 위에 기상 성장법을 사용하여 형성된 다결정, 미결정의 반도체막을 사용해도 좋고, 상기 반도체막을 공지의 기술에 의해 결정화해도 좋다. 공지의 결정화 방법으로서는, 레이저 광을 사용한 레이저 결정화법, 촉매 원소를 사용하는 결정화법이 있다. 또는, 촉매 원소를 사용하는 결정화법과 레이저 결정화법을 조합하여 사용할 수도 있다. 또한, 석영과 같은 내열성이 우수한 기판을 사용하는 경우, 전열로를 사용한 열결정화 방법, 적외광을 사용한 램프 어닐링 결정화법, 촉매 원소를 사용하는 결정화법, 950℃ 정도의 고온 어닐링법을 조합한 결정화법을 사용해도 좋다.
또한, 도 14a에서는, 절연막(708) 위에 도전막을 형성한 후, 상기 도전막을 에칭 등에 의해 원하는 형상으로 가공함으로써, 게이트 전극(707)과 함께, 배선(711)을 형성한다.
계속해서, 도 14a에 도시하는 바와 같이, 포토다이오드(704), n채널형 트랜지스터(705), 배선(711)을 덮도록, 절연막(712)을 형성한다. 또한, 본 실시 형태에서는, 단층의 절연막(712)을 사용하는 경우를 예시하고 있지만, 상기 절연막(712)은 단층일 필요는 없고, 2층 이상의 절연막을 적층시켜 절연막(712)으로서 사용해도 좋다.
절연막(712)은 이후의 제작 공정에 있어서의 가열 처리의 온도를 견딜 수 있는 재료를 사용한다. 구체적으로, 절연막(712)으로서, 산화규소, 질화규소, 질화산화규소, 산화질화규소, 질화알루미늄, 산화알루미늄 등을 사용하는 것이 바람직하다.
또한, 본 명세서에 있어서 산화질화물이란, 그 조성으로서, 질소보다도 산소의 함유량이 많은 물질이며, 또한, 질화산화물이란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 물질을 의미한다.
절연막(712)은 그 표면을 CMP법 등에 의해 평탄화시켜도 좋다.
계속해서, 도 14a에 도시하는 바와 같이, 절연막(712) 위에, 게이트 전극(713)을 형성한다.
게이트 전극(713)의 재료는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 이들 금속 재료를 주성분으로 하는 합금 재료를 사용한 도전막, 또는 이들 금속의 질화물을, 단층으로 또는 적층하여 사용할 수 있다. 또한, 이후의 공정에 있어서 이루어지는 가열 처리의 온도를 견딜 수 있는 것이라면, 상기 금속 재료로서 알루미늄, 구리를 사용할 수도 있다. 알루미늄 또는 구리는 내열성이나 부식성의 문제를 회피하기 위해서, 고융점 금속 재료와 조합하여 사용하면 좋다. 고융점 금속 재료로서는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 사용할 수 있다.
예를 들면, 2층의 적층 구조를 갖는 게이트 전극(713)으로서, 알루미늄막 위에 몰리브덴막이 적층된 2층의 적층 구조, 구리막 위에 몰리브덴막을 적층한 2층 구조, 구리막 위에 질화티탄막 또는 질화탄탈막을 적층한 2층 구조, 또는 질화티탄막과 몰리브덴막을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조를 갖는 게이트 전극(713)으로서는, 알루미늄막, 알루미늄과 실리콘의 합금막, 알루미늄과 티탄의 합금막 또는 알루미늄과 네오디뮴의 합금막을 중간층으로 하고, 텅스텐막, 질화텅스텐막, 질화티탄막 또는 티탄막을 상하층으로 하여 적층한 구조로 하는 것이 바람직하다.
또한, 게이트 전극(713)에 산화인듐, 산화인듐산화주석 합금, 산화인듐산화아연합금, 산화아연, 산화아연알루미늄, 산질화아연알루미늄, 또는 산화아연갈륨 등의 투광성을 갖는 산화물 도전막을 사용할 수도 있다.
게이트 전극(713)의 막 두께는, 10nm 내지 400nm, 바람직하게는 100nm 내지 200nm으로 한다. 본 실시 형태에서는, 텅스텐 타겟을 사용한 스퍼터법에 의해 150nm의 게이트 전극용의 도전막을 형성한 후, 상기 도전막을 에칭에 의해 원하는 형상으로 가공(패터닝)함으로써, 게이트 전극(713)을 형성한다. 또한, 형성된 게이트 전극의 단부가 테이퍼 형상이면, 위에 적층하는 게이트 절연막의 피복성이 향상되기 때문에 바람직하다. 또한, 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
계속해서, 도 14b에 도시하는 바와 같이, 게이트 전극(713) 위에, 게이트 절연막(714)을 형성한다. 게이트 절연막(714)은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여, 산화규소막, 질화규소막, 산화질화규소막, 질화산화규소막, 산화알루미늄막, 질화알루미늄막, 산화질화알루미늄막, 질화산화알루미늄막, 산화하프늄막 또는 산화탄탈막을 단층으로 또는 적층시켜 형성할 수 있다. 게이트 절연막(714)은 수분이나 수소 등의 불순물을 극력 포함하지 않는 것이 바람직하다. 스퍼터링법에 의해 산화규소막을 성막하는 경우에는, 타겟으로서 실리콘 타겟 또는 석영 타겟을 사용하고, 스퍼터 가스로서 산소, 또는 산소 및 아르곤의 혼합 가스를 사용한다.
불순물을 제거한 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위, 계면 전하에 대하여 매우 민감하기 때문에, 고순도화된 산화물 반도체와 게이트 절연막(714)의 계면은 중요하다. 이로 인해 고순도화된 산화물 반도체에 접하는 게이트 절연막(GI)은, 고품질화가 요구된다.
예를 들면, μ파(주파수 2.45GHz)를 사용한 고밀도 플라즈마 CVD는, 치밀하고 절연 내압이 높은 고품질의 절연막을 형성할 수 있기 때문에 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연막이 밀접함으로써, 계면 준위를 저감시켜 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연막(714)으로서 양질의 절연막을 형성할 수 있는 것이면, 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막후의 열처리에 의해 막질이나, 산화물 반도체와의 계면 특성이 개선되는 절연막이라도 좋다. 어느 것으로 해도, 게이트 절연막으로서의 막질이 양호한 것은 물론, 게이트 절연막과 산화물 반도체의 계면 준위 밀도를 저감시켜 양호한 계면을 형성할 수 있는 것이면 좋다.
배리어성이 높은 재료를 사용한 절연막과, 질소의 함유 비율이 낮은 산화규소막, 산화질화규소막 등의 절연막을 적층시킨 구조를 갖는 게이트 절연막(714)을 형성해도 좋다. 이 경우, 산화규소막, 산화질화규소막 등의 절연막은, 배리어성이 높은 절연막과 산화물 반도체막 사이에 형성한다. 배리어성이 높은 절연막으로서, 예를 들면 질화규소막, 질화산화규소막, 질화알루미늄막, 또는 질화산화알루미늄막 등을 들 수 있다. 배리어성이 높은 절연막을 사용함으로써, 수분 또는 수소 등의 분위기 중의 불순물, 또는 기판 내에 포함되는 알칼리 금속, 중금속 등의 불순물이, 산화물 반도체막 내, 게이트 절연막(714) 내, 또는 산화물 반도체막과 상이한 절연막의 계면과 그 근방에 들어 가는 것을 방지할 수 있다. 또한, 산화물 반도체막에 접하도록 질소의 함유 비율이 낮은 산화규소막, 산화질화규소막 등의 절연막을 형성함으로써, 배리어성이 높은 절연막이 직접 산화물 반도체막에 접하는 것을 방지할 수 있다.
예를 들면, 제 1 게이트 절연막으로서 스퍼터링법에 의해 막 두께 50nm 이상 200nm 이하의 질화규소막(SiNy(y>0))을 형성하고, 제 1 게이트 절연막 위에 제 2 게이트 절연막으로서 막 두께 5nm 이상 300nm 이하의 산화규소막(SiOx(x>0))을 적층하여, 막 두께 100nm의 게이트 절연막(714)으로 해도 좋다. 게이트 절연막(714)의 막 두께는 트랜지스터에 요구되는 특성에 따라 적절히 설정하면 되며, 350nm 내지400nm 정도라도 좋다.
본 실시 형태에서는, 스퍼터법으로 형성된 막 두께 50nm의 질화규소막 위에, 스퍼터법으로 형성된 막 두께 100nm의 산화규소막을 적층시킨 구조를 갖는, 게이트 절연막(714)을 형성한다.
또한, 게이트 절연막(714)은 나중에 형성되는 산화물 반도체와 접한다. 산화물 반도체는 수소가 함유되면 특성에 악영향을 미치기 때문에, 게이트 절연막(714)은 수소, 하이드록실기 및 수분이 포함되지 않는 것이 바람직하다. 게이트 절연막(714)에 수소, 하이드록실기 및 수분이 가능한 한 포함되지 않도록 하기 위해서는, 성막 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극(713)이 형성된 기판(700)을 예비 가열하고, 기판(700)에 흡착된 수분 또는 수소 등의 불순물을 탈리하여 배기하는 것이 바람직하다. 또한, 예비 가열 온도는, 100℃ 이상400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한, 예비 가열실에 설치하는 배기 수단은 클라이오 펌프가 바람직하다. 또한, 이 예비 가열 처리는 생략할 수도 있다.
계속해서, 게이트 절연막(714) 위에 막 두께 2nm 이상 200nm 이하, 바람직하게는 막 두께 3nm 이상 50nm 이하, 더욱 바람직하게는 막 두께 3nm 이상 20nm 이하의 산화물 반도체막을 형성한다. 산화물 반도체막은 산화물 반도체를 타겟으로서 사용하고, 스퍼터법에 의해 성막한다. 또한, 산화물 반도체막은 희가스(예를 들면 아르곤) 분위기하, 산소 분위기하, 또는 희가스(예를 들면 아르곤) 및 산소 혼합 분위기 하에 있어서 스퍼터법에 의해 형성할 수 있다.
또한, 산화물 반도체막을 스퍼터법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터를 행하여 게이트 절연막(714)의 표면에 부착되어 있는 진애(塵埃)를 제거하는 것이 바람직하다. 역스퍼터란, 타겟측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측에 RF 전원을 사용하여 전압을 인가하여 기판 근방에 플라즈마를 형성하여 표면을 개질하는 방법이다. 또한, 아르곤 분위기를 대신하여 질소, 헬륨 등을 사용해도 좋다. 또한, 아르곤 분위기에 산소, 산화질소 등을 첨가한 분위기에서 행해도 좋다. 또한, 아르곤 분위기에 염소, 4플루오르화탄소 등을 가한 분위기에서 행해도 좋다.
사용하는 산화물 반도체로서는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 In과 Zn을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기 특성의 불균일을 감소시키기 위한 스테빌라이저로서, 이들 이외에 갈륨(Ga)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 주석(Sn)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 하프늄(Hf)을 갖는 것이 바람직하다. 또한, 스테빌라이저로서 알루미늄(Al)을 갖는 것이 바람직하다. 또한, 다른 스테빌라이저로서, 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 포르뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중 어느 1종 또는 복수종을 가져도 좋다. 구체적으로, 산화물 반도체막에는, 상기한 바와 같이, 산화인듐, 산화주석, 산화아연, 2원계 금속의 산화물인 In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, 3원계 금속의 산화물인 In-Ga-Zn계 산화물(IGZO라고도 표기한다), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Ce-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, 4원계 금속의 산화물인 In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
본 실시 형태에서는, In(인듐), Ga(갈륨), 및 Zn(아연)을 포함하는 타겟을 사용한 스퍼터법에 의해 얻어지는 막 두께 30nm의 In-Ga-Zn계 산화물 반도체의 박막을, 산화물 반도체막으로서 사용한다. In-Ga-Zn계 산화물 반도체막을 스퍼터링법으로 성막하는 경우, 바람직하게는, 원자수비가 In:Ga:Zn=1:1:1, 4:2:3, 3:1:2, 1:1:2, 2:1:3, 또는 3:1:4로 나타내는 In-Ga-Zn계 산화물의 타겟을 사용한다. 상기의 원자수비를 갖는 In-Ga-Zn계 산화물의 타겟을 사용하여 산화물 반도체막을 성막함으로써, 다결정 또는 CAAC이 형성되기 쉬워진다. 또한, In, Ga, 및 Zn을 포함하는 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 100% 미만이다. 충전율이 높은 타겟을 사용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다.
또한, 산화물 반도체로서 In-Zn계 산화물의 재료를 사용하는 경우, 사용하는 타겟의 조성비는, 원자수비로, In:Zn=50:1 내지 1:2(몰수비로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=20:1 내지 1:1(몰수비로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더욱 바람직하게는 In:Zn=15:1 내지 1.5:1(몰수비로 환산하면 In2O3:ZnO=15:2 내지 3:4)로 한다. 예를 들면, In-Zn계 산화물 반도체의 형성에 사용하는 타겟은, 원자수비가 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y로 한다. Zn의 비율을 상기 범위에 들어가게 함으로써, 이동도의 향상을 실현할 수 있다.
본 실시 형태에서는, 감압 상태로 유지된 처리실 내에 기판을 유지하고, 처리실 내의 잔류 수분을 제거하면서 수소 및 수분이 제거된 스퍼터 가스를 도입하고, 상기 타겟을 사용하여 기판(700) 위에 산화물 반도체막을 성막한다. 성막시에, 기판 온도를 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하로 해도 좋다. 기판을 가열하면서 성막함으로써, 성막한 산화물 반도체막에 포함되는 불순물 농도를 저감시킬 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들면, 클라이오 펌프, 이온 펌프, 티탄서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 펌프에 콜드 트랩을 가한 것이라도 좋다. 클라이오 펌프를 사용하여 성막실을 배기하면, 예를 들면, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물도) 등이 배기되기 때문에, 상기 성막실에서 성막한 산화물 반도체막에 포함되는 불순물의 농도를 저감시킬 수 있다.
성막 조건의 일례로서는, 기판과 타겟간의 거리를 100mm, 압력 0.6Pa, 직류(DC) 전원 0.5kW, 산소(산소 유량 비율 100%) 분위기하의 조건이 적용된다. 또한, 펄스 직류(DC) 전원을 사용하면, 성막시에 발생하는 진애를 경감시킬 수 있고, 막 두께 분포도 균일해지기 때문에 바람직하다.
또한, 산화물 반도체막에 수소, 하이드록실기 및 수분이 가능한 한 포함되지 않도록 하기 위해서, 성막 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 절연막(714)까지가 형성된 기판(700)을 예비 가열하여, 기판(700)에 흡착된 수분 또는 수소 등의 불순물을 탈리하여 배기하는 것이 바람직하다. 또한, 예비 가열 온도는, 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한, 예비 가열실에 설치하는 배기 수단은 클라이오 펌프가 바람직하다. 또한, 이 예비 가열 처리는 생략할 수도 있다. 또한 이 예비 가열은, 나중에 실시되는 절연막(722)의 성막 전에, 도전막(716) 내지 도전막(721)까지 형성한 기판(700)에도 마찬가지로 행해도 좋다.
계속해서, 도 14b에 도시하는 바와 같이, 산화물 반도체막을 에칭 등에 의해 원하는 형상으로 가공(패터닝)하고, 게이트 절연막(714) 위의 게이트 전극(713)과 겹치는 위치에, 섬 형상의 산화물 반도체막(715)을 형성한다.
섬 형상의 산화물 반도체막(715)을 형성하기 위한 레지스트 마스크를 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.
또한, 섬 형상의 산화물 반도체막(715)을 형성하기 위한 에칭은, 드라이 에칭이라도 웨트 에칭이라도 좋고, 양자를 사용해도 좋다. 드라이 에칭에 사용하는 에칭 가스로서는, 염소를 포함하는 가스(염소계 가스, 예를 들면 염소(Cl2), 3염화붕소(BCl3), 4염화규소(SiCl4), 4염화탄소(CCl4)) 등이 바람직하다. 또한, 불소를 포함하는 가스(불소계 가스, 예를 들면 4불화탄소(CF4), 6불화유황(SF6), 3불화질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스 등을 사용할 수 있다.
드라이 에칭법으로서는, 평행 평판형 RIE(Reactive Ion Etching)법이나, ICP(Inductively Coupled Plasma: 유도 결합형 플라즈마) 에칭법을 사용할 수 있다. 원하는 가공 형상으로 에칭할 수 있도록, 에칭 조건(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절한다.
웨트 에칭에 사용하는 에칭액으로서, ITO-07N(칸토화학사 제조)을 사용해도 좋다.
또한, 다음 공정의 도전막을 형성하기 전에 역스퍼터를 행하고, 섬 형상의 산화물 반도체막(715) 및 게이트 절연막(714)의 표면에 부착되어 있는 레지스트 잔사 등을 제거하는 것이 바람직하다.
또한, 스퍼터 등으로 성막된 산화물 반도체막 중에는, 불순물로서의 수분 또는 수소가 다량으로 포함되어 있는 경우가 있다. 수분 또는 수소는 도너 준위를 형성하기 쉽기 때문에, 산화물 반도체에 있어서는 불순물이다. 그래서 본 발명의 일 형태에서는, 산화물 반도체막 중의 수분 또는 수소 등의 불순물을 저감시키기 위해서, 산화물 반도체막(715)에 대하여, 질소, 산소, 초건조 공기, 또는 희가스(아르곤, 헬륨 등)의 분위기 하에 있어서, 산화물 반도체막(715)에 가열 처리를 실시한다. 상기 가스는, 물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 보다 바람직하게는 10ppb 이하인 것이 바람직하다.
산화물 반도체막(715)에 가열 처리를 실시함으로써, 산화물 반도체막(715) 중의 수분 또는 수소를 탈리시킬 수 있다. 구체적으로는, 300℃ 이상 700℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하로 가열 처리를 하면 좋다. 예를 들면, 500℃, 3분 이상 6분 이하 정도로 행하면 좋다. 가열 처리에 RTA법을 사용하면, 단시간에 탈수화 또는 탈수소화를 행할 수 있기 때문에, 유리 기판의 왜곡점을 초과하는 온도에서도 처리할 수 있다.
본 실시 형태에서는, 가열 처리 장치의 하나인 전기로를 사용한다.
또한, 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 구비하고 있어도 좋다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈할라이드 램프, 크세논아크 램프, 카본아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는 고온의 가스를 사용하여 가열 처리를 행하는 장치이다. 기체에는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 사용된다.
또한, 가열 처리에 있어서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 수분 또는 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
이상의 공정에 의해, 산화물 반도체막(715) 중의 수소의 농도를 저감시켜 고순도화할 수 있다. 이것에 의해 산화물 반도체막 안정화를 도모할 수 있다. 또한, 유리 전위 온도 이하의 가열 처리로, 수소에 기인하는 캐리어 밀도가 적고, 밴드 갭이 넓은 산화물 반도체막을 형성할 수 있다. 이로 인해, 대면적 기판을 사용하여 트랜지스터를 제작할 수 있어 양산성을 높일 수 있다.
또한, 산화물 반도체막을 가열하는 경우, 산화물 반도체막의 재료나 가열 조건에 따라서도 다르지만, 그 표면에 판상 결정이 형성되는 경우가 있다. 판상 결정은 산화물 반도체막의 표면에 대하여 대략 수직으로 c축 배향한 단결정체인 것이 바람직하다. 또한, 단결정체가 아니더라도, 각 결정이 산화물 반도체막의 표면에 대하여 대략 수직으로 c축 배향한 다결정체인 것이 바람직하다. 그리고, 상기 다결정체는 c축 배향하고 있는 점 이외에, 각 결정의 ab면이 일치하거나, a축, 또는 b축이 일치하고 있는 것이 바람직하다. 또한, 산화물 반도체막의 하지 표면에 요철이 있는 경우, 판상결정은 다결정체가 된다. 따라서, 하지 표면은 가능한 한 평탄한 것이 요망된다.
다음에, 절연막(708), 절연막(712), 게이트 절연막(714)을 부분적으로 에칭함으로써, 섬 형상의 반도체막(702), 섬 형상의 반도체막(703), 배선(711)에 이르는 콘택트 홀을 형성한다.
그리고, 산화물 반도체막(715)을 덮도록, 스퍼터법이나 진공증착법으로 도전막을 형성한 후, 에칭 등에 의해 상기 도전막을 패터닝함으로써, 도 14c에 도시하는 바와 같이, 소스 전극, 드레인 전극, 또는 배선으로서 기능하는 도전막(716) 내지 도전막(721)을 형성한다.
또한, 도전막(716) 및 도전막(717)은, 섬 형상의 반도체막(702)에 접하고 있다. 도전막(718) 및 도전막(719)은, 섬 형상의 반도체막(703)에 접하고 있다. 도전막(720)은, 배선(711) 및 산화물 반도체막(715)에 접하고 있다. 도전막(721)은 산화물 반도체막(715)에 접하고 있다.
도전막(716) 내지 도전막(721)이 되는 도전막의 재료로서는, 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 텅스텐으로부터 선택된 원소, 또는 상기한 원소를 성분으로 하는 합금이나, 상기한 원소를 조합한 합금막 등을 들 수 있다. 또한, 알루미늄, 구리 등의 금속막의 하측 또는 상측에 크롬, 탄탈, 티탄, 몰리브덴, 텅스텐 등의 고융점 금속막을 적층시킨 구성으로 해도 좋다. 또한, 알루미늄 또는 구리는, 내열성이나 부식성의 문제를 회피하기 위해서, 고융점 금속 재료와 조합하여 사용하면 좋다. 고융점 금속 재료로서는, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐, 이트륨 등을 사용할 수 있다.
또한, 도전막은 단층 구조라도, 2층 이상의 적층 구조로 해도 좋다. 예를 들면, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 2층 구조, 티탄막과, 그 티탄막 위에 포개어 알루미늄막을 적층하고, 또 그 위에 티탄막을 성막하는 3층 구조 등을 들 수 있다.
또한, 도전막(716) 내지 도전막(721)이 되는 도전막으로서는, 도전성의 금속산화물로 형성해도 좋다. 도전성의 금속산화물로서는 산화인듐, 산화주석, 산화아연, 산화인듐산화주석 합금, 산화인듐산화아연 합금 또는 상기 금속산화물 재료에 실리콘 또는 산화실리콘을 포함시킨 것을 사용할 수 있다.
도전막 형성후에 가열 처리를 행하는 경우에는, 이 가열 처리에 견딜 수 있는 내열성을 도전막에 갖게 하는 것이 바람직하다.
또한, 도전막의 에칭시에, 산화물 반도체막(715)이 가능한 한 제거되지 않도록 각각의 재료 및 에칭 조건을 적절히 조절한다. 에칭 조건에 따라서는, 섬 형상의 산화물 반도체막(715)의 노출된 부분이 일부 에칭됨으로써, 홈부(오목부)가 형성되는 경우도 있다.
본 실시 형태에서는, 도전막에 티탄막을 사용한다. 이로 인해, 암모니아와 과산화수소수를 포함하는 용액(암모니아 과수)을 사용하여 선택적으로 도전막을 웨트 에칭할 수 있지만, 산화물 반도체막(715)도 일부 에칭되는 경우도 있다. 구체적으로는, 31중량%의 과산화수소수와, 28중량%의 암모니아수와, 물을, 체적비 5:2:2로 혼합한 암모니아 과수를 사용한다. 또는, 염소(Cl2), 염화붕소(BCl3) 등을 포함하는 가스를 사용하여, 도전막을 드라이 에칭해도 좋다.
또한, 포토리소그래피 공정에서 사용하는 포토마스크수 및 공정수를 삭감하기 위해서, 투과한 광에 다단계의 강도를 갖게 하는 다계조 마스크에 의해 형성된 레지스트 마스크를 사용하여 에칭 공정을 행해도 좋다. 다계조 마스크를 사용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상이 되고, 에칭을 행함으로써 더욱 형상을 변형시킬 수 있기 때문에, 상이한 패턴으로 가공하는 복수의 에칭 공정에 사용할 수 있다. 따라서, 1장의 다계조 마스크에 의해, 적어도 2종류 이상의 상이한 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능해진다.
계속해서, N2O, N2, 또는 Ar 등의 가스를 사용한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해 노출되어 있는 산화물 반도체막의 표면에 부착된 물 등을 제거한다. 또한, 산소와 아르곤의 혼합 가스를 사용하여 플라즈마 처리를 행해도 좋다.
또한, 플라즈마 처리를 행한 후, 도 14c에 도시하는 바와 같이, 도전막(716) 내지 도전막(721)과, 산화물 반도체막(715)을 덮도록 절연막(722)을 형성한다. 절연막(722)은 수분이나, 수소, 산소 등의 불순물을 극력 포함하지 않는 것이 바람직하고, 단층의 절연막이라도 좋고, 적층된 복수의 절연막으로 구성되어 있어도 좋다. 절연막(722)에 수소가 포함되면, 그 수소가 산화물 반도체막에 침입하고, 또는 수소가 산화물 반도체막 중의 산소를 빼내어 산화물 반도체막의 백 채널부가 저저항화(n형화)되어 버려 기생 채널이 형성될 우려가 있다. 따라서, 절연막(722)은 가능한 한 수소를 포함하지 않는 막이 되도록, 성막 방법에 수소를 사용하지 않는 것이 중요하다. 상기 절연막(722)에는 배리어성이 높은 재료를 사용하는 것이 바람직하다. 예를 들면, 배리어성이 높은 절연막으로서, 질화규소막, 질화산화규소막, 질화알루미늄막, 또는 질화산화알루미늄막 등을 사용할 수 있다. 복수의 적층된 절연막을 사용하는 경우, 질소의 함유 비율이 낮은 산화규소막, 산화질화규소막 등의 절연막을, 상기 배리어성이 높은 절연막보다도, 산화물 반도체막(715)에 가까운 측에 형성한다. 그리고, 질소의 함유 비율이 낮은 절연막을 사이에 개재하여, 도전막(716) 내지 도전막(721) 및 산화물 반도체막(715)과 겹치도록, 배리어성이 높은 절연막을 형성한다. 배리어성이 높은 절연막을 사용함으로써, 산화물 반도체막(715) 내, 게이트 절연막(714) 내, 또는 산화물 반도체막(715)과 다른 절연막의 계면과 그 근방에, 수분 또는 수소 등의 불순물이 들어가는 것을 방지할 수 있다. 또한, 산화물 반도체막(715)에 접하도록 질소의 비율이 낮은 산화규소막, 산화질화규소막 등의 절연막을 형성함으로써, 배리어성이 높은 재료를 사용한 절연막이 직접 산화물 반도체막(715)에 접하는 것을 방지할 수 있다.
본 실시 형태에서는, 스퍼터법으로 형성된 막 두께 200nm의 산화규소막 위에, 스퍼터법으로 형성된 막 두께 100nm의 질화규소막을 적층시킨 구조를 갖는, 절연막(722)을 형성한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하로 하면 좋고, 본 실시 형태에서는 100℃로 한다.
또한, 절연막(722)을 형성한 후에, 가열 처리를 실시해도 좋다. 가열 처리는, 질소, 초건조 공기, 또는 희가스(아르곤, 헬륨 등)의 분위기 하에 있어서, 바람직하게는 200℃ 이상 400℃ 이하, 예를 들면 250℃ 이상 350℃ 이하에서 행한다. 상기 가스는 물의 함유량이 20ppm 이하, 바람직하게는 1ppm 이하, 보다 바람직하게는 10ppb 이하인 것이 바람직하다. 본 실시 형태에서는, 예를 들면, 질소 분위기하에서 250℃에서 1시간 동안 가열 처리를 행한다. 또는, 도전막(716) 내지 도전막(721)을 형성하기 전에, 수분 또는 수소를 저감시키기 위한 산화물 반도체막에 대해 실시한 앞의 가열 처리와 같이, 고온 단시간의 RTA 처리를 행해도 좋다. 산소를 포함하는 절연막(722)이 형성된 후, 가열 처리가 이루어짐으로써, 산화물 반도체막에 대해 실시한 앞의 가열 처리에 의해, 산화물 반도체막(715)에 산소 결손이 발생하고 있었다고 해도, 절연막(722)으로부터 산화물 반도체막(715)에 산소가 공여된다. 그리고, 산화물 반도체막(715)에 산소가 공여됨으로써, 산화물 반도체막(715)에 있어서, 도너가 되는 산소 결손을 저감시켜 화학량론적 조성비를 충족시키는 것이 가능하다. 산화물 반도체막(715)에는, 화학량론적 조성비를 초과하는 양의 산소가 포함되어 있는 것이 바람직하다. 그 결과, 산화물 반도체막(715)을 i형에 가깝게 할 수 있고, 산소 결손에 의한 트랜지스터의 전기 특성의 불균일을 경감시켜 전기 특성의 향상을 실현할 수 있다. 이 가열 처리를 행하는 타이밍은, 절연막(722)의 형성후이면 특별히 한정되지 않고, 다른 공정, 예를 들면 수지막 형성시의 가열 처리나, 투명 도전막을 저저항화시키기 위한 가열 처리와 겸함으로써, 공정수를 증가시키 않고 산화물 반도체막(715)을 i형에 가깝게 할 수 있다.
또한, 산소 분위기하에서 산화물 반도체막(715)에 가열 처리를 행함으로써, 산화물 반도체에 산소를 첨가하고, 산화물 반도체막(715) 중에 있어서 도너가 되는 산소 결손을 저감시켜도 좋다. 가열 처리의 온도는, 예를 들면 100℃ 이상 350℃ 미만, 바람직하게는 150℃ 이상 250℃ 미만으로 행한다. 상기 산소 분위기하의 가열 처리에 사용되는 산소 가스에는, 물, 수소 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 산소 가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉 산소 중의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또는, 이온 주입법 또는 이온 도핑법 등을 사용하여 산화물 반도체막(715)에 산소를 첨가함으로써, 도너가 되는 산소 결손을 저감시켜도 좋다. 예를 들면, 2.45GHz의 마이크로파로 플라즈마화한 산소를 산화물 반도체막(715)에 첨가하면 좋다.
또한, 절연막(722) 위에 도전막을 형성한 후, 상기 도전막을 패터닝함으로써, 산화물 반도체막(715)과 겹치는 위치에 백 게이트 전극을 형성해도 좋다. 백 게이트 전극을 형성한 경우는, 백 게이트 전극을 덮도록 절연막을 형성하는 것이 바람직하다. 백 게이트 전극은 게이트 전극(713), 또는 도전막(716) 내지 도전막(721)과 같은 재료, 구조를 사용하여 형성하는 것이 가능하다.
백 게이트 전극의 막 두께는, 10nm 내지 400nm, 바람직하게는 100nm 내지 200nm로 한다. 예를 들면, 티탄막, 알루미늄막, 티탄막이 적층된 구조를 갖는 도전막을 형성한 후, 포토리소그래피법 등에 의해 레지스트 마스크를 형성하고, 에칭에 의해 불필요한 부분을 제거하고, 상기 도전막을 원하는 형상으로 가공(패터닝)함으로써, 백 게이트 전극을 형성하면 좋다.
이상의 공정에 의해, 트랜지스터(724)가 형성된다.
트랜지스터(724)는 게이트 전극(713)과, 게이트 전극(713) 위의 게이트 절연막(714)과, 게이트 절연막(714) 위에 있어서 게이트 전극(713)과 겹치고 있는 산화물 반도체막(715)과, 산화물 반도체막(715) 위에 형성된 한 쌍의 도전막(720) 또는 도전막(721)을 가진다. 또한, 트랜지스터(724)는 절연막(722)을 그 구성 요소에 포함시켜도 좋다. 도 14c에 도시하는 트랜지스터(724)는, 도전막(720)과 도전막(721) 사이에 있어서, 산화물 반도체막(715)의 일부가 에칭된 채널 에치 구조이다.
또한, 트랜지스터(724)는 싱글 게이트 구조의 트랜지스터를 사용하여 설명했지만, 필요에 따라서, 전기적으로 접속된 복수의 게이트 전극(713)을 가짐으로써, 채널 형성 영역을 복수 갖는 멀티게이트 구조의 트랜지스터도 형성할 수 있다.
본 실시 형태는 상기 실시 형태와 조합하여 실시하는 것이 가능하다.
(실시 형태 4)
본 실시 형태에서는 실시 형태 3과는 상이한 구조를 갖는, 산화물 반도체막을 사용한 트랜지스터에 관해서 설명한다.
도 15a에 도시하는 고체 촬상 장치 또는 반도체 표시 장치에서는, 실시 형태 3과 같이, 포토다이오드(704)와 n채널형 트랜지스터(705)를 가지고 있다. 그리고, 도 15a에서는, 포토다이오드(704)와, n채널형 트랜지스터(705) 위에, 산화물 반도체막을 사용한 채널 보호 구조의 보텀 게이트형의 트랜지스터(724)가 형성되어 있다.
트랜지스터(724)는 절연막(712) 위에 형성된 게이트 전극(730)과, 게이트 전극(730) 위의 게이트 절연막(731)과, 게이트 절연막(731) 위에 있어서 게이트 전극(730)과 겹치고 있는 산화물 반도체막(732)과, 게이트 전극(730)과 겹치는 위치에 있어서 산화물 반도체막(732) 위에 형성된 채널 보호막(733)과, 산화물 반도체막(732) 위에 형성된 도전막(734), 도전막(735)을 가진다. 또한, 트랜지스터(724)는 도전막(734), 도전막(735) 및 채널 보호막(733) 위에 형성된 절연막(736)을, 그 구성 요소에 포함시켜도 좋다.
채널 보호막(733)을 형성함으로써, 산화물 반도체막(732)의 채널 형성 영역이 되는 부분에 대한, 이후의 공정에 있어서의, 에칭시의 플라즈마나 에칭제에 의한 막 감소 등의 손상을 방지할 수 있다. 따라서 트랜지스터의 신뢰성을 향상시킬 수 있다.
채널 보호막(733)에는 산소를 포함하는 무기 재료(산화규소, 질화산화규소, 산화질화규소, 산화알루미늄, 또는 산화질화알루미늄 등)를 사용할 수 있다. 채널 보호막(733)은 플라즈마 CVD법이나 열CVD법 등의 기상 성장법이나 스퍼터링법을 사용하여 형성할 수 있다. 채널 보호막(733)은 성막후에 에칭에 의해 형상을 가공한다. 여기에서는, 스퍼터법에 의해 산화규소막을 형성하고, 포토리소그래피에 의한 마스크를 사용하여 에칭 가공함으로써 채널 보호막(733)을 형성한다.
산소를 포함하는 무기 재료를 채널 보호막(733)에 사용함으로써, 수분 또는 수소를 저감시키기 위한 가열 처리에 의해 산화물 반도체막(732) 중에 산소 결손이 발생하고 있었다고 해도, 산화물 반도체막(732)에 채널 보호막(733)으로부터 산소를 공급하고, 도너가 되는 산소 결손을 저감시켜 화학량론적 조성비를 충족시키는 구성으로 하는 것이 가능하다. 산화물 반도체막(732)에는 화학량론적 조성비를 초과하는 양의 산소가 포함되어 있는 것이 바람직하다. 따라서, 채널 형성 영역을, i형에 가깝게 할 수 있고, 산소 결손에 의한 트랜지스터(724)의 전기 특성의 불균일을 경감시켜 전기 특성의 향상을 실현할 수 있다.
도 15b에 도시하는 고체 촬상 장치 또는 반도체 표시 장치는, 실시 형태 3과 같이, 결정성 실리콘을 사용한 포토다이오드(704)와, n채널형 트랜지스터(705)를 가지고 있다. 그리고, 도 15b에서는, 포토다이오드(704)와, n채널형 트랜지스터(705) 위에, 산화물 반도체막을 사용한 보텀 콘택트형의 트랜지스터(724)가 형성되어 있다.
트랜지스터(724)는 절연막(712) 위에 형성된 게이트 전극(741)과, 게이트 전극(741) 위의 게이트 절연막(742)과, 게이트 절연막(742) 위의 도전막(743), 도전막(744)과, 게이트 절연막(742)을 사이에 개재하여 게이트 전극(741)과 겹치고 있는 산화물 반도체막(745)을 가진다. 또한, 트랜지스터(724)는 산화물 반도체막(745) 위에 형성된 절연막(746)을, 그 구성 요소에 포함시켜도 좋다.
또한, 본 실시 형태에 나타낸 트랜지스터(724)는 백 게이트 전극을 또한 가지고 있어도 좋다.
본 실시 형태는, 상기 실시 형태와 조합하여 실시하는 것이 가능하다.
(실시 형태 5)
본 실시 형태에서는, 트랜지스터의 구성예에 관해서 설명한다. 또한, 상기 실시 형태와 동일 부분 또는 같은 기능을 갖는 부분 및 공정은, 상기 실시 형태와 같이 행할 수 있고, 본 실시 형태에서의 반복 설명은 생략한다. 또한, 동일 개소의 상세한 설명도 생략한다.
도 19a에 도시하는 트랜지스터(2450)는 기판(2400) 위에 게이트 전극(2401)이 형성되고, 게이트 전극(2401) 위에 게이트 절연막(2402)이 형성되고, 게이트 절연막(2402) 위에 산화물 반도체막(2403)이 형성되고, 산화물 반도체막(2403) 위에, 소스 전극(2405a), 및 드레인 전극(2405b)이 형성되어 있다. 또한, 산화물 반도체막(2403), 소스 전극(2405a), 및 드레인 전극(2405b) 위에 절연막(2407)이 형성되어 있다. 또한, 절연막(2407) 위에 절연막(2409)을 형성해도 좋다. 트랜지스터(2450)는 보텀 게이트 구조의 트랜지스터의 하나이며, 역스태거형 트랜지스터의 하나이기도 한다.
도 19b에 도시하는 트랜지스터(2460)는 기판(2400) 위에 게이트 전극(2401)이 형성되고, 게이트 전극(2401) 위에 게이트 절연막(2402)이 형성되고, 게이트 절연막(2402) 위에 산화물 반도체막(2403)이 형성되고, 산화물 반도체막(2403) 위에 채널 보호막(2406)이 형성되고, 채널 보호막(2406) 및 산화물 반도체막(2403) 위에, 소스 전극(2405a) 및 드레인 전극(2405b)이 형성되어 있다. 또한, 소스 전극(2405a) 및 드레인 전극(2405b) 위에 절연막(2409)을 형성해도 좋다. 트랜지스터(2460)는 채널 보호형(채널 스톱형이라고도 한다)이라고 불리는 보텀 게이트 구조의 트랜지스터의 하나이며, 역스태거형 트랜지스터의 하나이기도 한다. 채널 보호막(2406)은 다른 절연막과 같은 재료 및 방법을 사용하여 형성할 수 있다.
도 19c에 도시하는 트랜지스터(2470)는 기판(2400) 위에 하지막(2436)이 형성되고, 하지막(2436) 위에 산화물 반도체막(2403)이 형성되고, 산화물 반도체막(2403) 및 하지막(2436) 위에, 소스 전극(2405a) 및 드레인 전극(2405b)이 형성되고, 산화물 반도체막(2403), 소스 전극(2405a) 및 드레인 전극(2405b) 위에 게이트 절연막(2402)이 형성되고, 게이트 절연막(2402) 위에 게이트 전극(2401)이 형성되어 있다. 또한, 게이트 전극(2401) 위에 절연막(2409)을 형성해도 좋다. 트랜지스터(2470)는 탑 게이트 구조의 트랜지스터의 하나이다.
도 19d에 도시하는 트랜지스터(2480)는 기판(2400) 위에 게이트 전극(2411)이 형성되고, 게이트 전극(2411) 위에 제 1 게이트 절연막(2413)이 형성되고, 제 1 게이트 절연막(2413) 위에 산화물 반도체막(2403)이 형성되고, 산화물 반도체막(2403) 및 제 1 게이트 절연막(2413) 위에, 소스 전극(2405a) 및 드레인 전극(2405b)이 형성되어 있다. 또한, 산화물 반도체막(2403), 소스 전극(2405a), 및 드레인 전극(2405b) 위에 제 2 게이트 절연막(2414)이 형성되고, 제 2 게이트 절연막(2414) 위에 백 게이트 전극(2412)이 형성되어 있다. 또한, 백 게이트 전극(2412) 위에 절연막(2409)을 형성해도 좋다.
트랜지스터(2480)는 트랜지스터(2450)와 트랜지스터(2470)를 더한 구조를 가지고 있다.
백 게이트 전극의 전위를 변화시킴으로써, 트랜지스터의 임계값 전압을 변화시킬 수 있다. 백 게이트 전극은 산화물 반도체막(2403)의 채널 형성 영역과 겹치도록 형성한다. 백 게이트 전극은 전기적으로 절연하고 있는 플로우팅 상태라도 좋고, 전위가 부여되는 상태라도 좋다. 후자의 경우, 백 게이트 전극에는, 게이트 전극과 동일한 높이의 전위가 부여되어 있어도 좋고, 그라운드 등의 고정 전위가 부여되어 있어도 좋다. 백 게이트 전극에 부여하는 전위의 높이를 제어함으로써, 트랜지스터의 임계값 전압을 제어할 수 있다.
또한, 백 게이트 전극과, 소스 전극(2405a) 및 드레인 전극(2405b)에 의해 산화물 반도체막(2403)을 완전히 덮음으로써, 백 게이트 전극측에서부터 산화물 반도체막(2403)으로 광이 입사되는 것을 방지할 수 있다. 따라서, 산화물 반도체막(2403)의 광열화를 방지하여 트랜지스터의 임계값 전압이 시프트하는 등의 특성의 열화가 야기되는 것을 방지할 수 있다.
산화물 반도체막(2403)에 접하는 절연막(본 실시 형태에 있어서는, 게이트 절연막(2402), 절연막(2407), 채널 보호막(2406), 하지막(2436), 제 1 게이트 절연막(2413), 제 2 게이트 절연막(2414)이 상당한다.)은, 제 13족 원소 및 산소를 포함하는 절연 재료를 사용하는 것이 바람직하다. 산화물 반도체 재료에는 제 13족 원소를 포함하는 것이 많으며, 제 13족 원소를 포함하는 절연 재료는 산화물 반도체와의 상성이 양호하며, 이것을 산화물 반도체에 접하는 절연막에 사용함으로써, 산화물 반도체와의 계면 상태를 양호하게 유지할 수 있다.
제 13족 원소를 포함하는 절연 재료란, 절연 재료에 1 또는 복수의 제 13족 원소를 포함하는 것을 의미한다. 제 13족 원소를 포함하는 절연 재료로서는, 예를 들면, 산화갈륨, 산화알루미늄, 산화알루미늄갈륨, 산화갈륨알루미늄 등이 있다. 여기에서, 산화알루미늄갈륨이란, 갈륨의 함유량(원자%)보다 알루미늄의 함유량(원자%)이 많은 것을 나타내고, 산화갈륨알루미늄이란, 갈륨의 함유량(원자%)이 알루미늄의 함유량(원자%) 이상인 것을 나타낸다.
예를 들면, 갈륨을 함유하는 산화물 반도체막에 접하여 절연막을 형성하는 경우에, 절연막에 산화갈륨을 포함하는 재료를 사용함으로써 산화물 반도체막과 절연막의 계면 특성을 양호하게 유지할 수 있다. 예를 들면, 산화물 반도체막과 산화갈륨을 포함하는 절연막을 접하여 형성함으로써, 산화물 반도체막과 절연막의 계면에 있어서의 수소의 파일업을 저감시킬 수 있다. 또한, 절연막에 산화물 반도체의 성분 원소와 동일한 족의 원소를 사용하는 경우에는, 같은 효과를 얻는 것이 가능하다. 예를 들면, 산화알루미늄을 포함하는 재료를 사용하여 절연막을 형성하는 것도 유효하다. 또한, 산화알루미늄은, 물을 투과시키기 어렵다고 하는 특성을 가지고 있기 때문에, 상기 재료를 사용하는 것은, 산화물 반도체막으로의 물의 침입을 방지한다는 점에 있어서도 바람직하다.
또한, 산화물 반도체막(2403)에 접하는 절연막은, 산소 분위기하에 의한 열처리나, 산소 도프 등에 의해, 절연 재료를 화학량론적 조성비보다 산소가 많은 상태로 하는 것이 바람직하다. 산소 도프란, 산소를 벌크하게 첨가하는 것을 말한다. 또한, 상기 벌크라는 용어는, 산소를 박막 표면뿐만 아니라 박막 내부에 첨가하는 것을 명확히 하는 취지로 사용하고 있다. 또한, 산소 도프에는, 플라즈마화한 산소를 벌크하게 첨가하는 산소 플라즈마 도프가 포함된다. 또한, 산소 도프는, 이온 주입법 또는 이온 도핑법을 사용하여 행해도 좋다.
예를 들면, 산화물 반도체막(2403)에 접하는 절연막으로서 산화갈륨을 사용한 경우, 산소 분위기하에 의한 열처리나, 산소 도프를 행함으로써, 산화갈륨의 조성을 Ga2Ox(X=3+α, 0<α<1)로 할 수 있다.
또한, 산화물 반도체막(2403)에 접하는 절연막으로서 산화알루미늄을 사용한 경우, 산소 분위기하에 의한 열처리나, 산소 도프를 행함으로써, 산화알루미늄의 조성을 Al2Ox(X=3+α, 0<α<1)이라고 할 수 있다.
또한, 산화물 반도체막(2403)에 접하는 절연막으로서 산화갈륨알루미늄(산화알루미늄갈륨)을 사용한 경우, 산소 분위기하에 의한 열처리나, 산소 도프를 행함으로써, 산화갈륨알루미늄(산화알루미늄갈륨)의 조성을 GaxAl2-xO3+α(0<X<2, 0<α<1)로 할 수 있다.
산소 도프 처리를 행함으로써, 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막을 형성할 수 있다. 이러한 영역을 구비하는 절연막과 산화물 반도체막이 접함으로써, 절연막 중의 과잉 산소가 산화물 반도체막에 공급되어 산화물 반도체막 중, 또는 산화물 반도체막과 절연막의 계면에 있어서의 산소 결손을 저감시켜 산화물 반도체막을 i형화 또는 i형에 매우 가까운 산화물 반도체로 할 수 있다.
또한, 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막은, 산화물 반도체막(2403)에 접하는 절연막 중, 상층에 위치하는 절연막 또는 하층에 위치하는 절연막 중, 어느 한쪽에만 사용해도 좋지만, 양 절연막에 사용하는 편이 바람직하다. 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막을, 산화물 반도체막(2403)에 접하는 절연막의 상층 및 하층에 위치하는 절연막으로 사용하여 산화물 반도체막(2403)을 사이에 개재하는 구성으로 함으로써, 상기 효과를 보다 높일 수 있다.
또한, 산화물 반도체막(2403)의 상층 또는 하층에 사용하는 절연막은, 상층과 하층에서 동일한 구성 원소를 갖는 절연막으로 해도 좋고, 상이한 구성 원소를 갖는 절연막으로 해도 좋다. 예를 들면, 상층과 하층 모두 조성이 Ga2Ox(X=3+α, 0<α<1)인 산화갈륨으로 해도 좋고, 상층과 하층의 한쪽을 조성이 Ga2Ox(X=3+α, 0<α<1)인 산화갈륨으로 하고, 다른쪽을 조성이 Al2Ox(X=3+α, 0<α<1)인 산화알루미늄으로 해도 좋다.
또한, 산화물 반도체막(2403)에 접하는 절연막은, 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막의 적층으로 해도 좋다. 예를 들면, 산화물 반도체막(2403)의 상층에 조성이 Ga2Ox(X=3+α, 0<α<1)인 산화갈륨을 형성하고, 그 위에 조성이 GaxAl2-xO3+α(0<X<2, 0<α<1)인 산화갈륨알루미늄(산화알루미늄갈륨)을 형성해도 좋다. 또한, 산화물 반도체막(2403)의 하층을, 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막의 적층으로 해도 좋고, 산화물 반도체막(2403)의 상층 및 하층의 양쪽을, 화학량론적 조성비보다 산소가 많은 영역을 갖는 절연막의 적층으로 해도 좋다.
본 실시 형태는, 다른 실시 형태와 적절히 조합하여 실시하는 것이 가능하다.
(실시예 1)
본 실시예에서는, 본 발명의 일 형태에 따르는 반도체 표시 장치에 있어서의, 패널과 백 라이트의 배치에 관해서 설명한다.
도 17은 본 발명의 일 형태에 따르는 반도체 표시 장치의 구조를 도시하는 사시도의 일례이다. 도 17에 도시하는 반도체 표시 장치는, 표시 소자와 포토센서를 포함하는 화소가 한 쌍의 기판간에 형성된 패널(1601), 제 1 확산판(1602), 프리즘 시트(1603), 제 2 확산판(1604), 도광판(1605), 반사판(1606), 복수의 광원(1607)을 갖는 백 라이트(1608), 회로 기판(1609)을 가지고 있다.
패널(1601), 제 1 확산판(1602), 프리즘 시트(1603), 제 2 확산판(1604), 도광판(1605), 반사판(1606)은 순차적으로 적층되어 있다. 광원(1607)은 도광판(1605)의 단부에 형성되어 있고, 도광판(1605) 내부로 확산된 광원(1607)으로부터의 광은, 제 1 확산판(1602), 프리즘 시트(1603), 및 제 2 확산판(1604)에 의해, 대향 기판측에서부터 균일하게 패널(1601)로 조사된다.
또한, 본 실시예에서는, 제 1 확산판(1602)과 제 2 확산판(1604)을 사용하고 있지만, 확산판의 수는 이것에 한정되지 않고, 단수라도 3 이상이라도 좋다. 그리고, 확산판은 도광판(1605)과 패널(1601) 사이에 형성되어 있으면 된다. 따라서, 프리즘 시트(1603)보다도 패널(1601)에 가까운 측에만 확산판이 형성되어 있어도 좋고, 프리즘 시트(1603)보다도 도광판(1605)에 가까운 측에만 확산판이 형성되어 있어도 좋다.
또한 프리즘 시트(1603)는 도 17에 도시한 단면이 톱니형 형상으로 한정되지 않고, 도광판(1605)으로부터의 광을 패널(1601)측으로 집광할 수 있는 형상을 가지고 있으면 된다.
회로 기판(1609)에는, 패널(1601)에 입력되는 각종 신호를 생성 또는 처리하는 회로, 패널(1601)로부터 출력되는 각종 신호를 처리하는 회로 등이 형성되어 있다. 그리고 도 17에서는, 회로 기판(1609)과 패널(1601)이, FPC(Flexible Printed Circuit)(1611)을 개재하여 접속되어 있다. 또한, 상기 회로는 COG(Chip ON Glass)법을 사용하여 패널(1601)에 접속되어 있어도 좋고, 상기 회로의 일부가 FPC(1611)에 COF(Chip ON Film)법을 사용하여 접속되어 있어도 좋다.
도 17에서는, 광원(1607)의 구동을 제어하는, 제어계의 회로가 회로 기판(1609)에 형성되어 있고, 상기 제어계의 회로와 광원(1607)이 FPC(1610)를 개재하여 접속되어 있는 예를 도시하고 있다. 단, 상기 제어계의 회로는 패널(1601)에 형성되어 있어도 좋고, 이 경우는 패널(1601)과 광원(1607)이 FPC 등에 의해 접속되도록 한다.
복수의 광원(1607)은 상이한 색의 광을 발한다. 광원(1607)으로서, 예를 들면 LED, OLED 등의 발광 소자를 사용할 수 있다.
또한, 도 17은 패널(1601)의 말단에 광원(1607)을 배치하는 에지 라이트형의 광원을 예시하고 있지만, 본 발명의 일 형태에 따르는 반도체 표시 장치는 광원(1607)이 패널(1601)의 바로 아래에 배치되는 직하형이라도 좋다.
예를 들면, 피검출물인 손가락(1612)을 패널(1601)에 접근시키면, 백 라이트(1608)로부터의 광이 패널(1601)을 통과하고, 그 일부가 손가락(1612)에 있어서 반사되어 다시 패널(1601)로 입사된다. 각 색에 대응하는 광원(1607)을 순차적으로 점등시켜 색마다 촬상 데이터를 취득함으로써, 피검출물인 손가락(1612) 컬러의 촬상 데이터를 얻을 수 있다.
본 실시예는 상기 실시 형태와 적절히 조합하여 실시할 수 있다.
(실시예 2)
본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치는, FS 구동을 사용하고 있기 때문에 고분해능인 화상 데이터를 취득할 수 있고, 글로벌 셔터 방식을 채용하고 있기 때문에, 피사체가 이동하고 있는 경우에도 높은 품질의 화상 데이터를 얻을 수 있다고 하는 특징을 가지고 있다. 따라서, 본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치를 사용한 전자 기기는, 고체 촬상 장치 또는 반도체 표시 장치를 그 구성 요소에 추가함으로써, 보다 고기능의 어플리케이션을 탑재할 수 있게 된다. 또는, 본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치는, FS 구동을 사용하고 있기 때문에 저소비 전력이라는 특징을 가지고 있다. 따라서, 본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치를 사용한 전자 기기는, 고체 촬상 장치 또는 반도체 표시 장치를 그 구성 요소에 추가함으로써, 소비 전력을 저감시킬 수 있다.
본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치는, 표시 장치, 노트형 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD: Digital Versatile Disc 등의 기록 매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)에 사용할 수 있다. 그 밖에, 본 발명의 일 형태에 따르는 고체 촬상 장치 또는 반도체 표시 장치를 사용할 수 있는 전자 기기로서, 휴대 전화, 휴대형 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이러한 전자 기기의 구체예를 도 18에 도시한다.
도 18a는 표시 장치이며, 케이스(5001), 표시부(5002), 지지대(5003) 등을 가진다. 본 발명의 일 형태에 따르는 반도체 표시 장치는, 표시부(5002)에 사용할 수 있다. 표시부(5002)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 표시 장치를 제공할 수 있다. 또는, 표시부(5002)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 표시 장치의 소비 전력을 저감시킬 수 있다. 또한, 표시 장치에는, 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시 장치가 포함된다.
도 18b는 휴대 정보 단말이며, 케이스(5101), 표시부(5102), 조작 키(5103) 등을 가진다. 본 발명의 일 형태에 따르는 반도체 표시 장치는, 표시부(5102)에 사용할 수 있다. 표시부(5102)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 휴대 정보 단말을 제공할 수 있다. 또는, 표시부(5102)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 휴대 정보 단말의 소비 전력을 저감시킬 수 있다.
도 18c는 현금 자동 입출금기이며, 케이스(5201), 표시부(5202), 동전 투입구(5203), 지폐 투입구(5204), 카드 투입구(5205), 통장 투입구(5206) 등을 가진다. 본 발명의 일 형태에 따르는 반도체 표시 장치는, 표시부(5202)에 사용할 수 있다. 표시부(5202)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 현금 자동 입출금기를 제공할 수 있다. 또는, 표시부(5202)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 현금 자동 입출금기의 소비 전력을 저감시킬 수 있다. 그리고, 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용한 현금 자동 입출금기는, 지문, 얼굴, 손모양, 손금 무늬 및 사람의 정맥의 형상, 홍채 등의, 생체 인증에 사용되는 생체 정보의 판독을 보다 고정밀도로 행할 수 있다. 따라서, 생체 인증에 있어서의, 본인임에도 불구하고 본인이 아니라고 잘못 인식해 버리는 본인 거부율과, 타인임에도 불구하고 본인이라고 잘못 인식해 버리는 타인 수용율을 낮게 제어할 수 있다.
도 18d는 휴대형 게임기이며, 케이스(5301), 케이스(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작 키(5307), 스타일러스(5308) 등을 가진다. 본 발명의 일 형태에 따르는 반도체 표시 장치는, 표시부(5303) 또는 표시부(5304)에 사용할 수 있다. 표시부(5303) 또는 표시부(5304)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 휴대형 게임기를 제공할 수 있다. 또는, 표시부(5303) 또는 표시부(5304)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 휴대형 게임기의 소비 전력을 저감시킬 수 있다. 또한, 도 18d에 도시한 휴대형 게임기는, 2개의 표시부(5303)와 표시부(5304)를 가지고 있지만, 휴대형 게임기가 갖는 표시부의 수는, 이것에 한정되지 않는다.
도 18e는 휴대 전화이며, 케이스(5401), 표시부(5402), 음성 입력부(5403), 음성 출력부(5404), 조작 키(5405), 수광부(5406) 등을 가진다. 수광부(5406)에 있어서 수신한 광을 전기 신호로 변환함으로써, 외부의 화상을 취득할 수 있다. 본 발명의 일 형태에 따르는 반도체 표시 장치는, 표시부(5402)에 사용할 수 있다. 표시부(5402)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 휴대 전화를 제공할 수 있다. 또는, 표시부(5402)에 본 발명의 일 형태에 따르는 반도체 표시 장치를 사용함으로써, 휴대 전화의 소비 전력을 저감시킬 수 있다. 또한, 본 발명의 일 형태에 따르는 고체 촬상 장치는, 수광부(5406)에 있어서 수신한 광을 전기 신호로 변환하는데 사용할 수 있다. 본 발명의 일 형태에 따르는 고체 촬상 장치를 사용함으로써, 고분해능으로 높은 품질의 화상 데이터를 취득할 수 있고, 보다 고기능의 어플리케이션이 탑재된 휴대 전화를 제공할 수 있다. 또는, 본 발명의 일 형태에 따르는 고체 촬상 장치를 사용함으로써, 휴대 전화의 소비 전력을 저감시킬 수 있다.
본 실시예는 상기 실시 형태 또는 상기 실시예와 적절히 조합하여 실시하는 것이 가능하다.
101 : 포토센서 102 : 포토다이오드
103 : 증폭 회로 104 : 트랜지스터
105 : 트랜지스터 106 : 트랜지스터
107 : 트랜지스터 120 : 화소
121 : 표시 소자 122 : 액정 소자
123 : 트랜지스터 124 : 용량 소자
201 : 도전막 202 : 도전막
203 : 도전막 204 : 화소 전극
205 : 도전막 206 : 도전막
210 : 도전막 211 : 도전막
212 : 도전막 213 : 도전막
214 : 도전막 215 : 반도체막
216 : 반도체막 217 : 반도체막
218 : 도전막 219 : 도전막
220 : 도전막 221 : 도전막
222 : 도전막 223 : 도전막
224 : 도전막 225 : 도전막
226 : 도전막 227 : 도전막
228 : 게이트 절연막 231 : 절연막
232 : 기판 233 : 대향 전극
234 : 액정층 235 : 차폐막
236 : 기판 250 : 활성층
251 : 기판 253 : 활성층
300 : 노광 기간 301 : 판독 기간
302 : 전하 유지 기간 700 : 기판
701 : 절연막 702 : 반도체막
703 : 반도체막 704 : 포토다이오드
705 : n채널형 트랜지스터 707 : 게이트 전극
708 : 절연막 711 : 배선
712 : 절연막 713 : 게이트 전극
714 : 게이트 절연막 715 : 산화물 반도체막
716 : 도전막 717 : 도전막
718 : 도전막 719 : 도전막
720 : 도전막 721 : 도전막
722 : 도전막 724 : 트랜지스터
727 : p형의 도전성을 갖는 영역 728 : i형의 도전성을 갖는 영역
729 : n형의 도전성을 갖는 영역 730 : 게이트 전극
731 : 게이트 절연막 732 : 산화물 반도체막
733 : 채널 보호막 734 : 도전막
735 : 도전막 736 : 절연막
741 : 게이트 전극 742 : 게이트 절연막
743 : 도전막 744 : 도전막
745 : 산화물 반도체막 746 : 절연막
1601 : 패널 1602 : 확산판
1603 : 프리즘 시트 1604 : 확산판
1605 : 도광판 1606 : 반사판
1607 : 광원 1608 : 백 라이트
1609 : 회로 기판 1610 : FPC
1611 : FPC 1612 : 손가락
2400 : 기판 2401 : 게이트 전극
2402 : 게이트 절연막 2403 : 산화물 반도체막
2405a : 소스 전극 2405b : 드레인 전극
2406 : 채널 보호막 2407 : 절연막
2409 : 절연막 2411 : 게이트 전극
2412 : 백 게이트 전극 2413 : 게이트 절연막
2414 : 게이트 절연막 2436 : 하지막
2450 : 트랜지스터 2460 : 트랜지스터
2470 : 트랜지스터 2480 : 트랜지스터
5001 : 케이스 5002 : 표시부
5003 : 지지대 5101 : 케이스
5102 : 표시부 5103 : 조작 키
5201 : 케이스 5202 : 표시부
5203 : 동전 투입구 5204 : 지폐 투입구
5205 : 카드 투입구 5206 : 통장 투입구
5301 : 케이스 5302 : 케이스
5303 : 표시부 5304 : 표시부
5305 : 마이크로폰 5306 : 스피커
5307 : 조작 키 5308 : 스타일러스
5401 : 케이스 5402 : 표시부
5403 : 음성 입력부 5404 : 음성 출력부
5405 : 조작 키 5406 : 수광부

Claims (36)

  1. 복수의 화소들로서, 상기 복수의 화소들 각각은:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정되는 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하는, 상기 복수의 화소들을 포함하고,
    상기 증폭 회로는 전류값에 의해 결정되는 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속되는 제 1 복수의 화소들, 및 제 2 출력 신호가 공급되는 제 2 배선에 접속되는 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    제 1 전하의 축적을 제어하기 위한 전위를 상기 제 1 복수의 화소들에 공급하기 위한 제 3 배선은 상기 전위를 상기 제 2 복수의 화소들에 공급하기 위한 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 고체 촬상 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 복수의 화소들로서, 상기 복수의 화소들은:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정되는 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하는, 상기 복수의 화소들을 포함하고,
    상기 증폭 회로는 상기 전류값에 의해 결정되는 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속되는 제 1 복수의 화소들, 및 제 2 출력 신호가 공급되는 제 2 배선에 접속되는 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    상기 제 1 복수의 화소들에 포함되는 제 1 포토다이오드의 양극에 접속된 제 3 배선은 상기 제 2 복수의 화소들에 포함되는 제 2 포토다이오드의 양극에 접속된 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 고체 촬상 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 복수의 화소들로서, 상기 복수의 화소들의 각각은:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정된 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하는, 상기 복수의 화소들을 포함하고,
    상기 증폭 회로는 상기 전류값에 의해 결정된 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속된 제 1 복수의 화소들, 및 제 2 출력 신호가 공급되는 제 2 배선에 접속된 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    상기 제 1 복수의 화소들에 포함된 제 1 트랜지스터의 스위칭을 제어하기 위한 제 1 신호가 공급되는 제 3 배선은 상기 제 2 복수의 화소들에 포함된 제 2 트랜지스터의 스위칭을 제어하기 위한 제 2 신호가 공급되는 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 고체 촬상 장치.
  14. 삭제
  15. 제 1 항, 제 7 항 및 제 13 항 중 어느 한 항에 있어서,
    상기 반도체 재료는 산화물 반도체인, 고체 촬상 장치.
  16. 제 15 항에 있어서,
    상기 산화물 반도체는 In-Ga-Zn계 산화물 반도체인, 고체 촬상 장치.
  17. 제 15 항에 있어서,
    상기 채널 형성 영역의 수소 농도는 5×1019 /㎤ 이하인, 고체 촬상 장치.
  18. 제 1 항, 제 7 항 및 제 13 항 중 어느 한 항에 있어서,
    상기 트랜지스터의 오프 전류 밀도는 100 yA/㎛ 이하인, 고체 촬상 장치.
  19. 복수의 화소들과;
    상기 복수의 화소들 각각에 포함된 포토센서 및 표시 소자를 포함하고,
    상기 포토센서는:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정되는 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하고,
    상기 증폭 회로는 상기 전류값에 의해 결정되는 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속된 제 1 복수의 화소들 및 제 2 출력 신호가 공급되는 제 2 배선에 접속된 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    제 1 전하의 축적을 제어하기 위한 전위를 상기 제 1 복수의 화소들에 공급하기 위한 제 3 배선은 상기 전위를 상기 제 2 복수의 화소들에 공급하기 위한 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 반도체 표시 장치.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 복수의 화소들과;
    상기 복수의 화소들 각각에 포함되는 포토센서 및 표시 소자를 포함하고,
    상기 포토센서는:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정되는 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하고,
    상기 증폭 회로는 상기 전류값에 의해 결정되는 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속된 제 1 복수의 화소들, 및 제 2 출력 신호가 공급되는 제 2 배선에 접속되는 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    상기 제 1 복수의 화소들에 포함되는 제 1 포토다이오드의 양극(anode)에 접속된 제 3 배선은 상기 제 2 복수의 화소들에 포함된 제 2 포토다이오드의 양극에 접속된 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 반도체 표시 장치.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 복수의 화소들과,
    상기 복수의 화소들 각각에 포함된 포토센서 및 표시 소자를 포함하고,
    상기 포토센서는:
    전류를 발생시키는 포토다이오드; 및
    전류값에 의해 결정되는 전하량을 증폭하여, 그에 의해 출력 신호를 발생시키는 증폭 회로를 포함하고,
    상기 증폭 회로는 전류값에 의해 결정되는 전하량을 유지하는 트랜지스터를 포함하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 포토다이오드에 전기적으로 접속되고,
    상기 복수의 화소들은 제 1 출력 신호가 공급되는 제 1 배선에 접속되는 제 1 복수의 화소들, 및 제 2 출력 신호가 공급되는 제 2 배선에 접속되는 제 2 복수의 화소들을 포함하고,
    상기 전류값은 조사광의 강도에 의해 결정되고,
    상기 제 1 복수의 화소들에 포함되는 제 1 트랜지스터의 스위칭을 제어하기 위한 제 1 신호가 공급되는 제 3 배선은 상기 제 2 복수의 화소들에 포함된 제 2 트랜지스터의 스위칭을 제어하기 위한 제 2 신호가 공급되는 제 4 배선에 접속되고,
    상기 트랜지스터는 실리콘보다 넓은 밴드 갭을 갖고 실리콘보다 낮은 진성 캐리어 밀도를 갖는 반도체 재료를 채널 형성 영역에 포함하는, 반도체 표시 장치.
  32. 삭제
  33. 제 19 항, 제 25 항 및 제 31 항 중 어느 한 항에 있어서,
    상기 반도체 재료는 산화물 반도체인, 반도체 표시 장치.
  34. 제 33 항에 있어서,
    상기 산화물 반도체는 In-Ga-Zn계 산화물 반도체인, 반도체 표시 장치.
  35. 제 33 항에 있어서,
    상기 채널 형성 영역의 수소 농도는 5×1019 /㎤ 이하인, 반도체 표시 장치.
  36. 제 19 항, 제 25 항 및 제 31 항 중 어느 한 항에 있어서,
    상기 트랜지스터의 오프 전류 밀도는 100 yA/㎛ 이하인, 반도체 표시 장치.
KR1020110064252A 2010-07-01 2011-06-30 고체 촬상 장치, 반도체 표시 장치 Expired - Fee Related KR101836812B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010150844 2010-07-01
JPJP-P-2010-150844 2010-07-01

Publications (2)

Publication Number Publication Date
KR20120002928A KR20120002928A (ko) 2012-01-09
KR101836812B1 true KR101836812B1 (ko) 2018-03-09

Family

ID=45399449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110064252A Expired - Fee Related KR101836812B1 (ko) 2010-07-01 2011-06-30 고체 촬상 장치, 반도체 표시 장치

Country Status (4)

Country Link
US (1) US9473714B2 (ko)
JP (11) JP5771079B2 (ko)
KR (1) KR101836812B1 (ko)
TW (2) TWI596942B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101962261B1 (ko) * 2011-07-15 2019-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102295888B1 (ko) 2012-01-25 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
WO2013133143A1 (en) 2012-03-09 2013-09-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9147706B2 (en) * 2012-05-29 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having sensor circuit having amplifier circuit
WO2013180016A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and alarm device
US20130341180A1 (en) * 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
KR102069683B1 (ko) 2012-08-24 2020-01-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 방사선 검출 패널, 방사선 촬상 장치, 및 화상 진단 장치
KR102088865B1 (ko) 2012-09-03 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로 컨트롤러
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
GB2506631A (en) 2012-10-04 2014-04-09 Sony Comp Entertainment Europe Combined image display and sensing device
US9357142B2 (en) 2012-10-12 2016-05-31 Samsung Electronics Co., Ltd. Image sensor and image processing system including subpixels having a transfer circuit, comparator and counter for outputting the count value as the subpixel signal
WO2014061761A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Microcontroller and method for manufacturing the same
CN107170767B (zh) * 2013-01-16 2021-05-14 索尼半导体解决方案公司 摄像装置
TWI491032B (zh) * 2013-02-05 2015-07-01 Innolux Corp 主動矩陣式影像感測面板及裝置
US20150145853A1 (en) * 2013-03-20 2015-05-28 Boe Technology Group Co., Ltd Pixel circuit, method for driving the same, array substrate, display device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
TWI539816B (zh) 2013-12-25 2016-06-21 恆景科技股份有限公司 影像感測器
JP6451059B2 (ja) * 2014-02-28 2019-01-16 セイコーエプソン株式会社 光電変換装置、光電変換装置の製造方法及び電子機器
US9426395B2 (en) 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
US9307308B2 (en) * 2014-05-13 2016-04-05 Apple Inc. Dynamically formed acoustic volume
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102422059B1 (ko) 2014-07-18 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 촬상 장치, 및 전자 기기
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9761730B2 (en) * 2014-10-29 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
TWI792065B (zh) 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
KR102301620B1 (ko) 2015-02-02 2021-09-14 삼성전자주식회사 빛 샘 보정을 위한 촬영 장치 및 방법
JP6555609B2 (ja) * 2015-04-24 2019-08-07 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ
JP6777421B2 (ja) 2015-05-04 2020-10-28 株式会社半導体エネルギー研究所 半導体装置
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
KR102333610B1 (ko) * 2017-03-06 2021-12-03 에스케이하이닉스 주식회사 이미지 센서
CN108963015B (zh) * 2017-05-17 2021-12-10 上海耕岩智能科技有限公司 一种光侦测薄膜、器件、显示装置、光敏二极管的制备方法
US11871641B2 (en) 2018-07-27 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
TWI904094B (zh) * 2019-06-26 2025-11-11 日商索尼半導體解決方案公司 攝像裝置
JP7634925B2 (ja) 2019-07-04 2025-02-25 株式会社半導体エネルギー研究所 撮像装置および電子機器
US11532658B2 (en) * 2020-01-17 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor grid and method of fabrication of same
JP2023016007A (ja) 2021-07-20 2023-02-01 株式会社半導体エネルギー研究所 表示装置および電子装置
CN116543645A (zh) * 2023-03-09 2023-08-04 上海天马微电子有限公司 显示面板及显示装置
WO2025109913A1 (ja) * 2023-11-20 2025-05-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141304A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (177)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712210B2 (ja) * 1982-06-02 1995-02-08 株式会社日立製作所 撮像表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6152061A (ja) * 1984-08-22 1986-03-14 Toshiba Corp 密着型カラ−イメ−ジセンサ
JPH07118526B2 (ja) * 1984-10-30 1995-12-18 セイコーエプソン株式会社 固体撮像装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2672524B2 (ja) * 1987-10-02 1997-11-05 株式会社日立製作所 薄膜トランジスタ
JPH02110969A (ja) * 1988-10-19 1990-04-24 Sharp Corp 光電変換素子
JPH0775255B2 (ja) * 1989-10-03 1995-08-09 富士ゼロックス株式会社 画像読取装置
JP2861119B2 (ja) * 1989-10-13 1999-02-24 富士ゼロックス株式会社 イメージセンサの製造方法
JPH0423470A (ja) * 1990-05-18 1992-01-27 Fuji Xerox Co Ltd イメージセンサ
JPH04257262A (ja) * 1991-02-08 1992-09-11 Fuji Xerox Co Ltd イメージセンサ
JPH05251681A (ja) * 1992-03-05 1993-09-28 Kanegafuchi Chem Ind Co Ltd イメージセンサ
JPH0546166U (ja) * 1991-11-20 1993-06-18 鐘淵化学工業株式会社 イメージセンサ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3021971B2 (ja) * 1992-05-22 2000-03-15 富士ゼロックス株式会社 イメージセンサ
JP3363528B2 (ja) * 1992-06-25 2003-01-08 キヤノン株式会社 光電変換装置及びその駆動方法
EP0718889A3 (en) * 1992-06-25 1998-07-29 Canon Kabushiki Kaisha Photoelectric conversion device and method for fabricating the same
JPH0794697A (ja) * 1993-09-20 1995-04-07 Fuji Xerox Co Ltd ２次元イメ−ジセンサ
JP3685446B2 (ja) * 1993-12-27 2005-08-17 キヤノン株式会社 光電変換装置
US5600148A (en) * 1994-12-30 1997-02-04 Honeywell Inc. Low power infrared scene projector array and method of manufacture
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4035194B2 (ja) * 1996-03-13 2008-01-16 キヤノン株式会社 Ｘ線検出装置及びｘ線検出システム
JP4009761B2 (ja) 1997-03-31 2007-11-21 株式会社ニコン 固体撮像素子
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000131444A (ja) * 1998-10-28 2000-05-12 Canon Inc 放射線検出装置、放射線検出システム、及び放射線検出装置の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001045378A (ja) 1999-08-04 2001-02-16 Canon Inc 固体撮像装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3899236B2 (ja) 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4703883B2 (ja) * 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003017677A (ja) * 2001-06-28 2003-01-17 Canon Inc 撮像装置
JP2003023144A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4109858B2 (ja) * 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4393085B2 (ja) * 2002-03-06 2010-01-06 キヤノン株式会社 放射線検出装置
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TW544946B (en) * 2002-07-12 2003-08-01 Hannstar Display Corp Manufacturing method of X-ray inspecting instrument array unit
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4501350B2 (ja) * 2003-03-18 2010-07-14 ソニー株式会社 固体撮像装置および撮像装置
JP2004344249A (ja) 2003-05-20 2004-12-09 Canon Inc 放射線撮影装置、放射線撮影方法、放射線撮影プログラム及び記録媒体
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4535367B2 (ja) 2004-05-24 2010-09-01 ルネサスエレクトロニクス株式会社 集積回路装置
JP4830270B2 (ja) * 2004-06-14 2011-12-07 ソニー株式会社 固体撮像装置および固体撮像装置の信号処理方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4556700B2 (ja) * 2005-02-17 2010-10-06 カシオ計算機株式会社 座標検出装置
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
JP2006286848A (ja) * 2005-03-31 2006-10-19 Matsushita Electric Ind Co Ltd 固体撮像装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7659928B2 (en) * 2005-04-21 2010-02-09 Aptina Imaging Corporation Apparatus and method for providing anti-eclipse operation for imaging sensors
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
JP5207583B2 (ja) * 2005-07-25 2013-06-12 キヤノン株式会社 放射線検出装置および放射線検出システム
JP2007033789A (ja) * 2005-07-26 2007-02-08 Sony Corp 表示装置
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4911446B2 (ja) * 2005-09-15 2012-04-04 富士フイルム株式会社 エリアセンサ、画像入力装置、およびそれを組み込んだ電子写真装置等
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008042714A (ja) * 2006-08-09 2008-02-21 Olympus Corp 固体撮像装置
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008103801A (ja) * 2006-10-17 2008-05-01 Olympus Corp 固体撮像装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5177999B2 (ja) 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100882932B1 (ko) 2007-06-11 2009-02-10 삼성전자주식회사 반도체 기판 및 그 제조 방법, 반도체 소자의 제조 방법 및이미지 센서의 제조 방법
JP4924224B2 (ja) * 2007-06-13 2012-04-25 セイコーエプソン株式会社 光検出器内蔵表示装置及び電子機器
JP5067753B2 (ja) * 2007-08-01 2012-11-07 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP2009130209A (ja) 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP2009141717A (ja) 2007-12-07 2009-06-25 Hitachi Ltd 撮像装置
JP4536108B2 (ja) * 2007-12-12 2010-09-01 Ｏｋｉセミコンダクタ株式会社 負荷駆動回路
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5130946B2 (ja) * 2008-02-15 2013-01-30 ソニー株式会社 固体撮像装置、カメラ及び電子機器
JP2009259934A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 固体撮像素子
US8284218B2 (en) 2008-05-23 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device controlling luminance
JP5004892B2 (ja) 2008-07-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置
JP2010050146A (ja) 2008-08-19 2010-03-04 Fujifilm Corp 固体撮像素子、撮像装置、及び撮像方法
JP2010073735A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp 固体撮像装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP5422985B2 (ja) * 2008-12-08 2014-02-19 ソニー株式会社 画素回路、固体撮像素子、およびカメラシステム
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP5140031B2 (ja) 2009-05-18 2013-02-06 日揮触媒化成株式会社 光電気セル
JP5251736B2 (ja) * 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
MY160598A (en) * 2010-01-20 2017-03-15 Semiconductor Energy Lab Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141304A (ja) * 2008-11-13 2010-06-24 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP2020167424A (ja) 2020-10-08
KR20120002928A (ko) 2012-01-09
JP2025088794A (ja) 2025-06-11
JP2021119615A (ja) 2021-08-12
US20120002090A1 (en) 2012-01-05
JP6931142B2 (ja) 2021-09-01
JP7390452B2 (ja) 2023-12-01
JP2012034354A (ja) 2012-02-16
TWI524761B (zh) 2016-03-01
JP5771079B2 (ja) 2015-08-26
JP2022105502A (ja) 2022-07-14
JP2015213182A (ja) 2015-11-26
JP6701430B2 (ja) 2020-05-27
JP2024019190A (ja) 2024-02-08
TW201216699A (en) 2012-04-16
US9473714B2 (en) 2016-10-18
JP2020061572A (ja) 2020-04-16
TW201611612A (zh) 2016-03-16
JP2022179498A (ja) 2022-12-02
TWI596942B (zh) 2017-08-21
JP2020074465A (ja) 2020-05-14
JP7141559B2 (ja) 2022-09-22
JP2017199938A (ja) 2017-11-02

Similar Documents

Publication Publication Date Title
JP7390452B2 (ja) 固体撮像装置
JP6767549B2 (ja) イメージセンサ
KR101905394B1 (ko) 반도체 장치
US9848149B2 (en) Method for driving photosensor, method for driving semiconductor device, semiconductor device, and electronic device
JP5930624B2 (ja) センサ

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20230306

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230306

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000