-
HINTERGRUND
UND ZUSAMMENFASSUNG
-
GEBIET
-
Diese
Erfindung gehört
zum Gebiet von Speichersystemen und insbesondere zu einen Speichersystem
und einem Verfahren zum Lesen von Daten aus einem und zum Schreiben
von Daten in einen Speicherbaustein, das Moduswahl zwischen einem
dualen Datenstrobemodus („Data
Strobe Mode") und
einem einfachen Datenstrobemodus mit Dateninversion umfasst.
-
BESCHREIBUNG
-
Im
Allgemeinen ist es ein Ziel die Datentransfergeschwindigkeit eines
Speichersystems zu verbessern. Zu diesem Zweck werden verschiedene
Techniken eingesetzt, um die Hochfrequenzkennwerte (Geschwindigkeit)
eines Speicherbausteins zu verbessern. Im Allgemeinen gibt es zwei
Arten von Speicherbausteinen: einen einfachen DQS-Modus-Speicherbaustein
(data strobe) und einen dualen oder differenziellen DQS-Modus-Speicherbaustein
(data strobe). Beim differenziellen DQS-Modus-Speicherbaustein machen es die differenziellen
Datenstrobesignale möglich,
die Hochfrequenzkennwerte des Speicherbausteins durch Verbesserung
des Störabstands
zu verbessern. Unterdessen, für
den einfachen DQS-Modus-Speicherbaustein, ein Dateninversionsschema
verwendet wird das simultane Schaltgeräusch im Baustein zu reduzieren
und dadurch die Hochfrequenz-Betriebskennwerte zu verbessern. Beispiele
beider Arten von Speicherbausteinen werden jetzt ausführlicher
beschrieben.
-
Die 1 ist
ein Blockdiagramm eines konventionellen Speichersystems 1 mit
einfachem DQS-Speicherbaustein 100 und
einer Speichersteuereinheit 200.
-
Das
Speichersystem 1 arbeitet mit einem Dateninversionsschema
wie folgt. Während
einer Datenschreiboperation führen
die Signale DM<0:3> eine Datenmaskierungsoperation
durch, WDQS<0:3> operieren als Datenstrobesignale
(Datenbestätigungssignale)
und DIM ist ein Dateninversions-Flag, das anzeigt, ob die Daten
(alle vier Datenbyte) invertiert werden sollen oder nicht. Während einer
Datenleseoperation operieren die Signale RDQS<0:3> als
Datenstrobesignale und DM<0:3> dienen als Dateninversions-Flags.
-
Die 2 zeigt
eine beispielhafte Nagelkopfbelegung (oder Stiftbelegung) eines
konventionellen einfachen DQS-Modus-Speicherbausteins 100 mit
Dateninversionsschema. Wie aus der 2 ersichtlich
ist, werden insgesamt acht separate Stifte für die RDQS<0:3> und
WDQS<0:3> Datenstrobesignale
benötigt.
-
Die 3 zeigt
ein Datenverarbeitungs-Blockdiagramm eines konventionellen einfachen
DQS-Modus-Speicherbausteins 100.
Der Speicherbaustein 100 umfasst den Datenverarbeitungsschaltkreis 110 für Byte0,
den Datenverarbeitungsschaltkreis 120 für Byte1, den Datenverarbeitungsschaltkreis 130 für Byte2, den
Datenverarbeitungsschaltkreis 140 für Byte3 und das Speicherzellenfeld 150.
Im Speicherbaustein 100 ist jedes Einzelbit der RDQS<0:3> Datenstrobesignale
an den Stiften 111, 121, 131 und 141 und
der WDQS<0:3> Datenstrobesignale
an den Stiften 112, 122, 132 und 142 einer
Datenverarbeitungseinheit 110, 120, 130 oder 140 zum
Verarbeiten eines 8-Bit-Byte von Daten für das Speicherzellenfeld 150 zugeordnet.
Während
einer Datenschreiboperation maskiert DM<0:3> an
den Pins 114, 124, 134 und 144 Schreibdaten
für die
vier Datenverarbeitungsschaltkreise 110, 120, 130 und 140.
Unterdessen, während
einer Datenleseoperation, jedes Einzelbit der DM<0:3> Signale
speziell als ein Lesedateninversions-Flag für eine der Datenverarbeitungseinheiten 110, 120, 130 oder 140 vorgesehen wird.
Andererseits wird, während
einer Datenschreiboperation, DIM am Stift 160 als ein Schreibdateninversions-Flag
für alle
vier Datenbytes verwendet. Vier Bytes von Daten, die DQ<0:31> umfassen, werden an
den Eingabe-/Ausgabestiften 113, 123, 133 und 143 eingegeben/ausgegeben.
-
Die 4 zeigt
ein Blockdiagramm des Byte0 Datenverarbeitungsschaltkreises 110 des
einfachen DQS-Modus-Speicherbausteins 100. Die Datenverarbeitungsschaltkreise 120, 130 und 140 in
der 3 sind ähnlich
dem Datenverarbeitungsschaltkreis 110 konfiguriert. Der
Datenverarbeitungsschaltkreis 110 umfasst eine Reihe von
Komponenten, die den Datenstrobesignalgenerator 113, den
Datensteuerschaltkreis 114 und den Dateninversionsblock 115 einschließen. Der
Datenstrobesignalgenerator 113 generiert das Lesedaten-Strobesignal
RDQS0. Der Datensteuerschaltkreis 114 steuert Dateneingabe/-ausgabe
während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0
führt zwei
Funktionen aus: es maskiert Schreibdaten für Byte0 während einer Datenschreiboperation
und es dient dazu, das Lesedateninversions-Flag R FLAG0 während einer
Datenleseoperation auszugeben. Unterdessen stellt DIM das Schreibdateninversions-Flag
W FLAG0 während
einer Datenschreiboperation bereit. Der Dateninversionsblock 115 führt einen
Dateninversionsprozess während
Datenlese- und Datenschreiboperationen übereinstimmend mit den logischen Werten
von Flags R_FLAG0 bzw. W_FLAG durch.
-
Die 5 zeigt
einen konventionellen Dateninversionsblock 115. Der Dateninversionsblock 115 umfasst
den Datenumschalt-Detektionsschaltkreis 115-1 und den Dateninversionsschaltkreis 115-2.
Der Datenumschalt-Detektionsschaltkreis 115-1 erkennt,
ob die Lesedaten vom Speicherzellenfeld 150 invertiert
sind oder nicht und gibt dann das Leseinversions-Flag R_FLAG0 aus,
das den entsprechenden logischen Zustand hat. Der Dateninversionsschaltkreis 115-2 invertiert
die Daten, die in das Speicherzellenfeld 150 geschrieben oder
aus diesem ausgelesen werden, in Übereinstimmung mit dem logischen
Wert des W_FLAG in einem Datenschreibmodus oder dem R_FLAG0 in einem
Datenlesemodus.
-
Der
Dateninversionsblock 115 reduziert das simultane Schaltgeräusch in
den Eingabe-/Ausgabepuffern des Speicherbausteins 100 und
verbessert dadurch die Frequenzkennwerte des Bausteins.
-
Die 6 zeigt
einen konventionellen Datenumschalt-Detektionsschaltkreis 115-1.
Der Datenumschalt-Detektionsschaltkreis 115-1 vergleicht
Eingabedaten DATA_INT<0:7> mit einem Referenzanschluss, das
ein Referenzstrom-Leistungsvermögen
von 3,5 Einheiten aufweist. Wenn, beispielsweise, DATA_TNT<0:7> 11111110 ist, dann
wird der Knoten N1 auf einen logisch niedrigen Zustand (0) heruntergezogen
und das Ausgabesignal R_FLAG0 wird sich in einem logisch hohen Zustand
(1) befinden. Unterdessen, wenn DATA_INT<0:7> 11100000
ist, dann der Knoten N1 auf einen logisch hohen Zustand (1) hochgezogen wird
und das Ausgabesignal R_FLAG0 wird sich in einem logisch hohen Zustand
(0) befinden. Folglich, wenn die Zahl der Bits von DATA_INT<0:7>, die logisch hoch
ist, größer als
4 ist, dann wird R_FLAG0 logisch hoch sein, wogegen, wenn die Zahl
der Bits von DATA_INT<0:7>, die logisch hoch
ist, geringer als 4 ist, dann wird R_FLAG0 logisch niedrig sein.
-
Die 7 zeigt
einen konventionellen Dateninversionsschaltkreis 115-2.
Der Dateninversionsschaltkreis 115-2 umfasst Dateninverter 116-1, 116-2, 116-3, 116-4, 116-5, 116-6, 116-7 und 116-8.
Die Dateninverter 116-2, 116-3, 116-4, 116-5, 116-6, 116-7 und 116-8 in
der 7 sind ähnlich
dem Dateninverter 116-1 konfiguriert. Während einer Datenleseoperation
schließt
das READ- Signal
(LESE-Signal) die Schalter S5 und S7, wogegen das Signal R_FLAG0
einen der Schalter S1 und S2, abhängig davon schließt, ob das
entsprechende Datenbit invertiert werden soll oder nicht. Ähnlich schließt, während einer
Datenschreiboperation, das WRITE-Signal (SCHREIB-Signal) die Schalter
S6 und S8, wogegen das Signal W_FLAG einen der Schalter S3 und S4,
abhängig
davon schließt,
ob das entsprechende Datenbit invertiert werden soll oder nicht.
-
Die 8 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins
mit einem Dateninversionsschema. Insbesondere zeigt das Timing-Diagramm
der 8 einen einfachen DQS-Modus-Speicherbaustein mit
sogenannter "Burst-4" Operation, wobei
vier Datenbytes in einem sequenziellen Burst in den Speicherbaustein
geschrieben oder aus diesem ausgelesen werden. Wie aus der 8 ersichtlich
ist, werden die Lesedaten (Q0, Q1, Q2 und Q3) vom Speicherbaustein
in Synchronisierung mit der Anstiegsflanke von RDQS0 ausgegeben.
Unterdessen werden Schreibdaten (D0, D1, D2 und D3) in den Speicherbaustein
in Synchronisation mit dem Zentrum der Impulse WDQS0 (zentrales
Strobing) eingegeben. Überdies
operiert DM0 als ein Lesedateninversions-Flag während Datenleseoperationen
und um Schreibdaten während
Datenschreiboperationen zu maskieren. DIM operiert als ein Schreibdateninversions-Flag
während Datenschreiboperationen.
-
Folglich
ist die Funktion eines konventionellen Speichersystems 1 mit
einem einfachen DQS-Speicherbaustein 100,
das mit Dateninversion und einer Speichersteuereinheit 200 arbeitet,
jetzt im relevanten Teil mit Bezug auf die 1-8 erläutert worden.
-
Wie
oben erwähnt,
gibt es außerdem
einen weiteren Typ von Speichersystem, das einen dualen oder differenziellen
DQS-Modus-Speicherbaustein einsetzt.
-
Die 9 zeigt
ein Blockdiagramm eines konventionellen Speichersystems 2 mit
einem differenziellen DQS-Modus-Speicherbaustein 300 und
einer Speichersteuereinheit 400.
-
Die
differenziellen DQS<0:3> und /DQS<0:3> Signale operieren
als Datenstrobe ("data
strobes") während sowohl
Datenlese- als auch Datenschreiboperationen. Während einer Datenschreiboperation
führen
die Signale DM<0:3> eine Datenmaskieroperation
durch. Weil der differenzielle DQS-Modus-Speicherbaustein 300 keine
Dateninversion einsetzt, besteht keine Notwendigkeit für den DIM-Stift
im differenziellen DQS-Modus-Speicherbaustein 300.
-
Die 10 zeigt
eine beispielhafte Nagelkopfkonfiguration (oder Stiftkonfiguration)
eines konventionellen, differenziellen DQS-Modus-Speicherbausteins 300.
Wie aus der 9 ersichtlich ist, wird eine
Gesamtzahl von acht separaten Stiften für die DQS<0:3> und
/DQS<0:3> Datenstrobesignalen
benötigt.
-
Die 11 zeigt
ein Datenverarbeitungs-Blockdiagramm eines konventionellen, differenziellen DQS-Modus-Speicherbausteins 300.
Der differenzielle DQS-Modus-Speicherbaustein 300 umfasst
den Datenverarbeitungsschaltkreis 310 für Byte0, den Datenverarbeitungsschaltkreis 320 für Byte 1,
den Datenverarbeitungsschaltkreis 330 für Byte2, den Datenverarbeitungsschaltkreis 340 für Byte3
und das Speicherzellenfeld 350. Im Speicherbaustein 300 ist
jedes einzelne Bit der /DQS<0:3> Datenstrobesignale
an den Stiften 311, 321, 331 und 341 sowie
der DQS<0:3> Datenstrobesignale
an den Stiften 312, 322, 332 und 342 speziell
für eine
Datenverarbeitungseinheit 310, 320, 330 oder 340 zur
Verarbeitung eines 8-Bit-Byte
von Daten für
das Speicherzellenfeld 350 vorgesehen. Während einer
Datenschreiboperation maskiert DM<0:3> an Stiften 314, 324, 334 und 344 Schreibdaten
für die
vier Datenverarbeitungsschaltkreise 310, 320, 330 und 340.
Vier Bytes von Daten, die DQ<0:31> umfassen werden an
den Eingängen/Ausgängen 313, 323, 333 und 343 eingegeben/ausgegeben.
-
Die 12 zeigt
ein Blockdiagramm eines konventionellen Byte0 Datenverarbeitungsschaltkreises 310 des
einfachen DQS-Modus-Speicherbausteins 300. Die Datenverarbeitungsschaltkreise 320, 330 und 340 in
der 11 sind ähnlich
dein Datenverarbeitungsschaltkreis 310 konfiguriert. Der
Datenverarbeitungsschaltkreis 310 umfasst eine Reihe von
Komponenten, einschließlich
des Datenstrobesignalschaltkreises 313 und des Steuerschaltkreises 314.
Der Datenstrobegenerator 313 generiert die Datenstrobesignale
DQS0 und IDQS0 während
Datenleseoperationen und empfängt
die Datenstrobesignale DQS0 und /DQS0 während Datenschreiboperationen.
Der Datensteuerschaltkreis 314 steuert Dateneingabe/-ausgabe
während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0
maskiert Schreibdaten während
einer Datenschreiboperation.
-
Die 13 zeigt
ein Timing-Diagramm eines differenziellen DQS-Modus-Speicherbausteins
ohne einen Dateninversionsschaltkreis. Insbesondere zeigt das Timing-Diagramm
der 13 einen differenziellen DQS-Modus-Speicherbaustein
mit sogenannter "Burst-4" Operation, wobei
vier Datenbytes in einem sequenziellen Burst in den Speicherbaustein
geschrieben oder aus diesem ausgelesen werden. Wie aus der 13 ersichtlich
ist, werden die Lesedaten (Q0, Q1, Q2 und Q3) vom Speicherbaustein
in Synchronisierung mit der Anstiegsflanke von RDQS0 ausgegeben.
Unterdessen werden Schreibdaten (D0, D1, D2 und D3) in den Speicherbaustein
in Synchronisation mit dem Zentrum der Impulse WDQS0 (zentrales
Strobing) eingegeben. Überdies
wird DM0 bereitgestellt, Schreibdaten während Datenschreiboperationen
zu maskieren.
-
Die 39-41 werden
bereitgestellt zu erklären,
wie der duale (differenzielle) DQS-Modus-Speicherbaustein und der einfache DQS-Modus-Speicherbaustein
mit einem Dateninversionsschema verbesserte Hochfrequenzkennwerte
(Geschwindigkeit) im Vergleich zu einem einfachen DQS-Modus-Speicherbaustein
ohne Dateninversion haben kann. Die 39 zeigt
ein Timing-Diagramm einer Leseoperation eines einfachen DQS-Modus-Speicherbausteins,
die 40 zeigt ein Timing-Diagramm einer Leseoperation
eines dualen (differenziellen) DQS-Modus-Speicherbausteins und die 41 zeigt
ein Timing-Diagramm einer Leseoperation eines einfachen DQS-Modus-Speicherbausteins
mit einem Dateninversionsschema. In den 39-41,
bedeutet "MD" "memory device" (Speicherbaustein) und "MC" bedeutet "memory controller" (Speichersteuereinheit).
In jedem Fall empfängt
die Speichersteuereinheit Daten (DQ's) zusammen mit einem Datenstrobesignal
(DQS). Die Fenster tS1 und tH1 sind Timing-Grenzwerte für die Daten-DQ's und das Datenstrobesignal
DQS.
-
Die 39-41 veranschaulichen,
wie ein dualer (differenzieller) DQS-Modus-Speicherbaustein die
Hochfrequenzkennwerte durch Verringern der ungültigen Bereiche des DQS-Signals
verbessert. Unterdessen verbessert der einfache DQS-Modus-Speicherbaustein
die Hochfrequenzkennwerte durch Verringern der ungültigen Bereiche
der DQ's.
-
Wie
oben zu sehen ist, sind die Konfiguration und Funktion eines Speichersystems
mit dem einfachen DQS-Speicherbaustein, der das Dateninversionsschema
verwendet, bedeutend verschieden von der Konfiguration und Funktion
eines Speichersystems mit dem differenziellen DQS-Speicherbaustein.
Abhängig
vom Speichersystem ist der richtige Speicherbaustein zu verwenden.
Das heißt,
ein einfaches DQS-Speichersystem, das für Verwendung von Dateninversion
konzipiert ist, wird mit einem differenziellen DQS-Speichrbaustein
ohne einen Dateninversionsschaltkreis nicht richtig funktionieren.
Ebenso wird ein differenzielles DQS-Speichersystem ohne Dateninversion
nicht richtig mit einem einfachen DQS-Speicherbaustein mit einem Dateninversionsschaltkreis
funktionieren.
-
Die
KR 2003039179 offenbart
einen synchronen Halbleiterspeicherbaustein zur Durchführung einer gegenseitigen
Umsetzung zwischen einem einseitig gerichteten Strobemodus (strobe
mode) und einem differenziellen Strobemodus.
-
Insbesondere
offenbart sie (siehe hierzu speziell 1, 2)
ein Speichersystem, das umfasst:
einen Speicherbaustein ("synchronen Halbleiterspeicherbaustein") mit,
ein Speicherzellenfeld
(nicht ausdrücklich
gezeigt), das angepasst ist, Daten zu speichern, und
eine Steuereinheit
(SESM, DSM), die an den Speicherbaustein angeschlossen und angepasst
ist, die Daten in den Speicherbaustein zu schreiben und die Daten
aus dem Speicherbaustein, als Reaktion auf Datenstrobesignale (DOS0,...)
auszulesen; und
Datenstrobemodus-Änderungsmittel (100,110,...., 160)
für selektives Ändern (als
Reaktion auf Signal PSMRS) der Funktion des Speicherbausteins zwischen
einem ersten Datenstrobemodus ("einseitig
gerichteter Strobemodus")
und einem zweiten Datenstrobemodus ("differenziellen Strobemodus"),
wobei im
ersten Datenstrobemodus die Datenstrobesignale (DQS0, DQS1 DQS2,
DQS3) einseitig gerichtete Datenstrobesignale zum Schreiben von
Daten in den und zum Auslesen von Daten aus dem Speicherbaustein umfassen,
und
wobei im zweiten Datenstrobemodus die Datenstrobesignale
(DQS0, DQS0B, DQS1, DQS1 B) ein Paar differenzialer Datenstrobesignale
zum Schreiben von Daten in den und zum Auslesen von Daten aus dem Speicherbaustein
umfassen.
-
Die
US 2003/0009617 offenbart ein Verfahren und eine Vorrichtung zum
Reduzieren der von einem Computersystem benötigten Leistung zum Auffrischen
dynamischer Speicher. Es wird offenbart, dass im DRAM zu speichernde
Daten, jeweils ein Wort, bewertet werden und für jedes 8-Bit-Datenwort, wenn
die Zahl von Einsen mehr als vier ist, wird jedes Datenwort invertiert
und ein Dateninversionsanzeiger wird auf Logik Eins eingestellt,
um anzuzeigen, dass die Daten invertiert worden sind. Es wird offenbart,
dass dies ermöglicht die
Daten mit der Mindestzahl von Einsen zu speichern.
-
Folglich
wäre es
vorteilhaft, ein Verfahren und ein Speichersystem bereitzustellen,
das sowohl in einem einfachen DQS-Modus mit Dateninversion als auch
in dualem oder differenziellem DSQ-Modus arbeiten kann. Es wäre außerdem vorteilhaft,
einen Speicherbaustein bereitzustellen, der sowohl mit einem einfachen DQS-Speichersystem,
das für
den Einsatz von Dateninversion konzipiert ist, als auch mit einem
differenziellen DQS-Speichersystem ohne Dateninversion arbeiten
kann. Andere und weitere Objekte werden sich hiernach zeigen.
-
Ausführungsformen
der vorliegenden Erfindung sind auf Verfahren und Speichersysteme
ausgerichtet, die im sowohl einfachen DQS-Modus mit Dateninversion
als auch in einem dualen DQS-Modus
arbeiten können.
-
In
einem Gesichtspunkt der Erfindung wird ein Speichersystem bereitgestellt,
wie im Anspruch 1 dargelegt ist. Bevorzugte Merkmale dieses Gesichtspunkts
sind in Ansprüchen
2 bis 16 dargelegt.
-
In
einem weiteren Gesichtspunkt der Erfindung wird ein Speichersystem
bereitgestellt, wie im Anspruch 17 dargelegt ist. Bevorzugte Merkmale
dieses Gesichtspunkts sind in Ansprüchen 18 bis 31 und 36 dargelegt.
-
In
noch einem weiteren Gesichtspunkt der Erfindung wird eine Steuereinheit
bereitgestellt, wie sie Im Anspruch 32 dargelegt ist. Bevorzugte
Merkmale dieses Gesichtspunkts sind in Ansprüchen 33 bis 35 dargelegt.
-
Weitere
Gesichtspunkte werden in der folgenden ausführlichen Beschreibung offenkundig
werden.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
Die 1 ist
ein Blockdiagramm eines Speichersystems mit einem einfachen DQS-Speicherbaustein;
-
Die 2 zeigt
eine Nagelkopfkonfiguration (oder Stiftkonfiguration) eines konventionellen
einfachen DQS-Modus-Speicherbausteins;
-
Die 3 zeigt
ein Datenverarbeitungs-Blockdiagramm eines konventionellen einfachen
DQS-Modus-Speicherbausteins;
-
Die 4 zeigt
ein konventionelles Blockdiagramm eines konventionellen Byte0 Datenverarbeitungsschaltkreises;
-
Die 5 zeigt
einen konventionellen Dateninversionsschaltkreis;
-
Die 6 zeigt
einen konventionellen Datenumschalt-Detektionsschaltkreis;
-
Die 7 zeigt
einen konventionellen Dateninversionsblock;
-
Die 8 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins
mit einem Dateninversionsschalrkreis;
-
Die 9 zeigt
ein Blockdiagramm eines konventionellen Speichersystems mit einem
differenziellen DQS-Modus-Speicherbaustein;
-
Die 10 zeigt
eine Nagelkopfkonfiguration (oder Stiftkonfiguration) eines konventionellen
differenziellen DQS-Modus-Speicherbausteins;
-
Die 11 zeigt
ein Datenverarbeitungs-Blockdiagramm eines konventionellen differenziellen DQS-Modus-Speicherbausteins;
-
Die 12 zeigt
ein Blockdiagramm eines konventionellen Byte0 Datenverarbeitungsschaltkreises;
-
Die 13 zeigt
ein Timing-Diagramm eines differenziellen DQS-Modus-Speicherbausteins
ohne einen Dateninversionsschaltkreis;
-
Die 14 zeigt
ein Blockdiagramm einer ersten Ausführungsform des Speichersystems
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 15 zeigt
eine Nagelkopfkonfiguration (oder Stiftkonfiguration) eines Speicherbausteins;
-
Die 16 zeigt
ein Datenverarbeitungs-Blockdiagramm einer ersten Ausführungsform
eines Speicherbausteins gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 17 zeigt
ein Blockdiagramm einer ersten Ausführungsform eines Datenverarbeitungsschaltkreises
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 18 zeigt
eine Ausführungsform
des Dateninversionsblocks gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 19 zeigt
eine Ausführungsform
eines Flag-Rückstellschaltkreises;
-
Die 20 zeigt
einen ersten Fall eines Timing Diagramms gemäß einen oder mehreren Gesichtspunkten
der vorliegenden Erfindung;
-
Die 21 zeigt
einen zweiten Fall eines Timing-Diagramms gemäß einem oder mehreren Gesichtspunkten
der vorliegenden Erfindung;
-
Die 22 zeigt
eine erste Ausführungsform
eines SM/DM-Moduswählsignalgenerators;
-
Die 23 zeigt
ein Timing-Diagramm der ersten Ausführungsform des Moduswählsignalgenerators;
-
Die 24 zeigt
eine Modusregistereinstelltabelle (MRS-) gemäß einem oder mehreren Gesichtspunkten
der vorliegenden Erfindung;
-
Die 25 zeigt
ein Blockdiagramm einer zweiten Ausführungsform des Speichersystems
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 26 zeigt
ein Datenverarbeitungs-Blockdiagramm einer zweiten Ausführungsform
eines Speicherbausteins gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 27 zeigt
ein Blockdiagramm einer dritten Ausführungsform des Speichersystems
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 28 zeigt
eine zweite Ausführungsform
eines SM/DM-Moduswählsignalgenerators;
-
Die 29 zeigt
eine dritte Ausführungsform
eines SM/DM-Moduswählsignalgenerators;
-
Die 30 zeigt
ein Datenverarbeitungs-Blockdiagramm einer dritten Ausführungsform
eines Speicherbausteins gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 31 zeigt
ein Blockdiagramm einer zweiten Ausführungsform eines Datenverarbeitungsschaltkreises
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 32 zeigt
ein Blockdiagramm einer dritten Ausführungsform eines Datenverarbeitungsschaltkreises
gemäß einen
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 33 zeigt
ein Blockdiagramm einer vierten Ausführungsform eines Speichersystems
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 34 zeigt
ein Datenverarbeitungs-Blockdiagramm einer vierten Ausführungsform
eines Speicherbausteins gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 35 zeigt
ein Blockdiagramm einer vierten Ausführungsform eines Datenverarbeitungsschaltkreises
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 36 zeigt
ein Datenverarbeitungs-Blockdiagramm einer fünften Ausführungsform eines Speicherbausteins
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 37 zeigt
ein Blockdiagramm einer fünften
Ausführungsform
eines Datenverarbeitungsschaltkreises gemäß einem oder mehreren Gesichtspunkten
der vorliegenden Erfindung;
-
Die 38 zeigt
ein Blockdiagramm einer sechsten Ausführungsform eines Datenverarbeitungsschaltkreises
gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung;
-
Die 39 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins;
-
Die 40 zeigt
ein Timing-Diagramm eines dualen (differenziellen) DQS-Modus-Speicherbausteins;
und
-
Die 41 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins
mit einem Dateninversionsschema.
-
AUSFÜHRLICHE
BESCHREIBUNG
-
Die 14 zeigt
ein Blockdiagramm einer ersten Ausführungsform eines Speichersystems.
Das Speichersystem 3 umfasst einen Speicherbaustein 500 und
eine Speichersteuereinheit 600. Wie nachstehend eingehender
erläutert,
kann der Speicherbaustein 500 in einem ersten Datenstrobemodus
(einfaches DQS) mit Dateninversion oder in einem zweiten Datenstrobemodus
(differenzielles DQS) ohne Dateninversion arbeiten.
-
Die
Speichersteuereinheit 600 umfasst einen Dateninversionsschaltkreis 610 und
Datenstrobemodus-Änderungsmittel 620,
die dem Speicherbaustein 500 einen Modusregistereinstellbefehl
(MRS-) bereitstellen. Der MRS-Befehl umfasst Information zum Auswählen zwischen
dem einfachen DQS-Modus (SM) mit Dateninversion und dem differenziellen
DQS-Modus (DM) ohne Dateninversion. Vorteilhaft umfasst der Speicherbaustein 500 eine
erste Ausführungsform
eines SM/DM-Moduswählsignalgenerators 700.
Der SM/DM-Moduswählsignalgenerator 700 empfängt den
MRS-Befehl und wählt
bzw. selektiert als Reaktion darauf entweder den ersten oder den
zweiten Datenstrobemodus für
den Speicherbaustein.
-
Die 15 zeigt
eine beispielhafte Nagelkopf- oder Stiftkonfiguration des Speicherbausteins 500. Wie
aus der 15 ersichtlich, sind die Namen
der Nagelköpfe
(oder Stifte) dieselben wie für
den in der 10 gezeigten differenziellen
(DM) DQS-Speicherbaustein. Jedoch sind, wie nachstehend weiter erläutert werden
wird, die Funktionen einiger der Signale auf den Nagelköpfen (oder
Stiften) in Übereinstimmung
mit einem logischen Wert des Moduswählsignals verschieden.
-
Die 16 zeigt
ein Datenverarbeitungs-Blockdiagramm einer ersten Ausführungsform
eines Speicherbausteins 500. Der Speicherbaustein 500 umfasst
den Datenverarbeitungsschaltkreis 510 für Byte0, den Datenverarbeitungsschaltkreis 520 für Byte1,
den Datenverarbeitumgsschaltkreis 530 für Byte2, den Datenverarbeitungsschaltkreis 540 für Byte3
und das Speicherzellenfeld 550. Im Speicherbaustein 500 ist
jedes einzelne Bit der /DQS<0:3>, FLAG<0:3> Datenstrobesignale
an den Stiften 511, 521, 531 und 541 sowie
der DQS<0:3> Datenstrobesignale
an den Stiften 512, 522, 532 und 542 speziell
für eine
Datenverarbeitungseinheit 510, 520, 530 oder 540 zur
Verarbeitung eines 8-Bit-Byte von Daten für das Speicherzellenfeld 550 vorgesehen.
Während
einer Datenschreiboperation maskiert DM<0:3> an
Stiften 514, 524, 534 und 544 Schreibdaten
für die
vier Datenverarbeitungsschaltkreise 510, 520, 530 und 540.
Vier Bytes von Daten, die DQ<0:31> umfassen werden an
den Eingängen/Ausgängen 513, 523, 533 und 543 eingegeben/ausgegeben.
-
Vorteilhaft
umfasst der Speicherbaustein 500 den SM/DM-Moduswählsignalgenerator 700,
der den MRS-Befehl empfängt
und, als Reaktion darauf, ein SM/DM-Moduswählsignal SEL generiert, das
entweder einen ersten oder zweiten Datenstrobemodus für den Speicherbaustein
selektiert, wie es nachstehend weiter erläutert werden wird. Wie in der 16 angezeigt,
könnte
der MRS-Befehl eine spezielle logische Kombination einer Mehrheit
von Eingabesignalen (z.B., CK, /CS, /RAS, /CAS, /WE and A11) umfassen.
-
Die 17 zeigt
ein Blockdiagramm einer ersten Ausführungsform des Byte0 Datenverarbeitungsschaltkreises 510 des
Speicherbausteins 500. Die Datenverarbeitungsschaltkreise 520, 530 und 540 in
der 16 sind ähnlich
dem Datenverarbeitungsschaltkreis 510 konfiguriert. Der
Datenverarbeitungsschaltkreis 510 umfasst eine Reihe von
Komponenten, die den Datenstrobesignalsteuerschaltkreis 513,
den Datensteuerschaltkreis 514 und den Dateninversionsblock 515 einschließen. Der
Datenstrobesignalsteuerschaltkreis 513 generiert das Lesedatenstrobesignal
DQS0. Der Datensteuerschaltkreis 514 steuert Dateneingabe/-ausgabe
während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0
maskiert Schreibdaten für Byte0
während
einer Datenschreiboperation. Der Dateninversionsblock 515 führt einen
Dateninversionsprozess während
Lese- und Schreiboperationen gemäß den Flags
R_FLAG0 und W_FLAG0 durch, wenn der Speicherbaustein 500 im
ersten (einfachen DQS) Datenstrobemodus mit Dateninversion, gemäß dem SM/DM-Moduswählsignal
SEL-Signal arbeitet. Als Reaktion auf das SM/DM-Moduswählsignal
SEL schalten die Multiplexer M1 und M2 das /DQS0,FLAG0 Datenstrobesignal
zwischen Funktionieren als ein Dateninversions-Flag im ersten (einfachen
DQS) Datenstrobemodus mit Dateninversion und einem differenziellen
Datenstrobesignal im zweiten (differenziellen DQS) Datenstrobemodus
ohne Dateninversion. Im ersten (einfachen DQS) Datenstrobemodus
mit Dateninversion, fungiert das /DQS0,FLAG0 Signal sowohl als die
Lese- als auch die Schreibdateninversions-Flags.
-
Die 18 zeigt
eine Ausführungsform
des Dateninversionsblocks 515. Der Dateninversionsblock 115 umfasst
den Daten-Umschalterkennungsschaltkreis 115-1, den Dateninversionsschaltkreis 115-2 und
den Flag-Rücksetzschaltkreis 515-3.
Der Daten-Umschalterkennungsschaltkreis 115-1 erkennt,
ob die Lesedateneingabe von einem Speicherzellenfeld invertiert
ist oder nicht und gibt dann das Lesedateninversions-Flag R_FLAG0
aus, das den entsprechenden logischen Zustand hat. Der Dateninversionsschaltkreis 115-2 invertiert
die Daten, die in das Speicherzellenfeld geschrieben oder aus diesem
ausgelesen werden, in Übereinstimmung
mit dem logischen Zustand des Schreibdateninversions-Flags W_FLAG0
in einem Datenschreibmodus oder dem R_FLAG0 in einem Datenlesemodus.
-
Der
Flag-Rücksetzschaltkreis 515-3 setzt
die Flags R_FLAG0 und W_FLAG0 (z.B., auf einen logisch niedrigen
Zustand) zurück,
wenn das SM/DM-Moduswählsignal
SEL anzeigt, dass der Speicherbaustein 500 im zweiten (differenziellen
DQS) Datenstrobemodus arbeiten sollte (z.B., SEL hat einen logisch
niedrigen Zustand). In diesem Fall zeigt ein logisch niedriger Zustand
einen Modus ohne Dateninversion an.
-
Die 19 zeigt
eine Ausführungsform
des Flag-Rücksetzschaltkreises 515-3.
Wie aus der Zeichnung leicht zu verstehen ist, werden in der Ausführungsform
der 19, wann immer das SM/DM-Moduswählsignal SEL-Signal niedrig
geht, was anzeigt, dass der Speicherbaustein 500 im zweiten
(differenziellen DQS) Datenstrobemodus ohne Dateninversion arbeiten
sollte, die R_FLAG0 und W_FLAG0 Signale dann ebenso auf einen logisch
niedrigen Zustand gezogen.
-
Die 20 zeigt
einen ersten Fall eines Timing-Diagramms eines Speicherbausteins
wie dem Speicherbaustein 500 der 16. Das
Timing-Diagramm der 20 gehört zu dem Fall, wo der Speicherbaustein
im ersten (einfachen DQS) Datenstrobemodus mit Dateninversion arbeitet.
In diesem Fall hat das SM/DM-Moduswählsignal SEL einen logisch
hohen Zustand. In diesem Modus funktioniert das Signal DQS<0:3> als das einfache Datenstrobe
für sowohl
die Datenlese- als auch Datenschreiboperationen. Mittlerweile funktioniert
das Signal /DQS<0:3> als Lese-/Schreibdateninversions-Flags
während
der Datenlese- und Datenschreiboperationen. Wie aus der 20 ersichtlich
ist, werden die Lesedaten (Q0, Q1, Q2 und Q3) vom Speicherbaustein
in Synchronisierung mit der Anstiegsflanke von DQS0 ausgegeben.
Inzwischen werden Schreibdaten (D0, D1, D2 und D3) in den Speicherbaustein
in Synchronisation mit dem Zentrum der Impulse DQS0 (zentrales Strobing)
eingegeben.
-
Die 21 zeigt
einen zweiten Fall eines Timing-Diagramms eines Speicherbausteins
wie dem Speicherbaustein 500 der 16. Das
Timing-Diagramm der 21 gehört zu dem Fall, wo der Speicherbaustein
im zweiten (differenziellen DQS) Datenstrobemodus ohne Dateninversion
arbeitet. In diesem Fall hat das SM/DM-Moduswählsignal SEL einen logisch
niedrigen Zustand. In diesem Modus funktionieren die Signale DQS<0:3> und /DQS<0:3>als duale oder differenzielle
Datenstrobe für
sowohl die Datenlese- als auch Datenschreiboperationen. Wie aus
der 21 ersichtlich ist, werden die Lesedaten (Q0,
Q1, Q2 und Q3) vom Speicherbaustein in Synchronisierung mit der
Anstiegsflanke von DQS0 und (DQS0 ausgegeben. Inzwischen werden
Schreibdaten (D0, D1, D2 und D3) in den Speicherbaustein in Synchronisation
mit dem Zentrum der Impulse DQS0 und /DQS0 (zentrales Strobing)
eingegeben.
-
Die 22 zeigt
eine erste Ausführungsform
des SM/DM-Moduswählsignalgenerators 700.
Ein Speicherbaustein arbeitet mit einem Modusregistereinstellbefehl
(MRS-), der als eine Modusregisteradresse durch die verschiedenen
logischen Werte einer Kombination gewisser Eingabesignale codiert
ist. Das Modusregister speichert Daten zur Steuerung verschiedener
Betriebsmodi des Speicherbausteins. Zum Beispiel kann das Modusregister
die CAS-Latenzzeit (CL), d.h. die kanalgebundene Signalisierungs-Zugriffswartezeit, den
Spaltenadressmodus (z.B., Bursttyp: BT), die Burstlänge (BL),
einen Testmodus (TM) und verschiedene andere Optionen des Speicherbausteins
einstellen. Ein Vorgabewert könnte
für das
Modusregister definiert werden oder nicht.
-
In
der Ausführungsform
der 22 wird der MRS-Befehl durch Geltendmachen logisch
niedriger Werte auf den /CS-, /RAS-, /CAS-, /WE-Leitungen geltend
gemacht. Zugehörige
Adressleitungen können
eine Mehrheit von Modi codieren. Die Modusregisterinhalte können geändert werden,
solange sich der Speicherbaustein in einem Ruhezustand befindet.
In der Ausführungsform
der 22 umfasst der SM/DM-Moduswählsignalgenerator 700 einen
Decoder, der den MRS-Befehl für
den Speicherbaustein empfangt und das SM/DM-Moduswählsignal
SEL ausgibt. Insbesondere decodiert der Moduswählsignalgenerator 700 den MRS-Befehl
aus dem logischen Zustand jedes einer Mehrheit von Eingabesignalen
und generiert daraus das SM/DM-Moduswählsignal SEL.
-
Die 23 zeigt
ein Timing-Diagramm der ersten Ausführungsform des Moduswählsignalgenerators 700.
-
Die 24 zeigt
eine Modusregistereinstelltabelle (MRS-). Wie in der 24 gezeigt,
ist die MRS-Tabelle in verschiedene Felder geteilt, die verschiedenen
Registeradressen gemäß Funktionalität entsprechen.
Zum Beispiel verwendet die Burstlänge BL A0-A2, der Spaltenadressmodus
BT verwendet A3, CAS-Latenzzeit CL verwendet A4-A6, der Testmodus
verwendet A7, usw. In der Ausführungsform
der
-
24 verwendet
das SM/DM-Moduswählsignal
SEL die Registeradresse A11. Wenn die, an der Registeradresse A11
gespeicherten Daten eine 1 sind, dann arbeitet der Speicherbaustein
als ein SM-Speicherbaustein,
d.h., im ersten (einseitig gerichteten DQS) Datenstrobemodus mit
Dateninversion. Wenn die an der Registeradresse A 11 gespeicherten
Daten eine 0 sind, dann arbeitet der Speicherbaustein als ein DM-Speicherbaustein,
d.h., im zweiten (dualen DQS) Datenstrobemodus ohne Dateninversion.
-
Übereinstimmend
mit der oben beschriebenen ersten Ausführungsform könnte ein
Speicherbaustein in einem ersten (einfachen DQS) Datenstrobemodus
mit Dateninversion oder in einem zweiten (differenziellen DQS) Datenstrobemodus
ohne Dateninversion, gemäß einem
empfangenen MRS-Bedfehl
arbeiten. Folglich werden keine zusätzlichen Nagelköpfe oder
Stifte am Speicherbaustein benötigt,
um die Moduswahl bereitzustellen.
-
Die
nachstehende Tabelle 1 vergleicht die Funktion verschiedener Eingabe-/Ausgabestifte
für den Speicherbaustein
500 der
14 und
17 mit
denen des Speicherbausteins
100 der
1 und
3 sowie
des Speicherbausteins
300 der
9 und
11. TABELLE
1
-
Vorteilhaft
kann, weil der Speicherbaustein 500 mit vier Schreibdateninversions-Flags
(/DQS<0:3>), wenn im zweiten
(differenziellen DQS) Datenstrobemodus, arbeitet, Schreibinversion
individuell auf einer Basis Datenbyte um Datenbyte durchgeführt werden.
Dies steht in Kontrast zum Speicherbaustein 100 der 3 und
verbessert die Hochfrequenzleistung des Bausteins.
-
Die 25 zeigt
ein Blockdiagramm einer zweiten Ausführungsform eines Speichersystems.
-
Gemäß einem
oder mehreren Gesichtspunkten der vorliegenden Erfindung umfasst
das Speichersystem 4 umfasst einen Speicherbaustein 800 und
eine Speichersteuereinheit 900. Der Speicherbaustein 800 kann
in einem ersten Datenstrobemodus (einfaches DQS) mit Dateninversion
oder in einem zweiten Datenstrobemodus (differenzielles DQS) ohne
Dateninversion arbeiten. Die Speichersteuereinheit 900 umfasst
einen Dateninversionsschaltkreis 910 und Datenstrobemodus-Änderungsmittel 920.
-
Im
Speichersystem 4 umfasst der Speicherbaustein 800 einen
speziell vorgesehenen externen Nagelkopf oder Stift, um ein SM/DM-Moduswählsignal
SEL zu empfangen. Vorteilhaft wird das SM/DM-Moduswählsignal SEL dem externen Nagelkopf
oder Stift vom Datenstrobemodus-Änderungsmittel
der Speichersteuereinheit 900 bereitgestellt. Ein sonst
nicht angeschlossener (NC) oder nicht benutzter externer Nagelkopf
oder Stift des Speicherbausteins 800 kann für das SM/DM-Moduswählsignal
SEL verwendet werden.
-
Die 26 zeigt
ein Datenverarbeitungsblockdiagramm einer zweiten Ausführungsform
eines Speicherbausteins 800. Die 26 ist
dem Datenverarbeitungsdiagramm des Speicherbausteins 500,
wie in der 16 gezeigt ähnlich, außer dass statt Empfangen des
MRS-Befehls am Eingang 560, der Speicherbaustein 800 das
SM/DM-Moduswählsignal
SEL direkt durch einen externen Nagelkopf oder Stift 570 empfängt.
-
Die 27 zeigt
eine dritte Ausführungsform
eines Blockdiagramms eines Speichersystems 5. Das Speichersystem 5 umfasst
einen Speichebaustein 1000 und eine Speichersteuereinheit 1100.
Der Speicherbaustein 1000 kann in einem ersten (einfachen
DQS) Datenstrobemodus mit Dateninversion oder in einem zweiten (differenziellen
DQS) Datenstrobemodus ohne Dateninversion arbeiten. Die Speichersteuereinheit 1100 umfasst
den Dateninversionsschaltkreis 1110.
-
Im
Speichersystem 5 generiert der Speicherbaustein 1000 das
SM/DM-Moduswählsignal
SEL. Zu diesem Zweck umfasst der Speicherbaustein 1000 einen
SM/DM-Moduswählsignalgenerator 1200.
-
Die 28 zeigt
eine zweite Ausführungsform
eines SM/DM-Moduswählsignalgenerators,
der seinerseits eine erste Ausführungsform
des SM/DM-Moduswählsignalgenerators 1200 der 27 ist.
Der SM/DM-Moduswählsignalgenerator 1200 der 28 ist
ein Sicherungssignalgenerator, der ein Moduswählsignal ausgibt, dessen logischer
Wert davon abhängt,
ob die Sicherung getrennt wurde oder nicht. Während der Einschaltfolge für den Speicherbaustein 1000,
startet das Einschaltsignal von einem Niederspannungspegel und geht
allmählich
auf einen Hochspannungspegel über.
Wenn die Sicherung getrennt wird (z.B., während einer Wafer-Herstellungsstufe),
dann wird der Knoten N2 auf den Hochspannungspegel VDD aufgeladen
und das SM/DM-Moduswählsignal
SEL hat einen logisch hohen Wert. Andererseits, wenn die Sicherung
nicht getrennt ist, dann wird der Knoten N2 durch die Sicherung
an Masse gehalten und das SM/DM-Moduswählsignal SEL hat einen logisch
niedrigen Wert.
-
Die 29 zeigt
eine dritte Ausführungsform
eines SM/DM-Moduswählsignalgenerators,
der seinerseits eine zweite Ausführungsform
des SM/DM-Moduswählsignalgenerators 1200 der 27 ist.
In der Ausführungsform
der 29 wird der logische Wert des Moduswählsignals
durch Anschließen
eines Nagelkopfes, eines Stifts oder Pads des Speicherbausteins
an einen festen Spannungspegel bestimmt. Vorteilhaft wird im Falle
des Nagelkopfes oder Stifts ein speziell vorgesehener SEL-Nagelkopf
oder -stift an entweder VDD (logisch hoch) oder VSS (logisch niedrig)
durch einen Anschluss an der Leiterplatte angeschlossen, auf welcher der
Speicherbaustein montiert ist. Ebenso vorteilhaft wird, im Falle
des Pads, ein speziell vorgesehenes Pad auf einem Halbleiter-Wafer
entweder an VDD (logisch hoch) oder VSS (logisch niedrig) durch
einen Bonddraht vor Einkapselung angeschlossen.
-
Die 30 zeigt
ein Datenverarbeitungsblockdiagramm einer dritten Ausführungsform
eines Speicherbausteins. Die 30 ist
dem Datenverarbeitungsblockdiagramm des Speicherbausteins 500,
wie in der 16 gezeigt, ähnlich, außer dass der Byte0 Datenverarbeitungsschaltkreis 1410 das
Schreibdateninversions-Flag W_FLAG für die anderen drei Datenverarbeitungsschaltkreise 1420, 1430 und 1440 generiert.
-
Die 31 zeigt
ein Blockdiagramm einer zweiten Ausführungsform eines Byte0 Datenverarbeitungsschaltkreises 1410.
Die Datenverarbeitungsschaltkreise 1420, 1430 und 1440 in
der 30 sind anders als der Datenverarbeitungsschaltkreis 1410 konfiguriert,
wie es nachstehend ausführlicher
erläutert
werden wird. Der Datenverarbeitungsschaltkreis 1410 umfasst
eine Reihe von Komponenten, die den Datenstrobesignalsteuerschaltkreis 513,
den Datensteuerschaltkreis 514 und den Dateninversionsblock 515 umfassen.
Der Datenstrobesignalsteuerschaltkreis 513 generiert das
Lesedatenstrobesignal DQS0. Der Datensteuerschaltkreis 514 steuert
Dateneingabe/-ausgabe während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0
maskiert Schreibdaten während
einer Datenschreiboperation. Der Dateninversionsblock 515 führt einen
Dateninversionsprozess während
Lese- und Schreiboperationen
gemäß den Flags
R_FLAG0 und W_FLAG0 durch, wenn der Speicherbaustein 500 im
ersten (einfachen DQS) Datenstrobemodus mit Dateninversion, als
Reaktion auf das SM/DM-Moduswählsignal
SEL-Signal arbeitet. Die Multiplexer M1 und M2 schalten das /DQS0,FLAG0
Datenstrobesignal zwischen Funktionieren als ein Dateninversions-Flag
im ersten (einfachen DQS) Datenstrobemodus mit Dateninversion und
Funktionieren als ein differenzielles Datenstrobesignal im zweiten
(differenziellen DQS) Datenstrobemodus ohne Dateninversion.
-
Im
Byte0 Datenverarbeitungsschaltkreis 1410 empfängt der
Multiplexer M2 das /DQS0,FLAG0-Signal und
generiert, als Reaktion auf das SM/DM-Moduswählsignal SEL, das den ersten
(einfachen DQS) Datenstrobemodus mit Dateninversion anzeigt, ein
W_FLAG-Schreibdateninversions-Flag für alle vier Datenverarbeitungsschaltkreise 1410, 1420, 1430 und 1440 zur
Verarbeitung aller vier in das Speicherzellenfeld 550 zu schreibenden
Bytes.
-
Die 32 zeigt
ein Blockdiagramm einer dritten Ausführungsform des Datenverarbeitungsschaltkreises 1420,
der in diesem Fall ein Byte Datenverarbeitungsschaltkreis ist. Die
Datenverarbeitungsschaltkreise 1430 und 1440 in
der 30 sind ähnlich
dem Datenverarbeitungsschaltkreis 1420 konfiguriert. Der
Datenverarbeitungsschaltkreis 1420 ist dem Datenverarbeitungsschaltkreis 1410 ähnlich,
außer
dass er den Multiplexer M2 weglässt
und stattdessen das W_FLAG-Schreibdateninversions-Flag vom Multiplexer
M2 des Byte0 Datenverarbeitungsschaltkreises 1410 empfangt.
Folglich wird das /DQS1,FLAG1 Signal immer dem Datenstrobesignalsteuerschaltkreis 513 des
Datenverarbeitungsschaltkreises 1420 bereitgestellt.
-
Die 33 zeigt
ein Blockdiagramm einer vierten Ausführungsform eines Speichersystems 6.
Das Speichersystem 6 umfasst einen Speicherbaustein 1500 und
eine Speichersteuereinheit 1600. Die Speichersteuereinheit 1600 umfasst
einen Dateninversionsschaltkreis 1610 und Datenstrobermodus-Änderungsmittel 1620.
Der Speicherbaustein 1500 kann in einem ersten (einfachen
DQS) Datenstrobemodus mit Dateninversion oder in einem zweiten (differenziellen
DQS) Datenstrobemodus ohne Dateninversion arbeiten. Das Blockdiagramm
des Speichersystems 6 der 33 ist
dem Blockdiagramm des Speichersystems 3 der 14 ähnlich,
außer
dass im Speicherbaustein 1500 die Datenmaskiersignale DM<0:3> als die Lesedateninversions-Flags
während
einer Datenleseoperation arbeiten, wann immer der MRS-Befehl anzeigt,
dass der Speicherbaustein 1500 im ersten (einfachen DQS)
Datenstrobemodus mit Dateninversion arbeiten soll, während im
Speicherbaustein der 14, die /DQS<0:3>,FLAG<0:3> Signale als die Lesedateninversions-Flags arbeiten,
wann immer der MRS-Befehl anzeigt, dass der Speicherbaustein 1500 im
ersten (einfachen DQS) Datenstrobemodus mit Dateninversion arbeiten
soll. In sowohl dem Speicherbaustein 500 der 14 als auch 1500 der 33 arbeiten
die /DQS<0:3>,FLAG<0:3> Signale als die Schreibdateninversions-Flags während einer
Datenschreiboperation, wann immer der MRS-Befehl anzeigt, dass der
Speicherbaustein 1500 im ersten (einfachen DQS) Datenstrobemodus
mir Dateninversion arbeiten soll.
-
Die 34 zeigt
ein Datenverarbeitungs-Blockdiagramm einer vierten Ausführungsform
eines Speicherbausteins 1500. Der Speicherbaustein 1500 umfasst
den Datenverarbeitungsschaltkreis 1510 für Byte0,
den Datenverarbeitungsschaltkreis 1520 für Byte1,
den Datenverarbeitungsschaltkreis 1530 für Byte2, den
Datenverarbeitungsschaltkreis 1540 für Byte3 und das Speicherzellenfeld 550.
Im Speicherbaustein 1500 ist jedes einzelne Bit der /DQS<0:3>,FLAG<0:3> Datenstrobesignale
an den Stiften 511, 521, 531 und 541 sowie
der DQS<0:3> Datenstrobesignale
an den Stiften 512, 522, 532 und 542 speziell
für eine
Datenverarbeitungseinheit 1510, 1520, 1530 oder 1540 zur
Verarbeitung eines 8-Bit-Byte von Daten für das Speicherzellenfeld 550 vorgesehen.
Während
einer Datenschreiboperation maskiert DM<0:3> an
Stiften 514, 524, 534 und 544 Schreibdaten
für die
vier Datenverarbeitungsschaltkreise 1510, 1520, 1530 und 1540.
Wann immer der MRS-Befehl anzeigt, dass der Speicherbaustein 1500 im
ersten (einfachen DQS) Datenstrobemodus mit Dateninversion, während einer
Datenleseoperation DM<0:3> Funktion, als die
Lesedateninversions-Flags arbeiten soll. Vier Bytes von Daten, die
DQ<0:31> umfassen, werden an
den Eingabe-/Ausgabestiften 513, 523, 533 und 543 eingegeben/ausgegeben.
-
Vorteilhaft
umfasst der Speicherbaustein 1500 den SM/DM-Moduswählsignalgenerator 700,
der den MRS-Befehl empfängt
und, als Reaktion darauf, ein SM/DM-Moduswählsignal SEL-Signal generiert,
das entweder einen ersten oder zweiten Datenstrobemodus für den Speicherbaustein
selektiert, wie es nachstehend weiter erläutert werden wird. Wie in der 16 angezeigt,
könnte
der MRS-Befehl eine spezielle logische Kombination einer Mehrheit
von Eingabesignalen (z.B., CK, /CS, /RAS, /CAS, /WE and A11) umfassen.
-
Die 35 zeigt
ein Blockdiagramm einer ersten Ausführungsform des Byte0 Datenverarbeitungsschaltkreises 1510 des
Speicherbausteins 1500. Die Datenverarbeitungsschaltkreise 1520, 1530 und 1540 der 34 sind ähnlich dem
Datenverarbeitungsschaltkreis 1510 konfiguriert. Der Datenverarbeitungsschaltkreis 1510 umfasst
eine Reihe von Komponenten, die den Datenstrobesignalsteuerschaltkreis 513,
den Datensteuerschaltkreis 514 und den Dateninversionsblock 515 einschließen. Der
Datenstrobesignalsteuerschaltkreis 513 generiert das Lesedatenstrobesignal
DQS0. Der Datensteuerschaltkreis 514 steuert Dateneingabe/-ausgabe
während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0
maskiert Schreibdaten während
einer Datenschreiboperation. Wann immer das SM/DM-Moduswählsignal
SEL-Signal anzeigt, dass der Speicherbaustein 1500 im ersten
(einfachen DQS) Datenstrobemodus mit Dateninversion, während einer Datenleseoperation
arbeitet, fungiert DM0 als ein Lesedateninversions-Flag. Der Dateninversionsblock 515 führt einen
Dateninversionsprozess während
Datenlese- und Schreiboperationen gemäß den Flags R_FLAG0 und W_FLAG0
durch, wenn der Speicherbaustein 500 im ersten (einfachen
DQS) Datenstrobemodus mit Dateninversion, als Reaktion auf das SM/DM-Moduswählsignal,
dem SEL-Signal, arbeitet. Als Reaktion auf das SM/DM-Moduswählsignal
SEL schaltet der Multiplexer M2 das /DQS0,FLAG0 Datenstrobesignal
zwischen Funktionieren als ein Schreibdateninversions-Flag im ersten
(einfachen DQS) Datenstrobemodus mit Dateninversion und Funktionieren
als ein differenzielles Datenstrobesignal im zweiten (differenziellen
DQS) Datenstrobemodus ohne Dateninversion. Mittlerweile stellt der
Schalter 59, während
einer Datenleseoperation, dem Pin DM0 das Flag R_FLAG0 als ein Lesedateninversions-Flag,
wenn der Speicherbaustein 1500 im ersten (einfachen DQS)
Datenstrobemodus arbeitet, als Reaktion auf das SM/DM-Moduswählsignal
SEL bereit.
-
Die 36 zeigt
ein Datenverarbeitungsblockdiagramm einer fünften Ausführungsform eines Speicherbausteins 1600.
Die 36 ist dem Datenverarbeitungsblockdiagramm des
Speicherbausteins 1500, wie in der 34 gezeigt, ähnlich,
außer
dass der Byte0 Datenverarbeitungsschaltkreis 1610 das Schreibdateninversions-Flag
W_FLAG fair die anderen drei Datenverarbeitungsschaltkreise 1620, 1630 und 1640 generiert.
-
Die 37 zeigt
ein Blockdiagramm einer fünften
Ausführungsform
eines Datenverarbeitungsschaltkreises 1610. Die Datenverarbeitungsschaltkreise 1620, 1630 und 1640 der 36 sind
anders als der Datenverarbeitungsschaltkreis 1610 konfiguriert,
wie es nachstehend ausführlicher
erläutert
werden wird. Der Datenverarbeitungsschaltkreis 1610 umfasst
eine Reihe von Komponenten, die den Datenstrobesignalsteuerschaltkreis 513,
den Datensteuerschaltkreis 514 und den Dateninversionsblock 515 umfassen.
Der Datenstrobesignalsteuerschaltkreis 513 generiert das
Lesedatenstrobesignal DQS0. Der Datensteuerschaltkreis 514 steuert
Dateneingabe/-ausgabe während
sowohl der Datenlese- als auch der Datenschreiboperationen. DM0 maskiert
Schreibdaten während
einer Datenschreiboperation. Wann immer das SM/DM-Moduswählsignal SEL-Signal
anzeigt, dass der Speicherbaustein 1600 im ersten (einfachen
DQS) Datenstrobemodus mit Dateninversion, während einer Datenleseoperation
arbeitet, fungiert DM0 als ein Lesedateninversions-Flag. Der Dateninversionsblock 515 führt einen
Dateninversionsprozess während
Lese- und Schreiboperationen gemäß den Flags
R_FLAG0 und W_FLAG0 durch, wenn der Speicherbaustein 1600 im
ersten (einfachen DQS) Datenstrobemodus mit Dateninversion, als
Reaktion auf das SM/DM-Moduswählsignal
SEL-Signal arbeitet. Als Reaktion auf das SM/DM-Moduswählsignal
SEL schaltet der Multiplexer M2 das /DQS0,FLAG0 Datenstrobesignal
zwischen Funktionieren als ein Schreibdateninversions-Flag im ersten
(einfachen DQS) Datenstrobemodus mit Dateninversion und Funktionieren
als ein differenzielles Datenstrobesignal im zweiten (differenziellen
DQS) Datenstrobemodus ohne Dateninversion. Mittlerweile stellt der
Schalter S9, während
einer Datenleseoperation, der DM0 Datenmaskierlinie das Flag R_FLAG0
als ein Lesedateninversions-Flag, wenn der Speicherbaustein 1500 im
ersten (einfachen DQS) Datenstrobemodus arbeitet, als Reaktion auf
das SM/DM-Moduswählsignal
SEL bereit.
-
Im
Byte0 Datenverarbeitungsschaltkreis 1610 empfängt der
Multiplexer M2 das /DQS0,FLAG0-Signal und
generiert, als Reaktion auf das SM/DM-Moduswählsignal SEL, das den ersten
(einfachen DQS) Datenstrobemodus mit Dateninversion anzeigt, ein
W_FLAG Signal für
alle vier Datenverarbeitungsschaltkreise 1610, 1620, 1630 und 1640 zur
Verarbeitung aller vier in das Speicherzellenfeld 550 zu
schreibenden Bytes.
-
Die 38 zeigt
ein Blockdiagramm einer sechsten Ausführungsform des Datenverarbeitungsschaltkreises 1420,
der in diesem Fall ein Byte1 Datenverarbeitungsschaltkreis ist.
Die Datenverarbeitungsschaltkreise 1630 und 1640 der 36 sind ähnlich dem
Datenverarbeitungsschaltkreis 1620 konfiguriert. Der Datenverarbeitungsschaltkreis 1620 ist
dem Datenverarbeitungsschaltkreis 1610 ähnlich, außer dass er den Multiplexer
M2 weglässt
und stattdessen das W_FLAG-Schreibdateninversions-Flag vom Multiplexer
M2 des Byte0 Datenverarbeitungsschaltkreises 1610 empfängt. Folglich
wird das /DQS1,FLAG1 Signal immer dem Datenstrobesignalsteuerschaltkreis 513 des
Datenverarbeitungsschaltkreises 1620 bereitgestellt.
-
Die 39 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins,
die 40 zeigt ein Timing-Diagramm eines dualen (differenziellen)
DQS-Modus-Speicherbausteins und die 41 zeigt
ein Timing-Diagramm eines einfachen DQS-Modus-Speicherbausteins
mit einem Dateninversionsschema.
-
Gemäß den verschiedenen
oben beschriebenen Ausführungsformen
könnten
die folgenden Merkmale und Nutzen realisiert werden. Lieferung,
Lagerung und Verwendung des gleichen Speicherbausteins ist für Speichersysteme,
die in einem einfachen DQS-Modus mit Dateninversion arbeiten und
für Speichersysteme, die
in einem dualen (differenziellen) DQS-Modus arbeiten, möglich. Der
Datenstrobebetriebsmodus des Speicherbausteins könnte von einem Moduswählsignal
selektiert werden. Das Moduswählsignal
könnte
von einem Modusregistereinstell-Befehl (MRS-), einen externen Stiftanschluss,
einem Sicherungssignalgenerator, einem Bondinganschluss eines Pads,
Nagelkopfes oder Stifts, usw. produziert werden. Wenn der Speicherbaustein
im einfachen DQS-Modus arbeitet mode, könnten die Dateninversions-Flags
pro Byte zugeordnet werden, um die Frequenzkennwerte zu verbessern.
Außerdem
könnte
Reduzierung der Anschlussstiftzahl erzielt werden, indem den /DQS-Stiften
neue Zwecke zugeordnet werden, um selektiv als Datenstrobesignale für dualen
(differenziellen) DQS-Modus oder Dateninversions-Flags für einfachen
DQS-Datenmodus mit Dateninversion zu arbeiten.
-
Obwohl
hierin bevorzugte Ausführungsformen
offenbart sind, sind viele Variationen möglich, die innerhalb des Konzepts
und Umfangs der Erfindung bleiben. Beispielsweise könnte in
einer Variation ein Speichersystem und Speicherbaustein ein Datenstrobemoduswählsignal
verwenden, um selektiv in drei Datenstrobemodi zu arbeiten: einfachem
Datenstrobemodus mit Dateninversion, dualem (differenziellem) Datenstrobemodus
ohne Dateninversion und dualem (differenziellem) Datenstrobemodus
ohne Dateninversion. In diesem Fall könnte, beispielsweise, der DIM-Stift
dem Speicherbaustein "wieder
hinzugefügt
werden ("added back
into"), um ein Signal
zum Selektieren des dualen (differenziellen) Datenstrobemodus ohne
Dateninversion bereitzustellen. Solche Variationen würden einer
Person mit durchschnittlichem Fachwissen nach Inspektion der Spezifikation,
Zeichnungen und Ansprüche
hierin klar verständlich
werden. Die Erfindung soll daher, außer innerhalb des Umfangs der
angehängten
Ansprüche,
nicht eingeschränkt
werden.