[go: up one dir, main page]

DE60016220T2 - Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung - Google Patents

Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung Download PDF

Info

Publication number
DE60016220T2
DE60016220T2 DE60016220T DE60016220T DE60016220T2 DE 60016220 T2 DE60016220 T2 DE 60016220T2 DE 60016220 T DE60016220 T DE 60016220T DE 60016220 T DE60016220 T DE 60016220T DE 60016220 T2 DE60016220 T2 DE 60016220T2
Authority
DE
Germany
Prior art keywords
memory
bank
signals
signal
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60016220T
Other languages
English (en)
Other versions
DE60016220D1 (de
Inventor
Tayung Wong
John Carrillo
Jay Robinson
Clement Fang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of DE60016220D1 publication Critical patent/DE60016220D1/de
Publication of DE60016220T2 publication Critical patent/DE60016220T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Dram (AREA)
  • Executing Machine-Instructions (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Diese Erfindung bezieht sich allgemein auf Speicherhardware für Computersysteme und genauer gesagt auf Speichererweiterungsmodule zum Erweitern von Speicher in Computersystemen.
  • 2. Beschreibung der verwandten Technik
  • Viele moderne Computersysteme sehen Single Inline Memory Module (SIMMS) und/oder Dual Inline Memory Module (DIMMs) vor. SIMMs und DIMMs beinhalten kleine, kompakte Schaltkreisplatinen, die für das einfache Einsetzen in einen auf einer anderen Schaltkreisplatine montierten Erweiterungssockel ausgelegt sind, typischerweise eine Computer-Hauptplatine. Die zur Implementierung der SIMMs und DIMMs verwendeten Schaltkreisplatinen beinhalten eine Anschlußleiste bzw. einen Kantenanschluß, der eine Mehrzahl von Anschlußflächen aufweist, wobei die Anschlußflächen typischerweise auf beiden Seiten der Schaltkreisplatine vorhanden sind. Bei SIMMs werden einander gegenüberliegende Anschlußflächen miteinander verbunden (d.h. kurzgeschlossen) und tragen damit dasselbe Signal, während wenigstens einige gegenüberliegende Anschlußflächen auf DIMMs nicht miteinander verbunden sind und somit erlauben, daß verschiedene Signale übertragen werden. Aufgrund dessen kann von DIMMs ein höhere Signaldichte aufgenommen werden.
  • Auf SIMMs und DIMMs montierte Speicherelemente sind typischerweise dynamische, wahlfrei zugreifbare Speicherchips bzw. Dynamic Random Access Memory (DRAM-)Chips. DRAM-Chips speichern Information als Ladung auf einem Kondensator, wobei das Ladungsniveau eine logische Eins oder eine logische Null repräsentiert. Da sich ein Kondensator mit der Zeit entlädt, erfordern DRAM-Chips Erneuerungszyklen in periodischen Abständen.
  • Zum Zugriff auf eine Stelle in einem DRAM muß an die Adreßeingänge zuerst eine Adresse angelegt werden. Diese Adresse wird dann dekodiert und es wird auf Daten von der gegebenen Adresse zugegriffen. Bei modernen DRAMs werden Zeilen und Spalten mittels Steuersignalen des Zeilen-Adreß-Abtastimpulses (RAS) und des Spalten-Adreß-Impulses (CAS) separat adressiert. Mittels RAS- und CAS-Signalen können Zeilen- und Spalten-Adressen auf gemeinsamen Signalleitungen, Anschlußflächen und Stiften des Adreßbusses zeitlich gemultiplext werden. Dies erlaubt eine größere Anzahl von Speicherstellen, die ohne eine entsprechende Steigerung der Zahl von benötigten Signalleitungen, Anschlußflächen und Stiften adressiert werden können.
  • Um eine Speicherstelle in einem DRAM wie oben beschrieben zu adressieren, wird ein RAS-Signal auf den RAS-Eingang des DRAM gesetzt und eine Zeilenadresse wird an die Zeilendekodierlogik auf einem Speicherchip weitergeleitet. Der Inhalt aller Stellen in der adressierten Zeile wird dann zu einem Spaltendekodierer geschickt, der typischerweise eine Kombination von Multiplexer/Demultiplexer ist. Nachdem das Zeilenadressieren abgeschlossen ist, wird ein CAS-Signal gesetzt und eine Spaltenadresse wird an den Spaltendekodierer geschickt. Der Multiplexer in dem Spaltendekodierer wird dann die entsprechende Spalte aus der adressierten Zeile aussuchen, und die Daten von dieser spezifischen Zeile/Spalte-Adresse werden zur Verwendung durch das Computersystem auf den Datenbus plaziert.
  • Obwohl die RAS- und CAS-Signale ein zeitliches Multiplexen von Adreßsignalen erlauben, kann die Gesamt-Speicherkapazität in einem System durch die Anzahl der Adreßeingänge auf den im System verwendeten Speicherchips begrenzt sein. Dies gilt sogar dann, wenn der Adreßbus des Systems breiter ist als die Anzahl von Adreßeingängen für einen individuellen Speicherchip. Die Verwendung von Speicherchips mit einer größeren Zahl von Adreßeingängen, und damit größerer Kapazität, mag die Kosten der gewünschten Speichererweiterung unproportional erhöhen. Es wäre wünschenswert, die Speicherkapazität für ein solches Computersystem durch das Hinzufügen weiterer Speicherbänke zu erhöhen, ohne den Typ der verwendeten Speicherchips ändern zu müssen. Die Anzahl der Adreßeingänge zu den Speicherchips des Systems begrenzt jedoch die Fähigkeit, dies zu tun. Darüber hinaus begrenzt das Vorhandensein von nur einem RAS- und nur einem CAS-Signal auch die Fähigkeit, Systemspeicher zu erweitern, da eine separate Speicherbank typischerweise wenigstens entweder ein eindeutig zugeordnetes RAS- oder ein eindeutig zugeordnetes CAS-Signal für jede Bank erfordert. Als solches wäre es wünschenswert, die oben beschriebenen Beschränkungen zu überwinden, um es zu erlauben, zusätzliche Speicherbänke einem Computersystem hinzuzufügen, wodurch die Speicherkapazität des Systems erweitert wird.
  • US-Patent US-A-5.745.914 beschreibt ein Verfahren und einen logischen Schaltkreis, in dem sowohl ein CBR als auch ein verborgenes „refresh", bzw. „Auffrischen" auf SIMMs oder DIMMs bestückenden DRAMs stattfinden kann, wobei sowohl ein Einzel-System-RAS und ein Einzel-System-CAS in mehrfache RAS und mehrfache CAS für normale Lese-/Schreib-Operationen auf den DRAMs umgewandelt werden.
  • Die europäische Patentanmeldung EP-A-0.813.204 beschreibt ein Single In-Line Speichermodul, das eine gedruckte Schaltkreiskarte mit Verbindungsvorrichtungen zum Verbinden der gedruckten Schaltkreiskarte mit einem Schaltkreiselement und einer Mehrzahl von Speichereinrichtungen beinhaltet, die in ersten, zweiten und dritten Konfigurationen angeordnet sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung ist definiert in Anspruch 1.
  • Aspekte der vorliegenden Erfindung werden in den begleitenden Ansprüchen dargelegt.
  • Die oben aufgezeigten Probleme können zum großen Teil durch ein Speichererweiterungsmodul gelöst werden, das mehrfache Speicherbänke und einen Banksteuerschaltkreis gemäß der vorliegenden Erfindung beinhaltet. Nach einer Ausführungsform beinhaltet ein Speichermodul eine gedruckte Schaltkreisplatine mit einer Anschlußleiste, die zum Einfügen in eine Erweiterungssockel eines Computersystems angepaßt ist. Auf der Platine ist eine Mehrzahl von Speicherchips montiert, typischerweise dynamische, wahlfrei zugreifbare Speicher- bzw. Dynamic Random Access Memory (DRAM)-Chips, die eine obere und eine untere Speicherbank ausmachen. Ein Pufferschaltkreis ist auf die gedruckte Schaltkreisplatine montiert, um die Adreßsignale, Spalten-Adreß-Impuls-(CAS)-Signale und Schreibfreigabe-Signale zu jedem der Speicherchips zu treiben. Auf der gedruckten Schaltkreisplatine ist auch ein Banksteuerschaltkreis montiert, der mit den Speicherchips verbunden ist. Ein Adreßsignal wird als Bankauswahleingang zu dem Banksteuerschaltkreis verwendet, der Zeilen-Adreß-Abtastimpuls-(RAS)- auf die Speicherchips der ausgewählten Speicherbank treiben wird. Der Banksteuerschaltkreis ist ferner so eingerichtet, daß er RAS-Signale während CBR-Auffrischungsoperationen (CAS before RAS, bzw. CAS vor RAS) auf beide Bänke gleichzeitig treibt, welche auftreten, wenn ein CAS-Signal vor einem RAS-Signal gesetzt wird. Durch Verwenden des Banksteuerschaltkreises, um das Hinzufügen einer zweiten Speicherbank zu ermöglichen, kann eine Speichererweiterung realisiert werden, ohne daß Speicherchips mit höherer Kapazität notwendig wären, was zu vorteilhaften Kosteneinsparungen führen kann.
  • Nach einer Ausführungsform der Erfindung benutzt ein Dual Inline Memory Modul (DIMM) einen Banksteuerschaltkreis zur Bankselektion. Nach dieser Ausführungsform ist der Banksteuerschaltkreis eine programmierbare logische Einrichtung (programmable logic device, PLD), wenngleich dieser Schaltkreis auch für andere Ausführungsformen in anderen Formen implementiert sein kann. Der Banksteuerschaltkreis empfängt ein RAS-Signal, ein CAS-Signal und das ausgewählte Adreßbit von dem Erweiterungssockel eines Computersystems. Der Banksteuerschaltkreis treibt mehrere RAS-Signale. Wenn der Banksteuerschaltkreis im Zustand „idle" bzw. „im Leerlauf" ist, veranlaßt der Empfang eines RAS-Signals, daß eine Speicherzugriffsoperation beginnt. Die auszuwählende Speicherbank ist abhängig vom logischen Niveau der Adreßeingabe an den Banksteuerschaltkreis. Der Banksteuerschaltkreis wird dann RAS-Signale an die ausgewählte Speicherbank treiben, was erlaubt, daß eine Zeilenadresse ausgewählt wird. Wenn die Speicherchips der ausgewählten Bank ein CAS-Signal empfangen, wird die Spaltenadresse ausgewählt und auf die angeforderte Speicheradresse wird zugegriffen.
  • Wenn der Banksteuerschaltkreis in einem Leerlaufzustand ein CAS-Signal empfängt, wird ein CBR-Auffrischungszyklus begonnen. Das CAS-Signal wird sowohl vom Banksteuerschaltkreis als auch von einem Pufferschaltkreis empfangen, der CAS-Signale zu jedem der Speicherchips führt. Anschließend daran wird von dem Banksteuerschaltkreis ein RAS-Signal empfangen, das dann RAS-Signale auf jeden der DRAM-Chips des Speichermoduls leitet, und die CBR-Auffrischung wird durchgeführt. Wenn sowohl die CAS- als auch RAS-Eingänge zu dem Speichermodul nicht gesetzt sind, kehrt der Banksteuerschaltkreis wieder in den Leerlaufzustand zurück.
  • Daher erlauben nach verschiedenen Ausführungsformen die Speichererweiterungsmodule mit mehreren Speicherbänken und einem Banksteuerschaltkreis vorteilhafterweise größere Speicherkapazität durch die Aufnahme mehrerer Speicherbänke. Zusätzlich kann Speicherkapazität erweitert werden, ohne die Verwendung von Speicherchips mit höherer Adreßbreite zu erfordern.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Andere Merkmale und Vorteile der Erfindung werden beim Lesen der folgenden detaillierten Beschreibung und durch Bezugnahme auf die begleitenden Zeichnungen ersichtlich, in denen:
  • 1 ein Blockdiagramm ist, das ein Computersystem, mit einer CPU, einer Speichersteuerung, einem CPU-Bus und einer Mehrzahl von Speichermodulen nach einer Ausführungsform der Erfindung darstellt;
  • 2 ein Diagramm ist, das Komponenten darstellt, die mit einer Ausführungsform eines Speichermoduls verbunden sind;
  • 3 ein Blockdiagramm ist, das die elektrischen Verbindungen darstellt, die mit einer Ausführungsform des Speichermoduls verbunden sind;
  • 4A eine schematische Darstellung einer Ausführungsform des Leitungstreiberchips ist;
  • 4B eine Zeichnung ist, die eine Ausführungsform des Banksteuerschaltkreises darstellt;
  • 4C ein Blockdiagram ist, das die oberen und unteren Speicherbänke mit zugeordneten Steuersignalverbindungen darstellt;
  • 5 eine schematische Darstellung eines Banksteuerschaltkreises ist;
  • 6 eine Wahrheitswertetabelle ist, die einige der Zustandsübergänge des Banksteuerschaltkreises in 5 darstellt;
  • 7 ein Zustandsdiagramm ist, das Operationen einer Ausführungsform des Banksteuerschaltkreises darstellt.
  • Während die Erfindung für verschiedene Änderungen und alternative Formen geeignet ist, werden spezifische Ausführungsformen davon als Beispiel in den Zeichnungen gezeigt und werden hier im Detail beschrieben. Es sollte sich jedoch verstehen, daß die Zeichnungen und Beschreibungen derselben nicht dazu gedacht sind, die Erfindung auf die bestimmte offenbarte Form zu beschränken, sondern im Gegenteil soll die Erfindung alle Modifikationen, Äquivalente und Alternativen abdecken, die in den Geist und den Schutzumfang der vorliegenden Erfindung fallen, wie er durch die angefügten Ansprüche definiert wird.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • In 1 wird ein Computersystem 100 gezeigt, das eine Ausführungsform der Speichermodule 1000, die unten beschrieben werden, verwendet. Das Computersystem beinhaltet eine CPU 101, verbunden mit einer Speichersteuerung 102 über einen CPU-Bus 103. Die Speichersteuerung 102 ist mit jedem der Speichermodule 1000 über einen Speicherbus 104 verbunden. Nach dieser Ausführungsform werden die Speichermodule bereitgestellt, um Hauptspeicher des Computersystems 100 zu erweitern, und sind an den Speicherbus 104 über einen Satz von Erweiterungssockeln 105 gekoppelt.
  • In 2 wird ein Diagramm gezeigt, das Komponenten darstellt, die mit einem Speichermodul 1000 verbunden sind. In dieser besonderen Ausführungsform ist eine Mehrzahl von Speicherelementen 1002, typischerweise DRAM-(dynamische, wahlfrei zugreifbare Speicher bzw. Dynamic Random Access Memory)-Chips auf der Oberseite einer gedruckten Schaltkreisplatine (printed circuit board, PCB) 1001 montiert. An einer Kante der gedruckten Schaltkreisplatine befindet sich eine Anschlußleiste 1005, die eine Mehrzahl von elektrischen Anschlußflächen beinhaltet. Diese Anschlußflächen verbinden das Speichermodul 1000 elektrisch mit dem Speicherbus 104 durch ein Ineinandergreifen bzw. Zusammenpassen mit einem in 1 gezeigten entsprechenden Erweiterungssockel 105. Die durch die Anschlußleiste hindurchgehenden Signale umfassen Datensignale, Adreßsignale und Steuersignale. Nach einer Ausführungsform sind zumindest einige der auf entgegengesetzten Seiten liegenden elektrischen Anschlußflächen der Anschlußleiste 1005 nicht verbunden (d.h. kurzgeschlossen), wodurch die Ausführungsform zu einem Dual Inline Memory Modul (DIMM) wird.
  • Auf dem PCB 1001 sind auch ein Pufferchip 1003 (der auch als Leitungstreiber bezeichnet werden kann) und ein Banksteuerschaltkreis 2000 montiert. Der Pufferchip 1003 kann verwendet werden, um zusätzliche Leistungsfähigkeit des Ausgangslastfaktors für Steuersignale, Adreßsignale und Datensignale zur Verfügung zu stellen. Ein Banksteuerschaltkreis 2000 ist auch auf PCB 1001 montiert.
  • Ein Blockdiagramm, das die mit einer Ausführungsform des Speichermoduls verbundenen elektrischen Verbindungen darstellt, wird in 3 gezeigt. Das Speichermodul 1000 umfaßt eine Anschlußleiste 1005, eine untere Speicherbank 1022, eine obere Speicherbank 1012, einen Banksteuerschaltkreis 2000 und einen Puffer 1003. Jede Speicherbank beinhaltet einige aus einer Mehrzahl von Speicherchips 1002. Die Anschlußleiste 1005 beinhaltet eine Mehrzahl von elektrischen Anschlußflächen 1015, die Signale zwischen dem Speichermodul und dem Systemspeicherbus übermitteln. Die Anschlußleiste 1005 ist dafür ausgelegt, in einen Sockel innerhalb eines Computersystems montiert zu werden. Der Puffer 1003 empfängt Signale WE (write enable bzw. Schreibfreigabe, CAS0 (Column Address Strobe 0 bzw. Spalten-Adreß-Impuls 0) und eine Mehrzahl von Adreßsignalen, die mit AX bezeichnet sind. Der Pufferschaltkreis 1003 treibt eine Mehrzahl von Adreßsignalen AXL und AXU, die an die untere Speicherbank 1022 beziehungsweise die obere Speichebank 1012 übermittelt werden. WEL und WEU sind vom Puffer 1003 auf eine untere Speicherbank 1022 beziehungsweise eine obere Speicherbank 1012 getriebene Schreibfreigabe-Signale. CASL und CASU sind vom Puffer 1003 auf die untere Speicherbank 1022 beziehungsweise die obere Speicherbank 1012 getriebene CAS-Signale. Der Banksteuerschaltkreis 2000 ist dafür eingerichtet, ein Adreßsignal A13 zur Auswahl der oberen und unteren Bank zu empfangen. Das Adreßsignal A13 ist in dieser Ausführungsform das höchstwertige Adreßbit eines Adreßbusses, der 14 Bit breit ist. Der Banksteuerschaltkreis 2000 ist auch dafür eingerichtet, ein CAS0-Signal und ein RAS0-(Row Address Strobe 0 bzw. Zeilen-Adreß-Impuls 0)-Signal zu empfangen. Eine Mehrzahl von Datenleitungen, in der Zeichnung als DX dargestellt, übermitteln Datensignale zwischen den Speicherchips 1002 und dem Systemspeicherbus 104 von 1. In dieser speziellen Ausführungsform ist der Datenpfad 144 Bit breit.
  • Ferner stellt 4A eine interne Konfiguration einer Ausführungsform eines Pufferchips 1003 dar. In der gezeigten Ausführungsform empfängt Pufferchip 1003 eine Mehrzahl von Adreßsignalen, A0 – A12, ein CAS0-Signal und ein WE-Signal. Die Signale durchlaufen die Puffer 1013, wobei sie entsprechende Signale erzeugen, die an eine untere Bank und eine obere Bank von Speicherchips geliefert werden. Zum Beispiel erzeugt das Eingangssignal WE zwei Ausgangssignale, WEL und WEU, für eine untere beziehungsweise eine obere Speicherbank. Die Signale werden aufgeteilt und in der Art und Weise gepuffert, um ausreichende Signalstärke für Steuer- und Adreßeingänge an den Speicherchips zur Verfügung zu stellen.
  • Eine Ausführungsform des Banksteuerschaltkreises 2000 ist in 4B gezeigt. In dieser Ausführungsform empfängt der Banksteuerschaltkreis 2000 die Eingangssignale RAS0, CAS0 und Adreßsignal A13. Der Banksteuerschaltkreis 2000 treibt eine Mehrzahl von RASLX- und RASUX-Signalen zu den unteren beziehungsweise oberen Speicherbänken. Abhängig von der Kombination der vom Banksteuerschaltkreis 2000 empfangenen Eingaben können entweder die RASUX- oder die RASLX-Signalgruppen exklusiv für Speicherzugriffsoperationen gesetzt werden. Eine andere Kombination von Eingaben wird alle RASUX- und RASLX-Signale setzen, um einen CBR (Columns before Rows, bzw. Spalten vor Zeilen)-Auffrischungszyklus durchzuführen.
  • Die Anordnung der unteren und oberen Speicherbänke in einer Ausführungsform des Speichermoduls ist in 4C dargestellt. Jede Bank weist eine Mehrzahl von Speicherchips 1002 auf. Die Speicherchips sind auf eine solche Art und Weise verbunden, daß sie eine obere Bank 1012 und eine untere Bank 1022 bilden. Die oberen und unteren Bänke umfassen jeweils eine Mehrzahl von Speicherchips 1002U beziehungsweise 1002L. Man beachte, daß nach der gezeigten Ausführungsform die schattierten Speicherchips in der unteren Bank sind, während jene, die ohne Schattierung darstellt sind, Teil der oberen Bank sind. Die für jede Bank exklusiven Adreß-, CAS-, RAS- und WE-Signale werden zu jedem der Speicherchips 1002 getrieben.
  • In 5 wird eine schematische Darstellung einer Ausführungsform des Banksteuerschaltkreises 2000 gezeigt. Diese besondere Ausführungsform des Banksteuerschaltkreises 2000 ist eine programmierbare Logikeinrichtung (programmable logic device, PLD). Nach dieser Ausführungsform umfaßt der Banksteuerschaltkreis 2000 eine Mehrzahl von AND-Gattern 2001, NAND-Gattern 2002, Invertierern 2003 und Flip-Flops 2004, 2005, 2006 (D-Typ Flip-Flops nach dieser Ausführungsform). Der Banksteuerschaltkreis 2000 treibt mehrere RAS-Signale für jede Speicherbank, um ausreichend Signaltreiberkraft für jeden der Speicherchips zur Verfügung zu stellen. Der Betrieb des Banksteuerschaltkreises wird in den 6 und 7 weiter dargestellt.
  • Man beachte, daß alternative Ausführungsformen des Banksteuerschaltkreises bei Verwendung anderer Typen von elektrischen Schaltkreisen möglich sind.
  • 6 ist eine Wahrheitswertetabelle 2501, die einige der Zustandsübergänge darstellt, die im Banksteuerschaltkreis 2000 nach einer Ausführungsform des Speichermoduls auftreten können. Die beiden ersten Zeilen der Wahrheitswertetabelle stellen die Bankauswahl für Speicherzugriffsoperationen dar. Man beachte, daß die Logikniveaus nach dieser Ausführungsform aktiv niedrig sind, d.h. als gesetzt betrachtet werden, wenn sie logisch gleich 0 sind. In der ersten Zeile der Wahrheitswertetabelle wird ein RAS-Signal gesetzt, wobei A13 eine logische 0 ist, was dazu führt, daß die obere Bank im nächsten Zustand ausgewählt wird. Umgekehrt wählt das Setzen des RAS-Signals die untere Bank im nächsten Zustand, wenn A13 eine logische 1 ist. Wenn, wie in Zeile 6 gezeigt, ein CAS-Signal vor einem RAS-Signal gesetzt wird, werden alle RASU- und RASL-Signale zurückgesetzt und das System wartet, daß das RASL-Signal gesetzt wird. Wenn das RAS-Signal nach dem CAS-Signal gesetzt wird, werden alle RASU- und RASL-Signale niedrig getrieben und ein CBR-Auffrischungszyklus wird durchgeführt.
  • Die Funktion einer Ausführungsform des Banksteuerschaltkreises wird mit einem Zustandsdiagramm in 7 weiter illustriert. Wenn keine Speicherzugriffsoperationen oder Auffrischungszyklen auftreten, ist der Banksteuerschaltkreis in einem idle-Zustand 3001. Wenn der Banksteuerschaltkreis ein aktiv niedriges RAS-Signal empfängt, wird eine Speicherzugriffsoperation eingeleitet. Die Auswahl der speziellen Bank ist vom Zustand des Adreßsignals A13 abhängig. Wenn A13 zum Beispiel eine logische 0 ist, wird die obere Bank ausgewählt. Der Banksteuerschaltkreis wird in Zustand 3021 übergehen und RASU-Signale an die DRAM-Chips in der oberen Bank führen. Wenn die DRAM-Chips der oberen Bank die RAS-Signale empfangen, wird eine Zeilenadresse auf Basis des zu ihnen getriebenen Adreßsignals ausgewählt. Wenn das aktiv niedrige CAS-Signal gesetzt wird, wird das System in den Zustand 3022 übergehen, in dem eine Spaltenadresse ausgewählt wird. Die Daten aus der oberen Bank sind dann aktiv. Am Ende des Speicherzyklus' werden sowohl das CAS– als auch das RAS-Signal zurückgesetzt und das System kehrt in den idle-Zustand zurück. Die Sequenz ist für einen Zugriff auf die untere Bank identisch, mit Ausnahme des Zustands A13.
  • Ein CBR-Auffrischungszyklus tritt auf, wenn ein CAS-Signal vor einem RAS-Signal empfangen wird. Wenn im Leerlaufzustand 3001 ein aktiv niedriges CAS-Signal empfangen wird, geht der Banksteuerschaltkreis zu Zustand 3031 über. Alle RASU- und RASL-Signale werden in diesem Zustand zurückgesetzt. Wenn der Banksteuerschaltkreis ein aktiv niedriges RAS-Signal empfängt, wird ein Übergang zu Zustand 3032 eintreten. In diesem Zustand werden alle RASU- und RASL-Signale gesetzt, wodurch beide Speicherbänke für die Auffrischoperation ausgewählt werden. Nach dem Beenden des Auffrischens werden die RAS- und CAS-Signale zurückgesetzt, und das System kehrt zum Leerlaufzustand 3001 zurück.
  • Auch wenn die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben wurde, versteht es sich, daß die Ausführungsformen der Veranschaulichung dienen und daß der Schutzumfang der Erfindung nicht hierauf beschränkt ist. Jegliche Variationen, Modifikationen, Zusätze und Verbesserungen zu den beschriebenen Ausführungsformen sind möglich. Diese Veränderungen, Modifikationen, Zusätze und Verbesserungen können in den Schutzumfang der Erfindung fallen.

Claims (13)

  1. Speichermodul, welches aufweist: eine gedruckte Schaltkreisplatine (1000) einschließlich einer Anschlußkante (1005), die für das Einfügen in ein Computersystem ausgestaltet ist, eine untere Bank aus Speicherchips (1022), die auf der gedruckten Schaltkreisplatine montiert sind, eine obere Bank von Speicherchips (1002), die auf der gedruckten Schaltkreisplatine montiert sind, einen Banksteuerschaltkreis (2000), der mit den oberen und unteren Bänken aus Speicherchips verbunden ist, wobei die Banksteuereinheit dafür ausgelegt ist, ein Reihenadreßabtast- (RAS-) Signal und ein Spaltenadreßabtastsignal (CAS) sowie zumindest ein Adreßsignal zu empfangen, wobei die Banksteuereinheit dafür ausgelegt ist, wahlweise zumindest ein entsprechendes RAS-Ausgangssignal entweder an die obere Bank von Speicherchips oder an die untere Bank von Speicherchips abzugeben, je nach dem Adreßsignal, um dadurch zu ermöglichen, daß entweder auf die untere Bank von Speicherchips oder auf die obere Bank von Speicherchips während eines gegebenen Speicherbetriebs wahlweise zugegriffen wird, wobei der Speichermodul dadurch gekennzeichnet ist, daß der Banksteuerschaltkreis eine Verriegelung bzw. einen Zwischenspeicher (2005) aufweist, welcher einen Zwischenspeichereinstelleingang und einen Zwischenspeicherlöscheingang hat, die durch einen Einstelleingang bzw. einen Löscheingang eines Flip-Flops gebildet werden, die Banksteuereinheit weiterhin eine Logik enthält, die dafür ausgelegt ist, ein Zwischenspeichereinstellsignal vorzubringen, welches in Reaktion darauf, daß das CAS vor dem RAS-Signal vorgebracht wird, für den Zwischenspeichereinstelleingang bereitgestellt wird, wobei das Vorbringen des Zwischenspeichereinstellsignals bewirkt, daß ein Ausgang des Zwischenspeichers gesetzt wird, der Banksteuerschaltkreis dafür ausgelegt ist, in Reaktion auf das Vorbringen eines RAS-Signals, während der Ausgang des Zwischenspeichers gesetzt ist, die entsprechenden RAS-Ausgangssignale gleichzeitig für beide, die obere Bank und die untere Bank, vorzubringen.
  2. Speichermodul nach Anspruch 1, welches dafür ausgelegt ist, ein Schreibfreigabe- (WE-) Signal zu empfangen, und weiterhin einen Leitungstreiberchip (1003) aufweist, der dafür ausgelegt ist, das Schreibfreigabesignal, das Spaltenadreßabtastsignal und das zumindest eine Adreßsignal für den Zugriff auf die oberen und unteren Bänke des Speicherchips aufzuspalten und zu puffern.
  3. Speichermodul nach Anspruch 1 oder 2, wobei die Steck- bzw. Anschlußkante einen Satz von elektrischen Kontaktfeldern für das Leiten elektrischer Signale aufweist.
  4. Speichermodul nach Anspruch 3, wobei die Anschlußkante Kontaktfelder für den Empfang von Steuersignalen umfaßt, wobei die Steuersignale zumindest ein Spaltenadreßabtastsignal (CAS), zumindest ein Reihenadreßabtastsignal (RAS) und zumindest ein Schreibfreigabesignal (WE) aufweist.
  5. Speichermodul nach Anspruch 3 oder 4, wobei die elektrischen Signale Adreßsignale umfassen und wobei die Adreßsignale einen Adreßbus bilden und wobei der Adreßbus zumindest 14 Bits breit ist.
  6. Speichermodul nach einem der Ansprüche 3 bis 5, wobei die elektrischen Signale Datensignale umfassen, wobei die Datensignale einen Datenpfad bilden und wobei der Datenpfad zumindest 144 Bits breit ist.
  7. Speichermodul nach einem der vorstehenden Ansprüche, wobei der Banksteuerschaltkreis dafür ausgelegt ist, als Ausgangsgröße eine Mehrzahl von oberen RAS-Signalen (RASU) und eine Mehrzahl von unteren RAS-Signalen (RASL) bereitzustellen.
  8. Speichermodul nach Anspruch 7, wobei die RASU-Signale der oberen Speicherbank entsprechen und die RASL-Signale der unteren Speicherbank entsprechen.
  9. Speichermodul nach Anspruch 8, wobei eine einzigartige bzw. eindeutige Kombination der Eingangssignale an den Banksteuerschaltkreis die untere Speicherbank für Speicherzugriffsvorgänge auswählt, indem die RASL-Ausgangssignale ausgegeben werden.
  10. Speichermodul nach Anspruch 8 oder 9, wobei eine eindeutige Kombination der Eingangssignale an den Banksteuerschaltkreis die obere Speicherbank für Speicherzugriffsvorgänge auswählt, indem die RASU-Ausgangssignale vorgebracht werden.
  11. Speichermodul nach einem der Ansprüche 7 bis 10, wobei der Banksteuerschaltkreis dafür ausgelegt ist, ein Spaltenadreßabtastsignal (CAS) zu empfangen und wobei der Banksteuerschaltkreis dafür ausgelegt ist, daß dann, wenn das CAS-Signal vor dem RAS-Signal vorgebracht wird, beide Speicherbänke für einen CBR- (CAS vor RAS) Erneuerungszyklus ausgewählt werden, indem die RASL-Signale und die RASU-Signale vorgebracht werden.
  12. Speichermodul nach einem der vorstehenden Ansprüche, wobei der Banksteuerschaltkreis eine Zustandsmaschine bzw. ein endlicher Automat ist und wobei die CAS- und RAS-Eingangssignale verwendet werden, um den Banksteuerschaltkreis durch eine vorbestimmte Abfolge von Zuständen hin- und herzuschalten.
  13. Speichermodul nach einem der vorstehenden Ansprüche, wobei das Speichermodul ein doppeltes Inline-Speichermodul (DIMM) ist.
DE60016220T 1999-06-07 2000-06-01 Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung Expired - Lifetime DE60016220T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/327,058 US6414868B1 (en) 1999-06-07 1999-06-07 Memory expansion module including multiple memory banks and a bank control circuit
US327058 1999-06-07
PCT/US2000/015192 WO2000075790A2 (en) 1999-06-07 2000-06-01 A memory expansion module including multiple memory banks and a bank control circuit

Publications (2)

Publication Number Publication Date
DE60016220D1 DE60016220D1 (de) 2004-12-30
DE60016220T2 true DE60016220T2 (de) 2005-11-10

Family

ID=23274957

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60016220T Expired - Lifetime DE60016220T2 (de) 1999-06-07 2000-06-01 Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung

Country Status (6)

Country Link
US (1) US6414868B1 (de)
EP (1) EP1194856B1 (de)
AT (1) ATE283515T1 (de)
AU (1) AU5458600A (de)
DE (1) DE60016220T2 (de)
WO (1) WO2000075790A2 (de)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590907B1 (en) * 1999-10-01 2003-07-08 Stmicroelectronics Ltd. Integrated circuit with additional ports
US7017002B2 (en) 2000-01-05 2006-03-21 Rambus, Inc. System featuring a master device, a buffer device and a plurality of integrated circuit memory devices
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US20050010737A1 (en) * 2000-01-05 2005-01-13 Fred Ware Configurable width buffered module having splitter elements
US6658530B1 (en) 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
US6678811B2 (en) * 2001-04-07 2004-01-13 Hewlett-Packard Development Company, L.P. Memory controller with 1X/MX write capability
US6633965B2 (en) * 2001-04-07 2003-10-14 Eric M. Rentschler Memory controller with 1×/M× read capability
US6889335B2 (en) * 2001-04-07 2005-05-03 Hewlett-Packard Development Company, L.P. Memory controller receiver circuitry with tri-state noise immunity
US6625702B2 (en) * 2001-04-07 2003-09-23 Hewlett-Packard Development Company, L.P. Memory controller with support for memory modules comprised of non-homogeneous data width RAM devices
US6721185B2 (en) 2001-05-01 2004-04-13 Sun Microsystems, Inc. Memory module having balanced data I/O contacts pads
US6714433B2 (en) * 2001-06-15 2004-03-30 Sun Microsystems, Inc. Memory module with equal driver loading
US7234099B2 (en) * 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
KR100574940B1 (ko) * 2003-04-15 2006-04-28 삼성전자주식회사 서로 다른 높이와 간격의 탭들을 포함하는 모듈
DE102004022347B4 (de) * 2003-05-02 2008-04-03 Samsung Electronics Co., Ltd., Suwon Speichersystem mit Motherboard und zugehöriges Montageverfahren
KR100532432B1 (ko) * 2003-05-02 2005-11-30 삼성전자주식회사 커맨드 신호와 어드레스 신호의 고속 전송이 가능한메모리 시스템
KR20050022798A (ko) * 2003-08-30 2005-03-08 주식회사 이즈텍 유전자 어휘 분류체계를 이용하여 바이오 칩을 분석하기위한 시스템 및 그 방법
US6961281B2 (en) * 2003-09-12 2005-11-01 Sun Microsystems, Inc. Single rank memory module for use in a two-rank memory module system
DE10345978A1 (de) * 2003-10-02 2005-04-28 Infineon Technologies Ag Speichervorrichtung mit Redundanz und Verfahren zur Datenspeicherung
KR100574951B1 (ko) * 2003-10-31 2006-05-02 삼성전자주식회사 개선된 레지스터 배치 구조를 가지는 메모리 모듈
US7646649B2 (en) * 2003-11-18 2010-01-12 International Business Machines Corporation Memory device with programmable receivers to improve performance
US8250295B2 (en) 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
KR100593439B1 (ko) * 2004-02-24 2006-06-28 삼성전자주식회사 메모리 모듈 및 이의 신호 라인 배치 방법
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US7532537B2 (en) * 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
US7916574B1 (en) 2004-03-05 2011-03-29 Netlist, Inc. Circuit providing load isolation and memory domain translation for memory module
US20060277355A1 (en) * 2005-06-01 2006-12-07 Mark Ellsberry Capacity-expanding memory device
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
DE102005051497B3 (de) * 2005-10-26 2006-12-07 Infineon Technologies Ag Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100886629B1 (ko) * 2006-09-28 2009-03-04 주식회사 하이닉스반도체 반도체 메모리 장치
US7907466B2 (en) * 2007-03-09 2011-03-15 Hynix Semiconductor Inc. Semiconductor memory apparatus
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US9123395B2 (en) * 2007-11-09 2015-09-01 SK Hynix Inc. Stack bank type semiconductor memory apparatus capable of improving alignment margin
KR100892686B1 (ko) 2007-11-09 2009-04-15 주식회사 하이닉스반도체 스택뱅크 구조를 갖는 반도체 메모리 장치
US8159898B2 (en) * 2008-01-18 2012-04-17 Hynix Semiconductor Inc. Architecture of highly integrated semiconductor memory device
US8417870B2 (en) 2009-07-16 2013-04-09 Netlist, Inc. System and method of increasing addressable memory space on a memory board
US8154901B1 (en) 2008-04-14 2012-04-10 Netlist, Inc. Circuit providing load isolation and noise reduction
US8516185B2 (en) 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
KR101075497B1 (ko) 2008-04-30 2011-10-20 주식회사 하이닉스반도체 반도체 메모리 소자
KR100929826B1 (ko) * 2008-06-04 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자
KR100942949B1 (ko) * 2008-06-30 2010-02-22 주식회사 하이닉스반도체 반도체 메모리장치
DE202010017690U1 (de) 2009-06-09 2012-05-29 Google, Inc. Programmierung von Dimm-Abschlusswiderstandswerten
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
KR20110047666A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치
KR101094917B1 (ko) * 2009-11-30 2011-12-15 주식회사 하이닉스반도체 전원 회로 및 이를 이용한 반도체 메모리 회로
KR101062776B1 (ko) * 2010-01-29 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
CN102955497A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 安装有固态硬盘的主板
EP3028153B1 (de) 2013-07-27 2019-03-06 Netlist, Inc. Speichermodul mit lokaler synchronisation
JP2015118724A (ja) * 2013-11-13 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
CN113168315A (zh) * 2019-02-01 2021-07-23 惠普发展公司，有限责任合伙企业 基于来自多个源的分析的升级

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
US4630230A (en) 1983-04-25 1986-12-16 Cray Research, Inc. Solid state storage device
US5089993B1 (en) 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits
US5522064A (en) 1990-10-01 1996-05-28 International Business Machines Corporation Data processing apparatus for dynamically setting timings in a dynamic memory system
JP3082323B2 (ja) 1991-07-30 2000-08-28 ソニー株式会社 メモリモジュール
US5260892A (en) 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure
US5265218A (en) 1992-05-19 1993-11-23 Sun Microsystems, Inc. Bus architecture for integrated data and video memory
US5270964A (en) 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5272664A (en) 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5504700A (en) 1994-02-22 1996-04-02 Sun Microsystems, Inc. Method and apparatus for high density sixteen and thirty-two megabyte single in-line memory module
IN188196B (de) 1995-05-15 2002-08-31 Silicon Graphics Inc
US5686730A (en) 1995-05-15 1997-11-11 Silicon Graphics, Inc. Dimm pair with data memory and state memory
KR0170723B1 (ko) 1995-12-29 1999-03-30 김광호 단일 ras 신호에 의해 동시 동작이 가능한 이중 뱅크를 갖는 반도체 메모리 장치
US5745914A (en) * 1996-02-09 1998-04-28 International Business Machines Corporation Technique for converting system signals from one address configuration to a different address configuration
JPH10173122A (ja) 1996-12-06 1998-06-26 Mitsubishi Electric Corp メモリモジュール
US5961660A (en) * 1997-03-03 1999-10-05 International Business Machines Corporation Method and apparatus for optimizing ECC memory performance

Also Published As

Publication number Publication date
EP1194856B1 (de) 2004-11-24
ATE283515T1 (de) 2004-12-15
EP1194856A2 (de) 2002-04-10
WO2000075790A2 (en) 2000-12-14
WO2000075790A3 (en) 2001-08-09
US6414868B1 (en) 2002-07-02
DE60016220D1 (de) 2004-12-30
AU5458600A (en) 2000-12-28

Similar Documents

Publication Publication Date Title
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE69127036T2 (de) Halbleiter mit verbessertem Prüfmodus
DE69127518T2 (de) Digitalrechner, der eine Anlage für das aufeinanderfolgende Auffrischen einer erweiterbaren dynamischen RAM-Speicherschaltung hat
DE69027348T2 (de) Speicherblockadressenermittlungsschaltkreis
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE68922975T2 (de) Speichereinheit mit zwei Toren.
DE3412676C2 (de)
DE2948159A1 (de) Integrierter speicherbaustein mit waehlbaren betriebsfunktionen
DE69524652T2 (de) Verfahren und Anordnung zum Einsetzen eines sehr dichten 16- und 32- Mbyte-SIMM-Speicher in einem Computer
DE2555435A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE3906497A1 (de) Selbstkonfigurierendes speichersystem
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE19737838B4 (de) Halbleiterspeichereinrichtung
DE69329282T2 (de) Festkoerperspeichervorrichtung
DE19639972B4 (de) Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung
DE112005002178B4 (de) Nebeneinanderliegende invertierte Speicheradreß- und Befehlsbusse
DE69125876T2 (de) Kennzeichenschaltung für nichtflüchtige Speicheranordnung
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE69717054T2 (de) Verbesserungen an oder bezüglich integrierten Schaltungen
DE69228522T2 (de) Lese-Schreibspeicher mit Prüfmodusdatenvergleich
DE60033598T2 (de) Halbleiterspeichervorrichtung
DE3024153A1 (de) Speicher-subsystem
DE19721516A1 (de) Mikroprozessor
DE4226073C2 (de) Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung
DE10335012B4 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition