DE4112306A1

DE4112306A1 - Digital electronic multiplier circuit for decimal coded numbers - controls decimal point position by circuit with outputs to shift register output stages

Info

Publication number: DE4112306A1
Application number: DE19914112306
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-06-05
Filing date: 1991-04-15
Publication date: 1992-10-22

Abstract

An electronic circuit for the multiplication of digitally coded numbers enters the inputs via a decimal keyboard for reception by encoding stages operating on 5211 code. The two sets of coded values are received by the adder base arithmetic circuit. The results are entered into decimal point shift registers (25) coupled to and forming part of, a control circuit (60a). The circuit includes three flip flops (51-53) together with logic gates. The register connects to a final result register (3). ADVANTAGE - Simplified method of setting decimal point position.

Description

Gegenstand der Erfindung ist eine Verbesserung des Komma- und Schieberegister-Steuerwerks 60 bei der Multiplizier-Schaltung nach P 40 35 108.4 und somit eine Verbesserung der Multiplizierschaltung nach P 40 25 473.9 Diese elektronische Multiplizierschaltung ist mit ihren Haupt-Teilen in Fig. 1 dargestellt. In Fig. 2 ist eine Tetraden-Addierschaltung 5 dargestellt. In Fig. 3 ist die Ziffern-Eingabeschaltung 10 dargestellt. In Fig. 4 ist das Steuerwerk 20 dargestellt. In Fig. 5 ist das Komma- und Schieberegister-Steuerwerk 60 a dargestellt. In Fig. 6 ist das Komma- und Schieberegister-Steuerwerk 60 a normal dar gestellt. Die Schaltung 8 ist in P 40 32 819.8 in Fig. 7 dargestellt. Die Schaltung 12 ist in P 40 32 819.8 in Fig. 8 dargestellt.The invention relates to an improvement in the comma and shift register control unit 60 in the multiplier circuit according to P 40 35 108.4 and thus an improvement in the multiplier circuit according to P 40 25 473.9. This electronic multiplier circuit is shown with its main parts in FIG. 1. A tetrad adding circuit 5 is shown in FIG . In Fig. 3 the numeric input circuit 10 is illustrated. The control unit 20 is shown in FIG. 4. In Fig. 5, the comma and shift register control unit 60 a is shown. In Fig. 6, the comma and shift register control unit 60 a is normal. The circuit 8 is shown in P 40 32 819.8 in Fig. 7. The circuit 12 is shown in P 40 32 819.8 in Fig. 8.

Diese Multiplizierschaltung besteht aus der Haupt-Schalt ung 1 und dem Zusatz-Schieberegister 3b und der Ziffern-Ein gabeschaltung 10 und dem Steuerwerk 20 und dem Multipli kator-Schieberegister 6, das als Teil der Ziffern-Eingabe schaltung 10 in Fig. 3 dargestellt ist und dem Komma- und Schieberegister-Steuerwerk 60a. Die Haupt-Schaltung 1 ist um 2 oder 3 oder 4 Teil-Schaltungen verkürzt dargestellt und hat somit 8 oder 9 oder 10 Tetraden-Addierschaltungen 5. Die Schieberegister 3 und 4 sind somit entsprechend länger. Das Zusatz-Schieberegister 3b ist die rechtsseitige Ver längerung des Schieberegisters 3. Das Schieberegister 3 ist das Ergebnis-Schieberegister und hat Parallel-Eingabe und Rechts-Verschiebung um 4 Bit pro Takt. Des Schieberegister 4 ist das Multiplikanden-Schieberegister und hat nur Links-Ver schiebung um 4 Bit pro Takt. Das Multiplikator-Schiebe register 6 ist ein Vierfach-Schieberegister und hat Links verschiebung und Rechts-Verschiebung um 1 Bit pro Takt. This multiplier circuit consists of the main circuit 1 and the additional shift register 3 b and the number input circuit 10 and the control unit 20 and the multiplier shift register 6 , which is shown as part of the number input circuit 10 in FIG. 3 is and the comma and shift register control unit 60 a. The main circuit 1 is shown shortened by 2 or 3 or 4 sub-circuits and thus has 8 or 9 or 10 tetrad adding circuits 5 . The shift registers 3 and 4 are accordingly longer. The additional shift register 3 b is the right-hand extension of the shift register 3 . Shift register 3 is the result shift register and has parallel input and right shift by 4 bits per cycle. Shift register 4 is the multiplicand shift register and has only left shifting by 4 bits per cycle. The multiplier shift register 6 is a quadruple shift register and has left shift and right shift by 1 bit per cycle.

Eine Tetraden-Addierschaltung 5 (Fig. 2) besteht aus 2 Und-Schal tungen 1 mit je 2 Eingängen und 2 Negier-Snhaltungen 2 und 2 Oder-Schaltungen 3 und 2 Und-Schaltungen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 7 mit je 2 Ein gängen und der Und-Schaltung 8 und der Oder-Schaltung 9 und 2 Und-Schaltungen 10 mit je 2 Eingängen und der Negier-Schaltung 11 und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Und-Schaltung 14 und der Oder-Schaltung 15 mit 2 Eingängen und den Oder-Schalt ungen 16 und 17 mit je 3 Eingängen und 2 dualen Voll-Addie rern 21 und 22 und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlen werten 5211 gekennzeichnet. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.A tetrad adding circuit 5 ( FIG. 2) consists of 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 and 2 AND circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 and the OR circuit 9 and 2 AND circuits 10 with 2 inputs each and the negating circuit 11 and 3 AND circuits 12 each with 2 inputs and the negation circuit 13 and the AND circuit 14 and the OR circuit 15 with 2 inputs and the OR circuits 16 and 17 each with 3 inputs and 2 dual full adders 21 and 22 and the associated lines. Inputs A and B and outputs C are marked with the associated numerical values 5211 . The carry input has the designation x. The carry output is called y.

Die Ziffern-Eingabeschaltung 10 (Fig. 3) besteht aus der Tastatur H mit Tasten für die Ziffern 0 und 1 bis 9 und der Taste P für den Dezimalpunkt und der Oder-Schaltung 21 mit 9 Eingängen und der Oder-Schaltung 22 mit 2 Eingängen und der Oder-Schaltung 23 mit 5 Eingängen und 2 Oder-Schaltungen 24 mit je 4 Eingängen und der Oder-Schaltung 25 mit 8 Eingängen und 2 Tor-Schaltungen 26 und 27, be stehend aus je 4 Und-Schaltungen 28 mit je 2 Eingängen und der Negier-Schaltung 29 und den zugehörigen Leitungen. Die Tasten H sind mit den zugehörigen Ziffern gekennzeichnet. Das Teil 6 ist das Multiplikator-Schieberegister.The number input circuit 10 ( FIG. 3) consists of the keyboard H with keys for the numbers 0 and 1 to 9 and the key P for the decimal point and the OR circuit 21 with 9 inputs and the OR circuit 22 with 2 inputs and the OR circuit 23 with 5 inputs and 2 OR circuits 24 with 4 inputs each and the OR circuit 25 with 8 inputs and 2 gate circuits 26 and 27 , consisting of 4 AND circuits 28 with 2 inputs each and the negation circuit 29 and the associated lines. The H keys are marked with the associated digits. Part 6 is the multiplier shift register.

Das Haupt-Steuerwerk 20 (Fig. 4) besteht aus der Schaltung 8 und der Impuls-Schaltung 11 und der Schaltung 12 und der Start-Schaltung 30 und dem Potential-Speicher-Flip-Flop 31 und den Und-Schaltungen 32 bis 36 mit je 2 Eingängen und der Oder-Schaltung 37 mit 2 Eingängen und den Hegier-Schalt ungen 41 und 42 und den zugehörigen Leitungen. Die Schalt ung 8 besteht aus einer 5211/1-aus-10-Umcodierschaltung und einem Impuls-Zähler 9 (dargestellt in Fig. 6 und 7 und 9 von P 40 32 819.8). Die Schaltung 11 ist in dieser Patent anmeldung in Fig. 5 dargestellt. Die Schaltung 12 besteht aus 2 Impuls-Zählern 13 und 14. The main control unit 20 ( FIG. 4) consists of the circuit 8 and the pulse circuit 11 and the circuit 12 and the start circuit 30 and the potential memory flip-flop 31 and the AND circuits 32 to 36 with 2 inputs each and the OR circuit 37 with 2 inputs and the Hegier circuits 41 and 42 and the associated lines. The circuit 8 consists of a 5211/1 out of 10 recoding circuit and a pulse counter 9 (shown in FIGS. 6 and 7 and 9 of P 40 32 819.8). The circuit 11 is shown in this patent application in Fig. 5. The circuit 12 consists of 2 pulse counters 13 and 14 .

Das kombinierte Komma- und Schieberegister-Steuerwerk 60a (Fig. 5) besteht aus 3 Potential-Speicher-Flip-Flops 51 bis 53 und den Und-Schaltungen 54 bis 57 und 82 und 83 mit je 2 Eingängen und den Oder-Schaltungen 60 und 61 mit je 2 Eingängen und den zugehörigen Leitungen. Das Komma-Schiebe register hat die Nummer 25. Das Schieberegister 3 ist das Ergebnis-Schieberegister und hat Parallel-Eingabe und Rechts-Verschiebung um 4 Bit pro Takt. Das Zusatz-Schiebe register 3b ist als rechtsseitige Verlängerung des Ergeb nis-Schieberegisters 3 angeordnet und hat nur Rechts-Ver schiebung um 4 Bit pro Takt. Das Schieberegister 4 ist das Multiplikanden-Schieberegister und hat nur Links-Verschieb ung um 4 Bit pro Takt. Das Schieberegister 6 ist das Multi plikator-Schieberegister, das eine Verschiebung in beiden Richtungen um 1 Bit pro Takt aufweist (dargestellt in Fig. 3). In dieser Fig. 5 ist nur das Komma-Schieberegister 25 nicht vereinfacht dargestellt.The combined comma and shift register control unit 60 a ( FIG. 5) consists of 3 potential memory flip-flops 51 to 53 and the AND circuits 54 to 57 and 82 and 83 , each with 2 inputs and the OR circuits 60 and 61 with 2 inputs each and the associated lines. The comma shift register has the number 25. Shift register 3 is the result shift register and has parallel input and right shift by 4 bits per cycle. The additional shift register 3 b is arranged as a right-hand extension of the result shift register 3 and has only right-shift by 4 bits per cycle. Shift register 4 is the multiplicand shift register and only has a left shift of 4 bits per cycle. The shift register 6 is the multiplier shift register, which has a shift in both directions by 1 bit per clock (shown in Fig. 3). In this Fig. 5, only the comma shift register 25 is not shown in simplified form.

Die Wirkungsweise ergibt sich wie folgt: Nach dem An-die- Spannung-legen oder Einschalten muß zunächst die Taste R angetippt werden und damit die gesamte Multiplizierschalt ung rückgestellt werden, sofern diese Rückstellung nicht automatisch erfolgt. Bei dieser Gesamt-Rückstellung wird im Komma-Schieberegister 25 der Komma-Index von vorher ge löscht und der Komma-Index x entsprechend Fig. 5 gesetzt. Dann folgt das Eintippen des Multiplikanden über die Tasta tur H der Schaltung 10, wobei über die Taste P auch das Komma eingetippt wird, sofern dieser Multiplikand auch ein Komma aufweist. Beim Eintippen des Kommas kippt das Flip-Flop 52 in seine Links-Stellung, womit bei den Ziffern nach dem Komma über die Und-Schaltung 57 auch das Komma-Schie beregister 25 mit je einem Links-Verschiebetakt ange steuert wird. Das Flip-Flop 53 kippt hierbei erst nach der ersten echten Ziffer (1 bis 9) in seine Links-Stellung; so mit wird das Schieberegister 4 erst ab erste echte Ziffer Takt-angesteuert. Falls als Multiplikand eine Zahl nach dem Muster 0,00735 eingetippt wird, wird zunächst wirkungslos die Null vor dem Komma eingetippt; dann wird das Komma ein getippt, womit das Flip-Flop 52 in seine Links-Stellung kippt. Somit wird das Komma-Schieberegister 25 hierbei bei den Ziffern 0 und 0 und 7 und 3 und 5 mit je einem Links-Ver schiebetakt angesteuert und das Multiplikanden-Schiebe register 4 nur bei den Ziffern 7 und 3 und 5, weil das Flip-Flop 53 erst bei der Ziffer 7 in seine Links-Stellung kippt. Nach dem Eintippen des Multiplikanden wird die Taste M (Multiplikation) angetippt und damit die Eingabe des Multiplikators vor-angesteuert. Hierbei kippt das Flip-Flop 51 in seine Links-Stellung und die Flip-Flops 52 und 53 wieder in ihre Rechts-Stellung. Beim Eintippen des Mul tiplikators in das Multiplikator-Schieberegister 6 wird auch eine Ziffer nach der andern eingetippt und an der richtigen Stelle auch das Komma eingetippt, sofern dieser Multiplikator ein Komma aufweist. Somit wird bei den Zif fern nach dem Komma auch das Schieberegister 25 über die Und-Schaltung 56 mit je einem Links-Verschiebetakt ange steuert. Ein Multiplikator nach dem Muster 0,00852 wird beim Eintippen nach demselben Prinzip verarbeitet, wie ein entsprechender Multiplikand; somit besteht hierbei nur der Unterschied, daß der Multiplikand in das Schieberegister 4 eingetippt wird und der Multiplikator in das Schiebere gister 6 eingetippt wird. Beim Eintippen des Multiplikators ist die Schaltung 90 unbedingt erforderlich, damit die Schaltung 12 nicht falsch programmiert wird. Nach dem Ein tippen des Multiplikators wird durch Antippen der Taste G der Multiplikations-Ablauf ausgelöst. Wenn die letzte Mul tiplikatorziffer verarbeitet ist, hat die Schaltung 12 an ihrem Ausgang n L-Potential und ist somit die Und-Schalt ung 36 nicht mehr vor-angesteuert und somit der Multipli kations-Ablauf zu Ende. Dann folgt die Umsetzung der in den Schieberegistern 3 und 3b gespeicherten Ergebniszahl von bit-seriell auf Ziffern-seriell und dann die Weiterverarbeit ung der Ergebniszahl in einer Schaltung nach P 41 10 500.1 womit die Ergebniszahl formal richtig im Anzeigefeld der Anzeigeschaltung erscheint. Durch die Wirkung der Schaltung 90 wird die Schaltung 12 nur mit der Zahl 3 programmiert, wenn als Multiplikator die Zahl 0,00795 eingetippt wird. The mode of operation is as follows: After connecting to the voltage or switching on, the R button must first be pressed and the entire multiplication circuit must be reset, unless this reset is carried out automatically. With this total reset, the comma index is deleted from the previous point in the comma shift register 25 and the comma index x is set in accordance with FIG. 5. Then the multiplicand is typed in via the keyboard H of the circuit 10 , the comma also being typed in via the P key, provided that this multiplicand also has a comma. When the comma is typed in, the flip-flop 52 tilts into its left position, which means that the decimal shift register 25 is controlled with a left shift clock at the digits after the comma via the AND circuit 57 . The flip-flop 53 only flips into its left position after the first real digit (1 to 9); so with the shift register 4 is clock-controlled only from the first real digit. If a number is typed in as a multiplicand according to the pattern 0.00735, the zero in front of the decimal point is initially ineffective; then the comma is typed in, causing the flip-flop 52 to flip to its left position. Thus, the comma shift register 25 is driven at the digits 0 and 0 and 7 and 3 and 5 with a left shift clock and the multiplicand shift register 4 only at the digits 7 and 3 and 5 because the flip-flop 53 only tilts to its left position at number 7. After typing the multiplicand, the M (multiplication) key is pressed and the input of the multiplier is pre-activated. Here, the flip-flop 51 flips to its left position and the flip-flops 52 and 53 back to its right position. When the multiplier is typed into the multiplier shift register 6 , one number after the other is also typed in and the comma is typed in at the correct place, provided that this multiplier has a comma. Thus, in the Zif remote after the decimal point, the shift register 25 is controlled via the AND circuit 56 , each with a left shift clock. A multiplier according to the pattern 0.00852 is processed when typing in according to the same principle as a corresponding multiplicand; thus there is only the difference that the multiplicand is typed into the shift register 4 and the multiplier is typed into the shift register 6 . When the multiplier is typed in, circuit 90 is absolutely necessary so that circuit 12 is not incorrectly programmed. After the multiplier is tapped, the multiplication process is triggered by pressing the G key. When the last multiplier digit has been processed, the circuit 12 has n L potential at its output and the AND circuit 36 is therefore no longer pre-activated and the multiplication process thus ends. Then follows the conversion of the result number stored in the shift registers 3 and 3 b from bit-serial to number-serial and then the further processing of the result number in a circuit according to P 41 10 500.1, with which the result number appears formally correct in the display field of the display circuit. Due to the effect of circuit 90 , circuit 12 is only programmed with the number 3 if the number 0.00795 is typed in as a multiplier.

Die Ansteuerungen ergeben sich wie folgt:The controls are as follows:

Der Ausgang A steuert mit H-Impulsen die Parallel-Eingabe in das Ergebnis-Schieberegister 3 an.Output A controls the parallel input into the result shift register 3 with H pulses.

Der Ausgang B steuert den Eingang b an.Output B controls input b.

Der Ausgang C steuert den Eingang c an.Output C controls input c.

Der Ausgang D steuert den Eingang d an.Output D controls input d.

Der Ausgang E steuert den Eingang e an.The output E controls the input e.

Der Ausgang Q steuert den Eingang q an.Output Q controls input q.

Der Ausgang W steuert den Eingang w an.The output W controls the input w.

Der Eingang T wird mit der Takt-Frequenz angesteuert.The input T is driven with the clock frequency.

Die Eingänge h liegen im Betriebszustand ständig an H-Potential.The inputs h are constantly in the operating state at H potential.

Durch Antippen der Taste M wird die Eingabe des Multiplikators vor-angesteuert.Pressing the M button makes the entry of the multiplier.

Durch Antippen der Taste G wird der Multiplikations-Ablauf ausgelöst.By pressing the G button the Multiplication process triggered.

Durch Antippen der Taste R wird die gesamte Multiplizierschaltung rückgestellt und das Komma-Bit x gesetzt. By pressing the R key, the entire Multiplier reset and that Comma bit x set.

Die sonstigen Ansteuerungen (Fig. 6) ergeben sich wie folgt:The other controls ( Fig. 6) result as follows:

Vom Ausgang 1 wird das Multiplikator-Schieberegister 6 links-verschiebend Takt-angesteuert.The multiplier shift register 6 is clock-shifted from output 1 to the left.

Vom Ausgang 2 wird das Multiplikanden-Schieberegister 4 links-verschiebend Takt-angesteuert.The multiplicand shift register 4 is clock-driven from the output 2 , shifting to the left.

Vom Ausgang 3 wird das Komma-Schieberegister 25 links-verschiebend Takt-angesteuert.From the output 3 , the comma shift register 25 is clock-shifted to the left.

Vom Ausgang 4 wird das Multiplikator-Schieberegister 6 rechts-verschiebend Takt-angesteuert.The multiplier shift register 6 is clock-shifted from the output 4 to the right.

Vom Ausgang 5 wird das Komma-Schieberegister 25 rechts-verschiebend Takt-angesteuert.From the output 5 , the comma shift register 25 is clock-shifted to the right.

Vom Ausgang 6 werden die Schieberegister 3 und 3b rechts-verschiebend Takt-angesteuert.The shift register 3 and 3 b right-shifting clock-driven by the output. 6

Claims

1. Electronic multiplier circuit according to P 40 18 029.8 which has a main control unit ( 20 ) and a comma and shift register control unit ( 60 ), characterized in that the comma index x in the comma shift register ( 25 ) at Total provision is set.

2. Electronic multiplier circuit according to claim 1, characterized in that the comma and shift register control unit ( 60 ) has only 3 potential memory flip-flops ( 51 to 53 ).

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the multiplicand shift register ( 4 ) and the multiplier shift register ( 6 ) when entering the numbers only from the first real digit (1 to 9) clock can be controlled.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that only the multiplier shift register ( 6 ) is clock-controlled when entering the multiplier only from the first real digit (1 to 9).