DE4116532A1

DE4116532A1 - Arithmetic circuit for addition, subtraction, multiplication and division - has potential memory flip=flops of main controller arranged as single unit

Info

Publication number: DE4116532A1
Application number: DE19914116532
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1991-05-10
Filing date: 1991-05-21
Publication date: 1993-01-28

Abstract

The arithmetic circuit comprises a main circuit and an auxiliary shift rgister with a main controller and combined decimal point and shift register controller. A number input circuit and a quotient shift register are also provided. A multiplier shift register may be incorporated in the number input circuit. The flip-flops of the main controller are arranged as a single unit. Switches are provided which trip the flip-flops into one of two settings.

Description

Gegenstand der Erfindung ist eine Verbesserung der Rechen-Schal tung nach P 41 15 226.3 welche einzelne kleinere Fehler aufweist. Außerdem sind in der vorliegenden Patent anmeldung die Potential-Speicher-Flip-Flops 21 bis 24 des Haupt-Steuerwerks 2 einheitlich angeordnet. Das Komma- und Schieberegister-Steuerwerk 60 ist in der vorliegenden Pa tentanmeldung auch normal dargestellt (Fig. 19 und 18b).The invention relates to an improvement in the computing circuit device according to P 41 15 226.3 which has individual minor errors. In addition, in the present patent application, the potential memory flip-flops 21 to 24 of the main control unit 2 are arranged uniformly. The comma and shift register control unit 60 is also shown normally in the present patent application (FIGS . 19 and 18b).

In Fig. 1 ist die Haupt-Schaltung 1 dargestellt. In Fig. 2 ist eine Tetraden-Schaltung 5 dargestellt, welche von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar ist. In Fig. 3 ist die Spezial-Neuner-Komple mentschaltung 23 einer Tetraden-Schaltung 5 dargestellt. In Fig. 4 ist ein dualer Voll-Addierer 21 einer Tetraden-Schal tung 5 dargestellt. In Fig. 5a bis 5c ist das Haupt-Steuer werk 2 dargestellt. In Fig. 6 ist die Impuls-Schalt ung 11 dargestellt. In Fig. 7 ist die Umcodierschaltung 7 dargestellt. In Fig. 8 ist die Schaltung 8 dargestellt. In Fig. 9 ist die Schaltung 12 dargestellt. In Fig. 10 ist der Impuls-Zähler 9 dargestellt. In Fig. 11 ist ein Teil stück des Schieberegisters 3 dargestellt, das in beiden Richtungen eine Verschiebung um 4 Teil-Schaltungen pro Takt aufweist und außerdem Eingänge nz für die Parallel-Eingabe aufweist. In Fig. 12 ist ein Teilstück des Schieberegis ters 3b dargestellt, das auch in beiden Richtungen eine Verschiebung um 4 bit pro Takt aufweist und keine Eingänge für die Parallel-Eingabe aufweist. In Fig. 13 ist ein Teil-Stück des Schieberegisters 4 dargestellt, das nach links eine Verschiebung um 4 Teil-Schaltungen pro Takt auf weist. In Fig. 14 ist die Schaltung 18 dargestellt. In Fi gur 15 ist der Impuls-Zähler 13 dargestellt. In Fig. 16 ist der Impuls-Zähler 14 dargestellt. In Fig. 17 ist die Ziffern-Eingabeschaltung 50 dargestellt. In Fig. 18a und 18b ist das Komma- und Schieberegister-Steuerwerk 60 darge stellt. In Fig. 19 und 18 b ist das Komma- und Schiebere gister-Steuerwerk 60 normal dargestellt. In Fig. 20 ist die Schaltung 75 dargestellt. In Fig. 21 ist die Teil-Schal tung 2 as dargestellt.The main circuit 1 is shown in FIG . In Fig. 2 is a tetrad circuit 5 is shown, which is switchable from addition to subtraction, and by subtraction to addition. In Fig. 3, the special Neuner Komple ment circuit 23 of a tetrad circuit 5 is shown. In Fig. 4, a dual full adder 21 a tetrad scarf device 5 is shown. In Fig. 5a to 5c, the main control unit 2 is shown. In Fig. 6, the pulse switching ung 11 is shown. In Fig. 7, the Umcodierschaltung 7 is shown. The circuit 8 is shown in FIG . The circuit 12 is shown in FIG . In Fig. 10, the pulse counter 9 is shown. In Fig. 11, a part of the shift register 3 is shown, which has a shift in both directions by 4 sub-circuits per cycle and also has inputs nz for parallel input. In Fig. 12, a portion of the shift register 3 b is shown, which has a shift in both directions by 4 bits per cycle and has no inputs for parallel input. In Fig. 13 a part of the shift register 4 is shown, which has a shift to the left by 4 sub-circuits per cycle. The circuit 18 is shown in FIG. 14. In Fi gur 15 , the pulse counter 13 is shown. In Fig. 16, the pulse counter 14 is shown. In Fig. 17 the numeric input circuit 50 is shown. In Fig. 18a and 18b is the decimal point and the shift register controller 60 provides Darge. In Figs. 19 and 18 b, the decimal point and Schiebere gister-controller is illustrated Normal 60. Circuit 75 is shown in FIG . In Fig. 21, the partial scarf device 2 as is shown.

Diese Rechenschaltung für alle vier Grund-Rechenarten be steht aus der Haupt-Schaltung 1 und dem Zusatz-Schiebere gister 3b und dem Haupt-Steuerwerk 2 und dem kombinierten Komma- und Schieberegister-Steuerwerk 60 und der Ziffern-Ein gabeschaltung 50 und dem Quotienten-Schieberegister 20, das in Fig. 5c als Bestandteil des Steuerwerks 2 darge stellt ist und dem Multiplikator-Schieberegister 6, das in Fig. 17 als Bestandteil der Ziffern-Eingabeschaltung 50 dargestellt ist. Die Haupt-Schaltung 1 ist um eine oder 2 oder 3 oder 4 Teil-Schaltungen verkürzt dargestellt und hat somit 7 oder 8 oder 9 oder 10 Tetraden-Schaltungen 5, wel che von Addition auf Subtraktion und von Subtraktion auf Addition umschaltbar sind. Die Haupt-Schaltung 1 besteht somit aus 7 oder 8 oder 9 oder 10 Tetraden-Schaltungen 5 und den Schieberegistern 3 und 4, welche entsprechend lang sind. Das Schieberegister 3 ist bei Multiplikation das Er gebnis-Schieberegister und bei Division das Dividenden-Schiebe register und bei Addition das Schieberegister für den ersten Summanden und bei Subtraktion das Minuenden-Schiebe register. Das Schieberegister 4 ist bei Multiplika tion das Schieberegister für den Multiplikanden und bei Di vision das Schieberegister für den Divisor und bei Addition das Schieberegister für den zweiten Summanden und bei Sub traktion das Schieberegister für den Subtrahenden.This arithmetic circuit for all four basic arithmetic operations consists of the main circuit 1 and the additional shift register 3 b and the main control unit 2 and the combined comma and shift register control unit 60 and the digit input circuit 50 and the quotient - Shift register 20 , which is shown in FIG. 5c as part of the control unit 2 and the multiplier shift register 6 , which is shown in FIG. 17 as part of the digit input circuit 50 . The main circuit 1 is shown shortened by one or 2 or 3 or 4 sub-circuits and thus has 7 or 8 or 9 or 10 tetrad circuits 5 which can be switched from addition to subtraction and from subtraction to addition. The main circuit 1 thus consists of 7 or 8 or 9 or 10 tetrad circuits 5 and the shift registers 3 and 4 , which are correspondingly long. The shift register 3 is the result shift register at multiplication and the dividend shift register at division and at addition the shift register for the first addend and at subtraction the shift shift register. The shift register 4 is in multiplication the shift register for the multiplicand and in vision the shift register for the divisor and in addition the shift register for the second addend and in subtraction the shift register for the subtrahend.

Die Tetraden-Schaltung 5 (Fig. 2) besteht aus 2 Und-Schalt ungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 2 Oder-Schaltungen 3 mit je 2 Eingängen und 2 Und-Schaltungen 4 mit je 2 Eingängen und der Oder-Schaltung 5 und 5 Und-Schal tungen 6 mit je 2 Eingängen und 5 Oder-Schaltungen 7 mit je 2 Eingängen und der Und-Schaltung 8 und der Oder-Schaltung 9 mit je 2 Eingängen und 2 Und-Schaltungen 10 mit je 2 Eingängen und der Negier-Schaltung 11 und 3 Und-Schaltungen 12 mit je 2 Eingängen und der Negier-Schaltung 13 und der Und-Schaltung 14 und der Oder-Schaltung 15 mit je 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und den dualen Voll-Addierern 21 und 22 und der Spezial-Neuner-Komplementschaltung 23. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeich nung y. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten (Ziffern 5 2 1 1) gekennzeich net.The tetrad circuit 5 ( Fig. 2) consists of 2 AND circuits 1 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 with 2 inputs each and 2 AND circuits 4 with 2 inputs each and the OR circuit 5 and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuit 8 and the OR circuit 9 with 2 inputs each and 2 AND circuits 10 with 2 each Inputs and the negation circuit 11 and 3 AND circuits 12 with 2 inputs each and the negation circuit 13 and the AND circuit 14 and the OR circuit 15 with 2 inputs each and the OR circuits 16 and 17 with 3 each Inputs and the dual full adders 21 and 22 and the special nine's complement circuit 23 . The carry input has the designation x. The carry output has the designation y. Inputs A and B and outputs C are marked with the associated numerical values (digits 5 2 1 1).

Die Spezial-Neuner-Komplementschaltung 23 (Fig. 3) besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder-Schaltungen 63 mit je 2 Eingängen und der Negier-Schaltung 64 und den zugehörigen Leitungen.The special nine-complement circuit 23 ( FIG. 3) consists of 4 negation circuits 61 and 8 AND circuits 62 , each with 2 inputs and 4 OR circuits 63 , each with 2 inputs, and the negation circuit 64 and the associated lines.

Der duale Voll-Addierer 21 (Fig. 4) besteht aus 4 Und-Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zu gehörigen Leitungen. Die Eingänge haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Ausgang die Bezeichnung n.The dual full adder 21 ( FIG. 4) consists of 4 AND circuits 51 with 2 inputs each and 3 OR circuits 52 with 2 inputs each and 2 negation circuits 53 and the associated lines. The inputs have the designations x and k and l; the output is labeled m and the output is labeled n.

Der Abschnitt 2a des Haupt-Steuerwerks 2 (Fig. 5 a) be steht aus 4 Potential-Speicher-Flip-Flops 21 bis 24 und den Und-Schaltungen 26 bis 30 mit je 2 Eingängen und 4 Und-Schaltungen 31 mit je 2 Eingängen und 2 Und-Schaltungen 32 mit je 2 Eingängen und den Und-Schaltungen 33 und 34 mit je 2 Eingängen und 4 Oder-Schaltungen 36 mit je 2 Eingängen und der Und-Schaltung 37 mit 4 Eingängen und 6 Tast-Schal tern 38 und der Start-Schaltung 10 und der Impuls-Schalt ung 11. Der Abschnitt 2b des Haupt-Steuerwerks 2 (Fig. 5b) besteht aus den Schaltungen 8 und 12 und dem Poten tial-Speicher-Flip-Flop 26 und den Und-Schaltungen 47 bis 50 mit je 2 Eingängen und der Oder-Schaltung 51 mit 2 Ein gängen und 2 Negier-Schaltungen 52. Der Abschnitt 2c des Haupt-Steuerwerks 2 (Fig. 5c) besteht aus dem Impuls-Zähler 17 und der Schaltung 18 und den Potential-Speicher- Flip-Flops 27 bis 29 und den Und-Schaltungen 53 bis 59 mit je 2 Eingängen und den Negier-Schaltungen 61 bis 64 und den Oder-Schaltungen 65 und 66. Das Quotienten-Schiebere gister hat die Nummer 20.The section 2 a of the main control unit 2 ( FIG. 5 a) consists of 4 potential memory flip-flops 21 to 24 and the AND circuits 26 to 30 , each with 2 inputs and 4 AND circuits 31 , each with 2 Inputs and 2 AND circuits 32 with 2 inputs each and the AND circuits 33 and 34 with 2 inputs each and 4 OR circuits 36 with 2 inputs each and the AND circuit 37 with 4 inputs and 6 push-button switches 38 and the start circuit 10 and the pulse circuit 11 . The section 2 b of the main control unit 2 ( Fig. 5b) consists of the circuits 8 and 12 and the potential memory flip-flop 26 and the AND circuits 47 to 50 , each with 2 inputs and the OR circuit 51st with 2 inputs and 2 negation circuits 52 . The section 2 c of the main control unit 2 ( Fig. 5c) consists of the pulse counter 17 and the circuit 18 and the potential memory flip-flops 27 to 29 and the AND circuits 53 to 59 , each with 2 inputs and the negation circuits 61 to 64 and the OR circuits 65 and 66 . The quotient shift register has the number 20 .

Die Impuls-Schaltung 11 (Fig. 6) besteht aus 2 Doppel- Flip-Flops 21 und 22, welche aus den einfachen Flip-Flops 1 bis 4 bestehen und 4 Und-Schaltungen 5 mit je 2 Ein gängen und 4 Und-Schaltungen 6 mit je 2 Eingängen und 4 Und-Schaltungen 7 mit je 2 Eingängen und 4 Und-Schaltungen 8 mit je 2 Eingängen und der Und-Schaltung 9 mit 2 Eingän gen und 2 Oder-Schaltungen 10 mit je 2 Eingängen und 2 Ne gier-Schaltungen 11 und den zugehörigen Leitungen.The pulse circuit 11 ( Fig. 6) consists of 2 double flip-flops 21 and 22 , which consist of the simple flip-flops 1 to 4 and 4 AND circuits 5 , each with 2 inputs and 4 AND circuits. 6 with 2 inputs and 4 AND circuits 7 with 2 inputs and 4 AND circuits 8 with 2 inputs each and the AND circuit 9 with 2 inputs and 2 OR circuits 10 with 2 inputs and 2 negative circuits 11 and the associated lines.

Die Umcodierschaltung 7 (Fig. 7) ist eine Spezial-Umco dier-Schaltung, welche die betreffende Dezimalziffer vom 5211-Code in den Zähl-Code umcodiert und besteht aus 4 Und-Schal tungen 1 mit je 2 Eingängen und 4 Oder-Schaltungen 2 mit je 2 Eingängen und der Und-Schaltung 3 und der Oder-Schal tung 4 mit je 2 Eingängen. Die Eingänge sind mit den Ziffern 5 2 1 1 gekennzeichnet. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.The transcoding circuit 7 ( FIG. 7) is a special transcoding circuit which transcodes the decimal number in question from the 5211 code into the counting code and consists of 4 AND circuits 1 with 2 inputs each and 4 OR circuits 2 with 2 inputs each and the AND circuit 3 and the OR circuit 4 with 2 inputs each. The inputs are marked with the numbers 5 2 1 1. The outputs are marked with the numbers 1 to 9.

Die Schaltung 8 (Fig. 8) besteht aus der Umcodier-Schalt ung 7 und dem Impuls-Zähler 9 und 9 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 9 Eingängen und der Negier-Schaltung 3 und den zugehörigen Leitungen.The circuit 8 ( Fig. 8) consists of the recoding circuit 7 and the pulse counter 9 and 9 AND circuits 1 with 2 inputs each and the OR circuit 2 with 9 inputs and the negation circuit 3 and the associated Cables.

Die Schaltung 12 (Fig. 9) besteht aus den Impuls-Zählern 13 und 14 und 8 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 8 Eingängen und den zugehörigen Leitungen. Die Impuls-Zähler 13 und 14 sind so lang, wie erforderlich und gehen somit von 1 bis 7 oder von 1 bis 8 oder von 1 bis 9 oder von 1 bis 10. The circuit 12 ( Fig. 9) consists of the pulse counters 13 and 14 and 8 AND circuits 1 with 2 inputs each and the OR circuit 2 with 8 inputs and the associated lines. Pulse counters 13 and 14 are as long as required and thus range from 1 to 7 or from 1 to 8 or from 1 to 9 or from 1 to 10.

Der Impuls-Zähler 9 (Fig. 10) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Ein gängen und 9 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und 2 Oder-Schaltungen 14 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Ein gang auf 0 (Null) hat die Bezeichnung r1. Der Rückstell-Ein gang auf 1 hat die Bezeichnung r2. Die Ausgänge für den Zählerstand sind mit den Ziffern 1 bis 9 gekennzeich net.The pulse counter 9 ( Fig. 10) consists of 10 simple flip-flops 1 to 10 and 9 AND circuits 11 with 2 inputs and 9 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and 2 OR circuits 14 , each with 2 inputs and the further simple flip-flop 15 and 4 AND circuits 16 , each with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation a. The reset input to 0 (zero) has the designation r 1 . The reset input to 1 has the designation r 2 . The outputs for the meter reading are marked with the digits 1 to 9.

In Fig. 11 sind 4 Teil-Schaltungen des Schieberegisters 3 dargestellt, das in beiden Richtungen eine Verschiebung um 4 Teil-Schaltungen pro Takt aufweist und außerdem Eingänge nz für die Parallel-Eingabe aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 3 und der Oder-Schaltung 4 mit 3 Eingängen und 3 Und-Schaltungen 5 mit je 2 Eingängen. Wenn die Leitungen t und b gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt die ses Schieberegisters 3 um 4 bit nach rechts verschoben. Wenn die Leitungen t und c gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt dieses Schieberegisters 3 um 4 bit nach links verschoben. Wenn die Leitungen nz an einer Potentialreihe liegen und die Leitungen t und a gleichzeitig mit einem H-Impuls angesteuert werden, wird die Potentialreihe nz in diesem Schieberegister 3 gespei chert und verschwindet somit der vorherige Inhalt dieses Schieberegisters 3.In Fig. 11 4 part of the shift register circuits 3 are shown having a displacement in both directions by 4 part-circuits per clock and also inputs nz for the parallel input comprises. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 1 with 2 inputs each and 2 negation circuits 3 and the OR circuit 4 with 3 inputs and 3 AND circuits 5 with 2 inputs each. If the lines t and b are driven simultaneously with an H pulse, the content of this shift register 3 is shifted to the right by 4 bits. If the lines t and c are driven simultaneously with an H pulse, the content of this shift register 3 is shifted 4 bits to the left. If the lines nz are connected to a potential row and the lines t and a are driven simultaneously with an H pulse, the potential row nz is stored in this shift register 3 and the previous content of this shift register 3 thus disappears.

In Fig. 12 sind 4 Teil-Schaltungen des Zusatz-Schiebere gisters 3b dargestellt, das in beiden Richtungen eine Ver schiebung um 4 bit pro Takt aufweist aber keine Eingänge für Parallel-Eingabe aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40, und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Neugier-Schaltungen 3 und der Oder-Schal tung 6 mit 2 Eingängen und 2 Und-Schaltungen 7 mit je 2 Eingängen. Wenn die Leitungen t und b gleichzeitig mit einem H-Impuls angesteuert werden, wird der Inhalt dieses Schieberegisters 3b um 4 bit nach rechts verschoben. Wenn die Leitungen t und c gleichzeitig mit einem H-Impuls an gesteuert werden, wird der Inhalt dieses Schieberegisters 3b um 4 bit nach links verschoben.In Fig. 12 4 sub-circuits of the additional shift register 3 b are shown, which has a shift in both directions by 4 bits per cycle but has no inputs for parallel input. A sub-circuit consists of a double flip-flop 40 , and 2 AND circuits 1 with 2 inputs and 2 curiosity circuits 3 and the OR circuit 6 with 2 inputs and 2 AND circuits 7 with 2 inputs each . If the lines t and b are driven simultaneously with an H pulse, the content of this shift register 3 b is shifted to the right by 4 bits. If the lines t and c are controlled simultaneously with an H pulse, the content of this shift register 3 b is shifted 4 bits to the left.

In Fig. 13 sind 4 Teil-Schaltungen des Schieberegisters 4 dargestellt, das nur nach links eine Verschiebung um 4 bit pro Takt aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Ein gängen und 2 Negier-Schaltungen 2. Wenn die Leitung t mit einem H-Impuls angesteuert wird, wird der Inhalt dieses Schieberegisters 4 um 4 bit nach links verschoben.In Fig. 13 4 part of circuits of the shift register 4 are shown, which has only a left shift by 4 bit per clock. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 1 , each with 2 inputs and 2 negating circuits 2 . If the line t is driven with an H pulse, the content of this shift register 4 is shifted 4 bits to the left.

Die Schaltung 18 (Fig. 14) besteht aus dem Impuls-Zähler 18a, welcher seinen Zählerstand im 1-aus-10-Code liefert und der Umcodier-Schaltung 18c, welche den Zählerstand der Schaltung 18a vom 1-aus-10-Code in den 5211-Code umcodiert. Die Eingangs-Schaltung 18 b dieser Schaltung 18 besteht aus 4 Und-Schaltungen 45 mit je 2 Eingängen und dem einfa chen Flip-Flop 46 und 2 Negier-Schaltungen 47. Die Teil-Schal tung 18a besteht aus 9 einfachen Flip-Flops 41 und 8 Und-Schaltungen 42 mit je 2 Eingängen und 8 Und-Schaltun gen 43 mit je 2 Eingängen und der Oder-Schaltung 44 mit 5 Eingängen. Die Teil-Schaltung 18c besteht aus der Oder-Schal tung 55 mit 8 Eingängen und 2 Oder-Schaltungen 48 mit je 4 Eingängen und der Oder-Schaltung 49 mit 5 Eingängen. Der Zähl-Impuls-Eingang hat die Bezeichnung a. Der Rück stell-Eingang hat die Bezeichnung r. Die Ausgänge D sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet.The circuit 18 ( Fig. 14) consists of the pulse counter 18 a, which delivers its counter reading in the 1-out-10 code and the transcoding circuit 18 c, which the counter reading of the circuit 18 a from 1-out-10 Code recoded into the 5211 code. The input circuit 18 b of this circuit 18 consists of 4 AND circuits 45 , each with 2 inputs and the simple flip-flop 46 and 2 negation circuits 47 . The partial scarf device 18 a consists of 9 simple flip-flops 41 and 8 AND circuits 42 with 2 inputs each and 8 AND circuits 43 with 2 inputs each and the OR circuit 44 with 5 inputs. The sub-circuit 18 c consists of the OR circuit 55 with 8 inputs and 2 OR circuits 48 with 4 inputs each and the OR circuit 49 with 5 inputs. The count pulse input has the designation a. The reset input has the designation r. The outputs D are marked with the associated numerical values 5 2 1 1.

Der Impuls-Zähler 13 (Fig. 15) kann länger oder kürzer sein, wie dargestellt und besteht im dargestellten Fall aus 8 einfachen Flip-Flops 1 bis 8 und 6 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schaltung 11 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Dieser Impuls-Zähler liefert seinen Zählerstand im Zähl-Code.The pulse counter 13 ( Fig. 15) can be longer or shorter, as shown and in the case shown consists of 8 simple flip-flops 1 to 8 and 6 AND circuits 9 with 2 inputs each and 4 AND circuits 10 with each 2 inputs and the OR circuit 11 with 4 inputs and the further simple flip-flop 12 and 4 AND circuits 13 , each with 2 inputs and 2 negation circuits 14 and the associated lines. The pulse input has the designation a. The reset input has the designation r. This pulse counter supplies its counter reading in the counting code.

Der Impuls-Zähler 14 (Fig. 16) ist gleich lang, wie der Impuls-Zähler 13 und besteht im dargestellten Fall aus 8 einfachen Flip-Flops 1 bis 8 und 6 Und-Schaltungen 11 mit je 2 Eingängen und 7 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren einfachen Flip-Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge D liefern den Zählerstand im 1-aus-10-Code.The pulse counter 14 ( FIG. 16) is the same length as the pulse counter 13 and, in the case shown, consists of 8 simple flip-flops 1 to 8 and 6 AND circuits 11 each with 2 inputs and 7 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the further simple flip-flop 15 and 4 AND circuits 16 with 2 inputs and 2 negation circuits 17 and the associated lines. The pulse input has the designation a. The reset input has the designation r. Outputs D supply the counter reading in the 1-out-of-10 code.

Die Ziffern-Eingabeschaltung 50 (Fig. 17) besteht aus 11 Tipp-Schaltern H und der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schal tung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schaltung 5 mit 9 Eingängen. Die Tor-Schaltungen 9 bis 11 bestehen aus je 4 Und-Schaltungen 12 mit je 2 Eingängen. An weiteren Teilen besteht diese Ziffern-Eingabeschaltung 50 aus 2 Oder-Schaltungen 13 mit je 2 Eingängen und den zugehörigen Leitungen.The digit input circuit 50 ( Fig. 17) consists of 11 tap switches H and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 9 inputs. The gate circuits 9 to 11 each consist of 4 AND circuits 12 with 2 inputs each. In other parts, this digit input circuit 50 consists of 2 OR circuits 13 , each with 2 inputs and the associated lines.

Das Komma- und Schieberegister-Steuerwerk 60 (Fig. 18a und 18b) besteht aus den Schaltungen 75 und 85 und 4 Po tential-Speicher-Flip-Flops 51 bis 54 und den Und-Schalt ungen 55 bis 70 mit je 2 Eingängen und 5 Oder-Schaltungen 71 mit je 2 Eingängen und den Oder-Schaltungen 72 und 76 und 78 mit je 3 Eingängen und der Oder-Schaltung 73 mit 4 Ein gängen und den Und-Schaltungen 82 und 83 und den Negier-Schal tungen 84 und 85. Der Impuls-Zähler 85 (Fig. 21) be steht aus 10 einfachen Flip-Flops 1 bis 10 und 14 Und-Schalt ungen 11 und 12 und 4 Und-Schaltungen 16 und der Oder-Schalt ung 13 und dem Flip-Flop 15 und 2 Negier-Schaltungen 17. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Ein gang hat die Bezeichnung r. The comma and shift register control unit 60 (FIGS . 18a and 18b) consists of the circuits 75 and 85 and 4 potential memory flip-flops 51 to 54 and the AND circuits 55 to 70 , each with 2 inputs and 5 OR circuits 71 with 2 inputs each and the OR circuits 72 and 76 and 78 with 3 inputs each and the OR circuit 73 with 4 inputs and the AND circuits 82 and 83 and the negating circuits 84 and 85 . The pulse counter 85 ( FIG. 21) consists of 10 simple flip-flops 1 to 10 and 14 AND circuits 11 and 12 and 4 AND circuits 16 and the OR circuit 13 and the flip-flop 15 and 2 negation circuits 17 . The pulse input has the designation a. The reset input has the designation r.

Die Spezial-Schaltung 75 (Fig. 20) besteht aus 2 Impuls-Zählern 45 und 55, deren Flip-Flops abwechselnd über je 2 Impuls-Leitungen angesteuert werden und erst bei der Ge samt-Rückstellung wieder in ihre Grund-Stellung zurück kippen und je eine Impuls-Umsteuerschaltung aufweisen. Diese beiden Impuls-Zähler 45 und 55 liefern ihren Zähler stand im Zähl-Code (Zählerstand 4=LLLLLLHHHH). An sons tigen Teilen besteht diese Schaltung 75 aus 10 Und-Schalt ungen 61 mit je 2 Eingängen und 10 Und-Schaltungen 62 mit je 2 Eingängen und 10 Dioden 63 und 10 Dioden 64 und 2 Und-Schal tungen 65 und 66 mit je 2 Eingängen und 2 Oder-Schalt ungen 67 und 68 mit je 2 Eingängen.The special circuit 75 ( FIG. 20) consists of 2 pulse counters 45 and 55 , the flip-flops of which are driven alternately via 2 pulse lines and only tilt back to their basic position when the total reset is made and each have a pulse reversing circuit. These two pulse counters 45 and 55 deliver their counter in the counting code (counter reading 4 = LLLLLLHHHH). On other parts, this circuit 75 consists of 10 AND circuits 61 with 2 inputs each and 10 AND circuits 62 with 2 inputs and 10 diodes 63 and 10 diodes 64 and 2 AND circuits 65 and 66 with 2 inputs each and 2 OR circuits 67 and 68 with 2 inputs each.

Beim Multiplizieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird die gesamte Rechenschaltung durch Antippen der Taste R rückgestellt. Dann wird über die Tastatur N zu nächst der Multiplikand in die Schieberegister 3b und 4 eingetippt. Dann wird die Taste M (Multiplikation) ange tippt und damit die Eingabe des Multiplikators in das Schie beregister 6 vorangesteuert, wobei der Inhalt des Schiebe registers 3b wieder gelöscht wird. Dann wird über die Tastatur N der Multiplikator in das Schieberegister 6 ein getippt. Falls der Multiplikand oder der Multiplikator oder beide Zahlen Komma-Stellen aufweisen, wird der Komma-Index pro Komma-Stelle auch um je 1 bit nach links verschoben. Der Rechen-Ablauf wird damit ausgelöst, daß die Taste G an getippt wird. Bei diesem Rechen-Ablauf wird dann der Komma-Index x immer zusammen mit der jeweiligen Zwischen-Ergeb niszahl nach rechts getaktet und befindet sich somit in bezug auf die Ergebniszahl an der richtigen Stelle, wenn die Multiplikation zu Ende ist. Die Multiplikation ist dann zu Ende, wenn alle Multiplikatorziffern aufgearbeitet sind, weil dann die Schaltung 12 an ihrem Ausgang n von H-Poten tial auf L-Potential wechselt und damit die Und-Schaltung 30 nicht mehr vor-angesteuert ist. Mittels einer nicht dar gestellten Umsetz-Schaltung wird dann die Ergebniszahl von bit-seriell auf Ziffern-seriell umgesetzt. Multiplication works as follows: First, the entire arithmetic circuit is reset by pressing the R key. The multiplicand is then typed into the shift registers 3 b and 4 using the keyboard N. Then the key M (multiplication) is tapped and thus the input of the multiplier in the shift register 6 is controlled, the content of the shift register 3 b being deleted again. Then the multiplier is typed into the shift register 6 via the keyboard N. If the multiplicand or the multiplier or both numbers have decimal places, the comma index per decimal place is also shifted to the left by 1 bit. The calculation process is triggered by tapping the G key. In this arithmetic process, the comma index x is always clocked to the right together with the respective intermediate result number and is therefore in the right place with respect to the result number when the multiplication is ended. The multiplication ends when all the multiplier digits have been processed, because then the circuit 12 changes from H potential to L potential at its output n and the AND circuit 30 is therefore no longer pre-activated. The result number is then converted from bit-serial to number-serial by means of a conversion circuit (not shown).

Beim Dividieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird auch die gesamte Rechenschaltung durch Antip pen der Taste R rückgestellt. Dann wird über die Tastatur N zunächst der Dividend in die Schieberegister 3b und 4 eingetippt. Dann wird die Taste D (Division) angetippt und damit die Eingabe des Divisors vor-angesteuert, wobei der Inhalt des Schieberegisters 4 wieder gelöscht wird. Dann wird über die Tastatur N der Divisor in das Schieberegister 4 eingetippt. Bei den Komma-Stellen des Dividenden wird der Komma-Index x nach links verschoben und bei den Komma-Stellen des Divisors nach rechts. Der Rechen-Ablauf wird damit ausgelöst, daß die Taste G angetippt wird. Hierbei wird der Dividend zunächst soweit nach links getaktet, bis die erste Kontra-Stellung zum Divisor erreicht ist und dabei auch der Komma-Index x nach links mit-getaktet. Dann wird der Divisor so lange subtrahiert, bis der Ausgang G der Haupt-Schaltung 1 von L-Potential auf H-Potential wechselt und dann der Dividend um eine Stelle (4 bit) nach links ge taktet und dann wieder so lange subtrahiert, bis der Aus gang G der Haupt-Schaltung 1 H-Potential hat. Wenn die Ne gierschaltung 64 an ihrem Ausgang von H-Potential auf L-Potential wechselt, ist die Division zu Ende, weil dann die Und-Schaltung 30 nicht mehr vor-angesteuert ist. Der Quotient ist dann im Schieberegister 20 gespeichert. Der Komma-Index befindet sich dann in bezug auf den Quotienten an der richtigen Stelle, weil er mit jedem Verschiebetakt des Dividenden um 1 bit nach links getaktet wird.The division works as follows: First, the entire arithmetic circuit is reset by tapping the R key. Then the keyboard divides the dividend into shift registers 3 b and 4 . Then the D (division) key is tapped and the input of the divisor is thus pre-activated, the content of the shift register 4 being deleted again. Then the divisor is typed into the shift register 4 via the keyboard N. For the decimal places of the dividend, the comma index x is shifted to the left and for the decimal places of the divisor to the right. The calculation process is triggered by pressing the G key. Here, the dividend is first clocked to the left until the first contra position to the divisor is reached and the comma index x is also clocked to the left. Then the divisor is subtracted until the output G of the main circuit 1 changes from L potential to H potential and then the dividend is clocked one place (4 bit) to the left and then subtracted again until the From output G of the main circuit has 1 H potential. If the Ne gier circuit 64 changes from H potential to L potential at its output, the division is over because then the AND circuit 30 is no longer pre-activated. The quotient is then stored in the shift register 20 . The comma index is then in the right place with respect to the quotient, because it is clocked 1 bit to the left with each shift of the dividend.

Beim Addieren ergibt sich die Wirkungsweise wie folgt: Zu nächst wird auch die gesamte Rechenschaltung durch Antip pen der Taste R rückgestellt. Dann wird über die Tastatur N zunächst der erste Summand in die Schieberegister 3b und 4 eingetippt und der Komma-Index entsprechend der Anzahl Komma-Stellen dieses ersten Summanden nach links verschoben. Dann wird die Taste A (Addition) angetippt und damit auch der Inhalt des Schieberegisters 4 wieder gelöscht und außer dem der Eingang z2 mit H-Potential angesteuert und damit dieser erste Summand mit 9 Takten vom Schieberegister 3b in das Schieberegister 3 hineingetaktet. Dann wird über die Tastatur N der zweite Summand in das Schieberegister 4 ein getippt. Wenn der erste Summand 4 Komma-Stellen hatte und der zweite Summand nur 2 Komma-Stellen hat, wird dann noch beim Antippen der Taste G der zweite Summand um 2 Stellen nach links verlagert und damit die Addition in der richti gen Stellung sicher-gestellt. Falls der zweite Summand mehr Komma-Stelle hat, als der erste, wird der Komma-Index noch zusätzlich um diese Differenz nach links verschoben und außerdem der erste Summand um diese Differenz nach links nachgetaktet, weil von diesem oberen Ausgang der Schaltung 75 die Oder-Schaltungen 73 und 78 angesteuert werden. Die Addition erfolgt mit einem H-Impuls vom Ausgang H2. Damit ist die Ergebniszahl (Summe) im Schieberegister 3 gespei chert und folgt die Umsetzung der Ergebniszahl von bit seriell auf Ziffern-seriell in einer nicht dargestellten Umsetz-Schaltung. Die Haupt-Schaltung 1 ist hierbei vom H-Potential des Ausgangs C auf Addition eingestellt.When adding, the mode of operation is as follows: First, the entire arithmetic circuit is reset by tapping the R key. Then the first summand is first typed into the shift registers 3 b and 4 via the keyboard N and the comma index is shifted to the left in accordance with the number of decimal places of this first summand. Then the key A (addition) is tapped and the content of the shift register 4 is also deleted and, in addition, the input z 2 is driven with H potential and this first summand is clocked into the shift register 3 with 9 clocks from the shift register 3 b. Then the second summand is typed into the shift register 4 via the keyboard N. If the first summand had 4 decimal places and the second summand only 2 decimal places, then pressing the G key shifts the second summand by 2 places to the left, thus ensuring the addition in the correct position. If the second summand has more decimal places than the first, the comma index is additionally shifted to the left by this difference and, in addition, the first summand is clocked by this difference to the left, because from this upper output of circuit 75 the OR- Circuits 73 and 78 are controlled. The addition takes place with an H pulse from output H 2 . The result number (sum) is thus stored in shift register 3 and the result number is converted from bit serial to number serial in a conversion circuit (not shown). The main circuit 1 is set from the H potential of the output C to addition.

Beim Subtrahieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird auch die gesamte Rechenschaltung durch Antip pen der Taste R rückgestellt. Dann wird über die Tastatur N zunächst der Minuend in die Schieberegister 3b und 4 eingetippt und der Komma-Index x entsprechend der Anzahl der Komma-Stellen dieses Minuenden nach links verschoben. Dann wird die Taste S (Subtraktion) angetippt und damit auch der Inhalt des Schieberegisters 4 wieder gelöscht und außerdem der Eingang z2 mit H-Potential angesteuert und damit dieser Minuend mit 9 Takten vom Schieberegister 3b in das Schieberegister 3 hineingetaktet. Dann wird über die Tastatur N der Subtrahend in das Schieberegister 4 einge tippt. In bezug auf den weiteren Verlauf dieser Subtraktion besteht zwischen Addition und Subtraktion nur der Unter schied daß bei Subtraktion der Ausgang C L-Potential hat und somit die Haupt-Schaltung 1 auf Subtraktion vor-ange steuert ist. Die eventuelle Zusatz-Verschiebung des Minu enden ist somit gleich, wie die eventuelle Zusatz-Ver schiebung des ersten Summanden und die eventuelle Zusatz verschiebung des Subtrahenden gleich, wie die eventuelle Zusatz-Verschiebung des zweiten Summanden. Subtracting works as follows: First, the entire arithmetic circuit is reset by tapping the R key. Then, using the keyboard N, the minute end is first typed into shift registers 3 b and 4 and the comma index x is shifted to the left in accordance with the number of decimal places of this minute end. Then the key S (subtraction) is tapped and the content of the shift register 4 is also deleted again and the input z 2 is also driven with H potential and this minute is clocked with 9 clocks from the shift register 3 b into the shift register 3 . Then the subtrahend is typed into the shift register 4 via the keyboard N. With regard to the further course of this subtraction, there is only the difference between addition and subtraction that, when subtraction, the output C has L potential and thus the main circuit 1 is pre-controlled for subtraction. The eventual additional shift of the Minu ends is thus the same as the eventual additional shift of the first addend and the eventual additional shift of the subtrahend the same as the eventual additional shift of the second addend.

Der Ausgang A steuert den Eingang a an. Der Ausgang B steu ert den Eingang b an. Der Ausgang C steuert den Eingang c an. Der Ausgang D steuert den Eingang d an. Der Ausgang E steuert den Eingang e an. Der Ausgang E2 steuert den Ein gang e2 an. Der Ausgang F steuert den Eingang f an. Der Ausgang F2 steuert den Eingang f2 an. Der Ausgang G steu ert den Eingang g an. Der Ausgang H steuert den Eingang h an. Der Ausgang H2 steuert den Eingang h2 an. Der Ausgang H3 steuert den Eingang h3 an. Der Ausgang I steuert den Eingang i an. Der Ausgang K steuert den Eingang k an. Der Ausgang L steuert den Eingang l an. Der Ausgang M steuert den Eingang m an. Der Ausgang P steuert den Übertrag-Ein gang der Schaltung 5a an. Der Ausgang Q steuert den Ein gang q an. Der Ausgang S steuert den Eingang s an. Der Aus gang U steuert den Eingang u an. Der Ausgang V steuert den Eingang v an. Der Ausgang W steuert den Eingang w an. Der Ausgang Z steuert den Eingang z an. Der Ausgang Z2 steuert den Eingang z2 an. Der Eingang T ist der Eingang für die Takt-Frequenz. Der Ausgang R steuert den Eingang r an. Die Eingänge u2 liegen im Betriebszustand an H-Potential.Output A controls input a. Output B controls input b. Output C controls input c. Output D controls input d. The output E controls the input e. The output E 2 controls the input e 2 . Output F controls input f. The output F 2 controls the input f 2 . The output G controls the input g. The output H controls the input h. The output H 2 controls the input h 2 . The output H 3 controls the input h 3 . Output I controls input i. The output K controls the input k. Output L controls input l. The output M controls the input m. The output P controls the carry input of the circuit 5 a. Output Q controls input q. Output S controls input s. The output U controls the input u. The output V controls the input v. The output W controls the input w. The output Z controls the input z. The output Z 2 controls the input z 2 . The input T is the input for the clock frequency. The output R controls the input r. In the operating state, inputs u 2 are at H potential.

Die Schieberegister-Ansteuerungen ergeben sich nach Fig. 19 wie folgt: Vom Ausgang 1 werden die Schieberegister 3 und 3b links-verschiebend Takt-angesteuert. Vom Ausgang 2 wer den die Schieberegister 3 und 3b rechts-verschiebend Takt angesteuert. Vom Ausgang 3 wird die Parallel-Eingabe in das Schieberegister 3 Takt-angesteuert. Vom Ausgang 4 wird das Schieberegister 3 gelöscht. Vom Ausgang 5 wird das Schiebe register 4 links-verschiebend Takt-angesteuert. Vom Ausgang 6 wird das Schieberegister 4 gelöscht. Vom Ausgang 7 wird das Schieberegister 6 links-verschiebend Takt-angesteuert. Vom Ausgang 8 wird das Schieberegister 6 rechts-verschieb end Takt-angesteuert. Vom Ausgang 9 werden die Komma-Schie beregister 7a und 7b links-verschiebend Takt-angesteuert. Vom Ausgang 10 werden die Schieberegister 7a und 7b rechts-verschiebend Takt-angesteuert. Vom Ausgang 11 wird das Quotienten-Schieberegister 20 links-verschiebend Takt- angesteuert. Vom Ausgang 12 wird das Quotienten-Schiebere gister 20 rechts-verschiebend Takt-angesteuert. The shift register controls result according to FIG. 19 as follows: From the output 1 , the shift registers 3 and 3 b are clock-shifted to the left. From the output 2 who the shift registers 3 and 3 b right-shift clock driven. The parallel input into the shift register 3 is clocked from output 3 . The shift register 3 is deleted from the output 4 . From the output 5 , the shift register 4 is clock-shifted to the left. The shift register 4 is deleted from the output 6 . The shift register 6 is clock-driven from the output 7 , shifting to the left. From the output 8 , the shift register 6 is clock-shifted right-shifted. From the output of the 9-point shift beregister 7 a and 7 b-left-shifting clock-driven. From the output 10 of the shift register 7 a and 7 b-right-shifting clock-driven. The quotient shift register 20 is clock-driven from the output 11 , shifting to the left. From the output 12 , the quotient shift register 20 is clock-shifted right-shifting.

In Fig. 22 ist die Teil-Schaltung 2 as des Steuerwerks 2 S dargestellt, das eine Zusatz Schaltung 90 für den Divi denden-Schnell-Transport aufweist. Im Vergleich mit der Haupt-Steuerwerk-Teilschaltung 2a (Fig. 5a) weist diese Teil-Schaltung 2 as (Fig. 22) somit den Unterschied auf, daß zusätzlich die Zusatzschaltung 90 angeordnet ist, welche beim Antippen der Taste G zunächst den Dividenden- Schnell-Transport auslöst und dann den normalen Divisions-Ab lauf auslöst. Diese Zusatz-Schaltung 90 besteht aus dem Flip-Flop 25 und 2 Und-Schaltungen 61 mit je 2 Eingängen und 2 Und-Schaltungen 62 mit je 2 Eingängen und der Und-Schal tung 63 mit 2 Eingängen. Wenn hierbei bei Division die Taste G angetippt wird, wird über den Ausgang der Und-Schal tung 63 der Eingang k2 so lange mit der Takt-Frequenz angesteuert, bis der Ausgang G2 der Haupt-Schaltung 1 von L-Potential auf H-Potential wechselt. Dann kippt das Flip-Flop 25 in seine Links-Stellung und wird somit die Schalt ung 10 Start-angesteuert und damit der Divisions-Ablauf ausgelöst, weil in diesem Moment der Tast-Schalter G noch leitet. Bei der Ausführung B dieser Zusatz-Schaltung 90 ist die Und-Schaltung 62a nicht angeordnet und wird somit die Oder-Schaltung 64 an ihrem unteren Eingang direkt vom oberen Ausgang des Flip-Flops 25 angesteuert. Bei der Aus führung C dieser Zusatz-Schaltung 90 ist das Flip-Flop 25 nicht angeordnet und wird die Und-Schaltung 63 an ihrem links-seitigen Eingang direkt vom Ausgang der Und-Schalt ung 61a angesteuert und die Oder-Schaltung 64 an ihrem un teren Eingang direkt vom Ausgang G2 der Schaltung 1 ange steuert.In Fig. 22, the sub-circuit 2 as of the control unit 2 S is shown, which has an additional circuit 90 for the divi denden fast transport. In comparison with the main-controller sub-circuit 2 a (Fig. 5a), this sub-circuit 2 as (Fig. 22) Thus, the difference in that, in addition, the additional circuit 90 is arranged, which, when pressing the G button initially the dividend - Triggers quick transport and then triggers the normal division process. This additional circuit 90 consists of the flip-flop 25 and 2 AND circuits 61 with 2 inputs each and 2 AND circuits 62 with 2 inputs each and the AND circuit 63 with 2 inputs. If the G key is touched during division, the input k 2 is driven with the clock frequency via the output of the AND circuit 63 until the output G 2 of the main circuit 1 changes from L potential to H Potential changes. Then the flip-flop 25 tilts into its left position and the circuit 10 is thus started and the division process is triggered because the pushbutton switch G is still conducting at this moment. In version B of this additional circuit 90 , the AND circuit 62 a is not arranged and the OR circuit 64 is thus driven at its lower input directly by the upper output of the flip-flop 25 . In the implementation C of this additional circuit 90 , the flip-flop 25 is not arranged and the AND circuit 63 is driven at its left-hand input directly from the output of the AND circuit 61 a and the OR circuit 64 at its un lower input controlled directly from the output G 2 of circuit 1 .

Die jeweilige Multiplikations-Ergebniszahl oder Divisions-Er gebniszahl oder Additions-Ergebniszahl oder Subtraktions-Er gebniszahl wird dann zum Schluß automatisch einer Schal tung nach P 40 31 603.3 zugeführt und erscheint dann formal richtig im Anzeigefeld der Anzeigeschaltung, weil diese Er gebniszahl-Verschiebeschaltung nach P 40 31 603.3 auch mit einer Nullen-Ergänzungs-Schaltung kombiniert ist.The respective multiplication result number or division Er result number or addition result number or subtraction result The result is then automatically a scarf at the end tion according to P 40 31 603.3 and then appears formally correctly in the display area of the display circuit because this Er result number shifting circuit according to P 40 31 603.3 also with a zero supplement circuit is combined.

Claims

1. Electronic arithmetic circuit for all four basic arithmetic types according to P 41 15 226.3, characterized in that the flip-flops ( 21 to 24 ) of the main control unit ( 2 ) are arranged uniformly.

2. Electronic arithmetic circuit according to claim 1, characterized in that when the button (M) is tipped the flip-flop ( 21 ) tilts into its left position and when the button (D) is tapped the flip-flop ( 22 ) in its Left position tilts and when the button (A) is tipped the flip-flop ( 23 ) tilts into its left position and when the button (S) is tipped the flip-flop ( 24 ) tilts into its left position or that at the Version (B) flip these flip-flops into their right position when you tap the corresponding button.

3. Electronic computing circuit according to claim 1 or according to claim 1 and 2, characterized in that the pulse counter ( 85 ) has an additional flip-flop ( 10 ).

4. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that the circuit ( 75 ) has two additional outputs (c 3 and c 4 ).

5. Electronic arithmetic circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the special versions are provided with a high-speed dividend gear, which the dividends without the impulse Circuit ( 11 ) clocks in its first contra position to the divisor.

6. Electronic computing circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that a starting circuit according to P 40 as the starting circuit ( 10 ) 16 101.3 is used.