DE3733272A1 - Schieberegister-addierschaltung im 51111-code - Google Patents
Schieberegister-addierschaltung im 51111-codeInfo
- Publication number
- DE3733272A1 DE3733272A1 DE19873733272 DE3733272A DE3733272A1 DE 3733272 A1 DE3733272 A1 DE 3733272A1 DE 19873733272 DE19873733272 DE 19873733272 DE 3733272 A DE3733272 A DE 3733272A DE 3733272 A1 DE3733272 A1 DE 3733272A1
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- circuit
- adding circuit
- inputs
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4912—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
- G06F2207/49155—Using 51111 code, i.e. binary coded decimal representation with digit weight of 5, 1, 1, 1 and 1 respectively
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Description
Gegenstand der Erfindung ist eine Schieberegister-Addier
schaltung im 51111-Code, welche im Vergleich mit der Addier
schaltung nach der Haupt-Patentanmeldung den Unterschied auf
weist, daß auch ein eventueller Übertrag vom Addier-Schiebe
register 2 verarbeitet wird und daß sie somit keine Eins-
Aufwärts-Verschiebeschaltung aufweist.
Diese Schieberegister-Addierschaltung ist in Fig. 1 darge
stellt. In Fig. 2 ist das Ansteuer-Diagramm für die Steuer-
Leitungen R und S und T dargestellt. In Fig. 3 ist der 51111-
Code dargestellt.
Diese Schieberegister-Addierschaltung besteht aus den Ein
gangs-Schaltungen 1 a und 1 b und dem Addier-Schieberegister
2 und der Schaltung 3 und dem dualen Voll-Addierer 5. Die
Eingangs-Schaltung 1 a besteht aus 4 Und-Schaltungen 11 bis
14 mit je 2 Eingängen und der Oder-Schaltung 51 mit 4 Ein
gängen und der Oder-Schaltung 53 mit 2 Eingängen und der Ne
gierschaltung 54. Die Eingangs-Schaltung 1 b besteht aus 4
Und-Schaltungen 15 bis 18 mit je 2 Eingängen und der Oder-
Schaltung 52 mit 4 Eingängen. Das Addier-Schieberegister 2
besteht aus 9 Flip-Flops oder aus 9 Doppel-Flip-Flops 21 bis
29. Die Schaltung 3 besteht aus 7 Negier-Schaltungen 50 und
7 Und-Schaltungen 31 bis 34 und 36 bis 38 mit je 2 Eingängen
und 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3
Dioden 46. An weiteren Teilen besteht diese Addierschaltung
aus den Und-Schaltungen 55 und 56 und 59 mit je 2 Eingängen
und der Oder-Schaltung 57 mit 3 Eingängen und der Negier-
Schaltung 58 und den zugehörigen Leitungen.
Die Eingänge haben die Bezeichnungen A 1 bis A 5 und B 1 bis
B 5. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis
C 5. Die Eingänge A 1 bis A 5 sind die Eingänge für den er
sten Summanden und die Eingänge B 1 bis B 5 die Eingänge für
den zweiten Summanden. Der Übergang-Eingang hat die Bezeich
nung x. Der Übertrag-Ausgang hat die Bezeichnung y. Der Takt-
Eingang hat die Bezeichnung T. Der Rückstell-Eingang hat die
Bezeichnung R. Der Setz-Eingang hat die Bezeichnung S. Die
Eingänge A 1 bis A 4 und B 1 bis B 4 und die
Ausgänge C 1
bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und
der Ausgang C 5 haben die Wertigkeit 5.
Die Wirkungsweise dieser Addierschaltung ergibt sich wie
folgt: Einer der beiden Summanden kommt 51111-codiert an den
A-Eingängen zur Anlage und der andere Summand ebenfalls 51111-
codiert an den B-Eingängen. Falls die Ziffer 4 zur Ziffer 2
addiert wird und am Übertrag-Eingang x nur L-Potential an
liegt, weil von der vorherigen Addition kein Übertrag zu ver
arbeiten ist und die Ziffer 2 an den A-Eingängen zur Anlage
kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt,
werden beim ersten Takt (H-Impuls am Eingang S) die Flip-
Flops 24 bis 29 auf H-Potential am W-Ausgang gesetzt. Die
Addition erfolgt dann dadurch, daß der Inhalt des Addier-
Schieberegisters 2 bei den ersten drei H-Impulsen am Takt-
Eingang E um drei Schritte nach rechts verschoben wird. Beim
dritten H-Impuls am Takt-Eingang T kippt somit das Flip-
Flop 21 in seine W-Stellung (Rechts-Stellung) in der sein
dargestellter Ausgang die Oder-Schaltung 57 mit H-Potential
ansteuert und hat die Negier-Schaltung 58 an ihrem Ausgang L-
Potential und ist somit die Und-Schaltung 59 nicht mehr vor
angesteuert. Beim 4. und 5. H-Impuls am Takt-Eingang T wird
somit der Inhalt des Addier-Schieberegisters 2 nicht mehr
weiter nach rechts verlagert, womit die Und-Schaltung 36 an
ihrem Ausgang H-Potential hat und außerdem die Oder-Schaltung
41 an ihrem Ausgang H-Potential hat. Hierbei wird außerdem
der Eingang i des dualen Voll-Addierers 5 mit H-Potential an
gesteuert, welcher nur an seinem Ausgang m H-Potential hat,
weil er hierbei an den Eingängen k und l nicht mit H-Poten
tial angesteuert wird. Damit haben die Ergebnis-Ausgänge C
die Potentialreihe HLLLH und somit 51111-codiert die Ziffer 6
und hat der Übertrag-Ausgang y L-Potential, weil diese Addi
tion keinen Übertrag hat.
Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-
Eingang x H-Potential anliegt, und die Ziffer 4 an den A-
Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingän
gen zur Anlage kommt, werden beim H-Impuls am Eingang S die
Flip-Flops 22 bis 28 auf H-Potential am W-Ausgang gesetzt.
Hierbei hat schon vor dem ersten H-Impuls am Takt-Eingang T
die Und-Schaltung 56 an ihrem Ausgang H-Potential und die
Negier-Schaltung 58 an ihrem Ausgang L-Potential und wird so
mit der Inhalt des Addier-Schieberegisters 2 bei den 4 H-Im
pulsen am Takt-Eingang T um keinen Schritt nach rechts ver
lagert und hat somit die Und-Schaltung 38 und die Oder-Schal
tung 43 an ihrem Ausgang H-Potential. Auch hierbei hat der
duale Voll-Addierer 5 nur an seinem Ausgang m H-Potential,
weil er nur an seinem Eingang i mit H-Potential angesteuert
wird. Damit haben die Ergebnis-Ausgänge C die Potentialreihe
HLHHH und somit 51111-codiert die Ziffer 8 und hat der Über
trag-Ausgang y L-Potential, weil auch diese Addition keinen
Übertrag hat.
Falls nur am Übertrag-Eingang x H-Potential anliegt, hat die
Und-Schaltung 55 an ihrem Ausgang dauernd H-Potential und
somit die Negier-Schaltung 58 an ihrem Ausgang L-Potential
und die Und-Schaltung 31 und die Oder-Schaltung 41 an ihrem
Ausgang H-Potential und wird in diesem Fall kein Flip-Flop
auf H-Potential an seinem W-Ausgang gesetzt und die Und-
Schaltung 59 wirkungslos Takt-angesteuert. In diesem Fall hat
nur die Oder-Schaltung 41 an ihrem Ausgang H-Potential und
wird der duale Voll-Addierer 5 an keinem Eingang mit H-Poten
tial angesteuert. Damit haben die Ergebnis-Ausgänge C die Po
tentialreihe LLLLH und somit 51111-codiert die Ziffer 1.
Falls bei einer Addition zusätzlich noch ein Teil-Summand
mit der Wertigkeit 5 zu verarbeiten ist oder zwei Teil-Sum
anden mit der Wertigkeit 5 zu verarbeiten sind, werden diese
vollkommen Schieberegister-unabhängig im dualen Voll-Addie
rer 5 verarbeitet.
Die Schieberegister-Addierschaltung Type B (Fig. 4) weist
im Vergleich mit der Schieberegister-Addierschaltung Type A
(Fig. 1) den Unterschied auf, daß an Stelle der Schaltung
3 die Schaltung 3 b angeordnet ist und daß die Dioden 46
hierbei nicht erforderlich sind und somit nicht angeordnet
sind.
Diese Schieberegister-Addierschaltung Type B (Fig. 4) be
steht aus den Eingangs-Schaltungen 1 a und 1 b und dem
Addier-Schieberegister 2 und der Schaltung 3 b und der Eins-
Aufwärts-Verschiebeschaltung 4 und dem dualen Voll-Addierer
5. Die Eingangs-Schaltung 1 a besteht aus 4 Und-Schaltungen
11 bis 14 mit je 2 Eingängen und der Oder-Schaltung 51 mit 4
Eingängen und der Oder-Schaltung 53 mit 2 Eingängen und der
Negier-Schaltung 54. Die Eingangs-Schaltung 1 b besteht aus
4 Und-Schaltungen 15 bis 18 mit je 2 Eingängen und der Oder-
Schaltung 52 mit 4 Eingängen. Das Addier-Schieberegister 2
besteht aus 9 Flip-Flops oder aus 9 Doppel-Flip-Flops 21 bis
29. Die Schaltung 3 b besteht aus 4 Und-Schaltungen 31 bis
34 mit je 2 Eingängen und der Oder-Schaltung 35 mit 5 Ein
gängen und der Negier-Schaltung 36 und 4 Oder-Schaltungen 41
bis 44 mit je 2 Eingängen. An weiteren Teilen besteht diese
Addierschaltung aus den Und-Schaltungen 55 und 56 und 59 mit
je 2 Eingängen und der Oder-Schaltung 57 mit 3 Eingängen
und der Negier-Schaltung 58 und den zugehörigen Leitungen.
Die Eingänge haben die Bezeichnungen A 1 bis A 5 und B 1 bis
B 5. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis
C 5. Die Eingänge A 1 bis A 5 sind die Eingänge für den er
sten Summanden und die Eingänge B 1 bis B 5 die Eingänge für
den zweiten Summanden. Der Übertrag-Eingang hat die Bezeich
nung x. Der Übertrag-Ausgang hat die Bezeichnung y. Der Takt-
Eingang hat die Bezeichnung T. Der Rückstell-Eingang hat die
Bezeichnung R. Der Setz-Eingang hat die Bezeichnung S. Die
Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1
bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und
der Ausgang C 5 haben die Wertigkeit 5.
Claims (12)
1. Schieberegister-Addierschaltung im 51111-Code, welche
die Wertigkeit 5 Schieberegister-frei mittels eines dua
len Voll-Addierers (5) verarbeitet, dadurch gekenn
zeichnet, daß auch ein eventueller Übertrag im Addier-
Schieberegister (2) verarbeitet wird.
2. Schieberegister-Addierschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß einer der beiden Summanden mit umge
kehrter Wertigkeits-Staffelung in das Addier-Schiebe
register (2) eingegeben wird.
3. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2, dadurch gekennzeichnet, daß der
an den A-Eingängen anliegende Summand oder Teil-Summand
mit umgekehrter Wertigkeits-Staffelung in das Addier-
Schieberegister (2) eingegeben wird.
4. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, da
durch gekennzeichnet, daß das Addier-Schieberegister (2)
nur aus 9 Flip-Flops oder nur aus 9 Doppel-Flip-Flops
(21 bis 29) besteht.
5. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß von
der Summe oder Teil-Summe des Addier-Schieberegisters
(2) dann eine Teil-Summe mit der Wertigkeit 5 abgezweigt
wird, wenn diese größer ist, als die Zahl 4.
6. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, da
durch gekennzeichnet, daß der Übertrag-Eingang (x)
keinen Setz-Eingang eines Flip-Flops ansteuert.
7. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6, da
durch gekennzeichnet, daß sie eine Und-Schaltung (56)
aufweist, welche vom W-Ausgang des Flip-Flops (22) und
vom Übertrag-Eingang (x) angesteuert wird.
8. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder
nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, da
durch gekennzeichnet, daß sie eine Und-Schaltung (55)
aufweist, welche vom Übertrag-Eingang (x) und vom Aus
gang der Negier-Schaltung (54) angesteuert wird.
9. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder
nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder
nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie
eine Schaltung (3) aufweist, welche nur das Potential
mit der höchsten Wertigkeit weiterleitet und die be
treffende Zwischen-Ergebniszahl um die Zahl 5 senkt,
sofern diese größer ist, als die Ziffer 4.
10. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder
nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder
nach Anspruch 1 bis 8 oder nach Anspruch 1 bis 9, da
durch gekennzeichnet, daß im Ausgangs-Bereich 3 Dioden
(46) angeordnet sind.
11. Schieberegister-Addierschaltung nach Anspruch 1 oder
nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder
nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder
nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder
nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß sie
eine Schaltung (3 b) aufweist, welche die Ziffern 5
bis 9 um die Zahl 5 senkt und welche in diesem Fall die Zif
fern 1 bis 4 sperrt.
12. Schieberegister-Addierschaltung nach Anspruch 1 oder nach
Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach
Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach An
spruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach An
spruch 1 bis 8 oder nach Anspruch 1 bis 9 oder nach An
spruch 1 bis 10 oder nach Anspruch 1 bis 8 und 11, da
durch gekennzeichnet, daß sie teilweise oder ganz als
Grund-Schaltung für Schieberegister-Addierschaltungen im
54321-Code oder im 5211-Code oder im 1-aus-10-Code oder
in einem sonstigen Code verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873733272 DE3733272A1 (de) | 1987-09-30 | 1987-10-01 | Schieberegister-addierschaltung im 51111-code |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873733062 DE3733062A1 (de) | 1987-09-30 | 1987-09-30 | Schieberegister-addierschaltung im 51111-code |
| DE19873733272 DE3733272A1 (de) | 1987-09-30 | 1987-10-01 | Schieberegister-addierschaltung im 51111-code |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3733272A1 true DE3733272A1 (de) | 1989-06-15 |
Family
ID=25860360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873733272 Ceased DE3733272A1 (de) | 1987-09-30 | 1987-10-01 | Schieberegister-addierschaltung im 51111-code |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3733272A1 (de) |
-
1987
- 1987-10-01 DE DE19873733272 patent/DE3733272A1/de not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3733272A1 (de) | Schieberegister-addierschaltung im 51111-code | |
| DE3733062A1 (de) | Schieberegister-addierschaltung im 51111-code | |
| DE3733273A1 (de) | Schieberegister-addierschaltung im 54321-code | |
| DE3809633A1 (de) | Schieberegister-addierschaltung im 54321-code | |
| DE3809632A1 (de) | Schieberegister-addierschaltung im 51111-code | |
| DE3836957A1 (de) | Schieberegister-addierschaltung im 51111-code und grund-addierschaltung fuer den 54321-code und den 5211-code | |
| DE3720537A1 (de) | Addierschaltung im 51111-code | |
| DE3729779A1 (de) | Addier-subtrahier-schaltung im 54321-code | |
| DE3535793A1 (de) | Tetraden-addierer im 5211-code | |
| DE3830873A1 (de) | Addierschaltung im 5211-code | |
| DE3729782A1 (de) | Addier-subtrahierschaltung im 51111-code | |
| DE3930482A1 (de) | Multiplizierschaltung | |
| DE3840032A1 (de) | Schieberegister-addierschaltung im 54321-code | |
| DE3720533A1 (de) | Addierschaltung im 54321-code | |
| DE3733061A1 (de) | Addierschaltung im 51111-code | |
| DE3929346A1 (de) | Multiplizier-dividierschaltung | |
| DE3614792A1 (de) | Tetraden-addierer im 5211-code | |
| DE4025474A1 (de) | Multiplizierschaltung | |
| DE3704675A1 (de) | Addierschaltung im 5211-code | |
| DE3720536A1 (de) | Addierschaltung im 51111-code | |
| DE3643346A1 (de) | Addierschaltung im 5211-code | |
| DE3704676A1 (de) | Addierschaltung im 51111-code | |
| DE4031603A1 (de) | Ergebniszahl-verschiebeschaltung | |
| DE4018030A1 (de) | Dividierschaltung | |
| DE3703178A1 (de) | Addierschaltung im 5211-code |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AF | Is addition to no. |
Ref country code: DE Ref document number: 3733062 Format of ref document f/p: P |
|
| 8131 | Rejection |