DE3720533A1

DE3720533A1 - Addierschaltung im 54321-code

Info

Publication number: DE3720533A1
Application number: DE19873720533
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-05-31
Filing date: 1987-06-20
Publication date: 1989-03-02

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 54321-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 2 nicht aus Einzel-Addierschaltungen oder Einzel-Verschiebeschaltungen besteht, sondern aus Und-Schaltungen und Oder-Schaltungen mit Spezial-Leitungs-Verknüpfung.

Diese Addierschaltung ist in Fig. 1 und 2 in zwei Teil- Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dargestellt. In Fig. 4 ist der duale Halb-Addierer 9 dargestellt, welcher bei der Addierschaltung Type A 2 an Stelle des dualen Voll-Addierers 6 zur Verwendung kommt.

Die Addierschaltung Type A (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schluß-Schaltung 3 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll- Addierer 7 für die Verarbeitung der Wertigkeit 5. Die Eingangs- Schaltung 1 a besteht aus der Oder-Schaltung 11 mit 2 Eingängen und der Oder-Schaltung 12 mit 3 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Oder-Schaltung 21 mit 2 Eingängen und der Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schluß-Schaltung 3 besteht aus 7 Und-Schaltungen 31 bis 37 mit je 2 Eingängen und 2 Negierschaltungen 38 und 39 und der Oder-Schaltung 40 mit 2 Eingängen und den Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und 3 Negier-Schaltungen 46 und 3 Und-Schaltungen 47 mit je 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus den Oder-Schaltungen 13 und 15 und 23 mit je 2 Eingängen und 2 Und-Schaltungen 14 und 24 mit je 2 Eingängen und der Diode 48 und den zugehörigen Leitungen.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schaltungen 61 und 3 Oder-Schaltungen 62 und 2 Negierschaltungen 63. Die Eingänge haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet nur die Wertigkeit 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergebnis- Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.

Die Wirkungsweise der Addierschaltung Type A (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder- Schaltungen 11 und 12 an ihrem Ausgangs H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Ausgang H-Potential und die Leitung s H-Potential. Damit haben die Oder-Schaltungen 13 und 23 an ihrem Ausgang H-Potential und die Und-Schaltungen 24 an ihrem Ausgang H-Potential.

Somit wird hierbei der duale Voll-Addierer 6 an seinem Eingang k mit H-Potential angesteuert und die Haupt-Schaltung 2 an ihren Eingängen e 1 bis e 3 mit H-Potential angesteuert. Damit hat der duale Voll-Addierer 6 an seinem Ausgang m H- Potential und ist die Schaltung 3 auf Anhebung um die Ziffer 1 vor-angesteuert und hat die Haupt-Schaltung 2 an ihren Ausgängen a bis c H-Potential und wird der duale Voll- Addierer 7 an seinem Eingang f mit H-Potential angesteuert, weil hierbei die Oder-Schaltung 40 an ihrem Ausgang H-Potential hat. Somit hat hierbei auch der duale Voll-Addierer 7 an seinem Ausgang (i) H-Potential und in der Schaltung 3 die Und-Schaltung 36 und die Oder-Schaltung 42 an ihrem Ausgang H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHL und somit 54321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.

Falls die Ziffer 6 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 6 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a die Oder-Schaltung 11 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 6 an zwei Eingängen (l und k) mit H-Potential angesteuert. Weil hierbei der duale Voll-Addierer 6 an seinem Übertrag- Ausgang n H-Potential hat, wird hierbei die Haupt- Schaltung 2 nicht nur vom Ausgang der Oder-Schaltung 23 mit H-Potential angesteuert, sondern auch vom Ausgang der Oder- Schaltung 15 und wird somit an ihren Eingängen e 1 und e 4 mit H-Potential angesteuert. Der duale Voll-Addierer 7 wird hierbei nur an seinen Eingängen g und h mit H-Potential angesteuert, weil hierbei die Haupt-Schaltung 2 nur an ihren Ausgängen a und b H-Potential hat und weil somit die Oder- Schaltung 40 an ihrem Ausgang L-Potential hat. Die Schaltung 3 ist hierbei nicht auf Anhebung um die Ziffer 1 vor-angesteuert, weil der Ausgang m des dualen Voll-Addierers 6 nur L-Potential hat. Damit haben in der Schaltung 3 die Und- Schaltungen 32 und 33 an ihrem Ausgang H-Potential. Weil hierbei das H-Potential der Oder-Schaltung 42 von der Teil- Schaltung 20 gesperrt wird, kommt nur das H-Potential der Oder-Schaltung 44 zur Wirkung. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHLLL und somit 54321-codiert die Ziffer 4 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.

Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.

An Stelle des in Fig. 3 dargestellten dualen Voll-Addierers kann auch ein sonstiger dualer Voll-Addierer verwendet werden.

Die Addierschaltung Type A 2 weist im Vergleich mit der Addierschaltung Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb- Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltung somit keinen Übertrag-Eingang x aufweist und somit nicht gleichzeitig einen Übertrag verarbeiten kann.

Claims

1. Elektronische Addierschaltung im 54321-Code, deren Haupt- Schaltung (2) in einer Richtung Leitungen (p) aufweist, in denen keine Oder-Schaltung angeordnet ist und in der anderen Richtung Leitungen aufweist, in denen pro Querzeile je eine Oder-Schaltung (10) mit 2 Eingängen angeordnet ist und deren Haupt-Schaltung (2) nur 4 Eingänge (e 1 bis e 4) aufweist, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) nur 10 Und-Schaltungen aufweist und daß diese 10 Und-Schaltungen (31 bis 37 und 47) nur je 2 Eingänge aufweisen.

2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schluß-Schaltung (3) so ausgebildet ist, daß sie bei entsprechender Vor-Ansteuerung die an ihren Eingängen anliegende Zahl um die Ziffer 1 anhebt.

3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Schluß- Schaltung (3) aus 10 Und-Schaltungen (31 bis 37 und 47) mit je 2 Eingängen und 5 Negier-Schaltungen (38 und 39 und 46) und 5 Oder-Schaltungen (40 bis 44) mit je 2 Eingängen besteht.

4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur die Wertigkeit 2 verarbeitet.

5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist.

6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertigkeit 5 einen dualen Voll-Addierer (7) aufweist.

7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Eingangs- Schaltungen (1 a und 1 b) nur aus je einer Oder- Schaltung mit 2 Eingängen und je einer Oder-Schaltung mit 3 Eingängen bestehen.

8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur aus 5 Und-Schaltungen (9) mit je 2 Eingängen und 5 Oder-Schaltungen (10) mit je 2 Eingängen besteht.

9. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß eine Type so ausgebildet ist, daß sie gleichzeitig auch einen Übertrag verarbeiten kann und somit auch einen Übertrag-Eingang (x) aufweist.

10. Elektronische Addierschaltungen nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß eine Type so ausgebildet ist, daß sie nicht gleichzeitig auch einen Übertrag verarbeiten kann und somit an Stelle des dualen Voll-Addierers (6) nur einen dualen Halb-Addierer (9) aufweist und keinen Übertrag-Eingang (x) aufweist.