DE3929346A1 - Multiplizier-dividierschaltung - Google Patents

Description

Gegenstand der Erfindung ist die Vereinfachung der Multiplizier- Dividierschaltung nach der Haupt-Patentanmeldung P 39 27 553.1 in der Weise, daß das Schieberegister des Ausgangs-Bereichs N oder die beiden Schieberegister des Ausgangs-Bereichs N so ausgebildet sind, daß eine zusätzliche Potential-Speicherreihe nicht absolut erforderlich ist und daher nicht angeordnet ist. Das Zwei-Richtungs- Spezial-Schieberegister 3d ist so ausgebildet, daß sein Inhalt bei entsprechender Vor-Ansteuerung pro Schiebetakt um 4 bit nach links verschoben wird und weist somit für die Ausführung von Divisions-Subtraktionen einen zusätzlichen Vorteil auf.

Die elektronische Multiplizier-Dividierschaltung Type A ist in Fig. 1 dargestellt. In Fig. 2 ist eine Tetraden-Addier- Subtrahierschaltung dargestellt. In Fig. 3 ist die Neuner- Komplementschaltung 10 dargestellt. In Fig. 4 ist der duale Voll-Addierer 8 dargestellt. In Fig. 5 ist die Ausführung A des Schieberegisters 3 dargestellt. In Fig. 6 ist die Ausführung B des Schieberegisters 3 dargestellt. In Fig. 7 ist die Ausführung C des Schieberegisters 3 dargestellt. In Fig. 8 ist die Ausführung D des Schieberegisters 3 dargestellt.

Die elektronische Multiplizier-Dividierschaltung Type A besteht aus 6 Tetraden-Addier-Subtrahierschaltungen 1 nach Fig. 2 und dem Schieberegister 3a nach Fig. 5 mit zwei Schieberichtungen und den Schieberegistern 4 und 5. Die Schieberegister 4 und 5 sind mit den zugehörigen Schieberichtungs- Pfeilen dargestellt. Das Schieberegister 3 ist bei Multiplikation das Ergebnis-Schieberegister und bei Division das Dividenden-Schieberegister. Das Schieberegister 4 ist bei Multiplikation das Multiplikanden-Schieberegister und bei Division das Divisor-Schieberegister. Das Schieberegister 5 ist bei Multiplikation das Multiplikator- Schieberegister und kann bei Division eventuell als Zwischen- Speicher für die Ergebniszahl verwendet werden.

Ein Tetraden-Addierer-Subtrahierer 1 (Fig. 2) besteht aus dem dualen Voll-Addierer 8 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 9 für die Verarbeitung der Wertigkeit 5 und der Schaltung 10, welche bei Ansteuerung des Steuer-Eingangs k mit L-Potential die Neuner-Komplementzahl liefert und bei Ansteuerung dieses Eingangs k mit H-Potential als Geradeaus-Schaltung wirkt. Die Schaltung 11 ist die Grund-Addierschaltung dieser Addierschaltung. An weiteren Teilen besteht diese, mit einer Neuner- Komplementschaltung 10 versehene Addierschaltung aus 2 Negier- Schaltungen 16 und 2 Und-Schaltungen 17 und 2 Und- Schaltungen 18 mit je 2 Eingängen und 2 Oder-Schaltungen 19 und einer Oder-Schaltung 20 mit je 2 Eingängen und 7 Und- Schaltungen 21 mit je 2 Eingängen und 2 Negier-Schaltungen 22 und 2 Oder-Schaltungen 23 mit je 2 Eingängen und 2 Oder- Schaltungen 24 mit je 3 Eingängen. Die Grund-Addierschaltung 11 besteht aus 5 Und-Schaltungen 25 und 5 Oder-Schaltungen 26 mit je 2 Eingängen. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten (5 und 2 und 1 und 1) gekennzeichnet (5211-Code).

Die Schaltung 10 (Fig. 3) besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder- Schaltungen 63 mit je 2 Eingängen und der Negierschaltung 64 und den zugehörigen Leitungen.

Ein dualer Voll-Addierer 8 (Fig. 4) besteht aus 4 Und- Schaltungen 51 und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53. Die Eingänge haben die Bezeichnungen l und k und x. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n.

Beim Multiplizieren ergibt sich die Wirkungsweise dieser Multiplizier-Dividierschaltung Type A mit Schieberegister 3 (3a) nach Fig. 5 wie folgt: Die Einstellung auf Multiplikation erfolgt durch Anlage von H-Potential an den Eingang S. Damit sind die Schaltungen 1 auf Addition eingestellt, indem in den Schaltungen 10 die Geradeaus-Weiterleitung vorangesteuert ist. Dann wird der Multiplikand 5211-codiert von rechts nach links in das Schieberegister 4 eingegeben (eingetaktet). Dann wird der Multiplikator ebenfalls 5211-codiert von links nach rechts in das Schieberegister 5 eingegeben, sofern hierfür kein Zwei-Richtungs- Schieberegister angeordnet ist. Falls der Multiplikator den Zahlenwert 4367 hat, wird beim ersten Additions-Zyklus die Addition des Multiplikanden 7mal durchgesteuert, weil hierbei die Ausgänge G die Potentialreihe für die Ziffer 7 haben. Hierfür sind nur 7 Takt-Impulse am Schieberegister- Eingang T erforderlich, wobei gleichzeitig auch die Leitung a mit H-Potential angesteuert werden muß, damit die richtige Tor-Schaltung vorangesteuert ist. Dann wird die Leitung c mit H-Potential angesteuert und der Inhalt des Schieberegisters 3 mit 4 Takten am Eingang T um 4 bit nach rechts verschoben. Hierbei wird auch der Inhalt des Multiplikator- Schieberegisters 5 um 4 bit nach rechts verschoben, indem auch der Eingang e mit 4 Takt-Impulsen angesteuert wird. Die Ausgänge G haben nun die Potentialreihe für die Ziffer 6, womit beim zweiten Additions-Zyklus die Addition des Multiplikanden 6mal durchgesteuert wird. Dann wird wieder der Inhalt der Schieberegister 3 und 5 um weiter 4 bit nach rechts verschoben. Die Ausgänge G haben nun die Potentialreihe für die Ziffer 3, womit beim dritten Additions- Zyklus die Addition des Multiplikanden 3mal durchgesteuert wird. Dann wird wieder der Inhalt der Schieberegister 3 und 5 um weitere 4 bit nach rechts verschoben. Die Ausgänge G haben nun die Potentialreihe für die Ziffer 4, womit beim vierten Additions-Zyklus die Addition des Multiplikanden 4mal durchgesteuert wird. Falls hierbei als Multiplikand die Zahl 2896 verarbeitet wurde, haben damit die Ergebnis-Ausgänge D die Potentialreihe der Ergebniszahl 12 646 832 im 5211-Code.

Beim Dividieren ergibt sich die Wirkungsweise dieser Multiplizier- Dividierschaltung Type A wie folgt: Die Einstellung auf Division erfolgt durch Anlage von L-Potential an den Eingang S. Der Dividend wird 5211-codiert von rechts nach links in das Schieberegister 3 eingegeben (eingetaktet), das nach rechts eine ausreichend lange Verlängerung aufweist, aber nur so weit, daß sich der ganze Dividend noch in der Verlängerung nach rechts befindet. Dann wird der Divisor auch von rechts nach links in das Schieberegister 4 eingegeben (eingetaktet). Dann wird der Dividend im Schieberegister 3 so lange mittels Takt-Ansteuerung nach links verschoben, bis die Negier-Schaltung 28 an ihrem Ausgang L-Potential hat. Damit befindet sich der Dividend in bezug auf den Divisor in der richtigen Stellung und kann der erste Subtraktions-Zyklus durchgesteuert werden, indem die Leitung a mit H-Potential angesteuert wird und der Eingang T mit Takt-Impulsen angesteuert wird. Dieser erste Subtraktions- Zyklus, bei dem der Divisor n mal vom ersten Teilstück des Dividenden subtrahiert wird, ist dann zu Ende, wenn der Ausgang der Negier-Schaltung 28 von L-Potential auf H-Potential gewechselt hat. Dann folgt eine Rück-Addition des Divisors zum Dividenden-Rest und die Speicherung der ersten Quotienten-Ziffer im Ergebnis-Zwischen-Schieberegister, welche gleich der Anzahl der echten Subtraktionen ist. Dann wird die Leitung b mit H-Potential angesteuert und der Eingang T mit 4 Takten angesteuert, womit sich der Dividenden- Rest 4 bit weiter links im Schieberegister 3 befindet. Bei dem nun folgenden zweiten Subtraktions-Zyklus wird der Divisor auch wieder so lange vom Dividenden-Rest subtrahiert, bis die Negier-Schaltung 28 wieder an ihrem Ausgang H-Potential hat. Dann folgt wieder eine Rück-Addition des Divisors zum Dividenden-Rest und die Speicherung der (zweiten) Quotientenziffer und die Verschiebung des Rest-Dividenden um weitere 4 bit nach links. Die weiteren Divisor-Subtraktions- Zyklen verlaufen auf dieselbe Weise. Wenn der Subtraktionen- Zähler so angesteuert wird, daß er beim ersten Zähl- Impuls von 9 auf Null springt, entspricht die angezeigte Ziffer genau der Anzahl der echten Subtraktionen.

Eine Teil-Schaltung des Zwei-Richtungs-Schieberegisters 3a besteht aus dem Doppel-Flip-Flop 30 und der Negier-Schaltung 41 und 2 Und-Schaltungen 42 mit je 2 Eingängen und 4 Und-Schaltungen 43 mit je 2 Eingängen und 2 Oder-Schaltungen 44 mit je 3 Eingängen und 2 Und-Schaltungen 45 mit je 2 Eingängen und der Negierschaltung 49. Die Speicherung einer Zahl im Schieberegister 3 (3a) erfolgt dadurch, daß die Leitung a mit H-Potential angesteuert wird und der Eingang T mit einem Takt-Impuls durchgesteuert wird. Die Verschiebung des Schieberegister-Inhalts um 1 bit nach links erfolgt dadurch, daß die Leitung b mit H-Potential angesteuert wird und der Eingang T mit einem Takt-Impuls durchgesteuert wird. Die Verschiebung des Schieberegister- Inhalts um 1 bit nach rechts erfolgt dadurch, daß die Leitung c mit H-Potential angesteuert wird und der Eingang T mit einem Takt-Impuls durchgesteuert wird.

Das Schieberegister 3b (Fig. 6) weist im Vergleich mit dem Schieberegister 3a (Fig. 5) den Unterschied auf, daß an Stelle von Doppel-Flip-Flops 30 je 2 Einzel-Flip-Flops 46 und 48 zur Verwendung kommen. Die beiden Tor-Schaltungen dieser Schaltungen 30b können somit mit zeitlichem Sicherheits- Abstand angesteuert werden.

Eine Teil-Schaltung des Zwei-Richtungs-Schieberegisters 3c besteht aus dem Doppel-Flip-Flop 70 und 2 Und-Schaltungen 71 mit je 2 Eingängen und 2 Oder-Schaltungen 72 und 73 mit je 2 Eingängen und der Negier-Schaltung 74 und der Und- Schaltung 75 mit 2 Eingängen und 2 Oder-Schaltungen 76 mit je 2 Eingängen und 2 Und-Schaltungen 77 mit je 2 Eingängen und der Negier-Schaltung 78 und 2 Und-Schaltungen 79 mit je 2 Eingängen. Die Speicherung einer Zahl im Schieberegister 3 (3c) erfolgt dadurch, daß die Leitung b mit H- Potential angesteuert wird und der Eingang T mit einem Takt- Impuls durchgesteuert wird. Die Verschiebung des Schieberegister- Inhalts um 1 bit nach rechts erfolgt dadurch, daß die Leitung c mit H-Potential angesteuert wird und der Eingang T mit einem Takt-Impuls durchgesteuert wird. Die Verschiebung des Schieberegister-Inhalts um ein bit nach links erfolgt dadurch, daß die Leitung a mit H-Potential angesteuert wird und der Eingang T mit einem Takt-Impuls durchgesteuert wird.

Das Schieberegister 3d (Fig. 8) weist im Vergleich mit dem Schieberegister 3c (Fig. 7) den Unterschied auf, daß der Inhalt des Schieberegisters nach links mit einem Takt- Impuls um 4 bit verschoben wird.

Die elektronische Multiplizier-Dividierschaltung Type E hat im Ausgangs-Bereich nicht nur ein Schieberegister, sondern 2 Schieberegister, weil diese beiden Schieberegister 7 und 8 nur je eine Schieberichtung haben. Das Schieberegister 7 ist links-schiebend und das Schieberegister 8 rechts-schiebend. Eine Teil-Schaltung des Schieberegisters 7 besteht aus einem Doppel-Flip-Flop 80 und der Und-Schaltung 81 mit 2 Eingängen und der Negier-Schaltung 82 und der Und-Schaltung 83 mit 2 Eingängen und 2 Oder-Schaltungen 84 mit je 2 Eingängen und 2 Und-Schaltungen 85 mit je 2 Eingängen und der Negier-Schaltung 86 und 2 Und-Schaltungen 87. Eine Teil-Schaltung des Schieberegisters 8 besteht aus denselben Teilen.

Beim Multiplizieren ergibt sich die Wirkungsweise dieser Multiplizier-Dividierschaltung wie folgt: Bei jeder Addition werden beide Schieberegister quer durchgesteuert, in dem zuerst die Leitung a mit H-Potential angesteuert wird und dabei am Eingang T1 ein Takt-Impuls durchgesteuert wird und dann die Leitung c mit H-Potential angesteuert wird und dabei am Eingang T2 ein Takt-Impuls durchgesteuert wird. Nach dem ersten Additions-Zyklus wird der Inhalt des Schieberegisters 8 um 4 bit nach rechts verschoben, indem hierbei die Leitung d mit H-Potential angesteuert wird und dabei der Eingang T2 mit 4 Takt-Impulsen durchgesteuert wird. Beim Multiplizieren wird also nur mehrere Male der Inhalt des Schieberegisters 8 um 4 bit nach rechts verschoben. Bei der nächsten Addition ist keine abweichende Ansteuerung erforderlich, weil die in diesem Fall falsche Potentialreihe des Schieberegisters 7 mit 2 Quer-Takten weg ist.

Beim Dividieren ergibt sich die Wirkungsweise wie folgt: Bei jeder Subtraktion werden beide Schieberegister quer durchgesteuert, indem zuerst die Leitung a mit H-Potential angesteuert wird und dabei am Takt-Eingang T1 ein Takt- Impuls durchgesteuert wird und dann die Leitung c mit H- Potential angesteuert wird und dabei am Eingang T2 ein Takt-Impuls durchgesteuert wird. Der Dividend wird in das Schieberegister 7 eingegeben (eingetaktet). Infolgedessen muß vor der ersten Subtraktion das Schieberegister 8 quer durchgesteuert werden, indem die Leitung c mit H-Potential angesteuert wird und dabei der Eingang T2 mit einem Takt- Impuls durchgesteuert wird. Vor jeder Subtraktion muß also der Dividend oder Rest-Divident in beiden Schieberegistern (Stellen-gleich) gespeichert sein. Die Verschiebung des Rest-Dividenden um 4 bit nach links erfolgt dadurch, daß die Leitung b mit H-Potential angesteuert wird und der Eingang T1 mit 4 Takt-Impulsen durchgesteuert wird. Im Anschluß an diese Längs-Verschiebung ist auch wieder eine Quer-Durchsteuerung des Schieberegisters 8 erforderlich, welche dadurch erfolgt, daß die Leitung c mit H-Potential angesteuert wird und der Eingang T2 mit einem Takt-Impuls durchgesteuert wird.

Das Schieberegister 3 (3a oder 3b oder 3c oder 3d) ist somit nach rechts mit einer Verlängerung versehen, weil bei Multiplikation die Multiplikations-Zwischen-Ergebnis- Zahlen in diesem Schieberegister 3 gespeichert werden und weil der Inhalt dieses Schieberegisters 3 nach jedem Multiplikations-Additions-Zyklus um 4 bit nach rechts verschoben wird. Dieses Schieberegister 3 ist auch deshalb nach rechts mit einer Verlängerung versehen, weil bei Division der Dividend in diesem Schieberegister 3 gespeichert ist und im extremen Fall eine Länge von 12×4 bit hat und zunächst ganz in dieser Verlängerung gespeichert sein muß.

Die Verlängerung dieses Schieberegisters 3 nach rechts hat die Teil-Schaltung 100 nicht, weil diese bei dieser Verlängerung nicht erforderlich sind. Somit haben auch die Oder-Schaltungen 44 nur 2 Eingänge (Schieberegister 3a nach Fig. 5).

Bei der Multiplizier-Schaltung Type E, welche im Ausgangs- Bereich 2 Schieberegister 8 und 7 mit entgegengesetzter Schieberichtung aufweist (Fig. 9) müssen beide Schieberegister 7 und 8 nach rechts verlängert sein.

Das Schieberegister 5 kann länger sein, wie das Schieberegister 4, weil die maximale Stellenzahl des Multiplikators nicht nach oben begrenzt ist, wie die Stellenzahl des Multiplikanden oder des Divisors.

In Fig. 10 ist für das Schieberegister 3b (Fig. 6) das Ansteuer-Diagramm für die Leitungen p und q dargestellt.

Claims (8)

1. Elektronische Multiplizer-Dividierschaltung, welche aus einer Anzahl Addier-Subtrahierschaltungen besteht, welche von Addition auf Subtraktion umschaltbar sind und von Subtraktion auf Addition umschaltbar sind und bei der die Anzahl der erforderlichen Schaltungen (1) mittels in entsprechender Richtung verlängerten Schieberegistern und mittels Beschränkung der Multiplikanden- Stellenzahl und der Divisor-Stellenzahl auf weniger als 8 Dezimal-Stellen ausreichend klein gehalten wird und im Ausgangs-Bereich 2 Schieberegister mit entgegengesetzter Schieberichtung aufweist oder nur ein Schieberegister für beide Schieberichtungen aufweist, dadurch gekennzeichnet, daß in diesem Ausgangs- Bereich (N) keine zusätzliche Potential-Speicherreihe angeordnet ist.

2. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß im Ausgangs- Bereich (N) nur ein Schieberegiser (3) angeordnet ist, in dem der Inhalt in beiden Richtungen verschoben werden kann.

3. Elektronische Multiplizier-Dividierschaltungen nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Schieberegister (3; 3a) quer angeordnete Doppel-Flip-Flop (30) aufweist.

4. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß bei den Sonder-Ausführungen an Stelle der Doppel-Flip-Flops (30) je 2 einzelne Flip-Flops (46 und 48) angeordnet sind, deren Tor-Schaltungen mit zeitlichen Sicherheitsabstand mit H-Potential angesteuert werden.

5. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Schieberegister (3; 3c) Schaltungen (95) aufweist, mittels denen 2 doppelte Tor- Schaltungen eingespart werden.

6. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 und 2 und 5, dadurch gekennzeichnet, daß die Sonder- Ausführung des Schieberegisters (3c; 3d) so ausgebildet ist, daß es in einer Richtung pro Schieberegister- Takt eine Verschiebung um 4 bit aufweist.

7. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie im Ausgangs- Bereich zwei Schieberegister mit entgegengesetzter Schieberichtung aufweist und daß die eventuelle Negier- Ansteuerung über Spezial-Ansteuer-Schaltungen (95) erfolgt.

8. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 und 2 und 4, dadurch gekennzeichnet, daß die Sonder-Ausführung des Schieberegisters (3a oder 3b) so ausgebildet ist, daß es in einer Richtung pro Schieberegister-Takt eine Verschiebung um 4 bit aufweist.