[go: up one dir, main page]

DE3721553A1 - Addierschaltung im 54321-code - Google Patents

Addierschaltung im 54321-code

Info

Publication number
DE3721553A1
DE3721553A1 DE19873721553 DE3721553A DE3721553A1 DE 3721553 A1 DE3721553 A1 DE 3721553A1 DE 19873721553 DE19873721553 DE 19873721553 DE 3721553 A DE3721553 A DE 3721553A DE 3721553 A1 DE3721553 A1 DE 3721553A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
potential
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873721553
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19873718032 external-priority patent/DE3718032A1/de
Application filed by Individual filed Critical Individual
Priority to DE19873721553 priority Critical patent/DE3721553A1/de
Publication of DE3721553A1 publication Critical patent/DE3721553A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4912Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description

Gegenstand der Erfindung ist eine elektronische Addierschaltung im 54 321-Code, welche für die Verarbeitung der Wertigkeiten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 2 nicht aus Einzel-Addierschaltungen oder Einzel-Verschiebeschaltungen besteht. Auch diese Addier­ schaltung ist mit einer Eins-Aufwärts-Verschiebeschaltung 4 versehen, welche mit einer Geradeaus-Schaltung kombiniert ist und welche sehr einfach ist, weil die Haupt-Schaltung 2 nur die Wertigkeit 2 verarbeitet. Im Vergleich mit der Addier­ schaltung nach der Haupt-Patentanmeldung weist die vorlie­ gende Addierschaltung den Unterschied auf, daß die Haupt- Schaltung 2 nur aus 5 Und-Schaltungen mit je 2 Eingängen und 5 Oder-Schaltungen mit je 2 Eingängen besteht.
Die Addierschaltung Type A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Be­ zeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dar­ gestellt. In Fig. 4 ist der duale Halb-Addierer 9 darge­ stellt, welcher bei den Addierschaltungen Type A 2 und B 2 an Stelle des dualen Voll-Addierers 6 zur Verwendung kommt. In Fig. 1 und 5 ist die Addierschaltung Type B 1 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.
Die Addierschaltung Type A 1 (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschaltung 4 und der 1-aus-10-54 321-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wert­ igkeit 5. Die Eingangs-Schaltung 1 a besteht aus der Oder- Schaltung 11 mit 2 Eingängen und der Oder-Schaltung 12 mit 3 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Oder- Schaltung 21 mit 2 Eingängen und der Oder-Schaltung 22 mit 3 Eingängen. Die Haupt-Schaltung 2 besteht aus 5 Und-Schaltungen 9 mit je 2 Eingängen und 5 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 3 besteht aus 4 Negier-Schaltungen 26 und 3 Und-Schaltungen 27 mit je 2 Eingängen. Die Eins- Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeausschalt­ ung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negier-Schaltung 40. Die Schaltung 5 ist eine Umcodierschaltung, welche 1-aus-10-codierte Dezimalziffern in 54 321-codierte Dezimalziffern umwandelt und besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Ein­ gängen und der Oder-Schaltung 45 mit 5 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus den Oder-Schaltungen 13 und 15 und 23 mit je 2 Eingängen und den Und-Schaltungen 14 und 24 mit je 2 Eingängen und den zugehörigen Leit­ ungen.
Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schaltungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2-Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.
Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnungen f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.
Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergeb­ nis-Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Ein­ gänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wert­ igkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.
Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54 321-codiert an der A-Eingängen zur Anlage und der andere Summand ebenfalls 54 321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur An­ lage kommt, haben in der Eingangs-Schaltung 1 a die Oder- Schaltungen 11 und 12 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b die Oder-Schaltung 22 an ihrem Aus­ gang H-Potential und die Leitung s H-Potential. Der duale Voll-Addierer 6 hat hierbei nur an seinem Eingang k H-Poten­ tial und somit nur an seinem Ausgang m H-Potential, womit die Eins-Aufwärts-Verschiebeschaltung 4 auf Verschiebung vor­ angesteuert ist. Die Haupt-Schaltung 2 wird hierbei von den Ausgängen der Oder-Schaltungen 13 und 23 und vom Ausgang der Und-Schaltung 24 mit H-Potential angesteuert und hat somit an ihren Ausgängen a bis c H-Potential. Damit haben in den Schaltungen 4 und 5 die Und-Schaltung 37 und die Oder-Schaltungen 42 und 45 an ihrem Ausgang H-Potential und wird somit der duale Voll-Addierer 7, welcher die Wertigkeit 5 verar­ beitet, an seinem Eingang f mit H-Potential angesteuert. So­ mit hat hierbei auch der duale Voll-Addierer 7 auch nur an seinem Ausgang (i) H-Potential, weil er nur an einem Eingang mit H-Potential angesteuert wird. Damit haben die Ergebnis- Ausgänge C die Potentialreihe HLLHL und somit 54 321-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.
Falls die Ziffer 6 zur Ziffer 8 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 6 an den A- Eingängen zur Anlage kommt und die Ziffer 8 an den B-Ein­ gängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltung 11 an ihrem Ausgang H-Potential und wird der duale Voll-Addierer 7 an seinem Eingang g mit H-Potential angesteuert. In der Eingangs-Schaltung 1 b haben hierbei die Oder-Schaltungen 21 und 22 an ihrem Ausgang H-Potential und wird der duale Voll-Addierer 7 an seinem Eingang h mit H- Potential angesteuert. Der duale Voll-Addierer 6, welcher die Wertigkeit 1 verarbeitet, wird hierbei an zwei Eingängen (l und k) mit H-Potential angesteuert und hat somit an sei­ nem Ausgang m L-Potential und an seinem Übertrag-Ausgang n H-Potential. Die Haupt-Schaltung 2 wird hierbei von den Aus­ gängen der Oder-Schaltungen 15 und 23 mit H-Potential ange­ steuert und hat somit nur an den Ausgängen a und b H-Poten­ tial. Damit haben in den Schaltungen 4 und 5 die Und-Schalt­ ung 34 und die Oder-Schaltung 44 an ihrem Ausgang H-Poten­ tial und wird der Eingang f des dualen Voll-Addierers 7 nicht mit H-Potential angesteuert. Damit haben die Ergebnis- Ausgänge C die Potentialreihe LHLLL und somit 54 321-codiert die Ziffer 4 und hat der Übertrag-Ausgang y H-Potential, weil der duale Voll-Addierer 7 an zwei Eingängen (g und h) mit H-Potential angesteuert wird und diese Addition somit einen Übertrag hat.
Falls bei einer Addition außerdem am Übertrag-Eingang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher.
An Stelle des in Fig. 3 dargestellten dualen Voll-Addierers kann auch ein sonstiger dualer Voll-Addierer verwendet wer­ den.
Die Addierschaltung Type B 1 (Fig. 1 und 5) weist im Ver­ gleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Umcodierschaltung 5 die Umcodierschaltung 5 b angeordnet ist, welche auch eine 1-aus-10-54 321-Umcodierschaltung ist. Bei dieser Addier- Schaltung Type B 1 ist somit an Stelle der Oder-Schaltung 45 (5 Eingänge) die Oder-Schaltung 50 (2-Eingänge) angeordnet.
Die Addierschaltungen Type A 2 und B 2 weisen im Vergleich mit den Addierschaltungen Type A 1 und B 1 den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb-Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltungen so­ mit keinen Übertrag-Eingang x aufweisen und somit nicht gleichzeitig einen Übertrag verarbeiten können.

Claims (10)

1. Elektronische Addierschaltung im 54 321-Code, deren Haupt- Schaltung (2) in einer Richtung Leitungen (p) aufweist, in denen keine Oder-Schaltung angeordnet ist und in der anderen Richtung Leitungen aufweist, in denen pro Quer­ zeile je eine Oder-Schaltung (10) mit 2 Eingängen ange­ ordnet ist, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur von 4 Leitungen (e bis e 4) angesteuert wird.
2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) die Wertigkeit 2 verarbeitet.
3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung der Wertigkeit 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist.
4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch ge­ kennzeichnet, daß sie für die Verarbeitung der Wertigkeit 5 einen dualen Voll-Addierer (7) aufweist.
5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie eine Eins-Aufwärts-Verschiebeschaltung (4) aufweist, welche mit einer Geradeaus-Schaltung kombiniert ist.
6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) aus weniger als 8 Und-Schaltungen (9) mit je 2 Eingängen und weniger als 8 Oder-Schaltungen (10) mit je 2 Eingängen besteht.
7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Haupt- Schaltung (2) nur aus 5 Und-Schaltungen (9) mit je 2 Eingängen und 5 Oder-Schaltungen (10) mit je 2 Eingängen besteht.
8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 4 oder nach Anspruch 1 bis 7, dadurch ge­ kennzeichnet, daß die Eins-Aufwärts-Verschiebeschaltung (4) nur aus 9 Und-Schaltungen (31 bis 39) mit je 2 Ein­ gängen und einer Negierschaltung (40) besteht.
9. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß der Eingang (f) des dualen Voll- Addierers (7) von einer Oder-Schaltung (45) mit 5 Ein­ gängen angesteuert wird.
10. Elektronische Addierschaltung nach Anspruch 1 und 2 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß der Eingang (f) des dualen Voll- Addierers (7) vom Ausgang einer Oder-Schaltung (50) mit 2 oder 3 Eingängen angesteuert wird.
DE19873721553 1987-05-31 1987-06-10 Addierschaltung im 54321-code Ceased DE3721553A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873721553 DE3721553A1 (de) 1987-05-31 1987-06-10 Addierschaltung im 54321-code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873718032 DE3718032A1 (de) 1987-05-31 1987-05-31 Addierschaltung im 54321-code
DE19873721553 DE3721553A1 (de) 1987-05-31 1987-06-10 Addierschaltung im 54321-code

Publications (1)

Publication Number Publication Date
DE3721553A1 true DE3721553A1 (de) 1989-03-16

Family

ID=25856113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873721553 Ceased DE3721553A1 (de) 1987-05-31 1987-06-10 Addierschaltung im 54321-code

Country Status (1)

Country Link
DE (1) DE3721553A1 (de)

Similar Documents

Publication Publication Date Title
DE3721553A1 (de) Addierschaltung im 54321-code
DE3721555A1 (de) Addierschaltung im 51111-code
DE3718291A1 (de) Addierschaltung im 51111-code
DE3718032A1 (de) Addierschaltung im 54321-code
DE3717755A1 (de) Addierschaltung im 5211-code
DE3643346A1 (de) Addierschaltung im 5211-code
DE3719663A1 (de) Addierschaltung im 5211-code
DE3720533A1 (de) Addierschaltung im 54321-code
DE3719664A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3702565A1 (de) Addierschaltung im 5211-code
DE3720538A1 (de) Addierschaltung im 5211-code
DE3718328A1 (de) Addierschaltung im 5211-code
DE3728501A1 (de) Addierschaltung im 5211-code
DE3640809A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3627217A1 (de) Addierschaltung im 54321-code
DE3720536A1 (de) Addierschaltung im 51111-code
DE3629739A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3703178A1 (de) Addierschaltung im 5211-code
DE3642010A1 (de) Addierschaltung im 51111-code
DE3720535A1 (de) Addierschaltung im 54321-code
DE3642053A1 (de) Addierschaltung im 54321-code
DE3717504A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3720537A1 (de) Addierschaltung im 51111-code
DE3632182A1 (de) Addierschaltung im dezimal-1-aus-10-code
DE3638257A1 (de) Addierschaltung im dezimal-1-aus-10-code

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3718032

Format of ref document f/p: P

8131 Rejection