[go: up one dir, main page]

DE10303335A1 - Halbleiterbauteil - Google Patents

Halbleiterbauteil

Info

Publication number
DE10303335A1
DE10303335A1 DE10303335A DE10303335A DE10303335A1 DE 10303335 A1 DE10303335 A1 DE 10303335A1 DE 10303335 A DE10303335 A DE 10303335A DE 10303335 A DE10303335 A DE 10303335A DE 10303335 A1 DE10303335 A1 DE 10303335A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
regions
region
alternating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10303335A
Other languages
English (en)
Other versions
DE10303335B4 (de
Inventor
Yasuhiko Onishi
Tatsuji Nagaoka
Susumu Iwamoto
Takahiro Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE10303335A1 publication Critical patent/DE10303335A1/de
Application granted granted Critical
Publication of DE10303335B4 publication Critical patent/DE10303335B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbauteil beschrieben, mit einem Driftbereich 22, um den herum ein peripherer Bereich 30 aus einer Schicht mit alternierendem Leitfähigkeitstyp ("Wechselschicht") gebildet ist. Gemäß der Bauart des Halbleiterbauteils soll eine Feldstärkenerniedrigung des elektrischen Oberflächenfelds hauptsächlich im peripheren Bereich erleichtert sein, um eine höhere Durchbruchspannung und eine höhere Stromführungsfähigkeit zu realisieren. Hierfür enthält der Driftbereich 22 eine erste Wechselschicht und enthält der periphere Bereich 30 sowohl eine zweite Wechselschicht als auch in seinem Oberflächenteil eine dritte Wechselschicht. Die erste dieser Schichten enthält erste n-leitende Regionen 22a und erste p-leitende Regionen 22b, die mit einem Wiederholungsschritt P1 alternierend angeordnet sind; die zweite dieser Schichten schließt unmittelbar an die erste Wechselschicht an und enthält zweite n-leitende Regionen 30a und zweite p-leitende Regionen 30b, die mit einem Wiederholungsschritt P1 alternierend angeordnet sind, wobei die Verunreinigungskonzentration in der zweiten Wechselschicht im wesentlichen die gleiche ist wie die in der ersten Schicht alternierenden Leitfähigkeitstyps; die dritte Wechselschicht enthält dritte n-leitende Regionen 32a und dritte p-leitende Regionen 32b, die mit dem Wiederholungsschritt P1 alternierend angeordnet sind, wobei diese Schicht schwächer dotiert ist als die erste und die zweite Schicht; oder die Regionen der dritten Schicht sind ...

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauteil und betrifft speziell eine vertikale Leistungs-Halbleiterstruktur die verwendbar ist bei Feldeffekttransistoren mit isolierter Steuerelektrode (MOSFETs), MOSFETs mit Leitfähigkeitsmodulation (IGBTs), Bipolartransistoren und solchen aktiven Bauteilen, sowie bei Dioden und derartigen passiven Bauteilen. Insbesondere bezieht sich die Erfindung auf vertikale Leistungs-Halbleiterbauteile, die eine hohe Durchbruchspannung und eine hohe Stromleitfähigkeit haben.
  • Es gibt einen Kompromiß zwischen dem Ein-Widerstand (Stromleitfähigkeit) und der Durchbruchspannung von vertikalen Halbleiterbauteilen, die Elektroden enthalten, die sich über die beiden Hauptflächen des Halbleiterchips erstrecken, und einen vertikalen Driftbereich aufweisen, der einen Strom in Richtung der Dicke des Halbleiterchips fließen läßt. Um die Kompromißbeziehung mehr zu optimieren, ist nach dem Stand der Technik der vertikale Driftbereich mit einer Struktur mit alternierendem Leitfähigkeitstyp versehen worden, bestehend aus stark dotierten vertikalen n-leitenden und stark dotierten vertikalen p-leitenden Regionen, die streifenartig abwechselnd entlang den Hauptflächen des Halbleiterchips nach Art eines Laminats angeordnet sind. Der vertikale Driftbereich, der die Struktur mit dem alternierenden Leitfähigkeitstyp hat, verarmt bei gegebenen Voraussetzungen schnell. Im peripheren Bereich des Halbleiterbauteils, in dem praktisch kein Strom fließt, dehnen sich die Verarmungsschichten kaum nach außen oder in die tiefen Teile des Halbleitersubstrats aus, da die vertikalen n- leitenden Regionen und die vertikalen p-leitenden Regionen, die die Struktur mit dem alternierenden Leitfähigkeitstyp (in der folgenden Beschreibung zur Vereinfachung auch als "Wechselschicht" bezeichnet) bilden, im peripheren Bereich hoch dotiert sind. Aufgrund dieser hoch dotierten n-leitenden und p-leitenden vertikalen Regionen erreicht die elektrische Feldstärke im peripheren Bereich bald den kritischen Wert für Silicium, bevor die angelegte Spannung die vorgesehene Durchbruchspannung des Bauteils erreicht. Die entwurfsgemäße Durchbruchspannung wird insofern nicht erreicht.
  • Um das oben beschriebene Problem zu lösen, kann zweckmäßigerweise der periphere Bereich mit einer Struktur alternierenden Leitfähigkeitstyps versehen werden, die im Vergleich zur Struktur alternierenden Leitfähigkeitstyps in dem Driftbereich leichter dotiert ist. Alternativ und ebenfalls in bevorzugter Weise kann der periphere Bereich versehen werden mit einer Struktur alternierenden Leitfähigkeitstyps mit vertikalen n-leitenden Regionen und vertikalen p-leitenden Regionen, die enger, also in höherer Dichte angeordnet sind als in dem Driftbereich. Solche Strukturen sind z. B. bei MOSFETs bekannt.
  • Ein vertikaler n-Kanal-MOSFET nach diesem Stand der Technik enthält in einem Halbleiterchip eine Abflußschicht und in elektrischem Kontakt mit der Abflußschicht einen Driftbereich, der eine auf der Abflußschicht gebildete erste Wechselschicht der Art mit alternierendem Leitfähigkeitstyp umfaßt. Die erste Wechselschicht enthält erste n-leitende Regionen und erste p-leitende Regionen, die jeweils als Schichten geformt sind, die sich vertikal in der Dickenrichtung des Halbleiterchips erstrecken und sich entlang der Hauptfläche des Halbleiterchips laminatartig abwechseln; sie bilden im durchgeschalteten Zustand des Bauteils einen Strompfad.
  • Der vertikale n-Kanal-MOSFET enthält zwischen der Oberseite des Halbleiterchips und der Abflußschicht auch einen peripheren Bereich, der den Driftbereich umgibt und eine zweite Wechselschicht umfaßt, mit zweiten n-leitenden Regionen und zweiten p-leitenden Regionen. Auch diese Regionen sind so geformt, daß sich die jeweiligen Schichten vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Sie wechseln einander entlang der Hauptfläche des Halbleiterchips laminatartig ab. Die zweite Wechselschicht ist leichter dotiert als die erste Wechselschicht, oder das zweite Schrittmaß der Schichtwiederholung, also die Periode, mit der sich jeweils ein Paar der zweiten n-leitenden Region und der zweiten p-leitenden Region wiederholt, ist enger gewählt als das Schrittmaß, also die Periode, mit der jeweils ein Paar der ersten n-leitenden Region und der ersten p-leitenden Region sich wiederholt.
  • Die äußerste der ersten n-leitenden Regionen der ersten Wechselschicht steht in Kontakt mit der innersten p-leitenden Region der zweiten Wechselschicht, und zwischen diesen Regionen stellt sich ein Ladungsungleichgewicht ein. Da nämlich eine dieser Regionen im Sperrzustand des Bauteils nicht vollständig verarmt ist, wird in der Sperrschichtebene zwischen den Schichten eine Konzentration des elektrischen Felds bewirkt. Es ist deshalb schwierig, die entwurfsgemäße Durchbruchspannung tatsächlich zu erzielen.
  • Entsprechend ist es erwünscht, ein Halbleiterbauteil mit einem Driftbereich, der aus einer Schicht alternierenden Leitfähigkeitstyps besteht, und einem peripheren Bereich, der ebenfalls aus einer Schicht alternierenden Leitfähigkeitstyps besteht, zu schaffen, bei dem das elektrische Oberflächenfeld hauptsächlich im peripheren Bereich entspannt ist, so daß insgesamt eine höhere Durchbruchspannung und eine höhere Stromleitfähigkeit realisiert werden können.
  • Durch die Erfindung sollen diese Probleme gelöst werden. Die Erfindung bezieht sich auf ein Halbleiterbauteil, im wesentlichen umfassend: einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche; einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird; eine Schicht eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist; einen Driftbereich, der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist; und einen peripheren Bereich, der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist. Bei vertikalen MOSFETs ist der aktive Bereich ein Schaltbereich mit einer Kanaldiffusionsregion für eine Inversionsregion auf der Seite der ersten Hauptfläche und mit einer Quellenregion. Bei Bipolartransistoren ist der aktive Bereich ein Schaltbereich mit einer Emitterregion und einer Kollektorregion. Die Schaltbereiche sind aktive Bereiche oder passive Bereiche und haben die Funktion, auf der Seite der ersten Hauptfläche des Driftbereichs einen elektrisch leitfähigen Zustand oder einen elektrisch nichtleitenden Zustand zu wählen. Die Erfindung ist also nicht nur für MOSFETs anwendbar, sondern auch für andere Halbleiterbauteile wie IGBTs, Bipolartransistoren, FWDs und Schottkydioden.
  • Gemäß einem ersten Aspekt der Erfindung enthält der Driftbereich eine erste Schicht mit alternierendem Leitfähigkeitstyp, im folgenden als erste Wechselschicht bezeichnet, die ihrerseits erste Regionen des ersten Leitfähigkeitstyps und erste Regionen des zweiten Leitfähigkeitstyps enthält, welche als jeweilige Schichtlagen ausgebildet sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit einem ersten Wiederholungsschritt (Periode) abwechselnd, in einer Reihe parallel zur zweiten Hauptfläche aufgereiht sind; und enthält der periphere Bereich erstens eine zweite Schicht mit alternierendem Leitfähigkeitstyp, im folgenden als zweite Wechselschicht bezeichnet, die ihrerseits zweite Regionen des ersten Leitfähigkeitstyps und zweite Regionen des zweiten Leitfähigkeitstyps enthält, die als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit dem ersten Wiederholungsschritt abwechselnd, in einer Reihe parallel zur zweiten Hauptfläche aufgereiht sind, wobei die Verunreinigungskonzentration in der Wechselschicht die gleiche ist wie die Verunreinigungskonzentration in der ersten Wechselschicht; und zweitens in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp, im folgenden als dritte Wechselschicht bezeichnet, die ihrerseits dritte Regionen des ersten Leitfähigkeitstyps und dritte Regionen des zweiten Leitfähigkeitstyps enthält, die als jeweilige Schichtlagen geformt sind, welche sich senkrecht zur zweiten Hauptfläche erstrecken, wobei die dritten Regionen des ersten und des zweiten Leitfähigkeitstyps, einander abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind und die Verunreinigungskonzentration in der dritten Wechselschicht niedriger ist als die Verunreinigungskonzentration in der ersten Wechselschicht. Die Regionen des ersten oder des zweiten Leitfähigkeitstyps können auch eine zusammenhängende Region sein, in die die Regionen des anderen Leitfähigkeitstyps eingestreut sind.
  • Vorteilhafterweise sind die erste Wechselschicht und die zweite Wechselschicht, die ungefähr den gleichen Wiederholungsschritt haben, zueinander zusammenhängend. Diese Konfiguration erleichtert es, zu verhindern, daß entlang der Grenzfläche zwischen diesen Wechselschichten ein Ladungsungleichgewicht auftritt, und erleichtert das Sicherstellen der Nenn-Durchbruchspannung.
  • Da die dritte Wechselschicht, die leichter dotiert ist als die zweite Wechselschicht, sich auf dieser zweiten Wechselschicht befindet, wird die dritte Wechselschicht im Sperrzustand des Halbleiterbauteils schneller verarmt als die genannte zweite Schicht. Das elektrische Oberflächenfeld des peripheren Bereichs wird also vermieden und eine höhere Durchbruchspannung wird erreicht.
  • Gemäß einem zweiten Aspekt der Erfindung enthält der Driftbereich eine erste Wechselschicht, also mit alternierendem Leitfähigkeitstyp, die ihrerseits erste Regionen des ersten Leitfähigkeitstyps und erste Regionen des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen ausgebildet sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit einem ersten Wiederholungsschritt abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind; und enthält der periphere Bereich erstens eine zweite Wechselschicht, die ihrerseits zweite Regionen des ersten Leitfähigkeitstyps und zweite Regionen des zweiten Leitfähigkeitstyps enthält, die als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und einander mit dem ersten Wiederholungsschritt abwechselnd parallel zur zweiten Hauptfläche aufgereiht sind, wobei die Verunreinigungskonzentration in der zweiten Wechselschicht die gleiche ist wie die Verunreinigungskonzentration in der ersten Wechselschicht; und enthält zweitens in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Wechselschicht, die dritte Regionen des ersten Leitfähigkeitstyps und dritte Regionen des zweiten Leitfähigkeitstyps enthält, die als jeweilige Schichtlagen geformt sind, welche sich senkrecht zur zweiten Hauptfläche erstrecken, wobei die dritten Regionen des ersten und des zweiten Leitfähigkeitstyps, einander mit einem zweiten Wiederholungsschritt abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind, wobei der zweite Wiederholungsschritt kleiner ist als der erste Wiederholungsschritt. Die Regionen des ersten oder des zweiten Leitfähigkeitstyps können auch eine zusammenhängende Region sein, in die die Regionen des anderen Leitfähigkeitstyps eingestreut sind.
  • Da die erste Wechselschicht und die zweite Wechselschicht unterbrechungslos aneinander anliegen, wird über die Grenzfläche zwischen diesen beiden Schichten kaum ein Ladungsungleichgewicht erzeugt. Die vorgesehene Durchbruchspannung kann also leicht erzielt werden.
  • Da die dritten Wechselschicht, deren Wiederholungsschritt kleiner ist als der der zweiten Wechselschicht, auf dieser zweiten Schicht sitzt, verarmt im Sperrzustand des Halbleiterbauteils diese dritte Schicht schneller als die zweite Schicht. Das elektrische Oberflächenfeld des peripheren Bereichs wird dadurch unterdrückt und eine höhere Durchbruchspannung erzielt.
  • Vorteilhafterweise ist die dritte Wechselschicht maximal halb so dick wie die erste Wechselschicht, und steht die dritte Wechselschicht in Kontakt mit der ersten Hauptfläche.
  • Wenn die dritte Wechselschicht sich bis unter die Randpartie der aktiven Region erstreckt, wird die Lokalisierung des elektrischen Felds unterhalb des peripheren Teils des aktiven Bereichs erleichtert.
  • Die folgenden Maßnahmen erweisen sich einzeln oder in Kombination als speziell bevorzugenswert: daß die ersten Regionen des ersten Leitfähigkeitstyps, die ersten Regionen des zweiten Leitfähigkeitstyps, die zweiten Regionen des ersten Leitfähigkeitstyps, die zweiten Regionen des zweiten Leitfähigkeitstyps, die dritten Regionen des ersten Leitfähigkeitstyps und die dritten Regionen des zweiten Leitfähigkeitstyps als jeweilige Streifen geformt sind, die sich in einer Ebene parallel zur zweiten Hauptfläche aneinanderreihen; daß die Richtung, in der die ersten Regionen des ersten Leitfähigkeitstyps und die ersten Regionen des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind, angenähert parallel oder angenähert rechtwinklig zu der Richtung ist, in der die dritten Regionen des ersten Leitfähigkeitstyps und die dritten Regionen des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind; und daß die Richtung, in der die ersten Regionen des ersten Leitfähigkeitstyps und die ersten Regionen des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind, angenähert parallel ist zur Richtung, in der die zweiten Regionen des ersten Leitfähigkeitstyps und die zweiten Regionen des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind.
  • Als vorteilhafte Alternative gibt es auch die Maßnahme, daß die ersten bis dritten Regionen des ersten Leitfähigkeitstyps oder die ersten bis dritten Regionen des zweiten Leitfähigkeitstyps z. B. säulenförmig auf Gitterpunkten jeweiliger planarer polygonaler Gitter stehen.
  • Vorteilhafterweise umfaßt das Bauteil weiterhin eine Kanalstopperregion des ersten Leitfähigkeitstyps, die um die zweite Wechselschicht und die dritte Wechselschicht herumverläuft und die mit der Schicht mit niedrigem elektrischem Widerstand verbunden ist.
  • Weiterhin wird bevorzugt, daß das Halbleiterbauteil auch einen Isolierflim, der die dritte Wechselschicht überdeckt, und eine Feldplatte umfaßt, die wenigstens den inneren Teil der dritten Wechselschicht überdeckt, wobei hier der Isolierfilm dazwischenliegt.
  • Eine weitere bevorzugte Ausführung stellt es dar, daß das Halbleiterbauteil weiterhin einen oder mehrere Ringe des zweiten Leitfähigkeitstyps enthält, der/die um den aktiven Bereich und auf der Seite der ersten Hauptfläche der dritten Wechselschicht verläuft bzw verlaufen. Der eine oder die mehreren Ringe des zweiten Leitfähigkeitstyps arbeitet/arbeiten als Schutzringe, die die Durchbruchspannung verteilen, um das elektrische Oberflächenfeld zu beherrschen.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • Fig. 1 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer ersten Ausführungsform der Erfindung;
  • Fig. 2 einen Querschnitt in der Ebene A-A' von Fig. 1;
  • Fig. 3 einen Querschnitt in einer Ebene B-B' in Fig. 1;
  • Fig. 4 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer zweiten Ausführungsform der Erfindung;
  • Fig. 5 einen Querschnitt in einer Ebene A-A' von Fig. 4;
  • Fig. 6 einen Querschnitt in einer Ebene B-B' von Fig. 4;
  • Fig. 7 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer dritten Ausführungsform der Erfindung;
  • Fig. 8 einen Querschnitt in einer Ebene A-A' von Fig. 7;
  • Fig. 9 einen Querschnitt in einer Ebene B-B' von Fig. 7;
  • Fig. 10 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer vierten Ausführungsform der Erfindung;
  • Fig. 11 einen Querschnitt in einer Ebene A-A' von Fig. 10;
  • Fig. 12 einen Querschnitt in einer Ebene B-B' von Fig. 10;
  • Fig. 13 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer fünften Ausführungsform der Erfindung;
  • Fig. 14 einen Querschnitt in einer Ebene A-A' von Fig. 13;
  • Fig. 15 einen Querschnitt in einer Ebene B-B' von Fig. 13;
  • Fig. 16 einen Querschnitt durch einen vertikalen MOSFET gemäß einer sechsten Ausführungsform;
  • Fig. 17 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer siebten Ausführungsform der Erfindung;
  • Fig. 18 einen Querschnitt in einer Ebene A-A' von Fig. 17;
  • Fig. 19 einen Querschnitt in einer Ebene B-B' von Fig. 17;
  • Fig. 20 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer achten Ausführungsform der Erfindung;
  • Fig. 21 einen Querschnitt in einer Ebene A-A' von Fig. 20;
  • Fig. 22 einen Querschnitt in einer Ebene B-B' von Fig. 20;
  • Fig. 23 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer neunten Ausführungsform der Erfindung;
  • Fig. 24 einen Querschnitt in einer Ebene A-A' von Fig. 23;
  • Fig. 25 eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer zehnten Ausführungsform der Erfindung;
  • Fig. 26 einen Querschnitt in einer Ebene A-A' von Fig. 25;
  • Fig. 27 einen Querschnitt in einer Ebene B-B' von Fig. 25;
  • Fig. 28 eine Draufsicht auf einen vertikalen MOSFET gemäß einer elften Ausführungsform der Erfindung;
  • Fig. 29 eine Draufsicht auf einen vertikalen MOSFET gemäß einer zwölften Ausführungsform der Erfindung;
  • Fig. 30 eine Draufsicht auf einen vertikalen MOSFET gemäß dem Stand der Technik unter Darstellung eines Viertels des Driftbereichs und des peripheren Bereichs (des die Durchbruchspannung haltenden Bereichs) dieses MOSFETs;
  • Fig. 31 einen vertikalen Querschnitt in einer Ebene A-A' von Fig. 30;
  • Fig. 32 einen vertikalen Querschnitt in einer Ebene B-B' von Fig. 30.
  • In der folgenden Beschreibung geben die Buchstäben n und p den Leitfähigkeitstyp einer Region oder einer Schicht an und bedeuten, daß die Majoritätsträger Elektronen bzw Löcher sind. Das Suffix "+" auf der rechten Schulter des Buchstabens "n" bzw "p", der den Leitfähigkeitstyp des Bereichs oder der Schicht angibt, bedeutet, daß die Region oder Schicht stark dotiert ist, während das Suffix "-" auf der rechten Schulter des Buchstabens "n" oder "p" bedeutet, daß die Region oder Schicht relativ schwach oder leicht dotiert ist. In der folgenden Beschreibung wird die n-Leitung als erster Leitfähigkeitstyp und die p-Leitung als zweiter Leitfähigkeitstyp bezeichnet, die Erfindung ist jedoch auch auf Halbleiterbauteile anwendbar, bei denen der erste Leitfähigkeitstyp die p-Leitung und der zweite Leitfähigkeitstyp die n-Leitung ist.
  • Zunächst wird unter Bezugnahme auf die Fig. 30 bis 32 der durch die Erfindung verbesserte Stand der Technik beschrieben. Fig. 30 zeigt in Draufsicht ein Viertel eines bekannten vertikalen n-Kanal-MOSFETs, wobei der Driftbereich und ein peripherer Bereich (der Durchbruchfestigkeitsbereich) des MOSFETs zu sehen sind. Die Fig. 31 und 32 zeigen Vertikalschnitte durch den MOSFET, und zwar Fig. 31 in einer Ebene A-A' und Fig. 32 in einer Ebene B-B' von Fig. 30.
  • Es wird auf diese Figuren Bezug genommen. Der MOSFET enthält: eine n+-leitende Abflußschicht 11 (Kontaktschicht) mit niedrigem elektrischem Widerstand, eine Abflußelektrode 18 an der Rückseite (der zweiten Hauptfläche) des Halbleiterchips und in elektrischem Kontakt mit der Abflußschicht 11 einen Driftbereich 22, die eine auf der Abflußschicht 11 gebildete erste Wechselschicht, nämlich eine Schicht der Art mit alternierendem Leitfähigkeitstyp umfaßt, stark dotierte p-leitende Basisregionen (p-leitende Topfregionen oder Kanaldiffusionsregionen) 13a, die selektiv im Oberflächenbereich des Driftbereichs 22 gebildet sind, eine stark dotierte n+-leitende Quellenregion 14, die selektiv im Oberflächenteil der p-leitenden Basisregion 13a ausgebildet ist, eine Polysilicium-Steuerelektrodenschicht 16 über der ersten Hauptfläche des Halbleiterchips mit dazwischen eingebrachtem Steuerregion-Isolierfilm 15, und eine über Kontaktlöcher, die durch einen Zwischenschicht-Isolationsfilm 19a gebohrt sind, in elektrischem Kontakt mit den p-leitenden Basisregionen 13a und den n+-leitenden Quellenregionen 14 stehende Quellenelektrode 17. Die n+-leitende Quellenregion 14 ist flach in der p-leitenden Basisregion 13a gebildet, die mit einem Topf oder einer Wanne so geformt ist, daß eine Doppel-Diffusions-MOS-Region gebildet wird, die die aktive Region des Bauteils darstellt. In der p-leitenden Basisregion 13a befindet sich eine p+-leitende Kontaktregion 26. In in der Figur nicht sichtbarer Weise ist die Steuerelektrodenschicht 16 mit einem Steuer-Verdrahtungs-Metallfilm über der Steuerelektrodenschicht 16 verbunden.
  • Die erste Wechselschicht im Driftbereich 22 enthält erste n-leitende Regionen 22a und erste p-leitende Regionen 22b. Diese Regionen 22a und 22b sind jeweils als streifenförmige Schichten geformt, die sich in der in der Zeichnung veranschaulichten Weise vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Sie sind mit einem Schrittmaß P1 abwechselnd entlang der größeren Hauptfläche, also der Oberseite des Halbleiterchips in Laminatart angeordnet. Die oberen Enden der ersten n-leitenden Regionen 22a stehen in Kontakt mit eingeschichteten Regionen 12e, die zwischen den p-leitenden Basisregionen 13a liegen, und die unteren Enden der Regionen 22a stehen in Kontakt mit der n+-leitenden Abflußschicht 11. Die Regionen 22a selbst bilden einen wesentlichen Strompfad im durchgeschalteten Zustand des Bauteils. Die oberen Enden der ersten p-leitenden Regionen 22b stehen in Kontakt mit den Topf-Unterseiten der jeweiligen p-leitenden Basisregionen 13a, und ihre unteren Enden stehen wiederum in Kontakt mit der n+-leitenden Abflußschicht 11.
  • Der vertikale n-Kanal-MOSFET enthält auch einen peripheren Bereich 20 zwischen der Oberseite des Halbleiterchips und der Abflußschicht 11. Der Bereich 20 umgibt der Driftbereich 22 und umfaßt eine zweite Wechselschicht, mit zweiten n-leitenden Regionen 20a und zweiten p-leitenden Regionen 20b. Diese Regionen 20a und 20b sind so geformt, daß sich die jeweiligen Schichten vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Sie wechseln einander mit einem Schrittmaß P2 entlang der Hauptfläche (Oberseite) des Halbleiterchips laminatartig ab. Ein isolierender Oxidfilm 23 oder ein sonstiger Isolierfilm aus Thermaloxid oder einem Phosphorsilikaglas (PSG) ist auf dieser zweiten Wechselschicht im peripheren Bereich 20 zum Oberflächenschutz und zur Oberflächenstabilisierung ausgebildet. Zur Erleichterung des Expandierens der Verarmungsschichten in der zweiten Wechselschicht ist entweder diese leichter dotiert als die erste Wechselschicht, oder es ist das zweite Schrittmaß P2 der Schichtwiederholung, also die Periode, mit der sich jeweils ein Paar des zweiten n-leitenden Bereichs 20a und des zweiten p-leitenden Bereichs 20b wiederholt, enger gewählt als das erste Schrittmaß P1, also die Periode, mit der sich jeweils ein Paar der ersten n-leitenden Region 22a und der ersten p-leitenden Region 22b wiederholt. Um den peripheren Bereich 20 herum ist als n-leitender Kanal die Stopperregion 50 gebildet, die elektrisch mit der auf der ersten Hauptfläche auf der Seite der Stopperregion 50 sitzenden Stopperelektrode 51 verbunden ist.
  • Der in den Fig. 30 bis 32 dargestellte vertikale MOSFET bereitet jedoch die folgenden Probleme:
    Die äußerste der ersten n-leitenden Regionen 22a der ersten Wechselschicht im Driftbereich 22 ist mit 22aa bezeichnet, und die innerste Region 22b der zweiten Wechselschicht im peripheren Bereich 20 ist mit 22bb bezeichnet. Zwischen diesen liegt eine Grenzfläche F. Die äußerste Region 22aa steht über die Grenzfläche F in Kontakt mit der innersten Region 20bb. Da die Verunreinigungskonzentration in dieser Region 20bb unterschiedlich von der Verunreinigungskonzentration in der Region 22aa ist, oder der Wiederholungsschritt der alternierenden Regionen in den Bereichen 20 und 22 unterschiedlich ist, tritt zwischen den Regionen 22aa und 20bb ein Ladungsungleichgewicht (charge imbalance) auf. Da eine der Schichten 22aa und 20bb im Sperrzustand des Bauteils nicht vollständig verarmt ist, wird in der Sperrschichtfläche F zwischen der ersten und der zweiten Wechselschicht eine Lokalisierung des elektrischen Felds bewirkt. Es ist deshalb schwierig, die entwurfsgemäße Durchbruchspannung zu erzielen. Da das Ladungsungleichgewicht zwischen den Regionen 22aa und 20bb eine umso stärkere Erniedrigung der Durchbruchspannung bewirkt, je dicker die Wechselschichten zur Erzielung eines vertikalen Halbleiterbauteils höherer Durchbruchspannungsklasse dimensioniert sind, arbeitet die zweite Wechselschicht, die im peripheren Bereich 20 des Bauteils zum Erhalten einer höheren Durchbruchspannung ausgebildet ist, nicht in der beabsichtigten Weise. Die nachfolgend beschriebenen Ausführungsformen der Erfindung schaffen hier Abhilfe.
    • Erste Ausführungsform
  • Die Fig. 1 bis 3 zeigen in Ansichten entsprechend den Fig. 30 bis 32 in Draufsicht ein Viertel des Driftbereichs (des aktiven Bereichs) und des peripheren Bereichs eines vertikalen MOSFETs gemäß einer ersten Ausführungsform der Erfindung, wobei die Fig. 2 und 3 Schnittansichten in Ebenenabschnitten A-A' bzw B-B' von Fig. 1 zeigen.
  • Es wird auf diese Figuren Bezug genommen. Der vertikale n-Kanal-MOSFET gemäß der ersten Ausführungsform enthält: eine n+-leitende Abflußschicht 11 (Kontaktschicht) mit niedrigem elektrischem Widerstand; eine Abflußelektrode 18 an der Rückseite (der zweiten Hauptfläche) des Halbleiterchips; in elektrischem Kontakt mit der Abflußschicht 11 einen Driftbereich 22, der eine auf der Abflußschicht 11 gebildete erste Wechselschicht, also der Art mit alternierendem Leitfähigkeitstyp, umfaßt; stark dotierte p-leitende Basisregionen (p-leitende Topfregionen) 13a, die selektiv im Oberflächenbereich des Driftbereichs 22 gebildet sind; eine stark dotierte n+-leitende Quellenregion 14, die selektiv im Oberflächenteil der p-leitenden Basisregion 13a ausgebildet ist; eine Polysilicium-Steuerelektrodenschicht 16 über der ersten Hauptfläche des Halbleiterchips mit dazwischen eingebrachtem Steuerregion-Isolierfilm 15; eine über Kontaktlöcher, die durch einen Zwischenschicht-Isolationsfilm 19a gebohrt sind, in elektrischem Kontakt mit den p-leitenden Basisregionen 13a und den n+-leitenden Quellenregionen 14 stehende Quellenelektrode 17; einen peripheren Bereich 30; und eine Stopperregion 50.
  • Die n+-leitende Quellenregion 14 ist jeweils flach in der p-leitenden Basisregion 13a gebildet, die mit einem Topf oder einer Wanne so geformt ist, daß eine Doppel-Diffusions-MOS-Region gebildet wird, die die aktive Region des Bauteils darstellt. In der p-leitenden Basisregion 13a befindet sich weiterhin in der in Fig. 2 dargestellten Anordnung eine p+-leitende Kontaktregion 26. In in der Figur nicht sichtbarer Weise ist die Steuerelektrodenschicht 16 mit einem über der Steuerelektrodenschicht 16 befindlichen Steuer-Verdrahtungs-Metallfilm verbunden. Zwischen den p-leitenden Basisregionen 13a liegen eingeschichtete Regionen 12e.
  • Der Driftbereich 22 entspricht im wesentlichen dem Teil des Halbleiterchips unter der Basisregion 13a, die als der aktive Bereich des Bauteils dient. Die erste Wechselschicht im Driftbereich 22 enthält erste n-leitende Regionen 22a und erste p-leitende Regionen 22b. Diese Regionen 22a und 22b sind jeweils als streifenförmige, mit einem Wiederholungsschritt P1 alternierende Schichten geformt, die sich vertikal in der Dickenrichtung des Halbleiterchips in der in der Zeichnung veranschaulichten Weise erstrecken. Sie sind also abwechselnd entlang der Oberseite des Halbleiterchips in Laminatart angeordnet. Die ersten n-leitenden Regionen 22a, deren oberes Ende in Kontakt mit den Regionen 12e steht, bilden einen Strompfad im durchgeschalteten Zustand des Bauteils. Die Regionen 22a, deren obere nicht in Kontakt mit den Regionen 12e steht, ergeben praktisch keinen Strompfad. Die unteren Enden der Regionen 22a stehen in Kontakt mit der n+-leitenden Abflußschicht 11. Die oberen Enden der ersten p-leitenden Regionen 22b stehen in Kontakt mit den Topf-Unterseiten der jeweiligen p-leitenden Basisregionen 13a, und ihre unteren Enden stehen wiederum in Kontakt mit der n+-leitenden Abflußschicht 11.
  • Der vertikale n-Kanal-MOSFET enthält, wie erwähnt, den peripheren Bereich 30 zwischen der Oberfläche des Halbleiterchips und der Abflußschicht 11. Der Bereich 30 umgibt der Driftbereich 22 und umfaßt auf der Abflußschicht 11 eine zweite Wechselschicht und umfaßt weiterhin eine dritte Wechselschicht, die auf der zweiten Wechselschicht, also an der ersten Hauptfläche des Halbleiterchips, angeordnet ist. Die zweite Wechselschicht besteht aus zweiten n-leitenden Regionen 30a und zweiten p-leitenden Regionen 30b. Diese Regionen 30a und 30b sind so geformt, daß sich die jeweiligen Schichten vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Die zweite n-leitende Region 30a und die zweite p-leitende Region 30b wechseln sich laminatartig entlang der Hauptfläche des Halbleiterchips mit einem Wiederholungsschritt P1 ab, der gleich dem Wiederholungsschritt in der ersten Wechselschicht ist. Die Verunreinigungskonzentration in der zweiten Wechselschicht im peripheren Bereich 30 ist etwa die gleiche wie in der ersten Wechselschicht im Driftbereich 22.
  • Die dritte Wechselschicht enthält dritte n--leitende Regionen 32a und dritte p--leitende Regionen 32b. Diese Regionen 32a und 32b sind als jeweilige Schichten geformt, die ebenso dick sind wie zweiten n-leitenden Regionen 30a bzw die zweiten p-leitenden Regionen 30b. Die dritten Regionen 32a und 32b verlaufen vertikal in Richtung der Dicke des Halbleiterchips und wechseln einander laminatartig entlang von dessen Hauptfläche wiederum mit der Periode oder dem Wiederholungsschritt P1 ab, und zwar so, daß die dritten Bereiche 32a genau auf den zweiten Bereichen 30a und die dritten Bereiche 32b genau auf den zweiten Bereichen 30b stehen.
  • In der planaren Anordnung sind die Regionen in der ersten, der zweiten und der dritten Wechselschicht jeweils als Streifen geformt, die parallel zueinander verlaufen. Die schichtförmigen Bereiche 32a und 32b, die am nächsten an der ersten Wechselschicht im Driftbereich 22 liegen, sind als Regionen 32aa bzw 32ba bezeichnet. Sie verlaufen parallel zur ersten Wechselschicht, und zwar unterhalb der äußersten p-leitenden Basisregion 13a. Und diejenigen p--leitenden Regionen 32b und n--leitenden Regionen 32a, deren Endflächen in Kontakt mit den Endflächen der ersten p-leitenden Regionen 22b bzw der ersten n-leitenden Regionen 22a sind, sind als 32bb bzw 32ab (Fig. 1) bezeichnet. Sie verlaufen ebenfalls bis unter die p-leitenden Basisregionen 13a.
  • Auf der dritten Wechselschicht ist ein Oxidfilm 33 oder ein sonstiger Isolierfilm so ausgebildet, daß er vom Driftbereich 22 zum peripheren Bereich 30 schrittweise dicker wird. Von der Quellenelektrode 17 erstreckt sich über den Oxidfilm 33 eine Feldplatte FP, die einen Teil der dritten Wechselschicht überdeckt. Um den peripheren Bereich 30 herum ist als n-leitender Kanal die Stopperregion 50 gebildet, die elektrisch mit der auf der ersten Hauptfläche auf der Seite der Stopperregion 50 sitzenden Stopperelektrode 51 verbunden ist.
  • Der vertikale MOSFET gemäß der ersten Ausführungsform gehört der 600-V-Klasse an. Die Dimensionierungen und Verunreinigungskonzentrationen der ihn bildenden Schichten und Regionen werden im folgenden angegeben.
  • Der Driftbereich 22 ist 44 µm dick (hoch), und die ersten n-leitenden Regionen 22a und die ersten p-leitenden Regionen 22b sind jeweils 8,0 µm breit. Der Wiederholungsschritt P1 beträgt also 16,0 µm. Die Verunreinigungskonzentration in der ersten Wechselschicht beträgt 2,4.1015 cm-3. Die zweite Wechselschicht im peripheren Bereich 30 ist 31,0 µm dick, und die zweiten n-leitenden Regionen 30a und die zweiten p-leitenden Regionen 30b sind jeweils 8,0 µm breit. Der Wiederholungsschritt P1 in der zweiten Wechselschicht beträgt also ebenfalls 16,0 µm. Die Verunreinigungskonzentration in der zweiten Wechselschicht beträgt 2,4.1015 cm-3. Die dritte Wechselschicht im peripheren Bereich 30 ist 13,0 µm dick. Die n-leitenden Regionen 32a und die p-leitenden Regionen 32b sind jeweils 8,0 µm breit. Die Verunreinigungskonzentration in der dritten Wechselschicht beträgt 2,4.1014 cm-3. Die Diffusionstiefe der p-leitenden Basisregionen 13a ist 3,0 µm, die der n+-leitenden Quellenregion 14 ist 1,0 µm, die der eingeschichteten Region 12e, die als Oberflächendriftbereich wirkt, ist 2,5 µm. Die Oberflächen-Verunreinigungskonzentration der Regionen 13a ist 3,0.1017 cm-3, die der Quellenregion 14 ist 3,0.1020 cm-3, und die der eingeschichteten Region 12e ist 2,0.1016 cm-3. Die n+-leitende Abflußschicht 11 ist 300 µm dick und ihre Verunreinigungskonzentration beträgt 2,0.1018 cm-3. Die n-leitende Kanal-Stopperregion 50 ist 30,0 µm breit und hat eine Verunreinigungskonzentration von 6,0.1015 cm-3.
  • Wenn der periphere Bereich 30 nur aus der dritten Wechselschicht bestehen würde, würde unvermeidlich über die Grenzfläche zwischen der ersten p-leitenden Region 22b und der dritten n--leitenden Region 32a ein Ladungsungleichgewicht auftreten, mit der Folge einer erheblichen Erniedrigung der Durchbruchspannung, da die Verunreinigungskonzentration in der dritten Wechselschicht niedriger ist als in der ersten Wechselschicht. Wenn das Ladungsgleichgewicht aufrechterhalten wird, ist die Verteilung des elektrischen Felds in der Richtung der Dicke (der Tiefe) der Wechselschichten nahezu konstant. Entsteht ein Ladungsungleichgewicht, so hat die Verteilung des elektrischen Felds einen Gradienten in der Richtung der Dicke (der Tiefe) der Wechselschichten. Durch eine dickere dritte Wechselschicht wird eine stärkere Erniedrigung der Durchbruchspannung bewirkt, da ein hohes Ladungsungleichgewicht verursacht wird. Jedoch sind die Verunreinigungskonzentrationen in der ersten und in der zweiten Wechselschicht im vertikalen MOSFET gemäß der ersten Ausführungsform nahezu gleich, und ist die Sperrschichttiefe zwischen den ersten p-leitenden Regionen 22b der ersten Wechselschicht und den zweiten n-leitenden Regionen 30a der zweiten Wechselschicht, die in Kontakt mit den jeweiligen ersten p-leitenden Regionen 22b stehen, lang, und die dritte Wechselschicht auf der Seite der ersten Hauptfläche ist dünn. Da das Ladungsungleichgewicht nur über der Grenzfläche zwischen der ersten Wechselschicht und der dritten Wechselschicht entsteht, ist die Höhe des Ladungsungleichgewichts gering und die Erniedrigung der Durchbruchspannung wird auf ein minimales Maß herabgesetzt. Außerdem erleichtert der vertikale MOSFET gemäß der ersten Ausführungsform das Sicherstellen der vorgesehenen Durchbruchspannung, da das elektrische Oberflächenfeld entspannt ist und da die Verarmungsschichten sich leicht im Oberflächenteil der dritten Wechselschicht ausdehnen, und zwar aufgrund der niedrigen Verunreinigungskonzentration in der dritten Wechselschicht. Da der dicke Oxidfilm 33 die Durchbruchspannung teilt, kann eine höhere Durchbruchspannung erhalten werden. Der Wiederholungsschritt ist in der dritten Wechselschicht bei der ersten Ausführungsform auf den gleichen Wert wie der Wiederholungsschritt in der ersten und in der zweiten Wechselschicht festgesetzt, da die Verunreinigungskonzentrationen in der dritten Wechselschicht niedrig ist. Jedoch hat der Wiederholungsschritt für die dritte Wechselschicht keine Begrenzung insoweit, als die Verarmungsschichten leicht in der dritten Wechselschicht expandieren können.
  • Fig. 1 zeigt ein Koordinatensystem mit einer X-Koordinate und einer Y-Koordinate. In der Y Richtung sind die n--leitenden Regionen 32ab und die p--leitenden Regionen 32bb zwischen die n-Kanal-Stopperregion 50 und die p-leitende Basisregion 13a eingefügt. Da die Regionen 32ab und 32bb im Sperrzustand des Bauteils entgegengesetzt vorbelastet sind, tritt praktisch keine Erniedrigung der Durchbruchspannung auf.
  • Gemäß dieser ersten Ausführungsform erstrecken sich die p--leitende Region 32ba und n--leitende Region 32aa bis unter den peripheren Teil der p-leitenden Basisregion 13a. Aufgrund dieser Konfiguration ist die Lokalisierung des elektrischen Felds unter dem peripheren Teil der Basisregion 13a verringert. Da die Feldplatte FP die dritte Wechselschicht unter Zwischenlage des dicken Isolierfilms 33 überdeckt, sind die Verarmungsschichten im Oberflächenteil der dritten Wechselschicht beherrschbar und wird eine höhere Durchbruchspannung erhalten. Ein oder mehrere Schutzringe können problemlos hinzugefügt werden. Die n-Kanal-Stopperregion 50 und die Stopperelektrode 51 erleichtern auch das Beherrschen des Leckstroms.
    • Zweite Ausführungsform
  • Fig. 4 zeigt in Draufsicht ein Viertel des Driftbereichs, also des aktiven Bereichs eines vertikalen MOSFETs gemäß einer zweiten Ausführungsform der Erfindung, Fig. 5 diese Ausführungsform in einem Schnitt im Ebenenabschnitt A-A' und Fig. 6 in einem Schnitt entlang dem Ebenenabschnitt B-B' von Fig. 4.
  • Gemäß diesen Fign umfaßt der MOSFET nach der zweiten Ausführungsform wiederum den Driftbereich 22 mit der ersten Wechselschicht und den peripheren Bereich 30 mit der zweiten Wechselschicht, und außerdem in gleicher Weise wie der MOSFET gemäß der ersten Ausführungsform die dritte Wechselschicht. Der MOSFET der zweiten Ausführungsform unterscheidet sich jedoch von dem der ersten Ausführungsform darin, daß sich die dritten n--leitenden Regionen 32a und die dritten p--leitenden Regionen 32b im peripheren Bereich 30 hinsichtlich ihrer planaren Anordnung rechtwinklig zu den ersten n-leitenden Regionen 22a und den ersten p-leitenden Regionen 22b im Driftbereich 22 erstrecken. Anders ausgedrückt, ist die Richtung, in der die dritten Regionen 32a und 32b alternierend angeordnet sind, im wesentlichen rechtwinklig zur Richtung, in der die ersten Regionen 22a und 22b alternierend angeordnet sind. Weiterhin unterscheidet sich die zweite Ausführungsform von der ersten Ausführungsform darin, daß bei der zweiten Ausführungsform eine Anzahl p-leitender Schutzringe 40 vorhanden sind, die die p-leitenden Basisregionen 13a umgeben. Sofern die schwach dotierte dritte Wechselschicht wesentlich dünner ist als die ersten Wechselschicht, bereitet die Frage keine ernsthaften Probleme, ob die dritten Regionen 32a und 32b im peripheren Bereich 30 sich rechtwinklig oder parallel zu den ersten Regionen 22a und 22b im Driftbereich 22 erstrecken. Außer den Schutzringen 40 können eine oder mehrere Feldplatten FP in der in der Figur dargestellten Weise angeordnet sein.
  • Die Konfiguration nach der zweiten Ausführungsform erleichtert es, zu verhindern, daß an der Grenzfläche zwischen der ersten Wechselschicht und dem peripheren Bereich 30 ein Ladungsungleichgewicht entsteht, und zu bewirken, daß sich die Verarmungsschichten im Oberflächenteil des peripheren Bereichs 30 in gleicher Weise ausdehnen wie bei der Konfiguration nach der ersten Ausführungsform. Die Konfiguration nach der zweiten Ausführungsform hat den Vorteil erhöhter Gestaltungsfreiheiten.
    • Dritte Ausführungsform
  • In Darstellungen entsprechend den bisherigen Figurengruppen zeigen die Fig. 7, 8 und 9 eine dritte Ausführungsform der Erfindung.
  • Gemäß diesen Figuren enthält auch der vertikale MOSFET nach der dritten Ausführungsform die dritte Wechselschicht. Diese enthält n-leitende Regionen 32ac und p-leitende Regionen 32bc, die sich in der Y Richtung von den ersten n-leitenden Regionen 22a bzw p-leitenden Regionen 22b der ersten Wechselschicht weg erstrecken. Die Regionen 32ac und 32bc sind nicht schwächer dotiert als die Regionen 22a und 22b, sondern sind in etwa dem gleichen Maß dotiert wie die erste Wechselschicht. Sie liegen zwischen der n-leitenden Stopperregion 50, die auf das Abflußpotential vorgespannt wird, und den p-leitenden Basisregionen 13a, die auf das Quellenpotential vorgespannt werden. Die Regionen 32ac und 32bc stützen also, obwohl sie nicht schwach dotiert sind, die Durchbruchspannung aufgrund einer sicheren Expansion der Verarmungsschicht in diese Regionen 32ac und 32bc. Insofern müssen die p-leitenden Basisregionen 13a als der aktive Bereich des Bauteils nicht vollständig vom schwach dotierten Oberflächenteil des peripheren Bereichs 30 umgeben sein. Da die Grenzfläche, an der sich die Verunreinigungskonzentration ändert, bei der Konfiguration nach der dritten Ausführungsform flach ist, können mit dieser Konfiguration vorteilhafterweise vertikale MOSFETs leicht gestaltet werden.
    • Vierte Ausführungsform
  • Die Fig. 10 bis 12 veranschaulichen die vierte Ausführungsform in gleicher Weise wie die jeweils zusammengehörenden vorhergehenden Figurengruppen das betreffende Bauteil.
  • Der vertikale MOSFET nach der vierten Ausführungsform stellt eine Modifikation des vertikalen MOSFETs nach der ersten Ausführungsform dar. Die vierte Ausführungsform unterscheidet sich von der ersten Ausführungsform darin, daß die erste Wechselschicht im Abfluß-Driftbereich 22 von unterhalb der äußersten p-leitenden Basisregion 13a nach außen ausgedehnt ist, daß die dritte Wechselschicht im Oberflächenteil des peripheren Bereichs 30 nicht in Kontakt mit einer der p-leitenden Basisregionen 13a steht und daß die Feldplatte FP auf dem dicken Oxidfilm 33 gebildet ist und nebst Teilen der dritten Wechselschicht die erste n-leitende Region 22aa und die erste p-leitende Region 22ba im nach außen ausgedehnten Teil der ersten Wechselschicht überdeckt.
  • Allgemein gilt, daß, wenn eine über der schwach dotierten dritten Wechselschicht befindliche Feldplatte über die Grenzfläche zwischen der ersten Wechselschicht im Driftbereich 22 und der dritten Wechselschicht, über der die Verunreinigungskonzentration wechselt, ausgedehnt wird, die Spannung, der die schwach dotierte Wechselschicht standhalten soll, um die Spannung reduziert wird, der die Feldplatte standhält. Anders ausgedrückt, wird selbst dann, wenn über die Grenzfläche der Verunreinigungskonzentration ein Ladungsungleichgewicht entsteht, eine Durchbruchspannung äquivalent derjenigen im Zustand des Ladungsgleichgewichts insoweit erhalten, als die durch das Ladungsungleichgewicht bewirkte Durchbruchspannungserniedrigung kleiner ist als die durch die Feldplatte FP übernommene Spannung. Darüber hinaus wird die Durchbruchspannungserniedrigung aufgrund des Ladungsungleichgewichts verkleinert, da die dritte Wechselschicht dünner ist als die erste Wechselschicht. Die Konfiguration nach der vierten Ausführungsform erleichtert also die Reduzierung der Durchbruchspannungserniedrigung, wenn das Ladungsungleichgewicht entsteht. Die Durchbruchspannungserniedrigung ist im vertikalen MOSFET nach der vierten Ausführungsform niedriger als im vertikalen MOSFET nach der ersten Ausführungsform.
  • Die Richtung, in der die dritten n-leitenden Regionen und die dritten p-leitenden Regionen in der dritten Wechselschicht sich abwechseln, kann parallel oder senkrecht zur Richtung sein, in der sich die ersten n-leitenden Regionen und die ersten p-leitenden Regionen in der ersten Wechselschicht abwechseln. Die Feldplatte FP erstreckt sich gemäß der vierten Ausführungsform direkt von der Quellenelektrode 17 weg. Alternativ können die Feldplatte FP und die Quellenelektrode 17 auch getrennt ausgebildet sein, mit einem dazwischen angeordneten Zwischenschicht-Isolierfilm.
    • Fünfte Ausführungsform
  • Die Fig. 13, 14 und 15 veranschaulichen die fünfte Ausführungsform in gleicher Weise wie die jeweils zusammengehörenden vorhergehenden Figurengruppen das betreffende Bauteil.
  • Der vertikale MOSFET gemäß der fünften Ausführungsform enthält, wie diese Figuren zeigen, die n+-leitende Abflußschicht (Kontaktschicht) 11 mit niedrigem elektrischem Widerstand, die Abflußelektrode 18 an der Rückseite (der zweiten Hauptfläche) des Halbleiterchips in elektrischem Kontakt mit der Abflußschicht 11 und den Driftbereich 22. Zu diesem Bereich 22 gehören die auf der Abflußschicht gebildete erste Wechselschicht, die stark dotierten p-leitenden Basisregionen (p-leitende Topfregionen) 13a, die selektiv im Oberflächenteil des Driftbereichs 22 gebildet sind, die stark dotierte n+-leitende Quellenregion 14, die selektiv im Oberflächenteil der einzelnen Basisregion 13a gebildet ist, die Polysilicium-Steuerelektrodenschicht 16 über der ersten Hauptfläche des Halbleiterchips mit dem Steuerregion-Isolierfilm 15 dazwischen, und die Quellenelektrode 17 in elektrischem Kontakt mit den Basisregionen 13a und den Quellenregionen 14 über Kontaktlöcher, die durch einen Zwischenschicht-Isolierfilm 19a gebohrt sind. Die n+-leitende Quellenregion 14 ist flach in der p-leitenden Basisregion 13a, die die Form eines Topfs oder einer Wanne hat, so ausgebildet, daß eine Doppeldiffusions-MOS-Region gebildet wird, die den aktiven Bereich des Bauteils darstellt. In den p-leitenden Basisregionen 13a sind die p+-leitenden Kontaktregionen 26 gebildet. In in der Zeichnung nicht dargestellter Weise ist die Steuerelektrodenschicht 16 mit einem über ihr liegenden metallenen Steuerelektroden-Anschlußfilm verbunden.
  • Der Driftbereich 22 entspricht im wesentlichen dem Teil des Halbleiterchips unterhalb der p-leitenden Basisregionen 13a, die als aktiver Bereich des Bauteils dienen. Die erste Wechselschicht in dem Driftbereich 22 enthält die ersten n-leitenden Regionen 22a und die ersten p-leitenden Regionen 22b. Diese Regionen 22a und 22b sind wie bei den vorherigen Ausführungsformen jeweils als Schichten geformt, die sich vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Sie sind abwechselnd entlang der Oberseite des Halbleiterchips mit dem ersten Wiederholungsschritt P1 laminatartig angeordnet. Die ersten n-leitenden Regionen 22a, deren obere Enden in Kontakt mit den eingeschichteten Regionen 12e stehen, die zwischen den p-leitenden Basisregionen 13a liegen, bilden einen Strompfad im durchgeschalteten Zustand des Bauteils. Die ersten n-leitenden Regionen 22a, deren obere Enden keinen Kontakt mit der eingeschichteten Region 12e haben, ergeben praktisch keinen Strompfad. Die unteren Enden der Regionen 22a stehen in Kontakt mit der n+-leitenden Abflußschicht 11. Die oberen Enden der ersten p-leitenden Regionen 22b stehen in Kontakt mit den Topf-Unterseiten der jeweiligen p-leitenden Basisregionen 13a, und ihre unteren Enden stehen wiederum in Kontakt mit der n+-leitenden Abflußschicht 11.
  • Der vertikalen n-Kanal-MOSFET dieser Ausführungsform enthält wiederum den peripheren Bereich 30. Er umgibt der Driftbereich 22 und enthält die zweite Wechselschicht auf der n+-leitenden Abschußschicht 11 und die dritte Wechselschicht auf der zweiten Wechselschicht, also auf der ersten Hauptfläche des Halbleiterchips. Die zweite Wechselschicht enthält die zweiten n-leitenden Regionen 30a und die zweiten p-leitenden Regionen 30b. Diese Regionen 30a und 30b sind so geformt, daß sich die jeweiligen Schichten vertikal in der Dickenrichtung des Halbleiterchips erstrecken. Sie wechseln einander entlang der Hauptfläche des Halbleiterchips laminatartig ab, und zwar mit einem Wiederholungsschritt P1, der angenähert gleich dem Wiederholungsschritt der ersten Wechselschicht ist. Die Verunreinigungskonzentration in der zweiten Wechselschicht im peripheren Bereich 30 ist angenähert die selbe wie in der ersten Wechselschicht im Driftbereich 22.
  • Die dritte Wechselschicht enthält dritte n-leitende Regionen 34a und dritte p-leitende Regionen 34b. Die Regionen 34a und 34b sind als jeweilige Schichten geformt, die in Dickenrichtung des Halbleiterchips vertikal angeordnet sind. Sie wechseln einander laminatartig entlang der Hauptfläche des Halbleiterbauteils mit einem Wiederholungsschritt P2 ab. Die Verunreinigungskonzentration in der dritten Wechselschicht ist zwar angenähert gleich der in der zweiten Wechselschicht, jedoch ist der Wiederholungsschritt P2 bei der dritten Wechselschicht kleiner als der Wiederholungsschritt P1 bei der ersten und der zweiten Wechselschicht. In der planaren Anordnung sind die Regionen in der ersten, der zweiten und der dritten Wechselschicht als jeweilige Streifen angeordnet, die parallel zueinander verlaufen. Eine dritte p-leitende Region 34ba und eine dritte n-leitende Region 34aa, die an die erste Wechselschicht angrenzen und parallel zu dieser liegen, erstrecken sich bis unter die äußerste p-leitende Basisregion 13a. Dritte p-leitende Regionen 34bb und dritte n-leitende Regionen 34ab, deren Endflächen in Kontakt mit den Endflächen der ersten n-leitenden Regionen 22a bzw mit den Endflächen der ersten p-leitenden Regionen 22b sind, erstrecken sich ebenfalls bis unter die p-leitenden Basisregionen 13a.
  • Wie bei der vorherigen Ausführungsform, ist auf der dritten Wechselschicht der Oxidfilm 33 oder ein sonstiger Isolierflim gebildet, und zwar so, daß er vom Driftbereich 22 zum peripheren Bereich 30 stufenweise dicker wird. Die Feldplatte FP erstreckt sich von der Quellenelektrode 17 bis auf den Oxidfilm 33 so, daß sie einen Teil der dritten Wechselschicht überdeckt. Um den peripheren Bereich 30 ist die n-Kanal-Stopperregion 50 ausgebildet, mit der die Stopperelektrode 51 verbunden ist, die auf der Seite der ersten Hauptfläche der Stopperregion 50 liegt.
  • Der vertikale MOSFET gemäß der fünften Ausführungsform gehört der 600-V-Klasse an. Die Dimensionierungen und Verunreinigungskonzentrationen der ihn bildenden Schichten und Regionen werden im folgenden angegeben.
  • Der Driftbereich 22 ist 44 µm dick (hoch), und die ersten n-leitenden Regionen 22a und die ersten p-leitenden Regionen 22b sind jeweils 8,0 µm breit. Der Wiederholungsschritt P1 beträgt also 16,0 µm. Die Verunreinigungskonzentration in der ersten Wechselschicht beträgt 2,4.1015 cm-3. Die zweite Wechselschicht im peripheren Bereich 30 ist 31,0 µm dick, und die zweiten n-leitenden Regionen 30a und die zweiten p-leitenden Regionen 30b sind jeweils 8,0 µm dick oder breit. Der Wiederholungsschritt P1 in der zweiten Wechselschicht beträgt also 16,0 µm. Die Verunreinigungskonzentration in der zweiten Wechselschicht beträgt 2,4.1015 cm-3. Die dritte Wechselschicht im peripheren Bereich 30 ist 13,0 µm dick.
  • Die n-leitenden Regionen 34a und die p-leitenden Regionen 34b sind jeweils 4,0 µm breit. Der Wiederholungsschritt oder die Periode P2 in der dritten Wechselschicht beträgt also 8,0 µm. Die Verunreinigungskonzentration in der dritten Wechselschicht beträgt 2,4.1015 cm-3. Die Diffusionstiefe der p-leitenden Basisregionen 13a ist 3,0 µm, die der n+-leitenden Quellenregion 14 ist 1,0 µm, die der eingeschichteten Region 12e, die als Oberflächendriftbereich wirkt, ist 2,5 µm. Die Oberflächen Verunreinigungskonzentration der Regionen 13a ist 3,0.1017 cm-3, die der Quellenregion 14 ist 3,0.1020 cm-3, und die der eingeschichteten Region 12e ist 2,0.1016 cm-3. Die n+-leitende Abflußschicht 11 ist 300 µm dick und ihre Verunreinigungskonzentration beträgt 2,0.1018 cm-3. Die n-leitende Kanal-Stopperregion 50 ist 30,0 µm breit und hat eine Verunreinigungskonzentration von 6,0.1015 cm-3.
  • Wenn der periphere Bereich 30 nur aus der dritten Wechselschicht bestehen würde, würde unvermeidlich über die Grenzfläche zwischen der ersten p-leitenden Region 22b und der dritten n--leitenden Region 32a ein Ladungsungleichgewicht auftreten, mit der Folge einer erheblichen Erniedrigung der Durchbruchspannung, da die Breite der n-leitenden und der p-leitenden Regionen in der dritten Wechselschicht kleiner ist als in der ersten Wechselschicht. Wenn das Ladungsgleichgewicht aufrechterhalten wird, ist die Verteilung des elektrischen Felds in der Richtung der Dicke (der Tiefe) der Wechselschichten nahezu konstant. Entsteht ein Ladungsungleichgewicht, so hat die Verteilung des elektrischen Felds einen Gradienten in der Richtung der Dicke (der Tiefe) der Wechselschichten. Durch eine dickere dritte Wechselschicht wird eine stärkere Erniedrigung der Durchbruchspannung bewirkt, da ein hohes Ladungsungleichgewicht verursacht wird. Jedoch sind die Verunreinigungskonzentrationen in der ersten und in der zweiten Wechselschicht im vertikalen MOSFET gemäß der fünften Ausführungsform nahezu gleich, und ist die Sperrschichttiefe zwischen den ersten p-leitenden Regionen 22b der ersten Wechselschicht und den zweiten n-leitenden Regionen 30a der zweiten Wechselschicht, die in Kontakt mit den jeweiligen ersten p-leitenden Regionen 22b stehen, lang, und die dritte Wechselschicht auf der Seite der ersten Hauptfläche ist dünn. Da das Ladungsungleichgewicht nur über der Grenzfläche zwischen der ersten Wechselschicht und der dritten Wechselschicht entsteht, ist die Höhe des Ladungsungleichgewichts gering und die Erniedrigung der Durchbruchspannung wird auf ein minimales Maß herabgesetzt. Außerdem erleichtert der vertikale MOSFET gemäß der fünften Ausführungsform das Sicherstellen der vorgesehenen Durchbruchspannung, da das elektrische Oberflächenfeld entspannt ist und da die Verarmungsschichten sich leicht im Oberflächenteil der dritten Wechselschicht ausdehnen, und zwar aufgrund des im Vergleich zum Wiederholungsschritt P1 in der ersten Wechselschritt kleineren Wiederholungsschritt P2 in der dritten Wechselschicht. Da der dicke Oxidfilm 33 die Durchbruchspannung teilt, kann eine höhere Durchbruchspannung erhalten werden. Gemäß der fünften Ausführungsform kann die Verunreinigungskonzentration in der dritten Wechselschicht beispielsweise auf 1,2.1015 cm-3 gesetzt sein, was niedriger ist als die in der ersten und der zweiten Wechselschicht. Die niedrige Verunreinigungskonzentration in der dritten Wechselschicht erleichtert die Ausdehnung der Verarmungsschichten im Oberflächenteil des peripheren Bereichs 30.
  • Es wird wieder auf das Koordinatensystem mit der X Koordinate und der Y Koordinate Bezug genommen. In der Y Richtung sind n-leitende Regionen 34ab und p-leitende Regionen 34bb zwischen die n-Kanal-Stopperregion 50 und die p-leitende Basisregion 13a eingefügt. Da die Regionen 34ab und 34bb im Sperrzustand des Bauteils rückwärts vorgespannt sind, tritt praktisch keine Erniedrigung der Durchbruchspannung auf.
  • Gemäß dieser fünften Ausführungsform erstrecken sich die p-leitende Region 34ba und n-leitende Region 34aa der dritten Wechselschicht bis unter den peripheren Teil der p-leitenden Basisregion 13a. Aufgrund dieser Konfiguration ist die Lokalisierung des elektrischen Felds unter dem peripheren Teil der Basisregion 13a vermindert. Da die Feldplatte FP die dritte Wechselschicht unter Zwischenlage des dicken Isolierfilms 33 überdeckt, sind die Verarmungsschichten im Oberflächenteil der dritten Wechselschicht beherrschbar und wird eine höhere Durchbruchspannung erhalten. Die n-Kanal-Stopperregion 50 und die Stopperelektrode 51erleichtern auch das Beherrschen des Leckstroms.
    • Sechste Ausführungsform
  • Fig. 16 zeigt in einem Querschnitt einen vertikalen MOSFET gemäß einer sechsten Ausführungsform der Erfindung.
  • Die sechste Ausführungsform stellt eine erste Modifizierung der fünften Ausführungsform dar. Wie ein Vergleich der Fig. 16 und 14 zeigt, sind im Oberflächenteil der dritten Wechselschicht bei der sechsten Ausführungsform p-leitende Schutzringe 41 ausgebildet. Da diese Schutzringe 41 die Oberflächen-Durchbruchspannung unterteilen, wird das elektrische Oberflächenfeld erniedrigt und eine höhere Durchbruchspannung erhalten.
    • Siebte Ausführungsform
  • Die Fig. 17, 18 und 19 veranschaulichen eine siebte Ausführungsform in gleicher Weise wie die jeweils zusammengehörenden vorhergehenden Figurengruppen.
  • Der vertikale MOSFET gemäß der siebten Ausführungsform stellt eine zweite Modifizierung des vertikalen MOSFETs gemäß der fünften Ausführungsform dar. Die siebte Ausführungsform unterscheidet sich von der fünften Ausführungsform darin, daß die dritten n-leitenden Regionen 34a und die dritten p-leitenden Regionen 34b im peripheren Bereich 30, in der planaren Anordnung, rechtwinklig zu den ersten n-leitenden Regionen 22a und den ersten p-leitenden Regionen 22b im Driftbereich 22 angeordnet sind. Anders ausgedrückt, ist die Richtung, in der die dritten n-leitenden Regionen 34a und p-leitenden Regionen 34b sich abwechseln, bei der siebten Ausführungsform angenähert senkrecht zur Richtung, in der die ersten n-leitenden Regionen 22a und die p-leitenden Regionen 22b sich abwechseln. Sofern die dritte Wechselschicht, bei der der Wiederholungsschritt P2 kleiner ist als der Wiederholungsschritt P1 in der ersten Wechselschicht, viel dünner ist als die erste Wechselschicht, verlaufen die dritten n-leitenden Regionen 34a und die dritten p-leitenden Regionen 34b im peripheren Bereich 30 problemlos rechtwinklig zu den Regionen 22a und 22b im Driftbereich 22.
  • Die Konfiguration nach der siebten Ausführungsform erleichtert es, zu verhindern, daß an der Grenzfläche zwischen der ersten Wechselschicht und dem peripheren Bereich 30 ein Ladungsungleichgewicht entsteht, und zu bewirken, daß sich die Verarmungsschichten im Oberflächenteil des peripheren Bereichs 30 in gleicher Weise ausdehnen wie bei der Konfiguration nach der fünften Ausführungsform. Die Konfiguration nach der siebten Ausführungsform hat den Vorteil erhöhter Gestaltungsfreiheiten.
    • Achte Ausführungsform
  • Die Fig. 20, 21 und 22 veranschaulichen die achte Ausführungsform in gleicher Weise wie die jeweils zusammengehörenden vorhergehenden Figurengruppen das betreffende Bauteil.
  • Der vertikale MOSFET gemäß der achten Ausführungsform stellt eine dritten Modifizierung des MOSFETs gemäß der fünften Ausführungsform dar. Die achte Ausführungsform unterscheidet sich von der fünften Ausführungsform darin, daß die Streifenbreite der n-leitenden Regionen 34ac und der p-leitenden Regionen 34bc, deren Endflächen in Kontakt mit den Endflächen der ersten Regionen 22a und 22b stehen, gleich der Breite dieser Regionen 22a und 22b ist. In der Y-Richtung befinden sich die Regionen 34ac und 34bc zwischen der n-Kanal-Stopperregion 50, die auf Abflußpotential vorgespannt wird, und den Basisregionen 13a, die auf Quellenpotential vorgespannt werden. Deshalb tragen selbst dann, wenn der zweite Wiederholungsschritt P2 nicht verkleinert ist, die n-leitenden Regionen 34ac und die p-leitenden Regionen 34bc zur Durchbruchspannung bei, da sich die Verarmungsschichten sicher in die Regionen 34ac und 34bc ausdehnen. Man muß also die p-leitenden Basisregionen 13a als die aktive Region des Bauteils nicht vollständig mit dem Oberflächenteil des peripheren Bereichs 30 umgeben.
    • Neunte Ausführungsform
  • Fig. 23 stellt eine Draufsicht auf ein Viertel des Driftbereichs (des aktiven Bereichs) eines vertikalen MOSFETs gemäß einer neunten Ausführungsform der Erfindung dar, und Fig. 24 zeigt eine Schnittansicht in einem Ebenenabschnitt A-A' in Fig. 23.
  • Der vertikale MOSFET gemäß der neunten Ausführungsform stellt eine vierte Modifizierung des MOSFETs gemäß der fünften Ausführungsform dar. Bei der neunten Ausführungsform enthalten die erste bis dritte Wechselschicht p-leitende Regionen 22b', 30b' und 34b' in Form von vertikal auf den Gitterschnittpunkten eines planaren hexagonalen Gitters stehenden Säulen auf. Die Regionen 22b' werden von der n-leitenden Region 22a umgeben, die p-leitenden Regionen 30b' werden von der n-leitenden Region 30a umgeben und die p-leitenden Regionen 34b' werden vor n-leitenden Region 34a umgeben. Alternativ sind die n-leitenden Regionen 22a', 30a' und 34a' Säulen, die vertikal auf den Gitterpunkten des planaren hexagonalen Gitters stehen und von der p-leitenden Region 22b', 30b' bzw 34b' umgeben sind. Wiederum alternativ können die p-leitenden Regionen 22b', 30b' und 34b' oder die n-leitenden Regionen 22a', 30a' und 34a' in den Gitterpunkten eines planaren polygonalen Gitters wie eines planaren Dreieckgitters und eines planaren tetragonalen Viereckgitters angeordnet sein. Weiterhin alternativ, können irgendwelche der ersten bis dritten Wechselschichten eine säulenartige Anordnung ihrer n-leitenden oder p-leitenden Regionen haben und die anderen Wechselschichten planare Streifenanordnungen haben. Beim vertikalen MOSFET gemäß der neunten Ausführungsform sind die Teile 34aa' der n-leitenden Regionen 34a und einige p-leitende Regionen 34ba' unterhalb der p-leitenden Basisregionen 13a.
    • Zehnte Ausführungsform
  • Die Fig. 25, 26 und 27 veranschaulichen die zehnte Ausführungsform in gleicher Weise wie die jeweils zusammengehörenden vorhergehenden Figurengruppen das betreffende Bauteil.
  • Der vertikale MOSFET gemäß der zehnten Ausführungsform stellt eine fünfte Modifizierung des vertikalen MOSFETs gemäß der fünften Ausführungsform dar. Er unterscheidet sich vom MOSFET nach der fünften Ausführungsform darin, daß die erste Wechselschicht im Driftbereich 22 von den p-leitenden Basisregionen 13a nach außen erweitert ist, die dritte Wechselschicht im Oberflächenteil des peripheren Bereichs 30 nicht in Kontakt mit irgendeiner p-leitenden Regionen 13a steht und auf dem dicken Oxidfilm 33 die Feldplatte FP so ausgebildet ist, daß sie den Erweiterungsteil der ersten Wechselschicht einschließlich der ersten n-leitenden Regionen 22aa und der ersten p-leitenden Regionen 22ba und einen Teil der dritten Wechselschicht überdeckt.
  • Wenn sich die Feldplatte oberhalb der dritten Wechselschicht über die Grenzfläche zwischen der ersten Wechselschicht im Driftbereich 22 und der dritten Wechselschicht hinweg erstreckt, an der sich der Wiederholungsschritt ändert, wird die Spannung, die die dritte Wechselschicht, deren Wiederholungsschritt kleiner ist, übernehmen soll, um die Spannung reduziert, die von der Feldplatte gehalten wird. Anders ausgedrückt, erhält man selbst dann, wenn an der Grenzfläche der Wiederholungsschritte ein Ladungsungleichgewicht entsteht, eine Durchbruchspannung, die äquivalent derjenigen im Zustand des Ladungsgleichgewichts ist, soweit die durch das Ladungsungleichgewicht bewirkte Durchbruchspannungserniedrigung kleiner ist als die von der Feldplatte FP aufgenommene Spannung. Darüber hinaus wird die durch das Ladungsungleichgewicht bewirkte Durchbruchspannungserniedrigung auch dadurch reduziert, daß die dritte Wechselschicht dünner ist als die erste Wechselschicht. Die Konfiguration gemäß der zehnten Ausführungsform erleichtert also eine Reduktion der Durchbruchspannungserniedrigung, selbst wenn ein Ladungsungleichgewicht bewirkt wird.
  • Die Richtung, in der die dritten n-leitenden Regionen und die dritten p-leitenden Regionen in der dritten Wechselschicht sich mit einem kleineren Wiederholungsschritt abwechseln, kann parallel oder senkrecht zur Richtung sein, in der sich die ersten n-leitenden Regionen und die ersten p-leitenden Regionen in der ersten Wechselschicht abwechseln. Alternativ können die dritten n-leitenden Regionen 34a oder die dritten p-leitenden Regionen 34b an den Gitterschnittpunkten eines planaren polygonalen Gitters positioniert sein. Die Feldplatte FP erstreckt sich gemäß der zehnten Ausführungsform direkt von der Quellenelektrode 17 weg. Alternativ können die Feldplatte FP und die Quellenelektrode 17 auch getrennt ausgebildet sein, mit einem dazwischen angeordneten Zwischenschicht-Isolierfilm.
    • Elfte Ausführungsform
  • Fig. 28 stellt eine Draufsicht auf einen vertikalen MOSFET gemäß einer elften Ausführungsform der Erfindung dar.
  • Der vertikale MOSFET gemäß der elften Ausführungsform ist eine Modifizierung des MOSFETs nach der zehnten Ausführungsform. Er unterscheidet sich von der zehnten Ausführungsform darin, daß die n-leitenden Regionen 34ac' und die p-leitenden Regionen 34bc der dritten Wechselschicht parallel zu den n-leitenden Regionen 22a und den p-leitenden Regionen 22b der ersten Wechselschicht in der Y Richtung verlaufen und der Wiederholungsschritt, mit dem sich die Regionen 34ac und 34bc abwechseln, P1 beträgt, also gleich dem Wiederholungsschritt in der ersten Wechselschicht ist.
  • Da sich die Regionen 34ac und 34bc zwischen der n-Kanal-Stopperregion 50, die auf das Abflußpotential vorbelastet wird, und der Feldplatte FP die auf das Quellenpotential vorbelastet wird, liegen, dehnen sich die Verarmungsschichten unfehlbar in die Regionen 34ac und 34bc aus, selbst wenn der Wiederholungsschritt dieser Regionen nicht reduziert ist. Diese Regionen 34ac und 34bc erleichtern also das Halten der Durchbruchspannung.
    • Zwölfte Ausführungsform
  • Fig. 29 stellt eine Draufsicht auf einen vertikalen MOSFET gemäß einer zwölften Ausführungsform der Erfindung dar.
  • Auch der vertikale MOSFET gemäß der zwölften Ausführungsform ist eine Modifizierung des vertikalen MOSFETs gemäß der zehnten Ausführungsform. Er unterscheidet sich von der zehnten Ausführungsform darin, daß er eine erste Wechselschicht mit säulenartigen p-leitenden Regionen 22b', die auf Gitterpunkten eines ersten planaren hexagonalen Gitters stehen, und eine n-leitende Region 22a', die die säulenartigen Regionen 22b' umgibt, weiterhin eine zweite Wechselschicht mit säulenartigen p-leitenden Regionen, die auf den Gitterpunkten des ersten planaren hexagonalen Gitters stehen und von einer n-leitenden Region umgeben sind, und eine dritte Wechselschicht, die säulenartige p-leitende Regionen 34bc, die auf den Gitterpunkten eines zweiten planaren hexagonalen Gitters stehen und von einer n-leitenden Region 34ac umgeben sind, enthält. Alternativ kann auch die erste Wechselschicht säulenartigen-leitende Regionen 22a' umfassen, die auf den Gitterpunkten des ersten planaren hexagonalen Gitters stehen und von der p-leitenden Region 22b' umgeben sind, und kann die zweite Wechselschicht säulenartigen-leitende Regionen, die auf den Gitterpunkten des ersten planaren hexagonalen Gitters stehen und von der p-leitenden Region umgeben sind, enthalten und die dritte Wechselschicht säulenartigen-leitende Regionen 34bc, die auf den Gitterpunkten des zweiten planaren hexagonalen Gitters stehen und von der p-leitenden Region 34ac umgeben sind, enthalten. Gemäß einer weiteren Alternative können die p-leitenden Regionen 22b', 30b' und 34b' oder die n-leitenden Regionen 22a', 30a' und 34a' an den Gitterpunkten eines planaren polygonalen Gitters wie eines planaren Dreieckgitters oder eines planaren Viereckgitters angeordnet sein, und wiederum gemäß einer weiteren Alternative kann irgendeine der ersten, zweiten oder dritten Wechselschichten eine Säulenanordnung der n-leitenden Regionen oder der p-leitenden Regionen haben, während die anderen Wechselschichten planare Streifenanordnungen haben.
  • Durch die Erfindung werden die folgenden Effekte erzielt. Wie oben beschrieben, enthält der erfindungsgemäße vertikale MOSFET einen Driftbereich mit einer ersten Wechsel/Wechselschicht, die aus ersten n-leitenden Regionen und ersten p-leitenden Regionen besteht, welche alternierend angeordnet sind, und enthält weiterhin einen peripheren Bereich, der um den Driftbereich liegt und eine zweite Wechsel/Wechselschicht enthält, die aus zweiten n-leitenden Regionen und zweiten p-leitenden Regionen gebildet ist, die alternierend angeordnet sind, sowie eine dritte Wechsel/Wechselschicht, die aus dritten n-leitenden Regionen und dritten p-leitenden Regionen gebildet ist, die alternierend angeordnet sind. Um zu verhindern, daß an der Grenzfläche zwischen dem Driftbereich und dem peripheren Bereich ein Ladungsungleichgewicht bewirkt wird, werden die Verunreinigungskonzentration und der Wiederholungsschritt, mit dem sich die n-leitenden und die p-leitenden Regionen abwechseln, in der ersten und der zweiten Wechselschicht auf annähernd gleiche Werte eingestellt. Zum Erniedrigen des elektrischen Felds im Randbereich des Driftbereichs oder im Randbereich des Bauteils ist in dem Oberflächenteil der Peripherie des Driftbereichs oder im Oberflächenteil des Randbereichs des Bauteils die dritte Wechselschicht, die schwächer dotiert ist als die erste Wechselschicht oder die einen kleineren Wiederholungsschritt hat als die erste Wechselschicht, gebildet. Die erfindungsgemäßen Konfigurationen erleichtern die Erniedrigung der Feldstärke des elektrischen Oberflächenfelds und das Schaffen eines vertikalen MOSFETs, der eine höhere Durchbruchspannung bei höherer Stromführungskapazität hat.

Claims (19)

1. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits erste Regionen (22a) des ersten Leitfähigkeitstyps und erste Regionen (22b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit einem ersten Wiederholungsschritt (P1) abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits zweite Regionen (30a) des ersten Leitfähigkeitstyps und zweite Regionen (30b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit dem ersten Wiederholungsschritt (P1) abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind, wobei die Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits dritte Regionen (32a) des ersten Leitfähigkeitstyps und dritte Regionen (32b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind, wobei die Verunreinigungskonzentration in der dritten Schicht mit alternierendem Leitfähigkeitstyp niedriger ist als die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp.
2. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits eine erste Region (22a') des ersten Leitfähigkeitstyps und erste Regionen (22b') des zweiten Leitfähigkeitstyps, welche als Säulen geformt sind, die auf Gitterpunkten eines planaren Polygongitters stehen, umfaßt, wobei die erste Region des ersten Leitfähigkeitstyps die ersten Regionen des zweiten Leitfähigkeitstyps umschließt;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits eine zweite Region (30a') des ersten Leitfähigkeitstyps und zweite Regionen (30b') des zweiten Leitfähigkeitstyps, die als Säulen geformt sind, die auf den Gitterpunkten des planaren Polygongitters stehen, umfaßt, wobei die zweite Region des ersten Leitfähigkeitstyps die zweiten Regionen des zweiten Leitfähigkeitstyps umschließt und die Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits eine dritte Region (34a') des ersten Leitfähigkeitstyps und dritte Regionen (34b') des zweiten Leitfähigkeitstyps umfaßt, die als jeweilige Säulen geformt sind, die auf den Gitterpunkten des planaren Polygongitters stehen, wobei die dritte Region des ersten Leitfähigkeitstyps die dritten Regionen des zweiten Leitfähigkeitstyps umschließt und die Verunreinigungskonzentration in der dritten Schicht mit alternierendem Leitfähigkeitstyp niedriger ist als die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp.
3. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits erste Regionen (22a') des ersten Leitfähigkeitstyps, welche als Säulen geformt sind, die auf Gitterpunkten eines planaren Polygongitters stehen, und eine erste Region (22b') des zweiten Leitfähigkeitstyps, die die ersten Regionen des ersten Leitfähigkeitstyps umschließt, umfaßt;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits zweite Regionen (30a') des ersten Leitfähigkeitstyps, die als Säulen geformt sind, die auf den Gitterpunkten des planaren Polygongitters stehen, und eine zweite Region (30b') des zweiten Leitfähigkeitstyps, die die zweiten Regionen des ersten Leitfähigkeitstyps umschließt, umfaßt, wobei die Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp umfaßt, welche dritte Regionen (34a') des ersten Leitfähigkeitstyps, die als Säulen geformt sind, die auf den Gitterpunkten des planaren Polygongitters stehen, und eine dritte Region (34b') des zweiten Leitfähigkeitstyps, die die dritten Regionen des ersten Leitfähigkeitstyps umschließt, umfaßt, wobei die Verunreinigungskonzentration in der dritten Schicht mit alternierendem Leitfähigkeitstyp niedriger ist als die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp.
4. Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Schicht mit alternierendem Leitfähigkeitstyp und die zweite Schicht mit alternierendem Leitfähigkeitstyp unmittelbar aneinander angrenzen.
5. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits erste Regionen (22a) des ersten Leitfähigkeitstyps und erste Regionen (22b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit einem ersten Wiederholungsschritt (P1) abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits zweite Regionen (30a) des ersten Leitfähigkeitstyps und zweite Regionen (30b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und einander mit dem ersten Wiederholungsschritt (P1) abwechselnd parallel zur zweiten Hauptfläche aufgereiht sind, wobei die Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits dritte Regionen (32a) des ersten Leitfähigkeitstyps und dritte Regionen (32b) des zweiten Leitfähigkeitstyps umfaßt, welche als jeweilige Schichtlagen geformt sind, die sich senkrecht zur zweiten Hauptfläche erstrecken und, einander mit einem zweiten Wiederholungsschritt (P2) abwechselnd, parallel zur zweiten Hauptfläche aufgereiht sind, wobei der zweite Wiederholungsschritt kleiner ist als der erste Wiederholungsschritt (P1).
6. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits eine erste Region (22a') des ersten Leitfähigkeitstyps und erste Regionen (22b') des zweiten Leitfähigkeitstyps, welche als Säulen geformt sind, die mit einem ersten Wiederholungsschritt (P1) auf den Gitterpunkten des planaren Polygongitters stehen, umfaßt, wobei die erste Region des ersten Leitfähigkeitstyps die ersten Regionen des zweiten Leitfähigkeitstyps umschließt;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits eine zweite Region (30a') des ersten Leitfähigkeitstyps und zweite Regionen (30b') des zweiten Leitfähigkeitstyps, die als Säulen geformt sind, die mit dem ersten Wiederholungsschritt (P1) auf den Gitterpunkten eines ersten planaren Polygongitters stehen, umfaßt, wobei die zweite Region des ersten Leitfähigkeitstyps die zweiten Regionen des zweiten Leitfähigkeitstyps umschließt; und die
Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp, die ihrerseits eine dritte Region (34a') des ersten Leitfähigkeitstyps und dritte Regionen (34b') des zweiten Leitfähigkeitstyps umfaßt, welche als Säulen geformt sind, die auf den Gitterpunkten eines zweiten planaren Polygongitters mit einem zweiten Wiederholungsschritt (P2) stehen, umfaßt, wobei die dritte Region des ersten Leitfähigkeitstyps die dritten Regionen des zweiten Leitfähigkeitstyps umschließt und der zweite Wiederholungsschritt (P2) kleiner ist als der erste Wiederholungsschritt (P1).
7. Halbleiterbauteil, umfassend:
einen Halbleiterchip mit einer ersten Hauptfläche und einer der ersten Hauptfläche gegenüberliegenden zweiten Hauptfläche (bei 18);
einen aktiven Bereich auf der Seite der ersten Hauptfläche, in dem aktiv oder passiv ein Strom zum Fließen gebracht wird;
eine Schicht (11) eines ersten Leitfähigkeitstyps mit niedrigem elektrischem Widerstand, die auf der Seite der zweiten Hauptfläche angeordnet ist;
einen Driftbereich (22), der zwischen dem aktiven Bereich und der Schicht mit dem niedrigen elektrischen Widerstand liegt und im Durchlaßzustand des Halbleiterbauteils einen vertikalen Drift-Strompfad liefert und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
einen peripheren Bereich (30), der um den Driftbereich zwischen der ersten Hauptfläche und der Schicht mit dem niedrigen elektrischen Widerstand angeordnet ist und im Durchlaßzustand des Halbleiterbauteils nahezu keinen Strompfad bietet und im Sperrzustand des Halbleiterbauteils an Ladungsträgern verarmt ist;
dadurch gekennzeichnet,
daß der Driftbereich (22) eine erste Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits erste Regionen (22a') des ersten Leitfähigkeitstyps, welche als Säulen geformt sind, die auf den Gitterpunkten eines ersten planaren Polygongitters mit einem ersten Wiederholungsschritt (P1) stehen, und eine erste Region (22b') des zweiten Leitfähigkeitstyps, die die ersten Regionen des ersten Leitfähigkeitstyps umschließt, umfaßt;
daß der periphere Bereich (30) eine zweite Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits zweite Regionen (3%) des ersten Leitfähigkeitstyps, die als Säulen geformt sind, die auf den Gitterpunkten eines ersten planaren Polygongitters mit einem ersten Wiederholungsschritt (P1) stehen, und eine zweite Region (30b') des zweiten Leitfähigkeitstyps, die die zweiten Regionen des ersten Leitfähigkeitstyps umschließt, umfaßt, wobei die Verunreinigungskonzentration in der zweiten Schicht mit alternierendem Leitfähigkeitstyp die gleiche ist wie die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp;
und daß der periphere Bereich (30) in seinem Oberflächenteil auf der Seite der ersten Hauptfläche eine dritte Schicht mit alternierendem Leitfähigkeitstyp umfaßt, die ihrerseits dritte Regionen (34a) des ersten Leitfähigkeitstyps, die als Säulen geformt sind, die auf den Gitterpunkten eines zweiten planaren Polygongitters mit einem zweiten Wiederholungsschritt (P2) stehen, und dritte Regionen (34b') des zweiten Leitfähigkeitstyps, die die dritten Regionen des zweiten Leitfähigkeitstyps umschließen, umfaßt, wobei der zweite Wiederholungsschritt (P2) kleiner ist als der erste Wiederholungsschritt (P1).
8. Halbleiterbauteil nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die erste Schicht mit alternierendem Leitfähigkeitstyp und die zweite Schicht mit alternierendem Leitfähigkeitstyp unmittelbar aneinander angrenzen.
9. Halbleiterbauteil nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Verunreinigungskonzentration in der dritten Schicht mit alternierendem Leitfähigkeitstyp niedriger ist als die Verunreinigungskonzentration in der ersten Schicht mit alternierendem Leitfähigkeitstyp.
10. Halbleiterbauteil nach einem der Ansprüche 1, 2, 3, 5, 6 und 7, dadurch gekennzeichnet, daß die dritte Schicht mit alternierendem Leitfähigkeitstyp maximal halb so dick ist wie die erste Schicht mit alternierendem Leitfähigkeitstyp.
11. Halbleiterbauteil nach einem der Ansprüche 1, 2, 3, 5, 6 und 7, dadurch gekennzeichnet, daß die dritte Schicht mit alternierendem Leitfähigkeitstyp in Kontakt mit der ersten Hauptfläche steht.
12. Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, daß die dritte Schicht mit alternierendem Leitfähigkeitstyp sich bis unter die Randpartie der aktiven Region erstreckt.
13. Halbleiterbauteil nach einem der Ansprüche 1 oder 5, dadurch gekennzeichnet, daß die ersten Regionen (22a) des ersten Leitfähigkeitstyps, die ersten Regionen (22b) des zweiten Leitfähigkeitstyps, die zweiten Regionen (30a) des ersten Leitfähigkeitstyps, die zweiten Regionen (30b) des zweiten Leitfähigkeitstyps, die dritten Regionen (32a) des ersten Leitfähigkeitstyps und die dritten Regionen (32b) des zweiten Leitfähigkeitstyps als jeweilige Streifen geformt sind, die sich in einer Ebene parallel zur zweiten Hauptfläche aneinanderreihen.
14. Halbleiterbauteil nach Anspruch 13, dadurch gekennzeichnet, daß die Richtung, in der die ersten Regionen (22a) des ersten Leitfähigkeitstyps und die ersten Regionen (22b) des zweiten Leitfähigkeitstyps alternierend aneinander gereiht sind, angenähert parallel oder angenähert rechtwinklig zu der Richtung ist, in der die dritten Regionen (32a) des ersten Leitfähigkeitstyps und die dritten Regionen (32b) des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind.
15. Halbleiterbauteil nach Anspruch 13, dadurch gekennzeichnet, daß die Richtung, in der die ersten Regionen (22a) des ersten Leitfähigkeitstyps und die ersten Regionen (22b) des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind, angenähert parallel ist zur Richtung, in der die zweiten Regionen (30a) des ersten Leitfähigkeitstyps und die zweiten Regionen (30b) des zweiten Leitfähigkeitstyps alternierend aneinandergereiht sind.
16. Halbleiterbauteil nach einem der Ansprüche 1, 2, 3, 5, 6 und 7, dadurch gekennzeichnet, daß es weiterhin eine Kanalstopperregion (50) des ersten Leitfähigkeitstyps umfaßt, die um die zweite Schicht mit alternierendem Leitfähigkeitstyp und die dritte Schicht mit alternierendem Leitfähigkeitstyp herumverläuft.
17. Halbleiterbauteil nach Anspruch 16, dadurch gekennzeichnet, daß die Kanalstopperregion (50) mit der Schicht (11) mit niedrigem elektrischem Widerstand verbunden ist.
18. Halbleiterbauteil nach einem der Ansprüche 1, 2, 3, 5, 6 und 7, dadurch gekennzeichnet, daß das Halbleiterbauteil weiterhin einen Isolierfilm (33) umfaßt, der die dritte Schicht mit alternierendem Leitfähigkeitstyp überdeckt, und weiterhin eine Feldplatte (FP) umfaßt, die wenigstens den inneren Teil der dritten Schicht mit alternierendem Leitfähigkeitstyp überdeckt, wobei hier der Isolierfilm (33) dazwischenliegt.
19. Halbleiterbauteil nach einem der Ansprüche 1, 2, 3, 5, 6 und 7, dadurch gekennzeichnet, daß es weiterhin einen oder mehrere Ringe (40) des zweiten Leitfähigkeitstyps umfaßt, die um den aktiven Bereich und auf der Seite der ersten Hauptfläche, der dritten Schicht mit alternierendem Leitfähigkeitstyp verläuft bzw verlaufen.
DE10303335A 2002-01-30 2003-01-29 Halbleiterbauteil Expired - Fee Related DE10303335B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-021596 2002-01-30
JP2002021596A JP4126915B2 (ja) 2002-01-30 2002-01-30 半導体装置

Publications (2)

Publication Number Publication Date
DE10303335A1 true DE10303335A1 (de) 2003-07-31
DE10303335B4 DE10303335B4 (de) 2007-04-12

Family

ID=19192192

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10303335A Expired - Fee Related DE10303335B4 (de) 2002-01-30 2003-01-29 Halbleiterbauteil

Country Status (3)

Country Link
US (1) US6825565B2 (de)
JP (1) JP4126915B2 (de)
DE (1) DE10303335B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
US7829972B2 (en) 2006-03-10 2010-11-09 Infineon Technologies Austria Ag Edge termination structure for semiconductor components
DE102024101340A1 (de) * 2024-01-17 2025-07-17 Semikron Danfoss Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines trenndiffundierten Leistungshalbleiterbauelements und Leistungshalbleiterbauelement

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020275A2 (ja) * 2003-08-20 2005-03-03 Denso Corporation 縦型半導体装置
JP4882212B2 (ja) * 2003-08-20 2012-02-22 株式会社デンソー 縦型半導体装置
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP4253558B2 (ja) * 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
JP4967236B2 (ja) * 2004-08-04 2012-07-04 富士電機株式会社 半導体素子
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
CN100514671C (zh) * 2005-05-13 2009-07-15 崇贸科技股份有限公司 具有击穿保护的晶体管结构
JP4997715B2 (ja) * 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
JP4865260B2 (ja) * 2005-06-23 2012-02-01 株式会社豊田中央研究所 半導体装置
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
JP5124999B2 (ja) * 2006-06-15 2013-01-23 富士電機株式会社 半導体装置およびその製造方法
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
US8558275B2 (en) * 2007-12-31 2013-10-15 Alpha And Omega Semiconductor Ltd Sawtooth electric field drift region structure for power semiconductor devices
CN102473721B (zh) 2009-07-31 2015-05-06 富士电机株式会社 半导体装置
JP5636254B2 (ja) * 2009-12-15 2014-12-03 株式会社東芝 半導体装置
US9087893B2 (en) * 2010-01-29 2015-07-21 Fuji Electric Co., Ltd. Superjunction semiconductor device with reduced switching loss
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
JP5664142B2 (ja) 2010-11-09 2015-02-04 富士電機株式会社 半導体装置
WO2013008543A1 (ja) * 2011-07-14 2013-01-17 富士電機株式会社 高耐圧半導体装置
JP2013149761A (ja) 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP2014060299A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置
JP5725125B2 (ja) * 2012-12-04 2015-05-27 株式会社デンソー 半導体装置およびその製造方法
JP6062340B2 (ja) * 2012-12-04 2017-01-18 株式会社デンソー 半導体装置およびその製造方法
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
JPWO2014112239A1 (ja) 2013-01-16 2017-01-19 富士電機株式会社 半導体素子
JP6197294B2 (ja) 2013-01-16 2017-09-20 富士電機株式会社 半導体素子
US9070765B2 (en) * 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
US9960267B2 (en) * 2013-03-31 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
JP6534813B2 (ja) 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6477174B2 (ja) * 2015-04-02 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
US9711635B1 (en) * 2016-03-23 2017-07-18 Sanken Electric Co., Ltd. Semiconductor device
JP6747195B2 (ja) 2016-09-08 2020-08-26 富士電機株式会社 半導体装置および半導体装置の製造方法
US11355514B2 (en) 2019-08-15 2022-06-07 Micron Technology, Inc. Microelectronic devices including an oxide material between adjacent decks, electronic systems, and related methods
KR20230108460A (ko) * 2022-01-11 2023-07-18 주식회사 디비하이텍 슈퍼정션 반도체 소자 및 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3291957B2 (ja) * 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
JP4764974B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
US7829972B2 (en) 2006-03-10 2010-11-09 Infineon Technologies Austria Ag Edge termination structure for semiconductor components
DE102006011567B4 (de) * 2006-03-10 2016-09-22 Infineon Technologies Austria Ag Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
DE102006047489A1 (de) * 2006-10-05 2008-04-10 Infineon Technologies Austria Ag Randabschluss für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006047489B4 (de) * 2006-10-05 2011-07-28 Infineon Technologies Austria Ag Halbleiterbauelement
DE102006047489B9 (de) * 2006-10-05 2013-01-17 Infineon Technologies Austria Ag Halbleiterbauelement
DE102024101340A1 (de) * 2024-01-17 2025-07-17 Semikron Danfoss Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines trenndiffundierten Leistungshalbleiterbauelements und Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
JP4126915B2 (ja) 2008-07-30
US20030176031A1 (en) 2003-09-18
US6825565B2 (en) 2004-11-30
JP2003224273A (ja) 2003-08-08
DE10303335B4 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
DE10303335B4 (de) Halbleiterbauteil
DE10205345B9 (de) Halbleiterbauelement
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102012204420B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE10120030B4 (de) Lateralhalbleiterbauelement
DE10211688B4 (de) Halbleiterbauelement
DE19954351B4 (de) Halbleiterbauelement
EP1051756B1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE112016006380B4 (de) Halbleiterbauelement
DE10153739B4 (de) Halbleiterbauelement
DE19701189B4 (de) Halbleiterbauteil
DE102004007197B4 (de) Hochsperrendes Halbleiterbauelement mit niedriger Durchlassspannung
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112022002084T5 (de) Halbleitervorrichtung und leistungsumsetzungsvorrichtung
DE102012200056A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung hiervon
EP1264350B1 (de) Vertikales hochvolt-halbleiterbauelement
DE10312911A1 (de) Halbleiterbauelement mit platzsparendem Randabschluss

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20110826

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20110826

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee