DE10322594A1

DE10322594A1 - MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung

Info

Publication number: DE10322594A1
Application number: DE10322594A
Authority: DE
Inventors: Tatsuji Nagaoka; Tatsuhiko Fujihira; Yasuhiko Onishi
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-05-21
Filing date: 2003-05-20
Publication date: 2003-12-04
Also published as: US6768167B2; US20040056284A1; JP2004047923A; JP3979258B2

Abstract

Es werden ein Halbleiterbauteil und ein Verfahren zu seiner Herstellung beschrieben, bei dem der Ein-Widerstand und die Schaltzeit eines Leistungs-MOSFETs optimiert sind. Der Leistungs-MOSFET ist ein typisches MIS-Halbleiterbauteil und durch die Erfindung werden die Charakteristiken des Schaltens mit hoher Geschwindigkeit aufrechterhalten, während ein niedriger Ein-Widerstand als bei den Bauteilen nach dem Stand der Technik erzielt wird. Beim erfindungsgemäßen Bauteil erstreckt sich ein Graben von der Oberfläche einer p-leitenden Basisregion 12 bis zu einer n·+·-leitenden Abflußregion 15 in einer Position in der p-leitenden Basisregion 12 nahe der Steuerelektrode 19, jedoch auf der n·+·-leitenden Quellenregion 14 gegenüberliegenden Seite. Entlang der Seitenwand des Grabens sind n-leitende Verunreinigungsionen implantiert. Die Implantierung erfolgt unter Verwendung einer Maske, die als Teil der Maske die Steuerelektrode 19 verwendet. Hierdurch wird eine zweite Abflußregion 16, die auch als Driftregion dient, in selbstjustierender Weise in Bezug zur Steuerelektrode 19 ausgebildet.

Description

Die Erfindung bezieht sich auf MIS-Halbleiterbauteile und auf ein Verfahren zu deren Herstellung, wobei der Steuerbereich eine Struktur mit einem Metall (M), einem Isolator (I) und einem Halbleiter (Semiconductor, S) hat, und bezieht sich speziell auf einen Leistungs-MOSFET und sein Herstellungsverfahren als Repräsentativbeispiel eines MIS-Halbleiterbauteils, für den ein niedriger Ein-Widerstand und ein schnelles Schalten gefordert werden.
Aus der US-PS 4 593 302 ist ein vertikaler DMOSFET als Leistungs-MOSFET bekannt. Er umfaßt eine Driftregion eines ersten Leitfähigkeitstyps, die auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps mit niedrigem Widerstand epitaxial gebildet ist, eine Steuerelektrode, die über einen Steuerelektroden-Isolierfilm auf der Oberfläche dieser Driftregion ausgebildet ist, eine Basisregion eines zweiten Leitfähigkeitstyps und eine Quellenregion des ersten Leitfähigkeitstyps, die durch Doppeldiffusion unter Verwendung der Steuerelektrode als Maske gebildet ist, eine Quellelektrode, die sowohl mit der Quellenregion als auch mit der Basisregion in Kontakt ist, und eine Abflußelektrode, die an der Rückseite des Substrats gebildet ist.
Aus der US-PS 4 941 026 ist außerdem ein Graben-MOSFET bekannt, der eine Driftregion eines ersten Leitfähigkeitstyps, die auf einem Halbleitersubstrat des ersten Leitfähigkeitstyps mit niedrigem Widerstand epitaxial gebildet ist, und weiterhin eine Basisregion eines zweiten Leitfähigkeitstyps, die auf der Oberfläche dieser Driftregion angeordnet ist, eine Quellenregion des ersten Leitfähigkeitstyps, die auf der Oberfläche der Basisregion gebildet ist, einen Graben, der sich von der Oberfläche der Quellenregion durch die Basisregion hindurch erstreckt und die Driftregion erreicht, eine innerhalb des Grabens über einen Steuerregion-Isolierfilm angeordnete Steuerelektrode, eine Quellenelektrode, die in Kontakt sowohl mit der Quellenregion als auch mit der Basisregion steht, und eine Abflußelektrode, die auf der Rückseite des Substrats gebildet ist, umfaßt.
Aus der Literaturstelle "Device Design of an Ion-Implanted High Voltage MOSFET" von Yoshida u. a., Proceedings of the Sixth Conference on Solid State Devices, Tokio, 1974, Supplement to the Journal of the Japan Society of Applied Physics, Band 44, Seiten 249-255 (1975), ist weiterhin ein lateraler MOSFET bekannt, der über einen auf der Oberfläche des Halbleitersubstrats eines zweiten Leitfähigkeitstyps, das der Basisregion entspricht, angeordneten Steuerelektroden- Isolierfilm eine Steuerelektrode, ferner eine Quellenregion eines ersten Leitfähigkeitstyps, eine relativ schwach dotierte Driftregion des ersten Leitfähigkeitstyps, die durch die Selbstjustiertechnik unter Verwendung der Steuerelektrode als Maske gebildet ist, eine Abflußregion des ersten Leitfähigkeitstyps, die mit der Driftregion verbunden ist, eine Quellenelektrode und eine Abflußelektrode umfaßt. In einem lateralen Leistungs-MOSFET koexistieren die Quellenelektrode und die Abflußelektrode an der gleichen Oberfläche des Halbleitersubstrats nebeneinander, und jede dieser Elektroden ist kammförmig gestaltet, und sie sind mit den Zinken ineinandergreifend positioniert.
Aus der Literaturstelle "A High Power MOSFET with a Vertical Drain Electrode and a Meshed Gate Structure" von Yoshida u. a., IEEE Journal of Solid- State Circuits, Band SC-11, Nr. 4, August 1976, Seiten 472-477, ist ein MOSFET mit vertikaler Abflußelektrode bekannt (im folgenden bezeichnet als VDE-MOSFET). Dieser VDE-MOSFET umfaßt eine an der Oberfläche einer Abflußregion eines ersten Leitfähigkeitstyps mit niedrigem Widerstand angeordnete Basisregion, eine über einen Steuerelektroden-Isolierfilm auf der Oberfläche der Basisregion angeordnete Steuerelektrode, eine Quelleregion des ersten Leitfähigkeitstyps und eine relativ schwach dotierte Driftregion des ersten Leitfähigkeitstyps, die durch Selbstjustiertechnik unter Verwendung der Steuerelektrode als Maske gebildet ist, weiterhin eine Abflußdiffusionsregion, die mit der Driftregion und der Abflußregion in Verbindung steht, eine Quellenelektrode, die sowohl mit der Quellenregion als auch mit der Basisregion in Verbindung steht, und eine Abflußelektrode, die auf der Rückseite des Substrats gebildet ist.
Beim Stand der Technik ergeben sich folgende Probleme: Bei den beschriebenen, vertikalen DMOSFETs hängen der Ein-Widerstand und die Schaltzeit von der Breite der Fläche ab, die durch die unmittelbar unterhalb der Steuerelektrode befindliche Basisregion eingeengt wird. Wird diese Breite verkleinert, so wird die Schaltzeit verkürzt. Wird die Breite vergrößert, so nimmt der Ein-Widerstand ab. Es muß also ein Kompromiß zwischen dem niedrigeren Ein-Widerstand und der höheren Schaltgeschwindigkeit gefunden werden, und es erweist sich als schwierig, ein Maß zu finden, bei dem beide Werte zufriedenstellend sind.
Beim erwähnten, bekannten Graben-MOSFET kann der Ein-Widerstand auf weniger als den des vertikalen DMOSFETs reduziert werden. Jedoch wird die Überlappungsfläche zwischen der Steuerelektrode und der Driftregion oder der Abflußregion erheblich größer als beim vertikalen DMOSFET. Da diese Überlappungsfläche die Schaltzeit eines Leistungs-MOSFETs in erheblichem Maß bestimmt, ist die Schaltgeschwindigkeit eines Graben-MOSFETs niedriger als die eines vertikalen DMOSFETs.
Außerdem ist beim genannten, bekannten, lateralen Leistungs-MOSFET die Überlappungsfläche kleiner als beim vertikalen DMOSFET, und zwar angenähert um einen Faktor 10, und er ist deshalb vorteilhaft für höhere Schaltgeschwindigkeiten. Jedoch ist der Verdrahtungswiderstand aufgrund der kammzinkenförmigen Quellenelektrode und Abflußelektrode hoch, und es ist deshalb schwierig, den Ein- Widerstand zu erniedrigen.
Der genannte, bekannte VDE-MOSFET ist dazu ausgelegt, den Verdrahtungswiderstand zu erniedrigen, der ein Nachteil des lateralen Leistungs-MOSFETs ist, ohne die Hochgeschwindigkeitsschalt-Charakteristiken des lateralen Leistungs- MOSFETs zu beeinträchtigen, und er kann den Ein-Widerstand auf etwa ein Fünftel dieses Widerstands des vertikalen DMOSFETs erniedrigen. Dieses Maß an niedrigem Ein-Widerstand ist aber immer noch unzureichend, und es sollen noch niedrigere Ein-Widerstände realisiert werden, während die Hochgeschwindigkeitsschalt- Charakteristiken erhalten bleiben.
Die Erfindung wurde in Anbetracht der beschriebenen Probleme entwickelt, und ihr liegt das Ziel zugrunde, ein MIS-Halbleiterbauteil zu schaffen und dessen Herstellungsverfahren anzugeben, das die Beziehung zwischen dem Ein-Widerstand und der Schaltzeit erheblich verbessert, indem die Hochgeschwindigkeitsschalt- Charakteristiken aufrechterhalten werden, während ein niedrigerer Ein-Widerstand als nach dem Stand der Technik erzielt wird.
Um diesem Ziel näherzukommen, wurden von den Erfindern in's einzelne gehende Untersuchungen über die Erniedrigung des Ein-Widerstands des oben genannten, bekannten VDE-MOSFETs durchgeführt. Die Ergebnisse zeigen, daß die Abflußdiffusionsregion der größte Faktor ist, der die Erniedrigung des Ein-Widerstands hindert, wobei nach dem Stand der Technik die Abflußdiffusionsregion die beiden folgenden Probleme verursacht:
Beim üblichen VDE-MOSFET wird die Abflußdiffusionsregion durch die Diffusion von Verunreinigungen von der Oberfläche des Halbleiterbauteils her gebildet; jedoch ist die Abflußdiffusionsregion tiefer als die Basisregion. Die Verunreinigungskonzentration in den tieferen Teilen der Abflußdiffusionsregion nimmt also ab, und der Widerstand zwischen der Driftregion und der Abflußregion wird nicht ausreichend niedrig. Außerdem wächst, da die Verunreinigungen auch seitwärts diffundieren, die von der Abflußdiffusionsregion in Anspruch genommene Fläche im Halbleiterbauteil größenmäßig mit der Folge, daß kein ausreichendes Maß an Zellenintegration erreicht werden kann.
Die Erfindung wurde unter Zugrundelegung der dargelegten Erkenntnisse konzipiert, und das erfindungsgemäße MIS-Halbleiterbauteil ist gekennzeichnet durch einen Graben, der in einer Position in der Basisregion nahe der Steuerelektrode, jedoch auf deren der Quellenregion gegenüberliegender Seite gebildet ist und der sich von der Oberfläche bis zu einer ersten Abflußregion erstreckt, und durch eine zweite Abflußregion, die innerhalb oder entlang der Seitenwand dieses Grabens angeordnet ist und in selbstjustierender Weise in Bezug zur Steuerelektrode gebildet wird durch Implantierung der Ionen einer Verunreinigung des ersten Leitfähigkeitstyps unter Verwendung einer Maske, die als Teil davon die Steuerelektrode ausnützt. Der Graben kann von der Oberfläche der Basisregion ausgehen, wobei dann die zweite Abflußregion zugleich auch als Driftregion dient, oder kann von der Oberfläche einer Driftregion ausgehen, die sich ihrerseits im Oberflächenteil der Basisregion und hinsichtlich der Steuerelektrode auf der der Quellenregion gegenüberliegenden Seite befindet.
Wenn im Rahmen der Erfindung die zweite Abflußregion, die auch als Driftregion dient, mit der ersten Abflußregion verbunden ist, erniedrigt sich der Ein-Widerstand. Da sich außerdem die zweite Abflußregion vertikal erstreckt, kann die Driftregion (also die zweite Abflußregion) in einer kleinen Fläche mit der ersten Abflußregion verbunden sein, und zusätzlich ist, da die Driftregion und die zweite Abflußregion kombiniert sind, wodurch die Fläche weiter vermindert wird, ein höheres Maß der Zellenintegration erzielbar und ist der Ein-Widerstand erheblich reduziert.
Da man keine separate Driftregion bilden muß, gibt es außerdem weniger Verfahrensschritte als im Fall, in dem eine zweite Abflußregion und die Driftregion getrennt vorgesehen werden müssen. Weiterhin wird, da eine zweite Abflußregion, die auch als Driftregion dient, in selbstjustierender Weise gebildet wird, die Überlappungsfläche zwischen der Steuerelektrode und der Driftregion (oder anders ausgedrückt, der zweiten Abflußregion) reduziert und die Schaltgeschwindigkeit erhöht, und wird die Fluktuation im Ein-Widerstand und in der Schaltgeschwindigkeit erniedrigt. Zusätzlich ist die Fläche je Zelleneinheit kleiner.
Gemäß der Erfindung kann die zweite Abflußregion aus einem hoch dotierten Halbleitermaterial des ersten Leitfähigkeitstyps gebildet sein. In diesem Fall kann sie leicht hergestellt werden. Außerdem kann im Rahmen der Erfindung innerhalb der zweiten Abflußregion eine Isolierregion angeordnet sein. Dies wirkt sich im Fall aus, daß es schwierig ist, das Grabeninnere vollständig mit einem Halbleitermaterial des ersten Leitfähigkeitstyps zu füllen.
Gemäß einer anderen Ausführungsform zeichnet sich das erfindungsgemäße MIS-Halbleiterbauteil durch eine Driftregion aus, die in selbstjustierender Weise hinsichtlich der Steuerelektrode durch Ionenimplantation einer Verunreinigung des ersten Leitfähigkeitstyps gebildet wird, wobei als Maske oder als Teil davon die Steuerelektrode verwendet wird und die zweite Abflußregion innerhalb oder entlang der Seitenwand des Grabens, der sich von der Oberfläche der Driftregion bis zur ersten Abflußregion erstreckt, gebildet ist.
Da im Rahmen der Erfindung die Driftregion und die erste Abflußregion elektrisch miteinander über die zweite Abflußregion verbunden sind, die sich vertikal erstreckt, können die Driftregion und die erste Abflußregion miteinander in einer kleinen Fläche und mit niedrigem Widerstand verbunden werden, wodurch der Ein-Widerstand erniedrigt wird. Da außerdem die Driftregion in selbstjustierender Weise hergestellt wird, erniedrigt sich die Überlappungsfläche zwischen der Steuerelektrode und der Driftregion, wodurch die Schaltgeschwindigkeit erhöht wird und Fluktuationen im Ein-Widerstand und in der Schaltgeschwindigkeit vermindert werden. Außerdem wird die Fläche je Zelleneinheit kleiner.
Bei der Erfindung kann die zweite Abflußregion aus einem hochdotierten Halbleiter des ersten Leitfähigkeitstyps oder aus polykristallinem Halbleitermaterial bestehen und kann bei dieser Ausführung leicht hergestellt werden. Sie kann auch aus Metall bestehen, und in diesem Fall können die Driftregion und die erste Abflußregion mit extrem niedrigem Widerstand verbunden werden. Außerdem kann das erfindungsgemäße MIS-Halbleiterbauteil einen Aufbau haben, bei dem innerhalb der zweiten Abflußregion ein Isolatorbereich angeordnet ist. Dies ist in den Fällen wirksam, in denen es schwierig ist, das Innere des Grabens mit dem Halbleitermaterial des ersten Leitfähigkeitstyps ganz zu füllen.
Zusätzlich kann im Rahmen der Erfindung das MIS-Halbleiterbauteil eine Struktur haben, bei der innerhalb der zweiten Abflußregion, jedoch von dieser durch die Isolierregion getrennt, eine hochleitfähige Region angeordnet ist. Hierbei funktioniert die hochleitfähige Region als Feldplatte, und die Verarmungsschicht kann sich leichter in die zweite Abflußregion ausdehnen. Kommt hierbei eine Struktur zur Anwendung, bei der entweder das Quellenpotential oder das Steuerelektrodenpotential an die hochleitfähige Region angelegt wird, so wird der Betrieb der hochleitfähigen Region als Feldplatte noch effektiver gemacht, da das Potential dieser hochleitfähigen Region konstant bleibt.
Im Fall, in dem sich die hochleitfähige Region auf Steuerelektrodenpotential befindet, wird die Isolierregion zwischen dieser Region und der zweiten Abflußregion in wünschenswerter Weise mit einer Dicke hergestellt, die die des dünnsten Teils des Steuerelektroden-Isolierfilms übertrifft, da das Volumen der Isolation zwischen der hochleitfähigen Region und der zweiten Abflußregion ausreichend klein gemacht werden muß, um zu verhindern, daß die Schaltgeschwindigkeit abnimmt.
Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Zeichnung. Es zeigen:
Fig. 1 eine Querschnittsansicht zur Veranschaulichung der Struktur des aktiven Teils, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 bis 5 Querschnittsansichten entsprechend Fig. 1 von n-Kanal-Leistungs-MOSFETs gemäß einer zweiten, dritten, vierten bzw fünften Ausführungsform der Erfindung;
Fig. 6 eine Draufsicht zur Darstellung einer beispielsweise zweidimensionalen Topographie (Layout), wie sie von der zweiten Hauptfläche aus gesehen wird, der Steuerelektrode, der Quelle und des Abflusses des Halbleiterbauteils gemäß einer sechsten Ausführungsform der Erfindung;
Fig. 7 eine Draufsicht entsprechend Fig. 6 auf eine weitere, beispielhafte, zweidimensionale Topographie gemäß der sechsten Ausführungsform der Erfindung;
Fig. 8 eine Draufsicht zur Darstellung einer beispielhaften, zweidimensionalen Topographie des Hauptteils des Halbleiterbauteils gemäß einer siebten Ausführungsform der Erfindung;
Fig. 9 und 10 Querschnittsansichten zur Veranschaulichung der Struktur des Endabschnitts des Bauelements in einer Schnittebene A-A' bzw B-B' in Fig. 8;
Fig. 11 und 12 Draufsichten zur Darstellung einer zweidimensionalen Topographie des Hauptteils des Halbleiterbauteils gemäß einer achten bzw neunten Ausführungsform der Erfindung;
Fig. 13 eine Querschnittsansicht entsprechend Fig. 9 und 10 in einer Schnittebene C-C' von Fig. 12;
Fig. 14 bis 21 Draufsichten zur Darstellung zweidimensionaler Topographien des Hauptteils des Halbleiterbauteils gemäß einer zehnten, elften, zwölften, dreizehnten, vierzehnten, fünfzehnten, sechzehnten bzw siebzehnten Ausführungsform der Erfindung.
In der nachfolgenden Beschreibung und in der Zeichnung, die bevorzugte Ausführungsformen der Erfindung im einzelnen beschreiben und darstellen, bezeichnen die mit "n" oder "p" bezeichneten Schichten und Regionen Elektronenträger bzw Lochträger. Ein an ein "n" oder "p" angefügtes Pluszeichen ("+") bezeichnet eine relativ hohe Verunreinigungskonzentration. Außerdem ist in der nachfolgenden Beschreibung "n" der erste Leitfähigkeitstyp und "p" der zweite Leitfähigkeitstyp; die Beschreibung ist jedoch auch auf den umgekehrten Fall lesbar. In den Leistungs-MOSFET-Chips sind weiterhin Strukturen zur Verhinderung eines Durchbruchs, wie ein Schutzring oder eine Feldplatte, vorhanden, insbesondere um den Durchbruchspannungswert des Randbereichs sicherzustellen, da diese Gegenstände jedoch keine Beziehung zum Wesen der Erfindung haben; sind sie in der nachfolgenden Beschreibung und in der Zeichnung weggelassen.

Erste Ausführungsform

Fig. 1 zeigt im Querschnitt den aktiven Teil, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer ersten Ausführungsform der Erfindung. Eine p-leitende Basisregion 12 ist auf einer ersten n⁺-leitenden Abflußregion 15 mit niedrigem Widerstand, die eine Abflußelektrode 21 kontaktiert, gebildet. Im Oberflächenteil der Basisregion 12 sind eine n⁺-leitende Quellenregion 14 und eine n-leitende Driftregion 11 getrennt gebildet. Über dem Oberflächenteil der Basisregion 12 ist zwischen der Quellenregion 14 und der Driftregion 11 unter Zwischenlage eines Steuerregion-Oxidfilms 17 eine Steuerelektrode 19 angeordnet. Der Oxidfilm 17 stellt einen Steuerregion-Isolierfilm dar.
In der p-leitenden Basisregion 12 ist auf der der Steuerelektrode 19 gegenüberliegenden Seite auch noch eine p⁺-leitende Basisregion 13 angeordnet, die tiefer ist als die n⁺-leitende Quellenregion 14; die Konstellation ist so, daß die Quellenregion 14 zwischen der Basisregion 13 und der Steuerelektrode 19 liegt. Diese p⁺-leitende Basisregion 13 ist dazu nützlich, daß sie die MOS-Strukturen schützt, wenn eine hohe Stoßspannung eintrifft. Findet ein Schalten mit sehr hoher Geschwindigkeit statt, so entsteht aufgrund des Einflusses von parasitären Induktanzen in der Verdrahtung oder an anderen Stellen eine hohe Spannungsspitze am Abflußanschluß. Zu dieser Zeit erfolgt jedoch ein Durchbruch an einem pn-Übergang zwischen der p-leitenden Basisregion 12, die unmittelbar unter der p⁺- Basisregion 13 liegt, und der ersten n⁺-Abflußregion 15; aufgrund dieses Durchbruchs wird die Stoßwellenenergie absorbiert, und hierdurch werden die MOS- Strukturen vor einer Schädigung geschützt.
Innerhalb der p-leitenden Basisregion 12 ist außerdem eine zweite Abflußregion 16 angeordnet, die elektrisch die n-leitende Driftregion 11 mit der ersten n⁺-leitenden Abflußregion 15 verbindet. Die zweite Abflußregion 16 besteht aus beispielsweise n⁺-leitendem Halbleitermaterial. Um den Ein-Widerstand zu erniedrigen, sollte der Boden der zweiten Abflußregion 16 in Kontakt mit der ersten Abflußregion 15 sein. Wenngleich es hier keine spezielle Einschränkung gibt, dringt beim dargestellten Beispiel die Bodenseite der zweiten Abflußregion 16 in die erste Abflußregion 15 ein.
Zwischen der p-leitenden Basisregion 12 und der zweiten Abflußregion 16 ist eine n⁺-leitende Durchschlag-Stopregion 22 angeordnet, und als Ergebnis hiervon wird eine Expansion der Verarmungsschicht in die zweite Abflußregion 16 unterdrückt. Diese zweite Abflußregion 16 hat hier eine Verunreinigungskonzentration, die höher ist als die der n-leitenden Driftregion 11; und die n⁺-leitende Durchschlag-Stopregion 22 hat eine Verunreinigungskonzentration, die höher ist als die der zweiten Abflußregion 16.
Beispielsweise haben die Regionen gemäß Fig. 1 folgende Verunreinigungskonzentrationen:
die Driftregion 11: 2,9.10¹⁶ cm^-3;
die zweite Abflußregion 16: 1,2.10¹⁹ cm^-3;
die Durchschlag-Stopregion 22: 2,0.10¹⁹ cm^-3;
die erste Abflußregion 15: 1,2.10¹⁹ cm^-3, und
die Basisregion 12: 1,5.10¹⁶ cm^-3.
Weiterhin können für die Tiefe der Regionen folgende Beispiele angegeben werden:
Basisregion 12: 3 µm;
Driftregion 11: 1 µm, und
die Durchschlag-Stopregion 22 hat eine Dicke von 0,5 µm.
In Fig. 1 sind weiterhin ein Isolierfilm 18, der die Steuerelektrode 19 überdeckt, eine Quellenelektrode 20, die in Kontakt mit der Quellenregion 14 und mit der Basisregion 13 steht, und die Abflußelektrode 21 gezeigt. In der vorliegenden Beschreibung ist diejenige Seite des Halbleitersubstrats, auf der sich die Abflußelektrode 21 befindet, als erste Hauptfläche bezeichnet, und es ist diejenige Seite, auf der sich die Quellenelektrode 20 befindet, als zweite Hauptfläche bezeichnet.
Nachfolgend werden die Herstellungsschritte des n-Kanal-Leistungs- MOSFETs gemäß der ersten, erfindungsgemäßen Ausführungsform beschrieben. Da das Bauteil im wesentlichen unter Anwendung der Herstellungsschritte konventioneller MOS-Halbleiterbauteile erzeugt werden kann, werden hier nur charakteristische Verfahrensschritte beschrieben.
Bei der Formierung der zweiten Abflußregion 16 wird auf der zweiten Hauptfläche des Halbleitersubstrats eine Maske mit einem gewünschten Fenster gebildet, und es wird dann im Halbleitermaterial entsprechend der Position des Fensters ein Graben gebildet. Hierbei soll die Seitenwand des Grabens so orientiert sein, daß sie angenähert rechtwinklig zur zweiten Hauptfläche verläuft. Als nächstes wird durch das Fenster in den Graben n⁺-leitendes Halbleitermaterial eingefüllt. Mit diesem Herstellungsverfahren kann die zweite Abflußregion 16 leicht hergestellt werden, während die Oberseitenfläche konserviert wird und ein höherer Grad von Zellenintegration erzielt wird, ohne daß Halbleiterregionen, wie die p- leitende Basisregion 12, beeinträchtigt werden.
Außerdem werden unter Verwendung der Steuerelektrode 19 als Teil der Maske Verunreinigungen des ersten Leitfähigkeitstyps (n) von der zweiten Hauptfläche aus ionenimplantiert, um die n-leitende Driftregion 11 in selbstjustierender Weise in Bezug zur Steuerelektrode 19 auszubilden. Durch diese Maßnahme kann die Schaltgeschwindigkeit erhöht werden, und es können Fluktuationen des Ein- Widerstands und der Schaltgeschwindigkeit reduziert werden, da die Überlappungsfläche zwischen der Steuerelektrode 19 und der Driftregion 11 verkleinert werden kann. Außerdem kann die Fläche je Zelleneinheit verkleinert werden.
Weiterhin werden unter Verwendung der Steuerelektrode 19 als Teil der Maske die Verunreinigungen des ersten Leitfähigkeitstyps von der zweiten Hauptflächenseite aus ionenimplantiert, um die n⁺-leitende Quellenregion 14 zu bilden, also im selbstjustierender Weise im Bezug zur Steuerelektrode 19. Durch diese Maßnahme können wiederum die Fluktuationen des Ein-Widerstands und der Schaltgeschwindigkeit reduziert werden und die Fläche je Zelleneinheit verkleinert werden.
Weiterhin wird die p-leitende Basisregion 12 gebildet durch Einführen von Verunreinigungen des zweiten Leitfähigkeitstyps (p) von der Seite der zweiten Hauptfläche des Halbleitersubstrats aus, das die erste, n⁺-leitende Abflußregion 15 enthält. Gemäß diesem Verfahrensschritt können die Fluktuationen der Verunreinigungskonzentrationen der Basisregion 12 und der Driftregion 11 im Vergleich zu üblichen Herstellungsverfahren, die die Technik des epitaxialen Wachstums anwenden, vermindert werden.
Im folgenden wird der Betrieb des n-Kanal-Leistungs-MOSFETs nach der ersten, erfindungsgemäßen Ausführungsform beschrieben. Im Sperrzustand mit einer Vorspannung in Sperrichtung expandieren die Verarmungsschichten ausgehend von den jeweiligen pn-Übergängen zwischen der p-leitenden Basisregion 12, die sich auf dem gleichen Potential befindet wie die geerdete Quellenelektrode 20, und der n-leitenden Driftregion 11, weiterhin zwischen der p-leitenden Basisregion 12 und der n⁺-leitenden Durchschlag-Stopregion 22, sowie zwischen der Basisregion 12 und der ersten n⁺-leitenden Abflußregion 15, und der durch die Stärke der Verarmungsschicht und die elektrische Feldstärke bestimmte Durchbruchspannungswert ist sichergestellt. Erstreckt sich zu dieser Zeit eine Verarmungsschicht bis zur Kanalregion, so wirkt die Kapazität des Teils des Steuerregion- Isolierfilms, unterhalb dessen sich die Verarmungsschicht erstreckt, als Rückkopplungskapazität, und die Schaltgeschwindigkeit nimmt ab. Um also ein schnelles Schalten zu erreichen, ist es erwünscht, daß die Verarmungsschicht soweit als möglich innerhalb der n-leitenden Driftregion 11 liegt. Diese Forderung gilt auch für andere, bevorzugte Ausführungsformen.
Wenn die Steuerelektrode 19 auf ein Potential gespannt wird, das im Vergleich zu dem der Quellenelektrode 20 positiv ist, so bildet sich über den Steuerregion-Oxidfilm 17 im Oberflächenteil der Basisregion 12 eine Inversionsschicht, die als ein Kanal wirkt. Elektronenträger fließen dann von der n⁺-leitenden Quellenregion 14 durch den Kanal zur n-leitenden Driftregion 11 und fließen weiter durch die zweite Abflußregion 16 und treffen an der Abflußelektrode 21 ein. Dies führt dazu, daß das Bauteil durchschaltet.
Bei der beschriebenen, ersten Ausführungsform kann, da die Driftregion 11 in selbstjustierender Weise durch Ionenimplantation, die die Steuerelektrode 19 als Teil der Maske verwendet, hergestellt ist, die Überlappungsbreite zwischen der Steuerelektrode 19 und der Driftregion 11 gering gehalten werden, beispielsweise in der Größenordnung von 0,2 µm. Da die Kapazität zwischen der Steuerregion und der Quelle extrem niedrig ist, ist ein schnelles Schalten möglich.
Außerdem ist aufgrund des Vorhandenseins der stark dotierten, zweiten Abflußregion 16 der Ein-Widerstand ausreichend niedrig. Das Verhältnis zwischen dem Ein-Widerstand und der Schaltzeit ist somit erheblich verbessert, und es kann ein MIS-Halbleiterbauteil erhalten werden, dessen Charakteristiken der hohen Schaltgeschwindigkeit aufrechterhalten sind und dessen Ein-Widerstand erniedrigt ist. Derselbe Effekt wird in den Fällen erzielt, in denen die zweite Abflußregion 16 ein polykristalliner Halbleiter oder ein Metall ist.

Zweite Ausführungsform

Fig. 2 zeigt im Querschnitt den aktiven Teil, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer zweiten Ausführungsform der Erfindung. Der Aufbau nach Fig. 2 unterscheidet sich von dem nach Fig. 1 in erster Linie darin, daß die zweite Abflußregion 16 aus Metall besteht und durch die p-leitende Basisregion 12 und die erste n⁺-leitende Abflußregion 15 hindurchreicht und somit Kontakt mit der Abflußelektrode 21 an der Rückseite des Substrats hat, und daß die zweite Abflußregion 16 und die Quellenelektrode 20 durch einen Isolierfilm 31 voneinander isoliert sind. Im übrigen gleicht der Aufbau dem der ersten Ausführungsform, und die Teile sind deshalb mit gleichen Bezugszeichen bezeichnet wie dort, und der insoweit übereinstimmende Aufbau wird nicht erneut beschrieben.
Wenn das Metall direkt mit der Basisregion 12 verbunden wäre, ergäbe sich das Risiko eines Leckstroms zwischen dem Abfluß und der Quelle aufgrund von Mikrodefekten, die in der Grabenseitenwand, die eine Übergangsschicht bildet, auftreten können. Jedoch verhindert bei der zweiten Ausführungsform das Vorhandensein der n⁺-leitenden Durchschlag-Stopregion 22 zwischen der zweiten Abflußregion 16 und der Basisregion 12 das Auftreten dieses Leckstroms.
Bei der zweiten Ausführungsform wird bei der Herstellung der zweiten Abflußregion 16 ein Fenster selektiv im Isolierfilm 18 gebildet, der die Steuerelektrode 19 überdeckt, und wird unter Verwendung des Isolierfilms 18 als Maske im Halbleitermaterial entsprechend der Position des Fensters ein Graben gebildet. In den Graben wird dann durch dieses Fenster das Metall eingefüllt. Gemäß diesem Herstellungsverfahren kann die metallene, zweite Abflußregion 16 leicht hergestellt werden, während gleichzeitig die Oberseitenfläche konserviert wird und ein höheres Maß an Zellenintegration erreicht wird, ohne hierbei die Halbleiterregionen wie die p-leitende Basisregion 12 ungünstig zu beeinflussen.
Bei der Bildung der Quellenelektrode 20 wird oben auf dem Isolierfilm 18, der die Steuerelektrode 19 überdeckt, zusätzlich der Isolierfilm 31 auflaminiert, der die zweite Abflußregion 16 überdeckt. Im Isolierfilm 31 wird ein Fenster selektiv ausgebildet, und dann wird die Quellenelektrode 20 auf den Isolierfilm 31 auflaminiert. Gemäß diesem Herstellungsverfahren wird die Quellenelektrode 20 so hergestellt, daß sie gegen die Steuerelektrode 19 isoliert ist, und kann die zweite Abflußregion 16 leicht hergestellt werden. Da die Betriebsweise des n-Kanal- Leistungs-MOSFETs gemäß der zweiten Ausführungsform die gleiche ist wie die des MOSFETs nach der ersten Ausführungsform, wird die Beschreibung dieser Betriebsweise hier weggelassen.
Da die zweite Abflußregion 16 bei der zweiten Ausführungsform aus Metall besteht, hat sie im Vergleich zu dieser Abflußregion 16 nach der ersten Ausführungsform einen niedrigeren Widerstand. Außerdem trägt die erste Abflußregion 15 weniger zur Widerstandkomponente bei, da die zweite Abflußregion 16 Kontakt zur Abflußelektrode 21 hat. Man erhält also ein MIS-Halbleiterbauteil, bei dem die Charakteristiken des schnellen Schaltens aufrechterhalten werden und der Ein-Widerstand niedriger ist als der des MOSFETs nach der ersten Ausführungsform. Speziell ist der Aufbau gemäß der zweiten Ausführungsform extrem wirksam zum Erniedrigen des Ein-Widerstands in den Fällen, in denen es schwierig ist, die erste n⁺-leitende Abflußregion 15 aus einem dünneren Film herzustellen. Dies gilt auch in den Fällen, in denen die zweite Abflußregion 16 aus einem n⁺-leitenden oder einem polykristallinen Halbleitermaterial besteht.

Dritte Ausführungsform

Fig. 3 zeigt einen Querschnitt durch den aktiven Teil, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer dritten Ausführungsform der Erfindung. Der Aufbau der dritten Ausführungsform gemäß Fig. 3 unterscheidet sich vom Aufbau der ersten Ausführungsform nach Fig. 1 in erster Linie durch die drei folgenden Unterschiede, wobei Elemente und Strukturen, die gleich denen der ersten Ausführungsform sind, mit gleichen Bezugszeichen bezeichnet sind und nicht erneut beschrieben werden.
Der erste Unterschied besteht darin, daß die zweite Abflußregion 16 aus einem polykristallinen Halbleitermaterial besteht. Der zweite Unterschied besteht darin, daß die Quellenregion aus zwei Teilbereichen besteht, nämlich aus einem relativ leicht dotierten, n-leitenden Halbleiterteilbereich 32, der etwa dieselbe Tiefe hat wie die Driftregion 11, und einem n⁺-leitenden Halbleiterteilbereich 33, der relativ stark dotiert ist und flacher ist als die Driftregion 11.
Der dritte Unterschied ist der, daß auch die Steuerelektrode eine zweistufige Struktur hat, die zwischen der Steuerelektrode und der n-leitenden Driftregion 11 angeordnet ist und aus einem ersten Steuerelektrodenteil 34 auf dem Steuerregion-Oxidfilm 17 und einem zweiten Steuerelektrodenteil 35 auf einem dicken Oxidfilmteil, der aus einem zusätzlich auf den Oxidfilm 17 auflaminierten Oxidfilm 36 besteht, gebildet ist. Der erste Steuerelektrodenteil 34 und zweite Steuerelektrodenteil 35 sind hier natürlich miteinander verbunden. Der zweite Steuerelektrodenteil 35 ist gegen die Quellenelektrode 20 durch eine Isolierschicht 37, die zusätzlich auf den zweiten Steuerelektrodenteil 35 auflaminiert ist, isoliert.
Wenn das polykristalline Halbleitermaterial direkt mit der p-leitenden Basisregion 12 verbunden wäre, ergäbe sich ähnlich wie beim MOSFET nach der zweiten Ausführungsform das Risiko, daß ein Leckstrom zwischen dem Abfluß und der Quelle verursacht wird, und zwar aufgrund von Mikrodefekten, die an der Grabenseitenwand auftreten können, die eine Übergangsschicht bildet. Jedoch verhindert auch bei der dritten Ausführungsform das Vorhandensein der n⁺- leitenden Durchschlag-Stopregion 22 das Auftreten dieses Leckstroms. Da die Betriebsweise des MOSFETs nach der dritten Ausführungsform die gleiche ist wie die des MOSFETs nach der ersten Ausführungsform, wird eine in's einzelne gehende Beschreibung der Betriebsweise hier weggelassen.
Bei der beschriebenen, dritten Ausführungsform kann wegen des relativ leicht dotierten, n-leitenden Halbleiterteilbereichs 32 in der Quellenregion die Verarmungsschicht sich auf der Quellenregionseite leicht ausdehnen, und es kann der durch das Anlegen einer hohen Spannung bewirkte Kurzkanaleffekt verhindert werden. Weiterhin wird aufgrund der Tatsache, daß der zweite Steuerelektrodenteil 35, der zwischen sich und der Driftregion 11 einen dicken Oxidfimteil eingeschlossen hält, als Feldplatte für die Driftregion 11 dient, das elektrische Feld der Driftregion 11 in der Nachbarschaft der Steuerelektrode reduziert und dabei erreicht, daß die Durchbruchspannung höher wird.
Da die Ausdehnung der Verarmungsschicht auf der Seite der Driftregion 11 beschränkt ist, wird der Verarmungsschichtbereich unterhalb des ersten Steuerelektrodenteils 34 schmaler, und da die Steuerregionoxid-Kapazität, die zur Rückkopplungskapazität beiträgt, kleiner wird, eignet sich der Aufbau gemäß dieser Ausführungsform gut für eine hohe Schaltgeschwindigkeit. Ähnlich wie bei der ersten Ausführungsform kann also ein MIS-Halbleiterbauteil erhalten werden, bei dem die Charakteristiken der hohen Schaltgeschwindigkeit aufrechterhalten werden und der Ein-Widerstand erniedrigt ist. Derselbe Effekt wird erhalten im Fall, in dem die zweite Abflußregion 16 aus n⁺-leitendem Halbleitermaterial oder aus Metall besteht.
Der gleiche Effekt kann auch erhalten werden, wenn die Steuerelektrode einen aus drei oder mehr Stufen bestehenden Aufbau hat. Jedoch wirkt die Kapazität des Isolierfilms, der unterhalb der zweiten und der nachfolgenden Stufen der Steuerelektrode vorhanden ist, als Rückkopplungskapazität, und man muß deshalb diese Kapazitätskomponenten ausreichend niedrig machen, damit die Schaltgeschwindigkeit nicht abnimmt.

Vierte Ausführungsform

Fig. 4 zeigt im Querschnitt den aktiven Teil, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer vierten Ausführungsform der Erfindung. Der MOSFET nach dieser vierten Ausführungsform unterscheidet sich vom MOSFET nach der ersten Ausführungsform gemäß Fig. 1 in erster Linie darin, daß die n-leitende Driftregion 11 und die zweite Abflußregion 16 entlang einer der Graben-Seitenwände aus einem n⁺-leitenden Halbleitermaterial integral gebildet sind, wobei das Grabeninnere mit einem Isolator 23 gefüllt ist, und daß es keine Durchschlag-Stopregion gibt. Die übrigen Strukturelemente sind die gleichen wie bei der ersten Ausführungsform und sind deshalb mit gleichen Bezugszeichen bezeichnet und werden nicht erneut beschrieben.
Wenn hierbei das n⁺-leitende Halbleitermaterial, das die zweite Abflußregion 16 bildet, die zugleich als n-leitende Driftregion 11 dient, sich an den Isolator 23 anschließt, tritt das Risiko auf, daß ein Leckstrom zwischen dem Abfluß und der Quelle bewirkt wird, und zwar aufgrund von Mikrodefekten, die in der Übergangsschicht auftreten können. Um dies zu vermeiden, besteht bei der vierten Ausführungsform der Isolator 23 aus einem Oxidfilm. Da die Übergangsfläche zwischen dem Oxidfilm und dem n⁺-leitenden Halbleitermaterial stabilisiert ist, wird verhindert, daß ein Leckstrom auftritt. Darüber hinaus kann ein Leckstrom auch dann verhindert werden, wenn wie beim MOSFET gemäß der ersten Ausführungsform zwischen der zweiten Abflußregion 16 und der Basisregion 12 die n⁺-Durchschlag-Stopregion vorhanden ist.
Die zweite Abflußregion 16, die auch als die Driftregion 11 dient, wird in selbstjustierender Weise nach der Herstellung des Grabens gebildet, wobei beispielsweise die Steuerelektrode 19 als Teil der Maske verwendet wird und Implantationsionen von der zweiten Hauptflächenseite zur Seitenwand des Grabens in einem schrägen Winkel implantiert werden. Diese Formation kann deshalb leicht durchgeführt werden. Da die Operation dieses MOSFETs nach der vierten Ausführungsform die gleiche ist wie die des MOSFETs nach der ersten Ausführungsform, braucht sie nicht erneut beschrieben zu werden.
Da sich die Driftregion 11 bei der vierten Ausführungsform rechtwinklig in Bezug zur Substratoberfläche erstreckt, können die Abmessungen des Substrats in der Richtung seiner Oberfläche (seitliche Richtung) geringer gehalten werden, wodurch eine höhere Zellendichte ermöglicht wird. Somit kann wie im Fall der ersten Ausführungsform ein MIS-Halbleiterbauteil geschaffen werden, bei dem die Charakteristiken der hohen Schaltgeschwindigkeit aufrechterhalten werden und der Ein-Widerstand erniedrigt ist. Außerdem ist aufgrund der Tatsache, daß das Grabeninnere mit dem Isolator 23 gefüllt ist, der Einfüllprozeß leichter durchzuführen als im Fall, in dem das Einfüllen mit Halbleitermaterial durchgeführt wird. Und da die beiden Regionen, nämlich sowohl die Driftregion 11 als auch die zweite Abflußregion 16, im selben Verfahrensschritt gebildet werden, gibt es weniger Arbeitsschritte und im Vergleich zur ersten Ausführungsform kann eine Kostenreduktion erzielt werden.
Da es bei der vierten Ausführungsform keine Durchschlag-Stopregion gibt, expandiert die Verarmungsschicht in die zweite Abflußregion 16, und es ergibt sich hierdurch eine gewisse Höhe der Durchbruchspannung. Demgegenüber kann es im Fall, in dem der gesamte Graben mit n⁺-leitendem Halbleitermaterial gefüllt ist, schwieriger sein, einen ausreichenden Wert der Durchbruchspannung zu erzielen, da im Inneren ein nichtverarmter Bereich zurückbleibt. Die Verarmungsschicht kann sich jedoch leicht durch den gesamten Graben ausdehnen, und gemäß der vierten Ausführungsform ergibt sich ein hoher Wert der Durchbruchspannung, da der nichtverarmte Bereich durch den Isolator 23 ersetzt ist. Im Rahmen der Untersuchungen, die zur Erfindung geführt haben, wurde durch Simulation bestätigt, daß gemäß der vierten Ausführungsform ein Durchbruchspannungswert von angenähert 50 V leicht sichergestellt werden kann.

Fünfte Ausführungsform

Fig. 5 zeigt im Querschnitt den aktiven Teil, durch den der Hauptstrom fließt, eines n-Kanal-Leistungs-MOSFETs gemäß einer fünften Ausführungsform der Erfindung. Dieser MOSFET nach Fig. 5 hat einen Aufbau, bei dem ein Teil des Isolators 23, der den Graben im MOSFET bei der vierten Ausführungsform gemäß Fig. 4 füllt, mit einem Material 24 hoher Leitfähigkeit gefüllt ist; dieses gut leitende Material 24 hat Kontakt mit der Quellenelektrode 20 über ein im Isolierfilm 18, der die Steuerelektrode 19 überdeckt, gebildetes Fenster. Es ist von der Steuerelektrode 19 und von der zweiten Abflußregion 16 durch den Isolator 23 getrennt. Elemente, die denen der vierten Ausführungsform gleichen, sind mit gleichen Bezugszeichen wie in Fig. 4 versehen und werden nicht erneut beschrieben.
Der Bereich des gut leitenden Materials 24 kann leicht aus einem oder mehreren der folgenden Materialien bestehen: n⁺-leitendes Halbleitermaterial, p⁺- leitendes Halbleitermaterial, polykristallines Halbleitermetall, Metall oder eine Verbindung hiervon, usw. Durch Herstellen des Fensters im die Steuerelektrode 19 überdeckenden Isolator 18 wird das gut leitende Material 24 beispielsweise gleichzeitig mit der Aufbringung der Quellenelektrode 20 eingebaut. Da der Betrieb des MOSFETs nach der fünften Ausführungsform dem des MOSFETs nach der ersten Ausführungsform gleicht, wird er nicht erneut beschrieben.
Bei der beschriebenen, fünften Ausführungsform dehnt sich die Verarmungsschicht durch die gesamte, zweite Abflußregion 16 aus und man kann deshalb extrem leicht den Wert der Durchbruchspannung sicherstellen, da das gut leitende Material als Feldplatte dient. Dies gilt umso mehr, als dieses Material 24 auf das Potential der Quelle gesetzt ist.
Es muß hier die Überlappungsfläche zwischen der Steuerelektrode 19 und der Driftregion 11 klein gehalten werden, um ein Schalten mit hoher Geschwindigkeit zu erzielen. Unvermeidlich wird jedoch beim MOSFET nach der fünften Ausführungsform die zweite Abflußregion 16 schmal und der Ein-Widerstand groß. Es muß deshalb die Verunreinigungskonzentration der zweiten Abflußregion 16 höher als bei der ersten bis dritten Ausführungsform gemacht werden, um den Ein- Widerstand abzusenken. Jedoch expandiert auch in diesem Fall die Verarmungsschicht in der dargelegten Weise ausreichend zur Seite der zweiten Abflußregion 16 aufgrund des Effekts der Feldplatte aus dem gut leitenden Material 24, so daß der Wert der Durchbruchspannung sicher gehalten werden kann.
Durch eine Reduktion der Überlappungsfläche zwischen der Steuerelektrode 19 und der Driftregion 11 zur Verminderung der Rückkopplungskapazität und durch Erhöhung der Verunreinigungskonzentration der zweiten Abflußregion 16 können die Erfordernisse für einen niedrigeren Ein-Widerstand gleichzeitig erfüllt werden, und das Produkt R_on.Q_gd wird beträchtlich verbessert. Hierbei wird mit R_on der Ein-Widerstand und mit Q_gd die elektrische Ladungsmenge zwischen der Steuerelektrode und dem Abfluß bezeichnet.
Bei Untersuchungen im Rahmen der Erfindung wurde eine Simulation an einem MOSFET durchgeführt, dessen p-leitende Basisregion 12 eine Breite von 3,5 µm, eine Dicke von 2,0 µm und eine Verunreinigungskonzentration von 8,0.10¹⁵ cm^-3 hatte, wobei diese Region auf der n⁺-leitenden Abflußregion 15 angeordnet war, die eine Verunreinigungskonzentration von 1,2.10¹⁹ cm^-3 hatte, und die n- leitende Driftregion 11 sowie die zweite Abflußregion 16 integral mit einer Breite von 0,2 µm und einer Verunreinigungskonzentration von 1,4.10¹⁷ cm^-3 ausgebildet waren. Die Simulationsergebnisse zeigen eine Durchbruchspannung von 35 V und ein Produkt R_on.Q_gd von 15 mΩ.nC an. Es wurde also gezeigt, daß die Rückkopplungskapazität erniedrigt werden kann, während der niedrige Ein-Widerstand aufrechterhalten wird.
Das gut leitende Material 24 kann auf das Potential der Steuerelektrode festgelegt werden. In diesem Fall ist es zum Zweck der Vermeidung eines Absinkens der Schaltgeschwindigkeit aufgrund der Kapazität des Isolators 23, der zwischen das gut leitende Material 24 und die zweite Abflußregion 16 eingeschachtelt ist, erwünscht, daß der Isolator 23 zwischen dem Material 24 und der zweiten Abflußregion 16 dicker ist als der dünnste Teil des Steuerregion-Oxidfilms (Elektrode) 17. Alternativ ist es erwünscht, daß die dielektrische Permeabilität des Isolators 23, der zwischen das Material 24 und die zweite Abflußregion 16 eingeschachtelt ist, niedriger gemacht wird als die dielektrische Permeabilität des Steuerregion- Oxidfilms (Elektrode) 17.

Sechste Ausführungsform

Fig. 6 zeigt in Draufsicht eine zweidimensionale Topographie (Layout), von der zweiten Hauptfläche aus gesehen, der Steuerelektrode, der Quelle und des Abflusses jedes Halbleiterbauteils gemäß den beschriebenen ersten bis fünften Ausführungsformen. Bei diesen bisher beschriebenen Ausführungsformen wird die zweite Abflußregion 16 unter Verwendung eines Grabens gebildet, und sie ist nahezu keiner Ausdehnung oder Verbreiterung aufgrund von Diffusion unterworfen. Insofern sind, wie in Fig. 6 dargestellt ist, die durch den Buchstaben G bezeichneten Steuerelektroden 51, die durch den Buchstaben S bezeichneten Quellenregionen 52 und die durch den Buchstaben D bezeichneten, zweiten Abflußregionen 53 als Streifen angeordnet. Bei dieser Art der Anordnung ist die Verlustfläche aufgrund der lateralen Diffusion klein, und es kann eine höhere Zellendichte erzielt werden als bei einer Anordnung ähnlich der auch bei konventionellen MOSFETs angewandten Anordnung, wie sie in Fig. 7 dargestellt ist. Somit kann der Ein- Widerstand erniedrigt werden.
Wenn jedoch die Chipfläche für die in Fig. 6 dargestellte Streifenanordnung groß wird, ergibt sich das Risiko, daß die Schaltgeschwindigkeit aufgrund des Verdrahtungswiderstands der Steuerelektrode 51 abnimmt. Um dies zu verhindern, hat der MOSFET gemäß der sechsten Ausführungsform einen Aufbau, bei dem eine Vielzahl von Steuerelektrodenleitern 54 vorhanden ist, die die Vielzahl der streifenförmig angeordneten Steuerelektroden 51 überkreuzen, und jeder Steuerelektrodenleiter 54 hat Kontakt zu jeder Steuerelektrode 51 an einem Schnittpunkt 55.
Als Alternative dazu, die Steuerelektrodenleiter 54 anzuordnen, kann auch der Widerstand der Steuerelektroden 51 dadurch erniedrigt werden, daß man diese Elektroden aus einem Material niedrigen, spezifischen Widerstands wie Metall oder einer Verbindung von Metall und polykristallinem Halbleiter herstellt, und/oder durch Anwendung einer Zweischichtstruktur, die aus diesem Material niedrigen Widerstands und einem polykristallinen Halbleitermaterial besteht. Noch effektiver ist es darüber hinaus, einen Aufbau anzuwenden, der sowohl die aus dem Material niedrigen Widerstands bestehenden Steuerelektroden 51 oder die eine Zweischichtstruktur aufweisenden Steuerelektroden 51 aus Material niedrigen Widerstands und polykristallinem Halbleitermaterial, und die Steuerelektrodenleiter 54 verwendet.
In der in Fig. 7 dargestellten Weise kann auch ein Aufbau verwendet werden, bei dem die mit dem Buchstaben G bezeichnete Steuerelektrode 61 eine Gitteranordnung hat und die mit dem Buchstaben D bezeichnete, zweite Abflußregion 63 eine Karo- oder Schachbrettanordnung hat. Mit dem Buchstaben S ist die Quellenregion 62 bezeichnet. Der Umfang der zweiten Abflußregion 63 ist eine n- leitende Driftregion.
Im folgenden werden die siebte bis siebzehnte Ausführungsform der Erfindung beschrieben, und zwar anhand von zweidimensionalen Topographieanordnungen und Endabschnittkonfigurationen, die die Effekte jedes der Halbleiterbauteile nach einer der vorbeschriebenen ersten bis fünften Ausführungsformen noch weiter verstärken. Bei der Beschreibung der MOSFETs nach der siebten bis siebzehnten Ausführungsform sind die Strukturelemente, die gleich sind, mit gleichen Bezugszeichen versehen, und es sind die Strukturelemente, die gleich denen in den bereits beschriebenen Ausführungsformen sind, mit den gleichen Bezugszeichen wie dort bezeichnet.

Siebte Ausführungsform

Fig. 8 zeigt in Draufsicht ein Beispiel der zweidimensionalen Topographie des Hauptteils des Halbleiterbauteils gemäß einer siebten Ausführungsform der Erfindung, und die Fig. 9 und 10 zeigen Schnitte in Ebenen A - A' bzw B - B' von Fig. 8 unter Darstellung des Aufbaus des Bauteils. Eine Elektrode 28 mit Schwebepotential, im folgenden als schwimmende Elektrode bezeichnet, und ein Isolierfilm 29, die in Fig. 9 sichtbar sind, sind in Fig. 8 nicht dargestellt.
Bei einem Bauteil, dessen zweidimensionale Form rechteckig ist, wie es beispielhaft in Fig. 8 dargestellt ist, sind die Steuerelektrode 19 und die n-leitende Driftregion 11 sowie die n⁺-leitende Quellenregion 14, die so angeordnet sind, daß die Steuerelektrode 19 zwischen ihnen liegt, streifenförmig geformt. Die Enden jedes Streifenabschnitts sind kurvenförmig oder gebogen und sind mit einem benachbarten Abschnitt verbunden. Anders ausgedrückt, sind die Steuerelektrode 19, die Driftregion 11 und die Quellenregion 14 von einem Ende zum anderen stetig zusammenhängend und sind entlang ihres Verlaufs in Serpentinen angeordnet, so daß eine effiziente MOSFET-Anordnung erreicht wird.
Wie in den Fig. 8 und 9 dargestellt ist, ist am Rand des äußeren Umfangs des Bauteils eine n-leitende Peripherieregion 27 gebildet, die gegen die n⁺-leitende Quellenregion 14 gerichtet ist (der linke Rand in Fig. 8) und von dieser durch die p-leitende Basisregion 12 getrennt ist. Bei dieser Art von Struktur dehnt sich eine Verarmungsschicht schnell vom pn-Übergang zwischen der Basisregion 12 und der äußeren Peripherieregion 27 ausgehend aus, wenn eine Durchbruchspannung anliegt, und hierdurch wird ein bestimmter Durchbruchspannungswert zwischen einem aktiven MOSFET und dem Rand des Bauteils sichergestellt, ohne den Einfluß der Randeffekte zu bewirken. Außerdem wird das elektrische Feld an den Anschlußenden des MOSFETs reduziert.
Die n-leitende, äußere Peripherieregion 27 ist hier ausreichend von der n⁺- leitenden Quellenregion 14 entfernt, so daß die Verarmungsschicht, die sich von der Peripherieregion 27 in die p-leitende Basisregion 12 hinein erstreckt, die Quellenregion 14 nicht erreicht. Außerdem ist die Peripherieregion 27 ausreichend breit, so daß während des Anliegens einer Durchbruchspannung eine nicht verarmte Region verbleibt. Die schwimmende Elektrode 28 hat Kontakt zur äußeren Peripherieregion 27, und sowohl die schwimmende Elektrode 27 als auch die nicht verarmte Region befinden sich angenähert auf Abflußpotential, während die Durchbruchspannung anliegt. Folglich ist die Verteilung des elektrischen Potentials an der Oberfläche des Halbleiterbauteils zwischen der Quellenelektrode 20 und der schwimmenden Elektrode 28 stabilisiert.
In Fig. 8 ist der Bereich zwischen der n⁺-leitenden Quellenregion 14 und der p-leitenden Basisregion 12 durch die Quellenelektrode 20 überdeckt. Fig. 9 zeigt, daß im äußeren Umfang des Bauteils die Quellenelektrode 20 so angeordnet ist, daß ihre Seitenränder innerhalb der von den Seitenrändern der p⁺-leitenden Basis 13 umgebenen Fläche liegen. Grundsätzlich ist die Konfiguration so, daß zwischen der Quellenelektrode 20 und der p-Basisregion 12 ein Bereich der hohen Verunreinigungskonzentration, nämlich die p⁺-Basis 13, liegt. Selbst wenn sich die Ladung unerwarteterweise beispielsweise in der Nachbarschaft des Isolierfilms 29 zwischen der Quellenelektrode 20 und der schwimmenden Elektrode 28 anhäuft und sich im Oberflächenteil der p-leitenden Basisregion 12 aufgrund des Effekts davon eine Inversionsschicht bildet, endet also die Inversionsschicht an der p⁺- Basis 13, wodurch der Leckstrom reduziert wird.
Wie in Fig. 8 dargestellt ist, ist die auf der Außenseite der n-leitenden Driftregion 11 angeordnete Region die zweite Abflußregion 16. Bei der siebten Ausführungsform ist in gleicher Weise wie bei der ersten Ausführungsform angrenzend an die zweite Abflußregion 16 die Durchschlag-Stopregion 22 vorhanden (siehe Fig. 9 oder 10); aus diesem Grund wird während des Anliegens einer Durchbruchspannung die zweite Abflußregion 16 nicht verarmt, sondern wird angenähert auf Abflußpotential gelegt. Bei der in den Fig. 8 bis 10 dargestellten, siebten Ausführungsform ist es deshalb nicht notwendig, die Ränder am Außenumfang des Bauteils, an denen die zweite Abflußregion 16 endet (in Fig. 8, die drei Ränder an der Oberseite, der Unterseite und der rechten Seite), mit einer dem Durchbruch widerstehenden Struktur wie der oben beschriebenen Struktur an dem der Quellenregion 14 zugewandten Rand zu versehen.
Obwohl es nicht notwendig ist, kann eine dem Durchbruch widerstehende Struktur auch an den Rändern vorgesehen sein, die die Anschlußenden der zweiten Abflußregion 16 sind. Und im Fall, in dem die Quellenregion 14 einer Mehrzahl von Rändern gegenüberliegt, benötigt man eine dem Durchbruch widerstehende Struktur entlang jedes Rands. Ist keine Durchschlag-Stopregion 22 vorhanden, so benötigt man nicht nur an den Rändern, die zur Quellenregion 14 gerichtet sind, sondern auch an den Rändern, die zur zweiten Abflußregion 16 gerichtet sind, eine dem Durchbruch widerstehende Struktur.
Wie weiterhin Fig. 8 zeigt, sind eine Steuerungsmetallisierung 25 und die Steuerelektrode 19 miteinander an beliebigen Positionen verbunden. In Fig. 8 sind die Verbindungspunkte zwischen der Steuerungsmetallisierung 25 und der Steuerelektrode 19 durch das Symbol x bezeichnet (andere Zeichnungen verwenden ebenfalls dieses Symbol). Folglich sind die Abstände entlang der Verdrahtungswege der Steuerelektrode 19 verkürzt, und es fällt die Laufzeitverzögerung für Steuersignale weg, die entlang des stetigen Verdrahtungswegs der Steuerelektrode 19 von einer die Steuerung treibenden Leistungsquelle zu einem in einem Abstand davon entfernten MOSFET übertragen werden. Um die Steuerelektrode 19 sicher und mit niedrigem Widerstand über einen weiten Bereich anzuschließen, wie es in Fig. 8 dargestellt ist, sind die Steuerungsmetallisierungen 25 und die Steuerelektrode 19 in maschen- oder gitterartiger Konfiguration verbunden, und es ist effektiv, die Steuerungsmetallisierungen 25 so anzuschließen, daß mehrere geschlossene Schleifen gebildet werden.
Bei der beschriebenen, siebten Ausführungsform ist der MOSFET in streifenartiger Konfiguration angeordnet, und da die Enden aneinandergrenzender Streifenabschnitte gekurvt oder gebogen sind und mit benachbarten Abschnitten verbunden sind, haben die Streifenabschnitte kein Anschlußende mit Ausnahme der beiden Enden des Streifens, und dies hat den Effekt, daß es leicht gemacht ist, während des Anliegens einer Durchbruchspannung die Konzentration des elektrischen Feldes zu vermeiden. Da eine dem Durchbruch widerstehende Struktur an den Rändern im Außenumfang des Bauteils, die die Anschlußenden der zweiten Abflußregion 16 sind, nicht notwendig ist, wird auch der für diese Struktur vorgesehene Bereich überflüssig, was eine Größenreduzierung um das Volumen dieses überflüssigen Bereichs ermöglicht.

Achte Ausführungsform

Fig. 11 zeigt in Draufsicht die zweidimensionale Topographie des Hauptteils eines Halbleiterbauteils gemäß einer achten Ausführungsform der Erfindung. Gemäß Fig. 11 ist der MOSFET nach der achten Ausführungsform in einer streifenartigen Konfiguration strukturiert, und die Enden der benachbarten Streifenabschnitte sind gekurvt oder gebogen und sind mit den anschließenden Streifenabschnitten verbunden. Der MOSFET hat somit ein Ringmuster, bei dem die beiden Enden eines Streifens gekurvt oder gebogen und verbunden sind. Folglich ist die Konzentration des elektrischen Felds, die beim Anliegen einer Durchbruchspannung durch den Endeeffekt am Ende jedes Streifens verursacht wird, vollständig vermieden.
Bei dieser achten Ausführungsform sind außerdem die n⁺-leitende Quellenregion 14 an der Außenseite und die zweite Abflußregion 16 an der Innenseite des MOSFET-Ringmusters angeordnet. Entsprechend sind im Fall einer Konfiguration, die einen MOSFET verwendet, bei dem die Quelle geerdet ist, die Regionen um das Ringmuster auf Erdpotential, und in Fällen, in denen eine MOSFET-Treiberschaltung auf dem selben Halbleiterbauteil angeordnet ist, ergibt sich leicht eine elektrische Trennung zwischen dem MOSFET und der Treiberschaltung.

Neunte Ausführungsform

Fig. 12 zeigt in Draufsicht die zweidimensionale Topographie des Hauptteils eines Halbleiterbauteils gemäß einer neunten Ausführungsform der Erfindung, und Fig. 13 zeigt in einem Querschnitt entlang eines Ebenenabschnitts C-C' von Fig. 12 den Aufbau des Endabschnitts des Bauteils. Die schwimmende Elektrode 28 und der Isolierfilm 29 sind in Fig. 12 nicht gezeigt; diese Figur zeigt aber das Halbleiterbauteil mit einer Mehrzahl von MOSFETs, von denen jeder ein Ringmuster aufweist.
Das MOSFET-Ringmuster, wie es von der zweiten Hauptfläche des Halbleiterbauteils gesehen wird, kann hier eine einfache Form aufweisen wie einen Kreis, eine Ellipse, eine schief verzogene Form hiervon, ein Dreieck, ein Quadrat oder beispielsweise ein Sechseck. Beim in Fig. 12 dargestellten Beispiel haben die Ringmuster eine rennbahnartige Gestalt. Bei der computerunterstützten Erstellung von Masken usw. von dieser Art von einfachen Mustern kann eine Abbildung geschaffen werden, indem man einfach mehrere vordefinierte Linienabschnittbefehle und Bogenzeichenbefehle in Kombination ausführt. Speziell im Fall eines Kreises oder eines regulären Polygons kann die Abbildung schnell durch einfaches Ausführen von Befehlen wie Kopieren, Drehen und Invertieren nach dem Zeichnen eines Teils dieser Form präpariert werden.
In dem Fall, in dem mehrere solcher Strukturen auf einem einzigen Bauteil geschaffen werden, wobei ein ringförmiger MOSFET als einzige Struktur, wie gemäß der neunten Ausführungsform, angesehen wird, haben vorzugsweise alle Ringmuster eine kongruente Gestalt. Auf diese Weise wird der Entwurf von Masken vereinfacht. Zusätzlich ist es erwünscht, daß die Anordnung der kongruent geformten Ringmuster regelmäßig und periodisch ist. Auf diese Weise wird eine Anzahl von Ringmustern ohne Abfallverschnitt auf einem einzigen Bauteil angeordnet, und das Problem von instabilen Bauteilcharakteristiken aufgrund von Anisotropismus ist vermieden. Natürlich kann auch eine gemischte Anordnung verwendet werden, die MOSFET-Strukturen einschließt, wie sie in Verbindung mit der siebten und mit der achten Ausführungsform beschrieben wurden.
Bei der neunten Ausführungsform ist die zweite Abflußregion 16 an der Außenseite des ringförmigen MOSFETs angeordnet; jedoch ist keine n⁺-leitende Durchschlag-Stopregion 22 vorhanden, wie die Fig. 12 und 13 zeigen. Deshalb ist angrenzend an die zweite Abflußregion 16 eine n^--leitende Durchbruchspannungsregion 26 mit hohem Widerstand angeordnet, und an ihrer Außenseite sind die n-leitende, äußere Peripherieregion 27 und die schwimmende Elektrode 28 angeordnet. Bei dieser Art von dem Durchbruch widerstehender Struktur kann, wenn eine Durchbruchspannung anliegt, die Verarmungsschicht sich ausreichend über die zweite Abflußregion 16 hinaus zur n^--leitenden Durchbruchspannungsregion 26 ausdehnen, um so einen stabilen Durchbruchspannungswert sicherzustellen. Wenn die neunte Ausführungsform als einzelner MOSFET verwendet wird, ist die äußere Peripherie des Halbleiterbauteils nahezu auf Abflußpotential, so daß eine Umfangs-Durchbruchfestigkeitsstruktur leicht zu schaffen ist.

Zehnte Ausführungsform

Fig. 14 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils gemäß einer zehnten Ausführungsform der Erfindung. Gemäß Fig. 14 sind, von der zweiten Hauptfläche des Halbleiterbauteils aus gesehen, MOSFETs mit einem Ringmuster, das aus einer Mehrzahl von Quadraten unterschiedlicher Größe besteht, konzentrisch angeordnet. Das in der Zeichnung dargestellte Beispiel besteht aus den folgenden Elementen, in der Reihenfolge von außen nach innen: (1) der zweiten Abflußregion 16, (2) der n-leitenden Driftregion 11, (3) der Steuerelektrode 19, (4) der n⁺-leitenden Quellenregion 14, (5) der Quellenelektrode 20, (6) der n⁺-leitenden Quellenregion 14, (7) der Steuerelektrode 19, (8) der n-leitenden Driftregion 11, (9) der zweiten Abflußregion 16, (10) der n-leitenden Driftregion 11, (11) der Steuerelektrode 19, (12) der n⁺-leitenden Quellenregion 14, (13) der Quellenelektrode 20, (14) der n⁺- leitenden Quellenregion 14, (15) der Steuerelektrode 19, (16) der n-leitenden Driftregion 11, und (17) der zweiten Abflußregion 16.
Von den beschriebenen Elementen (1) bis (17) bilden die Elemente (1) bis (5) einen äußersten, ersten, ringförmigen MOSFET I, die Elemente (5) bis (9) einen zweiten ringförmigen MOSFET II, die Elemente (9) bis (13) einen dritten, ringförmigen MOSFET III und die Elemente (13) bis (17) einen innersten vierten, ringförmigen MOSFET IV. Durch das Anordnen von in hohem Maß symmetrischen und konzentrischen Ringmustern in der beschriebenen Weise sind die Muster in periodischen oder anderen Intervallen in der Radialrichtung voneinander beabstandet, und somit kann die Anordnung leicht geschaffen werden.
Da gemäß Fig. 14 die n⁺-leitende Durchschlag-Stopregion 22 vorhanden ist, wird eine periphere Struktur zum Widerstehen von Durchbrüchen, ähnlich der in Fig. 10 gezeigten, hier weggelassen; jedoch ist eine solche periphere Durchbruchswidersteh-Struktur in den Fällen notwendig, in denen keine Durchschlag-Stopregion 22 vorhanden ist.

Elfte Ausführungsform

Fig. 15 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils gemäß einer elften Ausführungsform der Erfindung. Gemäß Fig. 15 ist die Grundstruktur ein Muster ähnlich dem der zehnten Ausführungsform, und es ist eine Mehrzahl dieser Grundstrukturen in der Form eines tetragonalen Gitters angeordnet. Das Beispiel von Fig. 15 zeigt eine aus sechs Grundstrukturen bestehende Konfiguration; jedoch gibt es keine spezielle Begrenzung. Bei dieser Art der Konfiguration, die aus einer Vielzahl von Grundstrukturen besteht, gibt es einen höheren Grad der Konstruktionsfreiheit. Da nach Fig. 15 die n⁺-leitende Durchschlag-Stopregion 22 vorhanden ist, ist die periphere Durchbruchwidersteh-Struktur weggelassen; jedoch ist eine periphere Durchbruchwidersteh-Struktur ähnlich der für die zehnte Ausführungsform beschriebenen in denjenigen Fällen notwendig, in denen es keine Durchschlag- Stopregion 22 gibt.
Bei der beschriebenen, elften Ausführungsform ist die schließliche Form, die eine Mehrzahl der MOSFET-Grundstrukturen kombiniert, als Zellenstruktur bezeichnet. Die folgenden Beschreibungen von der zwölften bis zur siebzehnten Ausführungsform sind Beispiele, bei denen die zweidimensionale Anordnung des Halbleiterbauteils, wie sie von der zweiten Hauptfläche aus gesehen wird, aus einer Mehrzahl von MOSFET-Grundstrukturen besteht, wobei die einzelne MOSFET- Grundstruktur aus einer extrem kleinen Zelle besteht. Die folgenden Beschreibungen betreffen also nur die Anordnung von MOSFET-Grundstrukturen. Die entsprechenden Darstellungen, nämlich die Fig. 16 bis 21, zeigen nur den Hauptteil, der sich auf die Anordnung von MOSFET-Grundstrukturen bezieht. Speziell sind Steuerungsverdrahtungen und -metallisierungen, periphere Durchbruchwidersteh- Strukturen usw nicht dargestellt; diese können jedoch in gleicher Weise wie für jede der oben beschriebenen Ausführungsformen vorhanden sein. Die Konfigurationen entsprechend der zwölften Ausführungsform bis zur siebzehnten Ausführungsform sind auch in gleicher Weise im Fall anwendbar, daß die Grundstruktur von Makrogröße ist.

Zwölfte Ausführungsform

Fig. 16 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils gemäß einer zwölften Ausführungsform der Erfindung. Gemäß Fig. 16 hat das Halbleiterbauteil nach der zwölften Ausführungsform die Grundstruktur einer rechteckigen Zelle, von der eine Mehrzahl in der Form eines Viereckgitters angeordnet sind. Diese Ausführungsform ermöglicht es, daß MOSFET-Strukturen über das Halbleiterbauteil ohne Verlust oder Verschnitt verteilt sind.

Dreizehnte Ausführungsform

Fig. 17 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils nach einer dreizehnten Ausführungsform der Erfindung. Gemäß Fig. 17 hat das Halbleiterbauteil nach der dreizehnten Ausführungsform die Grundstruktur einer quadratischen Zelle, von der eine Mehrzahl in der Form eines Dreieckgitters angeordnet ist. Da bei diesem Beispiel die Zellengrundstruktur in hohem Maß symmetrisch ist, kann die Konstruktion leicht erstellt werden.

Vierzehnte Ausführungsform

Fig. 18 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils nach einer vierzehnten Ausführungsform der Erfindung. Bei diesem in Fig. 18 dargestellten Halbleiterbauteil sind eine Anzahl erster Grundstrukturen, die eine gleichseitige, dreieckige Zelle enthalten, und eine Anzahl zweiter Grundstrukturen, die eine rautenförmige Zelle enthalten, in einem Viereckgitter angeordnet. Durch das Kombinieren einzelner Grundstrukturen, die Zellen mit einer Mehrzahl von unterschiedlichen Formen sind, und durch deren Ausrichtung in einer Gitterform in der oben beschriebenen Weise kann nicht ausgenützter Raum auf dem Halbleiterbauteil reduziert werden.

Fünfzehnte Ausführungsform

Fig. 19 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils gemäß einer fünfzehnten Ausführungsform der Erfindung. Dieses Halbleiterbauteil hat eine Grundstruktur in Form einer dreieckigen Zelle mit gleicher Seitenlänge, von denen eine Mehrzahl in der Form eines regelmäßigen Sechseckgitters angeordnet sind. Hierbei können durch passende Wahl der Zellenform der Grundstruktur und der Form des Gitters, in dem die Grundstrukturen angeordnet sind, beide in hohem Maß symmetrisch gemacht werden. Eine höhere Symmetrie hat den Vorteil, daß man sie leichter entwerfen kann, und da die Anisotropie durch das gesamte Bauteil abnimmt, ergibt sich noch der Vorteil einer geringeren Tendenz zu Problemen aufgrund ungleichförmiger Operation.

Sechzehnte Ausführungsform

Fig. 20 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils nach einer sechzehnten Ausführungsform der Erfindung. Bei diesem Bauteil besteht die Grundstruktur aus einer kreisförmigen Zelle, und eine Mehrzahl solcher Zellen ist in der Form eines Gitters gleichseitiger Dreiecke angeordnet. Auf diese Weise ergibt sich ein hohes Maß an Symmetrie über das gesamte Bauteil in gleicher Weise wie bei der fünfzehnten Ausführungsform. Da die Grundstruktur ein Kreis ist, ist sie über ihren gesamten Umfang von 360° isotrop, und folglich sind solche Charakteristiken wie der Ein-Strom und das elektrische Feld während des Anliegens einer Durchbruchspannung gleichförmig verteilt. Außerdem liegt ein hohes Maß an Entwurfsfreiheit zum Anordnen der Zellen vor.

Siebzehnte Ausführungsform

Fig. 21 zeigt in Draufsicht eine zweidimensionale Topographie des Hauptteils des Halbleiterbauteils gemäß einer siebzehnten Ausführungsform der Erfindung. Dieses Halbleiterbauteils hat als Grundstruktur eine gleichmäßig sechseckige Zelle, und eine Mehrzahl dieser Zellen ist in der Form eines Gitters aus gleichseitigen Dreiecken angeordnet. Hierbei ergibt sich ebenso wie bei der fünfzehnten und sechzehnten Ausführungsform ein hohes Maß an Symmetrie über das gesamte Bauteil. Außerdem hat jede Zelle mit ihrer hexagonalen Form einen langen Umfang und ist deshalb extrem wirksam zum Reduzieren des Ein-Widerstands. Beim Halbleiterbauteil nach Fig. 21, bei dem die zweite Abflußregion 16 sich innerhalb der Zelle und die n⁺-leitende Quellenregion 14 an der Außenseite der Zelle befinden, trägt außerdem die Kapazität des Isolierfilms nicht zur Rückkopplungskapazität bei, selbst wenn sich über dem Isolierfilm ein (in der Zeichnung nicht dargestellter) Verbindungs-Steuerelektrodenleiter von Zelle zu Zelle befindet, und deshalb ist diese Zellenanordnung vorteilhaft für das Schalten mit hoher Geschwindigkeit.
Die beschriebene Erfindung ist nicht auf die dargelegten Ausführungsbeispiele beschränkt, und gegenüber diesen sind zahlreiche Modifikationen möglich. Beispielsweise kann eine Konfiguration angenommen werden, bei der das Innere des Grabens mit der zweiten Abflußregion 16 gefüllt wird und dieses dann zusätzlich mit einem leicht dotierten, n-leitenden Halbleitermaterial eingebettet wird. Auf diese Weise erstreckt sich die Verarmungsschicht bis in's Innere des Grabens, und es kann eine Soll-Durchbruchspannung sicher eingehalten werden. Außerdem ist im Fall, in dem die zweite Abflußregion 16 entlang der Graben-Seitenwand angeordnet ist, eine Konfiguration möglich, bei der diese zweite Abflußregion 16 auch im Innenraum des Grabens vorgesehen ist, um den Ein-Widerstand noch weiter zu erniedrigen. Außerdem kann im Fall, in dem die zweite Abflußregion 16 entlang der Graben-Seitenwand angeordnet ist, eine Konfiguration angenommen werden, die die zweite Abflußregion 16 erweitert, indem ein Teil oder die Gesamtheit des Grabeninneren mit einem hoch leitfähigen Halbleitermaterial gefüllt wird.
Auch auf diese Weise kann der Ein-Widerstand vermindert werden.
Als wesentlicher Effekt der Erfindung können eine Driftregion und eine erste Abflußregion mit niedrigem Widerstand in einer kleinen Fläche verbunden werden, wodurch der Ein-Widerstand abnimmt. Außerdem wird die Schaltgeschwindigkeit erhöht, da die Überlappungsfläche zwischen der Driftregion und der Steuerelektrode verkleinert ist. Entsprechend ist die Beziehung zwischen dem Ein- Widerstand und der Schaltzeit deutlich verbessert und ein MIS-Halbleiterbauteil geschaffen, das die Charakteristiken des Schaltens mit hoher Geschwindigkeit aufrechterhält, während ein niedriger Ein-Widerstand erzielt wird.

Claims

1. MIS-Halbleiterbauteil, umfassend:
eine erste Abflußregion (15) eines ersten Leitfähigkeitstyps, die auf der Seite einer ersten Hauptfläche eines Halbleitersubstrats ausgebildet ist;
eine Basisregion (12) eines zweiten Leitfähigkeitstyps, die auf der Seite einer zweiten Hauptfläche des Halbleiterssubstrats ausgebildet ist;
eine Quellenregion (14) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenteil der Basisregion (12) gebildet ist;
eine Steuerelektrode (19), die auf der Oberfläche der Basisregion (12) unter Zwischenlage eines Steuerregion-Isolierfilms (17), angrenzend an die Quellenregion (14), ausgebildet ist, gekennzeichnet durch eine zweite Abflußregion (16), die auch als eine Driftregion (11) dient und die sich in der Nähe der Steuerelektrode (19) und auf der der Quellenregion (14) gegenüberliegenden Seite befindet und die sich von der Oberfläche der Basisregion (12) bis zur ersten Abflußregion (15) erstreckt (z. B. Fig. 4, 5).

2. MIS-Halbleiterbauteil, umfassend:
eine erste Abflußregion (15) eines ersten Leitfähigkeitstyps, die auf der Seite einer ersten Hauptfläche eines Halbleitersubstrats ausgebildet ist;
eine Basisregion (12) eines zweiten Leitfähigkeitstyps, die auf der Seite einer zweiten Hauptfläche des Halbleitersubstrats ausgebildet ist;
eine Quellenregion (14) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenteil der Basisregion (12) gebildet ist;
eine Steuerelektrode (19), die auf der Oberfläche der Basisregion (12) unter Zwischenlage eines Steuerregion-Isolierfilms (17), angrenzend an die Quellenregion (14), ausgebildet ist, gekennzeichnet durch
eine Driftregion (11) des ersten Leitfähigkeitstyps, die sich im Oberflächenteil der Basisregion (12) und auf der der Quellenregion (14) gegenüberliegenden Seite befindet, und
eine zweite Abflußregion (16), die sich von der Oberfläche der Driftregion (11) zur ersten Abflußregion (15) erstreckt (z. B. Fig. 1, 2, 3).

3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Abflußregion (16) ein hoch dotiertes Halbleitermaterial des ersten Leitfähigkeitstyps enthält.

4. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Abflußregion (16) ein polykristallines Halbleitermaterial enthält (Fig. 3).

5. Halbleiterbauteil nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Abflußregion (16) Metall umfaßt (Fig. 2).

6. Halbleiterbauteil nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Isolierregion (23) in der zweiten Abflußregion (16).

7. Halbleiterbauteil nach Anspruch 6, gekennzeichnet durch eine in hohem Maß leitfähige Region (24) in der zweiten Abflußregion (16), wobei die in hohem Maß leitfähige Region von der zweiten Abflußregion durch die Isolierregion (23) getrennt ist.

8. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, daß die in hohem Maß leitfähige Region (24) auf Quellenpotential gelegt ist.

9. Halbleiterbauteil nach Anspruch 7, dadurch gekennzeichnet, daß die in hohem Maß leitfähige Region (24) auf Steuerelektrodenpotential gelegt ist.

10. Halbleiterbauteil nach Anspruch 9, dadurch gekennzeichnet, daß die Isolierregion (23) zwischen der in hohem Maß leitfähigen Region (24) und der zweiten Abflußregion (16) dicker ist als der dünnste Teil des Steuerregion-Isolierfilms (17).

11. Verfahren zum Herstellen eines MIS-Halbleiterbauteils, dieser umfassend:
eine erste Abflußregion (15) eines ersten Leitfähigkeitstyps, die auf der Seite einer ersten Hauptfläche eines Halbleitersubstrats ausgebildet ist;
eine Basisregion (12) eines zweiten Leitfähigkeitstyps, die auf der Seite einer zweiten Hauptfläche des Halbleitersubstrats ausgebildet ist;
eine Quellenregion (14) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenteil der Basisregion (12) gebildet ist;
eine Steuerelektrode (19), die auf der Oberfläche der Basisregion (12) unter Zwischenlage eines Steuerregion-Isolierfilms (17), angrenzend an die Quellenregion (14), ausgebildet ist, und
eine zweite Abflußregion (16), die auch als eine Driftregion (11) dient und die sich in der Nähe der Steuerelektrode (19) und auf der der Quellenregion (14) gegenüberliegenden Seite befindet und die sich von der Oberfläche der Basisregion (12) bis zur ersten Abflußregion (15) erstreckt,
gekennzeichnet durch die folgenden Verfahrensschritte:
Bilden eines Grabens, der sich in der Basisregion von der Seite der zweiten Hauptfläche des Halbleitersubstrats wenigstens zur ersten Abflußregion (15) in einer Position in der Nähe der Steuerelektrode (19) und auf der der Quellenregion (14) gegenüberliegenden Seite erstreckt, und
Bilden der zweiten Abflußregion (16) im Inneren des Grabens oder entlang einer Seitenwand des Grabens.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Abflußregion (16) in selbstjustierender Weise in Bezug zur Steuerelektrode (19) durch Implantieren von Ionen einer Verunreinigung des ersten Leitfähigkeitstyps unter Verwendung einer Maske, die die Steuerelektrode als Teil der Maske verwendet, gebildet wird.

13. Verfahren zum Herstellen eines MIS-Halbleiterbauteils, dieser umfassend:
eine erste Abflußregion (15) eines ersten Leitfähigkeitstyps, die auf der Seite einer ersten Hauptfläche eines Halbleitersubstrats ausgebildet ist;
eine Basisregion (12) eines zweiten Leitfähigkeitstyps, die auf der Seite einer zweiten Hauptfläche des Halbleitersubstrats ausgebildet ist;
eine Quellenregion (14) des ersten Leitfähigkeitstyps, die selektiv im Oberflächenteil der Basisregion (12) gebildet ist;
eine Steuerelektrode (19), die auf der Oberfläche der Basisregion (12) unter Zwischenlage eines Steuerregion-Isolierfilms (17), angrenzend an die Quellenregion (14), ausgebildet ist,
eine Driftregion (11) des ersten Leitfähigkeitstyps, die sich im Oberflächenteil der Basisregion (12) und auf der der Quellenregion (14) gegenüberliegenden Seite befindet, und
eine zweite Abflußregion (16), die sich von der Oberfläche der Driftregion (11) zur ersten Abflußregion (15) erstreckt, gekennzeichnet durch die folgenden Verfahrensschritte:
Bilden eines Grabens in der ersten Driftregion (11), der sich von der Seite der zweiten Hauptfläche des Halbleitersubstrats wenigstens bis zur ersten Abflußregion (15) erstreckt, und
Bilden der zweiten Abflußregion (16) im Inneren des Grabens oder entlang einer Seitenwand des Grabens.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Driftregion (11) in selbstjustierender Weise in Bezug zur Steuerelektrode (19) durch Implantieren von Ionen einer Verunreinigung des ersten Leitfähigkeitstyps unter Verwendung einer Maske, die die Steuerelektrode als Teil der Maske verwendet, gebildet wird.