[go: up one dir, main page]

DE19701189B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE19701189B4
DE19701189B4 DE19701189A DE19701189A DE19701189B4 DE 19701189 B4 DE19701189 B4 DE 19701189B4 DE 19701189 A DE19701189 A DE 19701189A DE 19701189 A DE19701189 A DE 19701189A DE 19701189 B4 DE19701189 B4 DE 19701189B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
thickness
resurf
concentration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19701189A
Other languages
English (en)
Other versions
DE19701189A1 (de
Inventor
Niraj Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE19701189A1 publication Critical patent/DE19701189A1/de
Application granted granted Critical
Publication of DE19701189B4 publication Critical patent/DE19701189B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H10W42/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Halbleiterbauteil mit einem ebenen Substrat aus Silizium, das eine darauf abgeschiedene Epitaxialschicht aus monokristallinem Silizium aufweist, die eine vorgegebene Gesamt-Ladungskonzentration aufweist, wobei die Epitaxialschicht eine allgemein gleichförmige Dicke und in ihrer oberen Oberfläche ausgebildete P-N-Grenzschichten aufweist, wobei eine der Grenzschichten eine Resurf-Grenzschicht umfaßt, dadurch gekennzeichnet, daß die Epitaxialschicht (10) eine abgestufte Konzentration derart aufweist, daß zumindestens 75% der Gesamtladung in der Epitaxialschicht am unteren Bereich (40) der verbleibenden Dicke der Epitaxialschicht liegen, daß die Resurf-Grenzschicht (30) eine Tiefe aufweist, die im wesentlichen kleiner als ungefähr 75% der Dicke der Epitaxialschicht ist, so daß der Epitaxialschicht-Einschnürungsbereich unterhalb der Resurf-Grenzschicht in einem Bereich niedrigerer Konzentration liegt und eine geringe Änderung der Tiefe der Resurf-Grenzschicht eine relativ geringe Auswirkung auf die Betriebsweise des Bauteils hat.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauteil der im Oberbegriff des Anspruchs 1 genannten Art und insbesondere auf ein neuartiges epitaxiales Substrat zur Aufnahme der Grenzschichten eines Hochspannungs-Halbleiterbauteils.
  • Hochspannungs-Halbleiterbauteile verwenden häufig einen Resurf-Bereich, der ein Bereich niedriger Konzentration zwischen Bereichen von hoher Potentialdifferenz ist. Der Resurf-Bereich wird verarmt, wenn die Spannungsdifferenz ansteigt und er ist vollständig verarmt, bevor die maximale Spannungsdifferenz angelegt ist. In der Doppel-Resurf-Technik werden zwei Resurf-Bereiche mit entgegengesetzten Polaritäten verwendet, die beide verarmen, wenn die angelegte Potentialdifferenz ansteigt. Ein derartiges Bauteil und die Vorteile der Verwendung der Doppel-Resurf-Technik sind in der US 4 866 495 beschrieben.
  • Bei Hochspannungsbauteilen, die die Doppel-Resurf-Technik verwenden, wird der Resurf-Bereich einer Polarität durch die Implantation und Diffusion von geeigneten Dotierungsmitteln in eine epitaxial aufgewachsene Schicht mit entgegengesetzter Polarität geschaffen. Der Epitaxialbereich, der durch den diffundierten Resurf-Bereich eingeschnürt ist, dient als der zweite Resurf-Bereich. Eine hohe Durchbruchspannung wird erzielt, wenn die Ladung in der oberen (diffundierten) Resurf-Schicht in gesteuerter Weise auf ungefähr 1 × 1012 cm2 gehalten wird und die Ladung in dem unteren (eingeschnürten Epitaxial-) Resurf-Bereich in gesteuerter Weise auf ungefähr 1,5 bis 2 × 1012cm2 gehalten wird. Ein Ergebnis einer derartigen Konstruktion besteht darin, daß, wenn sich die Tiefe der diffundierten Resurf-Schicht geringfügig ändert, die Ladung in dem eingeschnürten Epitaxialbereich sich erheblich ändert, so daß eine Kontrolle der Durchbruchspannung verlorengeht. Diese Wirkung muß durch die Verwendung einer dickeren Epitaxial schicht ausgeglichen werden. Die dickere Epitaxialschicht hat mehrere Nachteile:
    • 1. Es werden tiefere Isolationsdiffusionen benötigt, um unterschiedliche Teile der Schaltung auf einer integrierten Schaltung elektrisch voneinander zu isolieren, wodurch längere Diffusionszeiten bei Temperaturen bei oder oberhalb von 1200°C erforderlich werden, was zu einem niedrigeren Durchsatz führt.
    • 2. Sehr lange Diffusionszeiten bei 1200°C oder mehr rufen eine größere Anzahl von Fehlern hervor, was zu einer geringeren Ausbeute führt.
    • 3. Die langen Diffusionszeiten bei 1200°C oder mehr führen weiterhin zu einer breiteren Isolationsdiffusion aufgrund der größeren lateralen Diffusion, wodurch die Größe der Nutzfläche auf einem Halbleiterplättchen verringert wird.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauteil der eingangs genannten Art zu schaffen, das eine vergrößerte Durchbruchspannung bei gleichzeitig verringerter Dicke der Epitaxialschicht aufweist und damit eine Vergrößerung der Nutzfläche auf einem Halbleiterplättchen und verkürzte Diffusionszeiten ermöglicht. Weiterhin soll ein Verfahren zur Herstellung dieses Halbleiterbauteils geschaffen werden.
  • Diese Aufgabe wird durch die im Patentanspruch 1 bzw. 6 angegebenen Merkmale gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Durch die erfindungsgemäße Ausgestaltung des Halbleiterbauteils bzw. des Verfahrens zu seiner Herstellung wird die Dicke der Epitaxialschicht beträchtlich verringert und die Ladungsverteilung modifiziert. Hierbei ist der größte Teil (mehr als ungefähr 75% und vorzugsweise mehr als 80%) der Ladung des unteren Resurf-Bereiches (eingeschnürter Epitaxialbereich) in den unteren 1 bis 4 μm der Epitaxialschicht oder in ungefähr den unteren 25% oder vorzugsweise 20% der Epitaxialschicht enthalten. Der obere Teil der Epitaxialschicht ist wesentlich schwächer dotiert und enthält einen sehr kleinen Teil der Ladung der unteren Resurf-Schicht. Damit ergibt sich eine abgestufte oder gradierte Konzentration des Epitaxialbereiches.
  • Die vergrößerte Ladung in dem unteren Epitaxialbereich kann zu Beginn der Halbleiterplättchenherstellung durch eine von zwei Möglichkeiten eingeführt werden:
    • 1. Durch Implantation geeigneter Dotierungsmittel in die Substrat-Halbleiterplättchen, gefolgt von einer Diffusion, vor dem epitaxialen Aufwachsen des schwach dotierten Bereiches.
    • 2. Durch einen epitaxialen Wachstumsvorgang, bei dem eine dünne, stark dotierte Epitaxialschicht zunächst aufgewachsen wird, worauf ein Aufwachsen einer dickeren, leicht dotierten Epitaxialschicht folgt.
  • Bei der resultierenden Struktur hat eine Änderung der Tiefe des oberen (diffundierten) Resurf-Bereiches eine wesentlich geringere Auswirkung auf die Ladung, die in dem eingeschnürten Bereich unter diesem Resurf-Bereich enthalten ist. Dies führt zu einer besseren Kontrolle über die Durchbruchspannung mit einer wesentlich dünneren Epitaxialschicht für eine vorgegebene Durchbruchspannung. Die dünnere Epitaxialschicht verringert andererseits die Diffusionsprozeßzeit, die zur Ausbildung von Isolationsdiffusionen erforderlich ist, und die Isolationsdiffusionen haben eine kleinere laterale Erstreckung und nehmen damit eine geringere Halbleiterplättchen-Fläche ein.
  • Als weiteres Merkmal der Erfindung werden die Hochtemperatur-Sperrspannungseigenschaften eines fertigen Bauteils durch die Verwendung von mit seitlichem Abstand angeordneten Polysilizium-Ringen in dem Isolationsoxyd der Bauteiloberfläche und durch die Verwendung einer Metallisierung über dem Oxyd verbessert, das die Gateelektrode bedeckt, um Verunreinigungs-Ionen aus dem Kunststoffgehäuse daran zu hindern, daß sie in den Kanalbereich eindriften.
  • Eine Stabilität des fertigen Bauteils wird durch die Verwendung von mit Abstand voneinander angeordneten Kurzschlußstäben verbessert, die teilweise ein NMOS-Bauteil in einem N-Kanal-Pegelschieberbauteil kurzschließen.
    •
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnungen noch näher erläutert.
  • In der Zeichnung zeigen:
  • 1 einen Querschnitt eines Teils eines Halbleiterplättchens, das eine Hochspannungsdiode in einer isolierten Senke in einer üblichen bekannten Epitaxialschicht enthält,
  • 2 die Art und Weise, wie die vorliegende Erfindung die Ladung in der Epitaxialschicht nach 1 umverteilt wodurch die Verwendung einer dünneren Epitaxialschicht und eine bessere Kontrolle über die Durchbruchspannung ermöglicht wird,
  • 3 die Verwendung der Erfindung für einen mit lateraler Leitung arbeitenden N-Kanal-MOSFET, der sich in einer anderen Senke des Halbleiterplättchens nach 2 befinden kann,
  • 4 die Art und Weise, wie die Erfindung in einem Hochspannungs-P-Kanal-MOSFET ausgeführt werden kann,
  • 5 eine Polysilizium-Ringstruktur, von der einige Ringe schwimmend sind, um die Hochspannungsbereiche des Bauteils nach 3 abzuschließen, wobei weiterhin periodische Kurzschlüsse des NMOSFET gezeigt sind,
  • 5a eine Draufsicht auf das Bauteil nach 5,
  • 6 eine Querschnittsansicht einer Source-Kontaktbrücke, die dazu dient, Ionen-Verunreinigungen an einem Erreichen eines Kanalbereiches zu hindern.
  • In 1 ist eine bekannte Diode mit horizontaler Leitung gezeigt, deren Grenzschichten in einer N–-Senke 10 einer N–-Epitaxialschicht aus monokristallinem Silizium gebildet sind, die oberhalb eines Substrats 11 vom P-Leitungstyp abgeschieden ist. Eine N+-Diffusion ergibt einen einen niedrigen Widerstand aufweisenden Kontakt zur Anodenelektrode 12, die einen Anschluß "A" aufweist. Die ringförmige Elektrode 13 ist die Kathode "K" des Bauteils.
  • Die Epitaxialschicht 10 (die in manchen Fällen als "epi" bezeichnet wird) ist in eine Vielzahl von voneinander isolierten Senken 20, 21 und 22 unterteilt, beispielsweise durch ein oder mehrere Isolationsdiffusionen vom P-Leitungstyp, wie z.B. durch die Diffusion 23, die eine ringförmige Topologie aufweisen kann, die jedoch auch irgendeine andere Topologie haben kann. Der Kathodenkontakt 13 ist oberhalb des P+-Bereiches 23 abgeschieden. Die Diffusion 23 muß tief genug sein, um die P/N-Grenzfläche zwischen den Bereichen 10 und 11 zu durchqueren, damit die Bereiche oder Senken 20, 21 und 22 voneinander isoliert werden. Die Senken 21 und 22 können irgendwelche gewünschten Grenzschichtmuster enthalten, die Dioden, Bauteile mit MOS-Gate-Steuerung und/oder bipolare Bauteile in irgendeiner gewünschten diskreten oder integrierten Schaltungskonfiguration enthalten.
  • Wenn das Bauteil nach 1 ein Hochspannungsbauteil ist, beispielsweise für eine Spannung von mehr als 600 Volt, so kann ein ringförmiger P–-Resurf-Bereich 30 vorgesehen sein, der eine Gesamtladung von ungefähr 1 × 1012 Atomen/cm2 aufweist, und dazu neigt, vollständig zu verarmen, wenn die maximale Sperrspannung zwischen den Elektroden 12 und 13 der Diode angelegt wird. Um einen Durchschlag unter Sperrspannungsbedingungen zu verhindern, wurde die bekannte Epitaxialschicht 10 für Hochspannungsanwendungen, beispielsweise bei 600 Volt oder mehr, mit einer Dicke von ungefähr 20 μm ausgebildet, und sie hatte einen gleichförmigen, an ihrer Oberfläche gemessenen spezifischen N–-Widerstand von ungefähr 3 Ohm-cm.
  • Als Ergebnis der relativ dicken Epitaxialschicht 10 wird die Isolationsschicht 23 vom P-Leitungstyp ebenfalls aufgrund einer lateralen Diffusion relativ breit. Dies führt dazu, daß die Diffusion 23 einen relativ großen Teil der gesamten Halbleiterplättchen-Fläche einnimmt, wodurch die Nutzfläche der verschiedenen, die Grenzschichten enthaltenden Senken verringert wird. Weiterhin vergrößert die dickere Epitaxialschicht 10 die Kosten der Halbleiterscheibe, aus der die einzelnen Halbleiterplättchen oder Halbleiterchips gebildet werden, sie vergrößert die Verarbeitungszeit und ruft zusätzliche Schäden aufgrund der Notwendigkeit für eine längere Hochtemperatur-Verarbeitungszeit hervor.
  • Der Bereich 30 weist typischerweise eine Tiefe von ungefähr 5 μm auf. Wenn sich diese Tiefe aufgrund von sich ändernden Herstellungsfaktoren ändert, hat die Einschnürung der Epitaxialschicht unterhalb des Bereiches 30 eine größere Auswirkung auf die darunterliegende Ladung, sofern nicht diese Ladungskonzentration verringert wird, beispielsweise durch die Verwendung eines großen Epitaxialvolumens unterhalb des Bereiches 30.
  • Gemäß der vorliegenden Erfindung und wie in 2 gezeigt, in der gleiche Bezugsziffern wie in 2 vergleichbare Elemente bezeichnen, wird die gleiche Gesamtkonzentration von N-Trägern in der Schicht 10 nach 1 auch in 2 verwendet, doch wird sie dadurch umverteilt, daß ein größerer prozentualer Anteil der Gesamtkonzentration in einen eine geringe Dicke aufweisenden Abschnitt 40 am Boden der Epitaxialschicht 10 gebracht wird. Beispielsweise kann der Bereich 40 eine Dicke von 10 bis 40% der Gesamtdicke der Schicht 10 haben, doch weist er die 2- bis 4-fache Konzentration der Schicht 10 auf. Die Kombination der Dicke und Konzentration des Bereiches 40 sollte jedoch zu einer Gesamtladung von 1,2 bis 1,5 × 1012cm–2 führen. Bei der bevorzugten Ausführungsform der Erfindung ist der Bereich 40 2 μm dick, und er hat eine Dotierungskonzentration von ungefähr 7 × 1015cm–3.
  • Durch Umverteilen der Gesamtladung in dem Bereich 10 in der vorstehend beschriebenen Weise wird die Dicke der Epitaxialschicht oder des Bereiches 10 beträchtlich verringert, beispielsweise von 20 μm auf 10 μm für eine Durchbruchsspannung von 600 Volt. Hierdurch wird dann die für die Isolationsdiffusion 23 erforderliche Tiefe und damit deren laterale Fläche erheblich verringert. Entsprechend steht eine größere Fläche auf den Halbleiterplättchen für aktive Schaltungen oder Bauteile zur Verfügung. Weiterhin wird die zum Eintreiben der Diffusion 23 erforderliche Zeit beträchtlich verringert, beispielsweise von 24 Stunden für eine 20 μm dicke Epitaxialschicht auf 6 Stunden für eine 10 μm dicke Epitaxialschicht.
  • Schließlich hat, weil lediglich ein kleiner Teil der Gesamtladung in dem eingeschnürten Epitaxialbereich unter dem Resurf-Bereich 30 von dem oberen Teil des Epitaxialbereiches stammt (Bereich 10), eine Änderung der Tiefe des Bereiches 30 eine geringere Auswirkung auf die Ladung in dem eingeschnürten Epitaxialbereich.
  • Das Substrat 11 kann irgendein übliches Substrat vom P-Leitungstyp sein und eine Dicke von 0,127 bis 0,635 mm (5 bis 25 Tausendstel Zoll) haben. Der spezifische Widerstand des Substrates wird auf der Grundlage der Durchbruchsspannungsanforderungen ausgewählt. Beispielsweise beträgt der spezifische Widerstand des Substrates 11 für eine Durchbruchsspannung von 600 Volt ungefähr 60 Ohm-cm, während sein spezifischer Widerstand für 1200 Volt ungefähr 150 Ohm-cm beträgt.
  • Der Epitaxialschicht-Teil 40 für ein 600 Volt-Bauteil wird zunächst mit einem relativ niedrigen spezifischen Widerstand von beispielsweise 0,5 bis 1 Ohm-cm und mit einer Dicke von 1 bis 4 μm aufgewachsen. Eine Kombination der Dicke und des spezifischen Widerstandes für den Bereich 40 wird derart gewählt, daß die Gesamtladung in dieser Schicht 1,2 bis 1,5 × 1012cm–2 beträgt, was zu einem epitaxialen Flächenwiderstand von 3000 bis 4000 Ohm pro Quadrat führt.
  • Der (verglichen mit dem Bereich 10) relativ stark dotierte Bereich 40 kann außerdem durch Implantieren von Phosphor- oder Arsen-Ionen direkt in das Substrat 11 vom P-Leitungstyp, gefolgt von einer Diffusion zum Eintreiben der Dotierungsmittel auf eine Tiefe von 1 bis 2 μm geschaffen werden. Die Implantationsdosis und die Eintreibdiffusionsbedingungen sind so gewählt, daß ein Flächenwiderstand von 3000 bis 4000 Ohm pro Quadrat erzielt wird. Die Epitaxialschicht 10 wird dann oberhalb der Diffusion 40 aufgewachsen.
  • Die Dicke der oberen Epitaxialschicht (Bereich 10) wird in Abhängigkeit von der Tiefe des P–-Resurf-Bereiches 30 und der Dotierungsmittelart in dem stark dotierten Bereich 40 gewählt. Beispielsweise wird eine Dicke von ungefähr 8 μm für den Bereich 10 gewählt, wenn der P–-Resurf-Bereich 30 angenähert 5 μm tief ist und ein Arsen-Dotierungsmittel im Bereich 40 verwendet wird.
  • Es ist möglich, die Dicke des oberen Epitaxialbereiches (Bereich 10) weiter dadurch zu verringern, daß die Dicke des P–-Resurf-Bereiches 30 verringert wird.
  • Der spezifische Widerstand des Bereiches 10 kann zwischen 2 bis 4 Ohm-cm liegen, und zwar in Abhängigkeit von den Forderungen, die sich aus anderen Teilen der integrierten Schaltung ergeben. Je niedriger der spezifische Widerstand des Bereiches 10 ist, desto schwieriger ist es, die Ladung in dem P–-Resurf-Bereich 30 zu kontrollieren. Die Auswahl der Dicke und des spezifischen Widerstandes des unteren Epitaxialbereiches 40 und des oberen Epitaxialbereiches 10 muß eine Ladung des eingeschnürten Epitaxialbereiches (unter dem P–-Resurf-Bereich 30) von 1,5 bis 2,0 × 1012cm–2 oder einen Flächenwiderstand des eingeschnürten Epitaxialbereiches von 2800 bis 3500 Ohm pro Quadrat am Ende aller Verarbeitungsschritte hervorrufen. Der Bereich 10 und sein Teilbereich 40 können entweder mit Phosphor oder Arsen dotiert sein. Arsen wird bevorzugt, wenn dünnere Bereich erwünscht sind, weil Arsen einen niedrigeren Diffusionskoeffizienten als Phosphor aufweist und daher eine geringere Selbstdotierung von dem stark dotierten Bereich 40 in den schwach dotierten Bereich 10 aufweist.
  • 3 zeigt, wie die vorliegende Erfindung verwendet werden kann, wenn ein MOSFET mit lateraler Leitung in der Senke 21 nach 2 ausgebildet wird. Bezugsziffern, die gleich denen nach 2 sind, bezeichnen vergleichbare Teile. In 3 schließt das Grenzschichtmuster eine Steuer-Draindiffusion 50 ein, die von einer ringförmigen Resurf-Diffusion 51 umgeben ist. Eine ringförmige Basis 55 vom P-Leitungstyp, die einen Sourcering 56 enthält, ist in die obere Oberfläche des Bereiches 10 eindiffundiert. Ein geeignetes Gateoxyd 60 wird unter dem Polysilzium-Gatering 61 ausgebildet, und die gesamte Oberfläche der Senke 10 wird durch ein Passivierungsoxyd 62 abgedeckt. Die Sourceelektrode 65, die ringförmig ist, ist mit der Source 56 und der Basis 55 verbunden, und eine Drainelektrode 66 ist mit dem Drainbereich 50 verbunden. Eine Gateelektrode 57 ist mit dem Polysilizium-Gate 61 verbunden.
  • Im Betrieb wiedersteht die Struktur nach 3 einer hohen Sperrspannung zwischen der Sourceelektrode 65 und der Drainelektrode 66, beispielsweise 600 Volt und mehr. Um das Bauteil einzuschalten, wird eine Spannung an das Gate 61 angelegt, was eine Inversion des Kanalbereiches innerhalb der Basis 55 hervorruft. Ein Elektronenstrom kann dann von der Sourceelektrode 65 durch den invertierten Kanal unter die Resurf-Diffusion 61 und zur Drainelektrode 66 fließen.
  • Es sei bemerkt, daß das in 3 gezeigte Grenzschichtmuster irgendein anderes gewünschtes und bekanntes Grenzschichtmuster sein könnte und eine zellenförmige, eine fingerartig verschränkte oder andere Form aufweisen könnte.
  • Bei einer Ausführugnsform für 600 Volt würde der seitliche Abstand von der Außenkante des Gateringes 61 zur Kante der Isolationsdiffusion 23 ungefähr 25 μm betragen. Der Gatering 61 hat eine Breite von ungefähr 10 μm. Der laterale Abstand zwischen der Innenkante des Ringes 61 zur Außenkante der Grenzschicht 50 beträgt für ein 600 Volt-Bauteil ungefähr 70 μm und für ein 1200 Volt-Bauteil ungefähr 140 μm.
  • Das Substrat 11 ist ein einen spezifischen Widerstand von 60 Ohm-cm aufweisender, mit Bor dotierter Körper, der eine Dicke von 0,127 bis 0,635 mm (5 bis 25 Tausendstel Zoll) aufweist. Die Epitaxialschicht 10 (gemessen von ihrer oberen Oberfläche bis zur Oberseite des Bereiches 40) weist eine Dicke vn 8 μm und einen spezifischen Widerstand von ungefähr 3 Ohm-cm plus oder minus ungefähr 10% auf. Der Bereich 40 weist eine Dicke von ungefähr 2 μm und einen Flächenwiderstand von 3000 bis 4000 Ohm pro Quadrat auf. Die Bereiche 10 und 40 können entweder mit Phosphor oder mit Arsen dotiert sein. Der P–-Resurf-Bereich 51 kann eine Tiefe von ungefähr 5 μm aufweisen. Es sei bemerkt, daß Herstellungsvariationen der Tiefe von 5 μm nur eine geringe Auswirkung auf die "Epitaxialeinschnürung" unterhalb des Bereiches 51 haben, weil lediglich ein relativ geringer prozentualer Anteil der Gesamtladung in dem eingeschnürten Bereich vorliegt.
  • Im Fall eines 1200 Volt-Bauteils können die vorstehenden Abmessungen beibehalten werden. Der spezifische Widerstand des Substrates wird dann jedoch von 60 auf 150 Ohm-cm erhöht.
  • 4 zeigt die Erfindung in einer Ausgestaltung in Form eines Hochspannungs-PMOS-Bauteils. In 4 haben Bauteile, die mit denen nach den 2 und 3 vergleichbar sind, die gleichen Bezugsziffern. Somit sind die Strukturen nach den 2 und 3 miteinander kombiniert, und das Gate 61 liegt über dem invertierbaren Kanal zwischen dem P+-Bereich 100 und einem zentralen P–-Bereich 101. Ein zentraler P+-Kontaktbereich 102 ist für einen Kontakt mit dem Drainkontakt 66 vorgesehen. Ein N+-Kontaktbereich 103 ist ebenfalls in Kontakt mit der Kante des Bereiches 100 vorgesehen. Ein Erdkontakt 13 ist mit dem P+-Bereich 23 verbunden.
  • Ein Passivierungs-Isolationsbereich 62a kann mit Abstand angeordnete Polysiliziumplatten enthalten, die zum Abschluß des lateralen elektrischen Feldes längs der darunterliegenden Siliziumoberfläche beitragen. 5 zeigt die Hälfte der 3 zusammen mit dem zusätzlichen Merkmal von sich überlappenden, kapazitiv gekoppelten Polysilizium-Ringen, die als eine Einrichtung zum Abschluß der Hochspannung zwischen den Source- und Drain-Elektroden 65 und 66 wirken.
  • Wie dies in 5 gezeigt ist, war es bereits bekannt, kapazitiv gekoppelte Polysilizium-Ringe 200 zu verwenden (es kann irgendeine gewünschte Anzahl von Ringen verwendet werden). Die drei mit 201, 203 und 205 bezeichneten Ringe werden auf die erste Polysilizium-Höhenlage gebracht, und die anderen vier Ringe, die mit 200, 202, 204 und 206 bezeichnet sind, werden auf der zweiten Polysilizium-Höhenlage mit einem Muster versehen. Beide Polysiliziumschichten sind so dotiert, daß sie leitend gemacht werden. Eine Isolierschicht 62a von ungefähr 500 Nanometern ist zwischen den beiden Polysiliziumschichten vorgesehen, um sie elektrisch voneinander zu isolieren. Jeder aufeinanderfolgende Ring auf der zweiten Polysilizium-Höhenlage überlappt die nächstgelegenen Ringe auf der ersten Polysilizium-Höhenlage um 2 bis 5 μm, wie dies in 5 gezeigt ist, um die Ringe kapazitiv miteinander zu koppeln. Die Isolierschicht 62a kann durch thermische Oxidation der ersten Polysiliziumschicht geschaffen werden, oder sie kann durch abgeschiedenes Siliziumodyd oder irgendein anderes Isoliermaterial, wie z.B. Siliziumnitrid gebildet sein. Dieses Isoliermaterial muß einer Spannung von ungefähr 100 Volt pro einzelnem Spalt widerstehen können. Schließlich wird die gesamte Struktur mit einem Passivierungsoxyd 62 abgedeckt.
  • Der erste Ring 200 ist mit der Source 65 oder dem niedrigsten Potential längs des Bauteils verbunden, während der letzte Ring 206 mit dem höchsten Potential des Bauteils oder der Drainelek trode 66 verbunden ist. Die Reihe von kapazitiv gekoppelten Polysilizium-Ringen unterteilt den Potentialabfall längs des Bauteils in kleinere diskrete Werte, wodurch die Neigung zu einer Konzentration des elektrischen Feldes in der Nähe der Oberfläche des Hochspannungsbauteils verringert wird. Dies verbessert die Durchbruchsspannung des Bauteils. Zusätzlich schirmt die vorgeschlagene Struktur die Oberfläche des Hochspannungsbauteils gegenüber elektrostatischen Streuladungen ab, die häufig in integrierten Schaltungen aufgrund von Ionenverunreinigungen auftreten, die sich aus dem darüberliegenden (nicht gezeigten) Kunststoffgehäuse ergeben, das mit der oberen Oberfläche des Bauteils nach 5 in Berührung steht. Die Ringe 200 bis 206 verbessern in dramatischer Weise die Zuverlässigkeit des Hochspannungsbauteils, insbesondere dann, wenn es unter Hochtemperatur-Vorspannungs-(HTB-)Bedingungen geprüft wird.
  • Die Vielfachringstruktur kann bei Hochspannungsbauteilen mit lateraler oder vertikaler Leitung verwendet werden, wie z.B. Dioden, MMOSFET's, IGBT's, BJT's und dergleichen, und sowohl für traditionelle Bauteile als auch für Bauteile von Resurf-Typ. Die Polysilizium-Ringe können durch andere Leiter, wie z.B. Metalle oder Silizide ersetzt werden.
  • Gemäß einem weiteren Merkmal der Erfindung, wie es in 5 gezeigt ist, wird die schwimmende Ringe einschließende Abschlußstruktur in Kombination mit einem Doppel-Resuf-Bauteil der Art verwendet, wie sie in den 3 und 4 gezeigt ist.
  • 5 enthält weiterhin eine neuartige Struktur, um eine Pegelschieberschaltung, die in dem Halbleiterplättchen verwendet werden kann "robuster" zu machen. Im einzelnen ist ein P-Leitungstyp-Körperring 255 konzentrisch zu dem P-Leitungstyp-Körper 55 eindiffundiert und stößt an den P–-Resurf-Bereich 51 an. Hierdurch wird ein NMOSFET unter dem Gate 61 gebildet. Eine Vielzahl von mit Abstand voneinander angeordneten P-Leitungstyp-Körper-Kurzschlüssen 256 wird dann zum periodischen Kurzschließen des P-Körpers 55 und des P-Körpers 255 verwendet, wie dies in 5a gezeigt ist.
  • Die Bereiche 256 schließen den N-Kanal-DMOSFET kurz, wodurch dessen Gesamt-Kanalbreite verringert wird. Dies verringert den Sättigungsstrom des Bauteils und kann die Robustheit des Bauteils beträchtlich vergrößern.
  • 6 zeigt ein weiteres Merkmal der Erfindung zur Erzielung einer verbesserten Abschirmung gegen Ionenverunreinigungen in der Kunststoffgehäusekappe 300. 6 zeigt ebenfalls einen kleinen Teil der 5, doch fügt dieser ein neuartiges Sourcemetall 65 hinzu, das kontinuierlich über der Oberseite des Niedrigtemperaturoxydes 62 abgeschieden ist, das oberhalb des Gates 61 liegt. Im einzelnen wurde bei bekannten Bauteilen mit lateraler Leitung das Sourcematerial in der in 5 gezeigten Weise abgeschnitten oder abgeschieden und erstreckte sich nicht über die Oberseite des Niedrigtemperaturoxyds 62 über dem Gate 61. Der Kanalbereich zwischen dem P-Körper 55 und der Source 56 ist gegenüber Ionenverunreinigungen sehr empfindlich. Gemäß einem Merkmal der Erfindung erstreckt sich das Sourcemetall 62 über den empfindlichen Kanalbereich, um eine physikalische Metall-(Aluminium-) Abschirmung gegen die Wanderung von Ionenverunreinigungen zu schaffen, die in dem Kunststoffgehäuse 300, insbesondere bei hohen Temperaturen, gebildet werden. Somit verbessert die neuartige Metallabschirmung nach 6 die Bauteileigenschaften unter Hochtemperatur-Sperrspannungsbedingungen (HTB) beträchtlich.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen hiervon beschrieben wurde, sind viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ohne weiteres ersichtlich.

Claims (6)

  1. Halbleiterbauteil mit einem ebenen Substrat aus Silizium, das eine darauf abgeschiedene Epitaxialschicht aus monokristallinem Silizium aufweist, die eine vorgegebene Gesamt-Ladungskonzentration aufweist, wobei die Epitaxialschicht eine allgemein gleichförmige Dicke und in ihrer oberen Oberfläche ausgebildete P-N-Grenzschichten aufweist, wobei eine der Grenzschichten eine Resurf-Grenzschicht umfaßt, dadurch gekennzeichnet, daß die Epitaxialschicht (10) eine abgestufte Konzentration derart aufweist, daß zumindestens 75% der Gesamtladung in der Epitaxialschicht am unteren Bereich (40) der verbleibenden Dicke der Epitaxialschicht liegen, daß die Resurf-Grenzschicht (30) eine Tiefe aufweist, die im wesentlichen kleiner als ungefähr 75% der Dicke der Epitaxialschicht ist, so daß der Epitaxialschicht-Einschnürungsbereich unterhalb der Resurf-Grenzschicht in einem Bereich niedrigerer Konzentration liegt und eine geringe Änderung der Tiefe der Resurf-Grenzschicht eine relativ geringe Auswirkung auf die Betriebsweise des Bauteils hat.
  2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß das Bauteil eine Nennspannung von mehr als 600 Volt aufweist, und daß die Epitaxialschicht (10) eine Dicke von ungefähr 10 μm aufweist.
  3. Bauteil nach Anspruch, dadurch gekennzeichnet, daß sich die zumindestens 75% der Gesamtladung der Epitaxialschicht (10) in weniger als ungefähr den unteren 1 bis 4 μm der Epitaxialschicht befinden.
  4. Bauteil nach Anspruch 3, dadurch gekennzeichnet, daß die unteren 1 bis 4 μm der Epitaxialschicht einen Flächenwiderstand von mehr als ungefähr 3000 Ohm pro Quadrat aufweisen, und daß der Flächenwiderstand der oberen 8 μm der Epitaxialschicht größer als ungefähr 4000 Ohm pro Quadrat ist.
  5. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauteil eine Nennspannung von mehr als 600 Volt hat, und daß die Epitaxialschicht (10) eine Dicke von ungefähr 10 μm hat.
  6. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat ein Teil eines Silizium-Halbleiterscheiben-Substrates mit einer Konzentration ist, die für eine vorgegebene Nenn-Sperrspannung ausgewählt ist, daß in dem Substrat ein erster Bereich mit einer Dicke von weniger als ungefähr 2 μm ausgebildet ist, der eine erste Konzentration eines vorgegebenen Dotierungsatoms aufweist und über dem eine Epitaxialschicht ausgebildet ist, die eine Dicke von mehr als ungefähr 7 μm und eine zweite Konzentration eines vorgegebenen Dotierungsatoms aufweist, das die gleiche Polarität wie das Dotierungsatom in dem ersten Bereich aufweist, jedoch eine beträchtlich geringere Konzentration als die in dem ersten Bereich hat, so daß sich zumindest 75% der Gesamtladung in dem ersten Bereich und der Epitaxialschicht in dem ersten Bereich befinden.
DE19701189A 1996-01-18 1997-01-15 Halbleiterbauteil Expired - Lifetime DE19701189B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1016296P 1996-01-18 1996-01-18
US06/010,162 1996-01-18

Publications (2)

Publication Number Publication Date
DE19701189A1 DE19701189A1 (de) 1997-10-30
DE19701189B4 true DE19701189B4 (de) 2005-06-30

Family

ID=21744241

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19701189A Expired - Lifetime DE19701189B4 (de) 1996-01-18 1997-01-15 Halbleiterbauteil

Country Status (7)

Country Link
US (2) US5861657A (de)
JP (1) JP2968222B2 (de)
DE (1) DE19701189B4 (de)
FR (1) FR2744836B1 (de)
GB (1) GB2309589B (de)
IT (1) IT1289920B1 (de)
SG (1) SG55267A1 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
US6274918B1 (en) * 1998-02-19 2001-08-14 Texas Instruments Incorporated Integrated circuit diode, and method for fabricating same
JP3591301B2 (ja) * 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2000031301A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 半導体装置
DE19857673C1 (de) * 1998-12-14 2000-05-04 Siemens Ag Leistungshalbleiterbauelement mit Randabschluß
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6593594B1 (en) * 1999-12-21 2003-07-15 Koninklijke Philips Electonics N.V. Silicon carbide n-channel power LMOSFET
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
US6825543B2 (en) 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
JPWO2003075353A1 (ja) * 2002-03-01 2005-06-30 サンケン電気株式会社 半導体素子
TWI287873B (en) * 2002-04-25 2007-10-01 Sanken Electric Co Ltd Semiconductor element and manufacturing method thereof
JP4298414B2 (ja) * 2002-07-10 2009-07-22 キヤノン株式会社 液体吐出ヘッドの製造方法
JP4272854B2 (ja) 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
US7067883B2 (en) * 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
US7307319B1 (en) 2004-04-30 2007-12-11 Lattice Semiconductor Corporation High-voltage protection device and process
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
US7466006B2 (en) * 2005-05-19 2008-12-16 Freescale Semiconductor, Inc. Structure and method for RESURF diodes with a current diverter
US7439584B2 (en) * 2005-05-19 2008-10-21 Freescale Semiconductor, Inc. Structure and method for RESURF LDMOSFET with a current diverter
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
RU2650814C1 (ru) * 2016-12-29 2018-04-17 Акционерное общество "Научно-производственное предприятие "Пульсар" Структура кристалла высоковольтного полупроводникового прибора, высоковольтной интегральной микросхемы (варианты)
CN107342286B (zh) * 2017-06-23 2020-05-12 电子科技大学 一种具有表面双栅控制的横向rc-igbt器件
WO2020051285A1 (en) * 2018-09-05 2020-03-12 The University Of Texas At Austin Lateral semiconductor device and method of manufacture
RU204806U1 (ru) * 2021-03-30 2021-06-11 Акционерное общество "Московский завод "САПФИР" Стойкий к коротковолновому облучению одно- или многоплощадочный планарный фотодиодный кристалл из антимонида индия
CN116705609B (zh) * 2022-02-25 2025-01-21 东南大学 P型横向扩散金属氧化物半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application

Also Published As

Publication number Publication date
SG55267A1 (en) 1998-12-21
FR2744836B1 (fr) 1999-03-19
GB2309589A (en) 1997-07-30
FR2744836A1 (fr) 1997-08-14
DE19701189A1 (de) 1997-10-30
ITMI970094A1 (it) 1998-07-17
GB2309589B (en) 2001-01-03
IT1289920B1 (it) 1998-10-19
JP2968222B2 (ja) 1999-10-25
US5861657A (en) 1999-01-19
JPH09307110A (ja) 1997-11-28
US5801431A (en) 1998-09-01
GB9701069D0 (en) 1997-03-12

Similar Documents

Publication Publication Date Title
DE19701189B4 (de) Halbleiterbauteil
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69513680T2 (de) Laterale hochspannungs-dmos-anordnung mit höherer driftzone
DE19903028B4 (de) MOS-Halbleiteranordnung
DE69520782T2 (de) Randabschlussmethode und Struktur für Leistungs-MOSFET
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
CH642485A5 (de) Leistungs-mosfet-anordnung.
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE10203479A1 (de) Halbleitereinrichtung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102015112427B4 (de) Halbleitervorrichtung mit einer allmählich zunehmenden Felddielektrikumsschicht und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE102015119771A1 (de) Halbleitervorrichtung mit einem ersten Transistor und einem zweiten Transistor
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R071 Expiry of right