DE10260613A1

DE10260613A1 - Verfahren zum Herstellen eines Feldeffekttransistors

Info

Publication number: DE10260613A1
Application number: DE10260613A
Authority: DE
Inventors: Karsten Wieczorek; Manfred Horstmann; Thomas Feudel
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 2002-12-23
Filing date: 2002-12-23
Publication date: 2004-07-15
Anticipated expiration: 2022-12-24
Also published as: US6806153B2; DE10260613B8; US20040121565A1; DE10260613B4

Abstract

Die vorliegende Erfindung ermöglicht die Herstellung von Feldeffekttransistoren mit verringertem thermischen Budget. Ein erster amorphisierter Bereich und ein zweiter amorphisierter Bereich werden in einem Substat neben der Gateelektrode durch Implantieren von Ionen eines nicht dotierenden Elements, deren Anwesenheit die Leitfähigkeitseigenschaften des Substrats nicht wesentlich ändert, ausgebildet. Das Ausbilden der amorphisierten Bereiche kann vor oder nach dem Ausbilden eines Sourcebereichs, eines Drainbereichs, eines erweiterten Sourcebereichs und eines erweiterten Drainbereichs durchgeführt werden. Das Substrat wird annealt, um festphasenepitaktische Rekristallisation der amorphisierten Bereiche zu erreichen und um Dotiersubstanzen im Sourcebereich, dem Drainbereich, dem erweiterten Sourcebereich und dem erweiterten Drainbereich zu aktivierten.

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Herstellung von Halbleitervorrichtungen, insbesondere auf Verfahren zur Herstellung von Feldeffekttransistoren und auf Verfahren zum Ausbilden dotierter Source- und Drainbereiche von Feldeffekttransistoren.

Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie z.B. Transistoren, Kondensatoren und Widerstände. Diese Elemente werden intern miteinander verbunden, um komplexe Schaltkreise wie Speichervorrichtungen, Logikbausteine und Mikroprozessoren zu schaffen. Eine Verbesserung der Leistung integrierter Schaltkreise erfordert eine Verringerung der Strukturgrößen. Das erlaubt nicht nur eine Erhöhung der Arbeitsgeschwindigkeit aufgrund verringerter Signalausbreitungszeiten, sondern die verringerte Strukturgröße ermöglicht es, die Anzahl funktionaler Elemente des Schaltkreises zu erhöhen und dadurch seine Funktionalität zu steigern. Verringern der Größe von Schaltkreiselementen, vor allem der Größe von Feldeffekttransistoren erfordert verbesserte Verfahren zu ihrer Herstellung.

1 zeigt eine schematische Querschnittsansicht eines Feldeffekttransistors 1. Ein Substrat 2 umfasst eine dotierte aktive Zone 3. Shallow-Trench-Isolations 4, 5 isolieren die aktive Zone 3 von benachbarten Schaltkreiselementen. Eine elektrisch leitfähige Gateelektrode 7 ist über dem Substrat 2 ausgebildet und durch eine Gateisolierschicht 6 vom Substrat 2 isoliert. An die Gateelektrode 7 grenzen Sidewall-Spacer 12, 13 an. Ein Sourcebereich 8 und ein Drainbereich 9 sind den Sidewall-Spacern 12, 13 benachbart. Weiterhin umfasst der Feldeftekttransistor 1 einen erweiterten Sourcebereich 10 und einen erweiterten Drainbereich 11, die teilweise mit dem Sourcebereich 8 und dem Drainbereich 9 zusammenfallen. Der erweiterte Sourcebereich 10 und der erweiterte Drainbereich 11 erstrecken sich unter die Sidewall-Spacer 12, 13 und sind der Gateelektrode 7 benachbart. Der Teil des erweiterten Sourcebereichs 10, der über den Sourcebereich 8 hinausreicht wird als Sourceerweiterung bezeichnet. In gleicher Weise wird der Teil des erweiterten Drainbereichs 11, der über den Drainbereich 9 hinausreicht als Drainerweiterung bezeichnet. Das Vorhandensein der Source- und Drainerweiterungen ermöglicht es, Kurzkanaleffekte besser zu steuern.

Ein Verfahren zum Herstellen eines Feldeffekttransistors nach dem Stand der Technik wird mit Bezug auf 1 beschrieben. Zuerst werden die Trench-Isolations 4 und 5 und die aktive Zone 3 im Substrat 2 ausgebildet. Anschließend werden die Gateisolierschicht 6 und die Gateelektrode 7 über dem Substrat 2 mit wohlbekannten Implantationsabläufen bzw. durch Deposition, Fotolithografie und Ätztechniken ausgebildet. Diese Gestaltungsprozesse werden mit Hilfe fortgeschrittener Oxidations- und Depositionstechniken sowie mit fotolithografischen Techniken durchgeführt. Anschließend werden der erweiterte Sourcebereich 10 und der erweiterte Drainbereich 11 ausgebildet. Das geschieht durch Implantation von Ionen einer Dotiersubstanz ins Substrat 2. Teile des Substrats außerhalb des Transistors 1, die nicht dotiert werden sollen, werden fotolithografisch mit einer Fotoresistschicht, die die Ionen absorbiert, bedeckt. Nach der Implantation werden die Sidewall-Spacer 12, 13 neben der Gateelektrode 7 durch Deposition und anisotrope Ätztechniken ausgebildet. Anschließend werden der Sourcebereich 8 und der Drainbereich 9 durch Ionenimplantation ausgebildet. Die Sidewall-Spacer 12, 13 schützen die Sourceerweiterung und die Drainerweiterung vor der Bestrahlung mit Ionen.

Die Ionenimplantation ermöglicht eine Steuerung der Verteilung von Dotiersubstanzen im Substrat. Die Verteilung der Dotiersubstanzen kann gesteuert werden, indem die Implantationsenergie und/oder der Einfallswinkel der Ionen verändert werden. Der Aufprall energiereicher Ionen führt jedoch zu Schäden im Kristallgitter des Substrats. Ionen verlieren Energie durch Zusammenstöße mit Substratatomen. Bei diesen Zusammenstößen werden Substratatome von ihren Plätzen im Kristallgitter weggestoßen, so dass Gitterdefekte wie Lücken und Atome auf Zwischengitterplätzen entstehen. Außerdem sind die eingebrachten Dotiersubstanzen nach der Ionenimplantation elektrisch nicht aktiv, da sie nicht ins Kristallgitter des Substratmaterials eingebaut sind, sondern auf Zwischengitterplätzen sitzen.

Deshalb folgt nach der Ionenimplantation üblicherweise ein Annealing, wodurch die Schäden im Substrat im Wesentlichen repariert und die Dotiersubstanzen aktiviert werden. Häufig geschieht dies durch Rapid Thermal Annealing, wo das Substrat kurzzeitig hohen Temperaturen ausgesetzt wird. Dadurch erhält man Source- und Drainbereiche mit niedriger Defektdichte und Dotiersubstanzatomen, die auf Plätzen im Kristallgitter des Substratmaterials sitzen.

Sowohl das Beheben von Gitterdefekten als auch die Diffusion von Dotiersubstanzatomen im Substrat sind thermisch aktivierte Prozesse, deren Rate mit der Temperatur zunimmt. Deshalb führt Annealing auch zu einer unerwünschten Verbreiterung der Verteilung der Dotiersubstanzatome im Substrat, die durch die Diffusion der Dotiersubstanz verursacht wird. Wenn das Substrat während einer Zeit t der Temperatur T ausgesetzt ist, diffundieren die Atome der Dotiersubstanz über eine typische Distanz d = √2D(T)·t (1)die als thermisches Budget bezeichnet wird. Dabei ist D(T) die Diffusionskonstante der Dotiersubstanzatome bei der Temperatur T. Da die Diffusionskonstante der Dotiersubstanzatome mit der Temperatur zunimmt, steigt das thermische Budget, wenn die Annealing-Temperatur T und die Dauer t des Annealing-Prozesses zunehmen.

Wenn die Größe von Feldeffekttransistoren verringert wird, verringert sich auch das tolerierbare thermische Budget, da in kleineren Strukturen nur eine Diffusion der Dotiersubstanz über eine kürzere Distanz toleriert werden kann. Dies schränkt wiederum die Möglichkeiten, von der Ionenimplantation verursachte Gitterdefekte auszuheilen, ein.

Im Hinblick auf das oben erwähnte Problem besteht ein Bedarf nach Verfahren zum Herstellen eines Feldeffekttransistors, mit dem dotierte Bereiche mit einer geringen Dichte an Gitterdefekten bei reduziertem thermischen Budget erzeugt werden können.

ZUSAMMENFASSUNG DER VORLIEGENDEN ERFINDUNG

Die vorliegende Erfindung bezieht sich allgemein auf Verfahren zum Herstellen eines Feldeftekttransistors, in dem Bereiche im Substrat durch Implantieren von Ionen eines nicht dotierenden Elements vor dem Annealing-Prozess amorphisiert werden.

Gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen eines Feldeffekttransistors Ausbilden amorphisierter Bereiche in einer aktiven Zone in einem Substrat durch Implantieren von Ionen eines nicht dotierenden Elements und Ausbilden von Source- und Drainbereichen mit einem festgelegten lateralen Profil und Tiefenprofil im amorphisierten Bereich. Das Verfahren umfasst weiterhin das Durchführen einer festphasenepitaktischen Rekristallisation der amorphisierten Bereiche bei einer Temperatur, die das festgelegte laterale Profil und Tiefenprofil im Wesentlichen erhält.

Gemäß einer weiteren veranschaulichenden Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen eines Feldeffekttransistors Ausbilden einer aktiven Zone in einem Substrat, Ausbilden einer Gateelektrode über dem Substrat, wobei die Gateelektrode durch eine Gateisolierschicht vom Substrat elektrisch isoliert ist, und Ausbilden eines ersten amorphisierten Bereichs und eines zweiten amorphisierten Bereichs im Substrat neben der Gateelektrode durch Implantieren von Ionen eines nicht dotierenden Elements. Das Verfahren umfasst weiterhin Ausbilden eines dotierten erweiterten Sourcebereichs im ersten amorphisierten Bereich sowie eines dotierten erweiterten Drainbereichs im zweiten amorphisierten Bereich durch Implantieren von Ionen einer ersten Dotiersubstanz, Ausbilden eines ersten dielektrischen Sidewall-Spacers und eines zweiten dielektrischen Sidewall-Spacers neben der Gateelektrode und Ausbilden eines dotierten Sourcebereichs neben dem ersten Sidewall-Spacer und eines dotierten Drainbereichs neben dem zweiten Sidewall-Spacer durch Implantieren von Ionen einer zweiten Dotiersubstanz. Schließlich umfasst das Verfahren Annealen des Substrats, das zu festphasenepitaktischer Rekristallisation des ersten und zweiten amorphisierten Bereichs und zu einer Aktivierung der ersten und zweiten Dosiersubstanz führt.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen eines Feldeffekttransistors Ausbilden einer aktiven Zone in einem Substrat, Ausbilden einer Gateelektrode über dem Substrat, wobei die Gateelektrode vom Substrat durch eine Gateisolierschicht elektrisch isoliert ist, Ausbilden eines dotierten erweiterten Sourcebereichs und eines dotierten erweiterten Drainbereichs im Substrat neben der Gateelektrode durch Implantieren von Ionen einer ersten Dotiersubstanz und Ausbilden eines ersten dielektrischen Sidewall-Spacers und eines zweiten dielektrischen Sidewall-Spacers neben der Gateelektrode. Das Verfahren umfasst weiterhin Ausbilden eines dotierten Sourcebereichs im Substrat neben dem ersten Sidewall-Spacer und eines dotierten Drainbereichs im Substrat neben dem zweiten Sidewall-Spacer durch Implantieren von Ionen einer zweiten Dotiersubstanz und Ausbilden eines ersten amorphisierten Bereichs, der den erweiterten Sourcebereich umfasst, und eines zweiten amorphisierten Bereichs, der den erweiterten Drainbereich umfasst, im Substrat durch Implantieren von Ionen eines nicht dotierenden Elements. Schließlich umfasst das Verfahren Annealen des Substrats, das zu festphasenepitaktischer Rekristallisation des ersten und zweiten amorphisierten Bereichs und zu einer Aktivierung der ersten und zweiten Dotiersubstanz führt.

Weitere Vorteile, Ziele und Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden mit der folgenden detaillierten Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird; es zeigen
1 eine schematische Querschnittsansicht eines Feldeftekttransistors nach dem Stand der Technik;
2–5 Stufen im Herstellungsprozess eines Feldeffekttransistors gemäß einer veranschaulichenden Ausführungsform der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen, wie sie in der folgenden detaillierten Beschreibung sowie den Zeichnungen dargestellt sind, beschrieben wird, sollte verstanden werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf eine spezielle offenbarte Ausführungsform zu beschränken, sondern vielmehr zeigen die beschriebenen Ausführungsformen lediglich in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung auf, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
Die vorliegende Erfindung ermöglicht die Herstellung von Feldeffekttransistoren mit verringertem thermischen Budget. Hierfür werden in einem Substrat amorphisierte Bereiche ausgebildet. Das Ausbilden der amorphisierten Bereiche kann vor oder nach der Implantation von Ionen einer ersten und einer zweiten Dotiersubstanz durchgeführt werden. Das Substrat wird annealt, um festphasenepitaktische Rekristallisation der amorphisierten Bereiche zu erreichen. Festphasenepitaktische Rekristallisation führt zur Ausbildung dotierter Bereiche mit einer geringen Dichte von Gitterdefekten. Die erste und die zweite Dotiersubstanz werden in das Kristallgitter des Substrats eingebaut, wodurch sie aktiviert werden und als Elektronendonoren oder Akzeptoren wirken. Da die festphasenepitaktische Rekristallisation eines amorphisierten Bereichs bei niedrigeren Temperaturen durchgeführt werden kann als das Ausheilen von Gitterdefekten in einem kristallinen Substrat, erfordert dieser Prozess ein erheblich geringeres thermisches Budget als die in der Technik bisher bekannten Verfahren. Folglich wird die Diffusion der Dotiersubstanzen und damit das "Verschwimmen" des Dotierprofils vermindert.
Eine Ausführungsform der vorliegenden Efindung wird nun mit Bezug auf die 2–5 beschrieben.
2 zeigt eine schematische Querschnittsansicht eines Feldeffekttransistors 1 in einer ersten Stufe des Herstellungsprozesses. In einem Substrat 2 werden eine aktive Zone 3, Trench-Isolations 4, 5, eine Gateisolierschicht 6 und eine Gateelektrode 7 ausgebildet. Die Herstellung des in 2 gezeigten Feldeffekttransistors kann mit wohlbekannten Techniken ausgeführt werden.
Anschließend wird das Substrat 2, wie in 3 gezeigt, mit einem Ionenstrahl 16 bestrahlt. Der Ionenstrahl 16 umfasst Ionen eines nicht dotierenden Elements, die nicht zur Anzahl der Ladungsträger im Substratmaterial beitragen, wenn sie in sein Kristallgitter eingebaut werden. Das nicht dotierende Element kann ein Edelgas wie Argon (Ar), Xenon (Xe) oder Krypton (Kr) sein. Übliche Energien und Dosen für die Implantation der oben genannten nicht dotierenden Elemente liegen im Bereich von ungefähr 30–600 keV und ungefähr 5 × 10¹⁴ Ionen/cm² – 10¹⁷Ionen/cm².
In anderen Ausführungsformen der vorliegenden Erfindung kann das nicht dotierende Element ein Element der vierten Gruppe des Periodensystems wie z.B. Silicium (Si) oder Germanium (Ge) sein, das isoelektronisch zu einem Siliciumsubstrat ist.
In der vorliegenden Erfindung werden die Ionenenergie und der Ionenfluss des Ionenstrahls 16 sowie die Zeit, während der das Substrat dem Ionenstrahl 16 ausgesetzt ist, so gewählt, dass die langreichweitige Ordnung und größtenteils auch die kurzreichweitige Ordnung des Kristallgitters verloren geht und das Material amorph wird. Wegen der Streuung von Ionen im Substrat können die amorphisierten Bereiche 14, 15 eine Form wie in 3 gezeigt haben und können teilweise von der Gateelektrode 7 überdeckt werden.
In weiteren Ausführungsformen der vorliegenden Erfindung kann der Ionenstrahl 16 geneigt auf dem Substrat 2 auftreffen. Der Einfallswinkel des Ionenstrahls 16 kann während der Ionenimplantation verändert werden. Das Substrat kann während der Ionenimplantation rotieren.
Geneigter Einfall des Ionenstrahls 16 kann verwendet werden um die Tiefe der amorphisierten Bereiche 14, 15 zu steuern. Je mehr der Einfallswinkel des Ionenstrahls 16 von einer zur Oberfläche des Substrats 2 senkrechten Richtung abweicht, desto flacher werden die amorphisierten Bereiche 14, 15 wenn alle anderen Parameter des Ionenstrahls 16 (z.B. die Energie der Ionen) identisch sind.
Geneigter Einfall des Ionenstrahls 16 auf einem rotierenden Substrat 2 ist besonders vorteilhaft, wenn eine große Überlappung zwischen den amorphisierten Bereichen 14, 15 und der Gateelektrode 7 gewünscht wird. Da ihr Impuls eine Komponente parallel zur Oberfläche des Substrats hat, werden Ionen unter der Gateelektrode gestoppt und amorphisieren dabei das Substratmaterial. Rotation des Substrats gewährleistet einen gewünschten Grad von Symmetrie oder Asymmetrie zwischen den amorphisierten Bereichen 14 und 15. Zusätzlich zu einer Variation des Einfallswinkels der Ionen kann eine Variation der Energie der Ionen im Ionenstrahl 16 verwendet werden um die Tiefe der amorphisierten Bereiche 14, 15 zu steuern. Ionen mit hoher kinetischer Energie erzeugen tiefere amorphisierte Bereiche als Ionen mit geringer kinetischer Energie. In einer bevorzugten Ausführungsform der vorliegenden Erfindung ist die Tiefe der amorphisier ten Bereiche 14, 15 geringer als eine Höhe der Gateelektrode 7 um Schäden an der Gateisolierschicht 6 zu vermeiden.
In 4 wird eine schematische Querschnittsansicht eines Feldeffekttransistors in einem späteren Stadium der Herstellung gezeigt. Im Substrat werden ein erweiterter Sourcebereich 10 und ein erweiteter Drainbereich 11 durch Implantation von Ionen einer ersten Dotiersubstanz ausgebildet. Das geschieht, indem der Ionenstrahl 17, der Ionen der ersten Dotiersubstanz enthält, auf das Substrat 2 gerichtet wird. Eine Konzentration der ersten Dotiersubstanz kann durch Variation der Zeit, während der das Substrat 2 dem Ionenstrahl 17 ausgesetzt ist, gesteuert werden.
Die erste Dotiersubstanz kann jede geeignete Dotiersubstanz sein. Sowohl n-leitende Dotiersubstanzen wie beispielsweise Phosphor (P), Arsen (As) und Antimon (Sb) als auch p-leitende Dotiersubstanzen wie beispielsweise Bor (B), Indium (In) können verwendet werden.
In weiteren Ausführungsformen der vorliegenden Erfindung kann der Ionenstrahl 17 geneigt auf dem Substrat 2 auftreffen. Zusätzlich kann das Substrat 2 rotieren. Die Tiefe des erweiterten Sourcebereichs 10 und des erweiterten Drainbereichs 11 kann durch Variation der Energie der Ionen im Ionenstrahl 17 und des Einfallswinkels des Ionenstrahls 17 gesteuert werden. Variieren des Einfallswinkels des Ionenstrahls 17 ermöglicht eine Steuerung einer Überlappung des erweiterten Sourcebereichs 10 und der Gateelektrode 7.
5 zeigt eine schematische Querschnittsansicht des Feldeffekttransistors 1 in einem späteren Stadium des Herstellungsprozesses. Nach dem Ausbilden des erweiterten Sourcebereichs 10 und des erweiterten Drainbereichs 11 werden ein erster dielektrischer Sidewall-Spacer 12 und ein zweiter dielektrischer Sidewall-Spacer 13 neben der Gateelektrode 7 ausgebildet. Das Ausbilden der Sidewall-Spacer 12, 13 kann mit fortgeschrittenen fotolithografischen Techniken und Ätztechniken durchgeführt werden.
Anschließen werden ein Sourcebereich 8 und ein Drainbereich 9 ausgebildet. Das geschieht, indem das Substrat 2 einem Ionenstrahl 18 ausgesetzt wird, der Ionen einer zweiten Dotiersubstanz enthält, so dass die Ionen der zweiten Dotiersubstanz in das Substrat implantiert werden. Die Sidewall-Spacer 12, 13 absorbieren Ionen aus dem Ionenstrahl 18 so dass der Sourcebereich 8 und der Drainbereich 9 von der Gateelektrode beabstandet sind.
Ähnlich wie die erste Dotiersubstanz kann die zweite Dotiersubstanz jede der oben genannten p-leitenden Dotiersubstanzen und n-leitenden Dotiersubstanzen sein. Die erste und die zweite Dotiersubstanz können identisch sein. In anderen Ausführungsformen der vorliegenden Erfindung können die erste und die zweite Dotiersubstanz verschiedene n-leitende Dotiersubstanzen oder verschiedene p-leitende Dotiersubstanzen sein.
In weiteren Ausführungsformen der vorliegenden Erfindung kann der Ionenstrahl 18 geneigt auf dem Substrat 2 auftreffen und das Substrat 2 kann rotieren. Die Form des Sourcebereichs 10 und des Drainbereichs 11 kann durch Variieren eines Einfallswinkels de Ionenstrahls 18 und der Energie der Ionen im Ionenstrahl 18 gesteuert werden.
Abschließend wird das Substrat 2 annealt. Das kann in einem Ofen geschehen.
Das Substratmaterial in den amorphisierten Bereichen 14 und 15 hat eine kurzreichweitige Ordnung ähnlich der in einer Flüssigkeit. Im Gegensatz dazu hat das Substratmaterial außerhalb der amorphisierten Bereiche 14, 15 eine langreichweitig geordnete kristalline Struktur. Die kristalline Struktur ist im Vergleich zur amorphen Struktur energetisch begünstigt. Um den Übergang vom amorphen Zustand in den kristallinen Zustand durchzuführen muss eine Energiebarriere überwunden werden. Bei den Annealing-Temperaturen ist das möglich. Das amorphe Material rekristallisiert von den Grenzflächen zwischen den amorphisierten Bereichen 14, 15 und dem kristallinen Substrat aus. Dadurch schrumpfen die amorphisierten Bereiche 14, 15 im Laufe der Zeit und verschwinden schließlich. Dieser Vorgang wird als festphasenepitaktische Rekristallisation bezeichnet.
Die festphasenepitaktische Rekristallisation ist ein vergleichsweise langsamer Vorgang. Eine Zeitdauer von einer Stunde oder mehr kann für flache Source- und Draingebiete nötig sein, während an einem konventionellen Rapid Thermal Annealing-Prozess lediglich einige Sekunden erforderlich sind.
Während der festphasenepitaktischen Rekristallisation werden Atome der ersten und zweiten Dotiersubstanz, die in den erweiterten Sourcebereich 10, den erweiterten Drainbereich 11, in den Sourcebereich 8 und in den Drainbereich 9 implantiert wurden, ins Kristallgitter des Substratmaterials eingebaut, so dass sie als Elektronendonoren oder Akzeptoren wirken können. Das wird als Aktivierung der Dotiersubstanzen bezeichnet.
Die Energiebarriere, die überwunden werden muss, um ein amorphes Material ohne langreichweitige Ordnung zu rekristallisieren, ist kleiner als die Energiebarriere, die überwunden werden muss, um Schäden in einem langreichweitig geordneten Kristallgitter auszuheilen. Deshalb kann das Annealing in der vorliegenden Erfindung bei wesentlich niedrigerer Temperatur durchgeführt werden als im bisherigen Stand der Technik. Die Diffusionskonstante D(T) der Dotiersubstanzatome in einem Substratmaterial steigt exponentiell mit der Temperatur. Deshalb nimmt nach Gleichung (1) das thermische Budget d ebenfalls exponentiell mit der Temperatur zu, aber nur mit der Quadratwurzel der Dauer des Annealings. Folglich kann Annealing bei niedriger Temperatur vorteilhafterweise das thermische Budget verringern, auch wenn eine wesentlich längere Dauer des Annealing-Prozesses erforderlich ist.
In einer Ausführungsform der vorliegenden Erfindung wird das Annealing bei einer Temperatur im Bereich von ungefähr 500°C–700°C durchgeführt. Das steht im Gegensatz zu den Verfahren gemäß dem Stand der Technik, wo der Annealing-Prozess zur Reparatur der Schäden am Siliciumgitter und zur Aktivierung der implantierten Dotiersubstanzen üblicherweise in einem Temperaturbereich von ungefähr 900–1100°C durchgeführt wurde.
Das maximale thermische Budget das im Herstellungsprozess eines Feldeffekttransistors toleriert werden kann, hängt von der Größe des Transistors ab, insbesondere von der Läge der Gateelektrode 7, der Tiefe des erweiterten Sourcebereichs 10 und des erweiterten Drainbereichs 11, sowie von der Überlappung zwischen der Gateelektrode 7 und dem erweiterten Sourcebereich 10 und dem erweiterten Drainbereich 11. Die Diffusion, die mit einem spezifizierten thermischen Budget erhalten wird wird so angepasst, dass sie kleiner als die Größe der entsprechenden Strukturen ist.
In einer Ausführungsform der vorliegenden Erfindung ist die Länge der Gateelektrode 7 kleiner als ungefähr 100 nm, und die Tiefe der Sourceerweiterung 10 und die Tiefe der Drainerweiterung 11 sind kleiner als ungefähr 20 nm.
Grenzen für Temperatur und Dauer des Annealing-Prozesses können aus der Beziehung (1) zwischen der Diffusionskonstante einer Dotiersubstanz, der Dauer des Annealings t und dem maximalen tolerierbaren thermischen Budget d berechnet werden. Insbesondere gilt
wobei D₁(T) die Diffusionskonstante der ersten Dotiersubstanz bei der Annealing-Temperatur T ist, und D₂(T) die Diffusionskonstante der zweiten Dotiersubstanz bei der Annealing-Temperatur T ist. Die Diffusionskonstanten D₁(T) und D₂(T) der Dotiersubstanzen können entweder experimentell bestimmten werden, oder können theoretisch mit Hilfe quantenmechanischer Methoden, wie z.B. der Dichtefunktionaltheorie, berechnet werden.
In einer bestimmten Ausführungsform der vorliegenden Erfindung ist die Tiefe der amorphisierten Bereiche 14, 15 größer als die Tiefe der erweiterten Source- und Drainbereiche 10, 11 und die Tiefe der Source- und Drainbereiche 8, 9. In diesem Fall führt das Annealing zu festphasenepitaktischer Rekristallisation des Sourcebereichs 8 und des Drainbereichs 9, des erweiterten Sourcebereichs 10 und des erweiterten Drainbereichs 11, wodurch man in diesen Bereichen eine niedrige Dichte an Defekten im Kristallgitter erhält.
In anderen Ausführungsformen der vorliegenden Erfindung ist die Tiefe der amorphisierten Bereiche 14 , 15 größer als die Tiefe des erweiterten Sourcebereichs 10 und die Tiefe des erweiterten Drainbereichs 11, aber kleiner als die Tiefe des Sourcebereichs 8 und die Tiefe des Drainbereichs 9. Vorteilhafterweise ermöglicht dies, den Ionenfluss und die Ionenenergie im Ionenstrahl 16 zu reduzieren, ermöglicht aber ebenfalls festphasenepitaktische Rekristallisation der Source- und Drainerweiterungen, die besonders empfindlich gegenüber Gitterdefekten sind.
Mit Bezug auf 5 wird eine weitere veranschaulichende Ausführungsform der vorliegenden Erfindung beschrieben. In einem Zwischenstadium der Herstellung umfasst ein Feldeffekttransistor 1 ein Substrat 2, eine aktive Zone 3, Trench-Isolations 4, 5, eine Gateisolierschicht 6, eine Gateelektrode 7, Sidewall-Spacer 12, 13, einen erweiterten Sourcebereich 10, einen erweiterten Drainbereich 11, einen Sourcebereich 8 und einen Drainbereich 9. Der Transistor 1 kann in Übereinstimmung mit gut bewährten Techniken, die mit Bezug auf 1 beschrieben wurden, ausgebildet werden.
Anschließend wird ein Ionenstrahl 18 auf das Substrat 2 gerichtet. Der Ionenstrahl 18 umfasst Ionen eines nicht dotierenden Elements. Die Implantation dieser Ionen ins Substrat führt dazu, dass sich ein erster amorphisierter Bereich 14 und ein zweiter amorphisierter Bereich 15 ausbilden. Der erste amorphisierte Bereich 14 umfasst den erweiterten Sourcebereich 16. Der zweite amorphisierte Bereich 15 umfasst den erweiterten Drainbereich 11. Der erste amorphisierte Bereich 14 kann auch den Sourcebereich 8 und den Drainbereich 9 umfassen. Die Sidewall-Spacer 12, 13 können während dem Ausbilden der amorphisierten Bereiche 14, 15 auf der Oberfläche bleiben. Das ist vorteilhaft, wenn der Ionenstrahl 18 geneigt auf dem Substrat auftrifft, da dann die Sidewall-Spacer 12, 13 die Gateisolierschicht 6 vor einer Beschädigung durch die Bestrahlung mit energiereichen Ionen schützt. Anschließend wird das Substrat annealt, um festphasenepitaktische Rekristallisation der amorphisierten Bereiche 14, 15 zu erreichen.
In anderen Ausführungsformen der vorliegenden Erfindung werden die Sidewall-Spacer 12, 13 vor dem Ausbilden der amorphisierten Bereiche 14, 15 entfernt.
In weiteren Ausführungsformen der vorliegenden Erfindung bleiben die Sidewall-Spacer 12, 13 während dem Ausbilden der amorphisierten Bereiche, die den Sourcebereich 8 und den Drainbereich 9 umfassen, auf dem Substrat. Da die Sidewall-Spacer Ionen aus dem Ionenstrahl 18 absorbieren, sind diese amorphisierten Bereiche von der Gateelektrode 7 beabstandet. Anschließend werden die Sidewall-Spacer 12, 13 entfernt. Daraufhin werden Ionen eines nicht dotierenden Elements implantiert um das Substratmaterial im erweiterten Sourcebereich 10 und im erweiterten Drainbereich 11 zu amorphisieren. Da der erweiterte Sourcebereich 10 und der erweiterte Drainbereich 11 flacher als der Sourcebereich 8 und der Drainbereich 9 sind, kann diese Implantation mit niedrigerer Ionenenergie und mit einer geringen Ionendosis durchgeführt werden als das Ausbilden der amorphisierten Bereiche, die den Sourcebereich 8 und den Drainbereich 9 umfassen. Vorteilhafterweise hilft das beim Vermeiden einer Beschädigung der Gateisolierschicht 6 durch Bestrahlung mit energiereichen Ionen, ermöglicht jedoch eine vollständige Amorphisierung des Sourcebereichs 8 und des Drainbereichs 9.
Es sollte erwähnt werden, dass in den oben beschriebenen Ausführungsformen zusätzliche eine Haloimplantation durchgeführt werden kann. Jedoch kann durch das wohldefinierte Dotierprofil, das durch die Amorphisierung und die Rekristallisation bei "niedriger Temperatur" erreicht wird, die Haloimplantation überflüssig werden, wodurch die zusätzliche Prozesszeit zumindest teilweise kompensiert wird.
Weitere Modifikationen und Variationen der vorliegenden Erfindung werden dem Fachmann angesichts der Beschreibung offenkundig. Folglich ist diese Beschreibung als lediglich illustrativ gedacht und dient dem Zweck, den Fachleuten die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Die Formen der Erfindung, die hier gezeigt und beschrieben sind, sind als die gegenwärtig bevorzugten Ausführungsformen aufzufassen.

Claims

Ein Verfahren zum Herstellen eines Feldeftekttransistors mit: Ausbilden amorphisierter Bereiche in einer aktiven Zone in einem Substrat durch Implantieren von Ionen eines nicht dotierenden Elements; Ausbilden von Source- und Drainbereichen mit einem spezifizierten lateralen Profil und Tiefenprofil; und Durchführen einer festphasenepitaktischen Rekristallisation der amorphisierten Bereiche bei einer Temperatur, bei der das spezifizierte laterale Profil und Tiefenprofil im Wesentlichen erhalten bleibt.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 1, wobei das Ausbilden der amorphisierten Bereiche vor dem Ausbilden der Source- und Drainbereiche durchgeführt wird.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 1, wobei das Ausbilden der amorphisierten Bereiche nach dem Ausbilden der Source- und Drainbereiche durchgeführt wird.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 1, wobei das nicht dotierende Element ein Edelgas ist.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 1, wobei das nicht dotierende Element Ar; Xe oder Kr ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 1, wobei die festphasenepitaktische Rekristallisation bei einer Temperatur im Bereich von ungefähr 500°C–700°C durchgeführt wird.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 1, wobei eine Dauer der festphasenepitaktischen Rekristallisation länger als ungefähr 1 Stunde ist.
Verfahren zum Herstellen eines Feldeftekttransistors mit: Ausbilden einer aktiven Zone in einem Substrat; Ausbilden einer Gateelektrode über dem Substrat, wobei die Gateelektrode durch eine Gateisolierschicht elektrisch vom Substrat isoliert ist; Ausbilden eines ersten amorphisierten Bereichs und eines zweiten amorphisierten Bereichs im Substrat neben der Gateelektrode durch Implantieren von Ionen eines nicht dotierenden Elements; Ausbilden eines dotierten erweiterten Sourcebereichs im ersten amorphisierten Bereich und eines dotierten erweiterten Drainbereichs im zweiten amorphisierten Bereich durch Implantieren von Ionen einer ersten Dotiersubstanz; Ausbilden eines ersten dielektrischen Sidewall-Spacers und eines zweiten dielektrischen Sidewall-Spacers neben der Gateelektrode; Ausbilden eines dotierten Sourcebereichs neben dem ersten Sidewall-Spacer und eines dotierten Drainbereichs neben dem zweiten Sidewall-Spacer durch Implantieren von Ionen einer zweiten Dotiersubstanz; Annealing des Substrats, wobei das Annealing zu festphasenepitaktischen Rekristallisation des ersten und zweiten amorphisierten Bereichs und zur Aktivierung der ersten und zweiten Dotiersubstanz führt.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 8, wobei die erste und zweite Dotiersubstanz identisch sind.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei das nicht dotierende Element ein Edelgas ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei das nicht dotierende Element Ar, Xe oder Kr ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei eine Quadratwurzel aus dem Zweifachen eines Produkts einer Dauer des Annealings und einer Diffusionskonstanten der ersten Dotiersubstanz bei einer Temperatur des Annealings kleiner als ein vorbestimmtes thermisches Budget ist, und eine Quadratwurzel aus dem Zweifachen eines Produkts dieser Dauer und einer Diffusionskonstanten der zweiten Dotiersubstanz bei dieser Temperatur kleiner als das vorbestimmte thermische Budget ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei das Annealing bei einer Temperatur im Bereich von ungefähr 500°C bis 700°C durchgeführt wird.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei eine Dauer des Annealings größer als ungefähr eine Stunde ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei eine Länge der Gateelektrode kleiner als ungefähr 100 nm ist.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 8, wobei eine Tiefe des erweiterten Sourcebereichs und eine Tiefe des erweiterten Drainbereichs kleiner als ungefähr 20 nm sind.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, das zusätzlich das Steuern einer Überlappung zwischen der Gateelektrode und dem erweiterten Sourcebereich und einer Überlappung zwischen der Gateelektrode und dem erweiterten Drainbereich umfasst.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei eine Tiefe des ersten amorphisierten Bereichs kleiner als eine Tiefe des Sourcebereichs und eine Tiefe des zweiten amorphisierten Bereichs kleiner als eine Tiefe des Drainbereichs ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 8, wobei der erste amorphisierte Bereich den Sourcebereich umfasst und der zweite amorphisierte Bereich den Drainbereich umfasst.
Verfahren zum Herstellen eines Feldeffekttransistors mit: Ausbilden einer aktiven Zone in einem Substrat; Ausbilden einer Gateelektrode über dem Substrat, wobei die Gateelektrode durch eine Gateisolierschicht elektrisch vom Substrat isoliert ist; Ausbilden eines dotierten erweiterten Sourcebereichs und eines dotierten erweiterten Drainbereichs im Substrat neben der Gateelektrode durch Implantieren von Ionen einer ersten Dotiersubstanz; Ausbilden eines ersten dielektrischen Sidewall-Spacers und eines zweiten dielektrischen Sidewall-Spacers neben der Gateelektrode; Ausbilden eines dotierten Sourcebereichs im Substrat neben dem ersten Sidewall-Spacer und eines dotierten Drainbereichs im Substrat neben dem zweiten Sidewall-Spacer durch Implantieren von Ionen einer zweiten Dotiersubstanz; Ausbilden eines ersten amorphisierten Bereichs, der den erweiterten Sourcebereich umfasst, und eines zweiten amorphisierten Bereichs, der den erweiterten Drainbereich umfasst, im Substrat durch Implantieren von Ionen eines nicht dotierenden Elements; und Annealing des Substrats, wobei das Annealing zu festphasenepitaktischer Rekristallisation des ersten und zweiten amorphisierten Bereichs und zu einer Aktivierung der ersten und zweiten Dotiersubstanz führt.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei die erste und zweite Dotiersubstanz identisch sind.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei das nicht dotierende Element ein Edelgas ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei das nicht dotierende Element Ar, Xe oder Kr ist.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 20, wobei eine Quadratwurzel aus dem Zweifachen eines Produkts einer Dauer des Annealings und einer Diffusionskonstanten der ersten Dotiersubstanz bei einer Temperatur des Annealings kleiner als ein vorbestimmtes thermisches Budget ist, und eine Quadratwurzel aus dem Zweifachen eines Produkts dieser Dauer und einer Diffusionskonstanten der zweiten Dotiersubstanz bei dieser Temperatur kleiner als ein vorbestimmtes thermisches Budget ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei das Annealing bei einer Temperatur im Bereich von ungefähr 500°C bis 700°C durchgeführt wird.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei eine Dauer des Annealings größer als ungefähr eine Stunde ist.
Ein Verfahren zum Herstellen eines Feldeftekttransistors nach Anspruch 20, wobei eine Länge der Gateelektrode kleiner als ungefähr 100 nm ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei eine Tiefe des erweiterten Sourcebereichs und eine Tiefe des erweiterten Drainbereichs kleiner als ungefähr 20 nm sind.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, das zusätzlich das Steuern einer Überlappung zwischen der Gateelektrode und dem erweiterten Sourcebereich und einer Überlappung zwischen der Gateelektrode und dem erweiterten Drainbereich umfasst.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei eine Tiefe des ersten amorphisierten Bereichs kleiner als eine Tiefe des Sourcebereichs ist und wobei eine Tiefe des zweiten amorphisierten Bereichs kleiner als eine Tiefe des Drainbereichs ist.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, wobei der erste amorphisierte Bereich den Sourcebereich umfasst und der zweite amorphisierte Bereich den Drainbereich umfasst.
Ein Verfahren zum Herstellen eines Feldeffekttransistors nach Anspruch 20, das zusätzlich umfasst: Ausbilden eines dritten amorphisierten Bereichs, der den Sourcebereich umfasst, und eines vierten amorphisierten Bereichs, der den Drainbereich umfasst, im Substrat; Entfernen des ersten Sidewall-Spacers und des zweiten Sidewall-Spacers; wobei das Ausbilden des dritten und vierten amorphisierten Bereichs und das Entfernen des ersten und zweiten Sidewall-Spacers vor dem Ausbilden des ersten und zweiten amorphisierten Bereichs durchgeführt werden.