[go: up one dir, main page]

DE102007025326B4 - Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst - Google Patents

Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst Download PDF

Info

Publication number
DE102007025326B4
DE102007025326B4 DE102007025326A DE102007025326A DE102007025326B4 DE 102007025326 B4 DE102007025326 B4 DE 102007025326B4 DE 102007025326 A DE102007025326 A DE 102007025326A DE 102007025326 A DE102007025326 A DE 102007025326A DE 102007025326 B4 DE102007025326 B4 DE 102007025326B4
Authority
DE
Germany
Prior art keywords
forming
layer
semiconductor structure
etching process
sidewall spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007025326A
Other languages
English (en)
Other versions
DE102007025326A1 (de
Inventor
Patrick Press
Frank Wirbeleit
Joe Bloomquist
Kai Frohberg
Thomas Feudel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007025326A priority Critical patent/DE102007025326B4/de
Priority to US11/969,412 priority patent/US20080299733A1/en
Publication of DE102007025326A1 publication Critical patent/DE102007025326A1/de
Application granted granted Critical
Publication of DE102007025326B4 publication Critical patent/DE102007025326B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/791Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/791Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01Manufacture or treatment
    • H10D62/021Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167Manufacturing their channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/283
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351Substrate regions of field-effect devices
    • H10D62/357Substrate regions of field-effect devices of FETs
    • H10D62/364Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/822Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/021Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H10P30/40
    • H10W20/074
    • H10W20/095

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur mit:
Bereitstellen eines Halbleitersubstrats, wobei über dem Substrat ein Strukturelement ausgebildet ist und das Strukturelement eine Seitenfläche und eine Deckfläche aufweist;
Ausbilden einer ersten Materialschicht über dem Substrat, wobei die erste Materialschicht zumindest die Seitenfläche des Strukturelements bedeckt;
Durchführen eines ersten Ionen-Implantationsprozesses, um in der Materialschicht einen ersten Ionen-implantierten Bereich auszubilden; und
Durchführen eines ersten Ätzprozesses, der dafür ausgelegt ist, den ersten Ionen-implantierten Bereich in der ersten Materialschicht mit einer größeren Ätzrate zu entfernen als andere Bereiche der ersten Materialschicht.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung integrierter Schaltkreise, und dabei auf Verfahren zum Ausbildung einer Halbleiterstruktur, bei denen Ionen in eine Materialschicht implantiert werden, um eine Ätzrate der Materialschicht in einem Ätzprozess zu verändern.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In DE 10 2005 052 054 A1 wird eine Technik zur Bereitstellung mehrerer Quellen für mechanische Spannungen in NMOS- und PMOS-Transistoren beschrieben. Durch Kombinieren mehrerer spannungsinduzierenden Mechanismen in jeder unterschiedlichen Transistorart kann eine deutliche Leistungssteigerung erreicht werden. Dadurch wird eine erhöhte Flexibilität beim Einstellen von produktspezifischen Eigenschaften ermöglicht. Zu diesem Zweck werden Seitenwandabstandshalter mit hoher Zugspannung gemeinsam in PMOS- und NMOS-Transistoren hergestellt, wobei eine nachteilige Auswirkung auf den PMOS-Transistor durch eine entsprechend kompressiv verspannte Kontaktätzstoppschicht kompensiert werden kann, während der NMOS-Transistor eine Kontaktätzstoppschicht mit Zugspannung aufweist. Ferner weist der PMOS-Transistor eine eingebettete verformte Halbleiterschicht zum effizienten Erzeugen einer kompressiven Verformung in dem Kanalgebiet auf.
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente wie beispielsweise Transistoren, Kondensatoren und Widerstände. Diese Elemente werden intern miteinander verbunden, um komplexe Schaltkreise wie Speichenvorrichtungen, Logikbausteine und Mikroprozessoren auszubilden. Die Leistungsfähigkeit integrierter Schaltkreise kann verbessert werden, indem die Anzahl von Funktionseinheiten pro Schaltkreis erhöht wird, um den Funktionsumfang der Schaltkreise zu erweitern und/oder indem die Arbeitsgeschwindigkeit der Schaltkreiselemente erhöht wird. Eine Verringerung der Strukturgrößen ermöglicht das Ausbilden einer größeren Anzahl von Schaltkreiselementen auf derselben Fläche, wodurch eine Erweiterung des Funktionsumfangs des Schaltkreises ermöglicht wird, und verringert auch Signalausbreitungszeiten, wodurch eine Vergrößerung der Arbeitsgeschwindigkeit der Schaltkreiselemente ermöglicht wird.
  • Feldeffekttransistoren werden in integrierten Schaltkreisen als Schaltelemente verwendet. Sie sind ein Mittel, um einen Strom zu steuern, der durch ein Kanalgebiet fließt, das sich zwischen einem Sourcegebiet und einem Draingebiet befindet. Das Sourcegebiet und das Draingebiet sind stark dotiert. In Transistoren von n-Typ sind das Sourcegebiet und das Draingebiet mit einer Dotiersubstanz vom n-Typ dotiert. Umgekehrt sind in Transistoren von p-Typ das Sourcegebiet und das Draingebiet mit einer Dotiersubstanz vom p-Typ dotiert. Die Dotierung des Kanalgebiets ist invers zur Dotierung des Sourcegebiets und des Draingebiets. Die Leitfähigkeit des Kanalgebiets wird durch eine Gate-Spannung gesteuert, die an eine Gate-Elektrode angelegt wird, die über dem Kanalgebiet ausgebildet ist und von diesem durch eine dünne isolierende Schicht getrennt wird. Abhängig von der Gate-Spannung kann das Kanalgebiet zwischen einem leitfähigen „Ein”-Zustand und einem im Wesentlichen nicht leitenden „Aus”-Zustand geschaltet werden.
  • Wenn die Größe der Feldeffekttransistoren verringert wird, ist es wichtig, eine hohe Leitfähigkeit des Kanalgebiets im „Ein”-Zustand beizubehalten. Die Leitfähigkeit des Kanalgebiets im „Ein”-Zustand hängt von der Dotierstoffkonzentration im Kanalgebiet, der Beweglichkeit der Ladungsträger, der Ausdehnung des Kanalgebiets in der Breitenrichtung des Transistors und von einem Abstand zwischen dem Sourcegebiet und dem Draingebiet, der allgemeinen „Kanallänge” bezeichnet wird, ab. Während eine Verringerung der Breite des Kanalgebiets zu einer Abnahme der Kanalleitfähigkeit führt, verbessert eine Verringerung der Kanallänge die Kanalleitfähigkeit. Eine Erhöhung der Ladungsträgerbeweglichkeit führt zu einer Zunahme der Kanalleitfähigkeit.
  • Wenn die Strukturgrößen verringert werden, verringert sich auch die Ausdehnung des Kanalgebiets in der Breitenrichtung. Eine Verringerung der Kanallänge hat mehrere damit verbundene Probleme zur Folge. Erstens sind fortschrittliche Techniken der Photolithografie und des Ätzens erforderlich, um Transistoren mit kurzen Kanallängen zuverlässig und reproduzierbar herzustellen. Außerdem werden im Sourcegebiet und im Draingebiet hoch komplizierte Dotierstoffprofile benötigt, und zwar sowohl in der vertikalen Richtung als auch in der seitlichen Richtung, um einen geringen Schichtwiderstand und einen geringen Kontaktwiderstand in Kombination mit einer gewünschten Steuerbarkeit des Kanals bereitzustellen.
  • Im Hinblick auf die Nachteile, die mit einer weiteren Verringerung der Kanallänge verbunden sind, wurde vorgeschlagen, die Leistungsfähigkeit von Feldeffekttransistoren auch durch Erhöhen der Ladungsträgerbeweglichkeit im Kanalgebiet zu verbessern. Im Prinzip können mindestens zwei Ansätze verfolgt werden, um die Ladungsträgerbeweglichkeit zu vergrößern.
  • Erstens kann die Dotierstoffkonzentration im Kanalgebiet verringert werden. Dadurch verringert sich die Wahrscheinlichkeit von Streuvorgängen von Ladungsträgern im Kanalgebiet, was zu einer Zunahme der Leitfähigkeit des Kanalgebiets führt. Eine Verringerung der Dotierstoffkonzentration im Kanalgebiet hat jedoch einen deutlichen Einfluss auf die Schwellenspannung der Transistorvorrichtung. Dies macht die Verringerung der Dotierstoffkonzentration zu einem weniger attraktiven Ansatz.
  • Zweitens kann die Gitterstruktur im Kanalgebiet verändert werden, um eine elastische Zugspannung oder eine elastische Druckspannung zu erzeugen. Dies führt zu einer veränderten Beweglichkeit der Elektronen bzw. Löcher. Abhängigkeit von der Stärke der elastischen Spannung kann eine elastische Druckspannung die Beweglichkeit der Löcher in einer Siliziumschicht deutlich verbessern. Die Beweglichkeit der Elektronen kann verbessert werden, indem eine Siliziumschicht mit einer elastischen Druckspannung bereit gestellt wird.
  • Ein Verfahren zum Ausbilden einer Halbleiterstruktur mit Feldeffekttransistoren, in denen das Kanalgebiet in verspanntem Silizium ausgebildet ist, wird im folgenden mit Bezug auf die 1a bis 1d beschrieben.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem ersten Stadium eines Herstellungsverfahrens nach dem Stand der Technik. Die Halbleiterstruktur 100 umfasst ein Substrat 101. Im Substrat 101 befinden sich ein erstes aktives Gebiet 104 und ein zweites aktives Gebiet 204. Eine Isoliergrabenstruktur 102 isoliert die aktiven Gebiete 104, 204 elektrisch voneinander und von anderen Elementen der Halbleiterstruktur 100, die in 1a nicht gezeigt sind.
  • Über dem aktiven Gebiet 104 ist eine Gate-Elektrode 106 ausgebildet, die von dem Substrat 101 durch eine Gate-Isolierschicht 105 getrennt wird. Die Gate-Elektrode 106 wird von einer Deckschicht 107 bedeckt und von einer Seitenwand-Abstandshalterstruktur 108 flankiert. Das aktive Gebiet 104, die Isoliergrabenstruktur 102, die Gate-Elektrode 106, die Gate-Isolierschicht 105 sowie die Seitenwand-Abstandshalter 108, 109 und die Deckschicht 107 bilden zusammen Teile eines ersten Feldeffekttransistorelements 130.
  • Die Halbleiterstruktur 100 umfasst ferner ein zweites Transistorelement 230. Ähnlich wie das erste Transistorelement 130 umfasst das zweite Transistorelement 230 eine Gate-Elektrode 206, eine Gate-Isolierschicht 205 und eine Seitenwand-Abstandshalterstruktur 208. Eine Deckschicht 207 bedeckt die Gate-Elektrode 206.
  • Beim Ausbilden der Hableiterstruktur 100 wird das Substrat 101 bereit gestellt, und die Isoliergrabenstruktur 102 wird mit Hilfe von Verfahren der Photolithographie, der Abscheidung und/oder der Oxidation, die den Fachleuten bekannt sind, ausbildet. Anschließend werden Ionen einer Dotiersubstanz in das Substrat 101 implantiert, um die aktiven Gebiete 104, 204 auszubilden. Die Art der Dotiersubstanzen entspricht der Dotierung der Kanalgebiete der auszubildenden Transistorelemente 130, 230. Somit werden Ionen einer Dotiersubstanz vom p-Typ implantiert, wenn das erste Transistorelement 130 und das zweite Transistorelement 230 Transistoren vom n-typ sind und Ionen einer Dotiersubstanz vom n-Typ können implantiert werden, wenn das erste Transistorelement 130 und das zweite Transistorelement 230 Transistoren vom p-Typ sind. In anderen Beispielen von Herstellungsverfahren nach dem Stand der Technik können das erste Transistorelement 130 und das zweite Transistorelement 230 Transistoren eines unterschiedlichen Typs sein. In solchen Beispielen kann eines von dem ersten Transistorelement 130 und dem zweiten Transistorelement 230 mit einer Maske bedeckt werden, die beispielsweise einen Photoresist enthalten kann, während in das andere Transistorelement 130, 230 Ionen implantiert werden.
  • Nach dem Ausbilden der aktiven Gebiete 104, 204 wird ein Oxidationsprozess durchgeführt, um die Gate-Isolierschichten 105, 205 auszubilden. Danach werden die Gate-Elektroden 106, 206 und die Deckschichten 107, 207 mit Hilfe von Verfahren der Abschneidung, des Ätzens und der Photolithographie ausgebildet, die den Fachleuten wohlbekannt sind. Daraufhin werden die Seitenwand-Abstandshalterstrukturen 108, 208 ausgebildet, indem eine Schicht aus einem Abstandshaltermaterial abgeschieden wird und ein anisotroper Ätzprozess durchgeführt wird, bei dem Teile der Schicht aus dem Abstandshaltermaterial über im Wesentlichen horizontalen Teilen der Halterstruktur 100 entfernt werden, während Teile der Schicht aus dem Abstandshaltermaterial, die sich auf den Seitenwänden der Gate-Elektroden 106, 206 befinden, auf dem Substrat 101 verbleiben und die Seitenwand-Abstandshalterstrukturen 108, 208 bilden.
  • Eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens nach dem Stand der Technik ist in 1b gezeigt.
  • Ein Ätzprozess wird durchgeführt. Der Ätzprozess kann ein isotroper Ätzprozess sein, der dafür ausgelegt ist, selektiv das Material des Substrats 101 zu entfernen und das Material der Deckschichten 107, 207 sowie der Seitenwand-Abstandshalterstrukturen 108, 208 im Wesentlichen unversehrt zu lassen, beispielsweise ein bekannter Trockenätzprozess. Die Deckschicht 107 und die Seitenwand-Abstandshalterstrukturen 108, 208 schützen die Gate-Elektroden 106, 206, die Gate-Isolierschichten 105, 205 und Kanalgebiete der Transistorelemente 130, 230 unter den Gate-Elektroden 106, 206 davor, von einem Ätzmittel, das beim Ätzprozess verwendet wird, angegriffen zu werden.
  • Teile des Substrats 101 neben den Gate-Elektroden 106, 206 werden jedoch weggeätzt. Dadurch werden neben der Gate-Elektrode 106 des ersten Transistorelements 130 eine sourceseitige Vertiefung 110 und eine drainseitige Vertiefung 111 ausgebildet. Entsprechend werden neben der Gate-Elektrode 206 des zweiten Transistorelements 230 eine sourceseitige Vertiefung 210 und eine drainseitige Vertiefung 211 ausgebildet. Wegen der Isotropie des Ätzprozesses werden Teile des Substrats 101 unter den Seitenwand-Abstandshalterstrukturen 108, 208 und wahlweise auch Teile des Substrats 101 unter den Gate-Elektroden 106, 206 entfernt. Deshalb können sich die Vertiefungen 110, 111 unter die Seitenwand-Abstandshalterstrukturen 108, 208 und/oder die Gate-Elektroden 106, 206 erstrecken.
  • Danach werden neben der Gate-Elektrode 106 des ersten Transistorelements 130 spannungserzeugende Elemente 114, 115 ausgebildet und spannungserzeugende Elemente 214, 215 können neben der Gate-Elektrode 206 des zweiten Transistorelements 230 ausgebildet werden. Zu diesem Zweck werden die Vertiefungen 110, 111, 210, 211 mit einer Schicht aus einem spannungserzeugenden Material gefüllt. In Verfahren zum Ausbilden eines Feldeffekttransistors nach dem Stand der Technik kann das spannungserzeugende Material Siliciumgermanid enthalten. Wie die Fachleute wissen, ist Siliciumgermanid eine Legierung aus Silicium (Si) und Germanium (Ge). Andere Materialien können ebenfalls verwendet werden.
  • Siliciumgermanid ist ein Halbleitermaterial, das eine größere Gitterkonstante als Silicium hat. Wenn das Siliciumgermanid in den Vertiefungen 110, 111, 210, 211 abgeschieden wird, neigen die Silicium- und Germanium-Atome in den spannungserzeugenden Elementen 114, 115, 214, 215 jedoch dazu, sich an die Gitterkonstante des Siliciums im Substrat 101 anzupassen. Deshalb ist die Gitterkonstante des Siliciumgermanids in den spannungserzeugenden Elementen 114, 115, 214, 215 kleiner als die Gitterkonstante eines massiven Siliciumgermanid-Kristalls. Deshalb steht das Material der spannungserzeugenden Elemente 114, 115, 214, 215 unter einer elastischen Druckspannung.
  • Die spannungserzeugenden Elemente 114, 115, 214, 215 können mit Hilfe von selektivem epitaktischen Aufwachsen ausgebildet werden. Wie die Fachleute wissen, ist das selektive epitaktische Aufwachsen eine Variante der Plasmaverstärkten chemischen Dampfabscheidung, bei der Parameter des Abscheidungsprozesses so angepasst sind, dass Material nur auf der Oberfläche des Substrats 101 in den Vertiefungen 110, 111 abgeschieden wird, während auf der Oberfläche der Seitenwand-Abstandshalterstrukturen 108, 208 und der Deckschichten 107, 207 im Wesentlichen keine Materialabscheidung stattfindet.
  • Da die spannungserzeugenden Elemente 114, 115, 214, 215 unter einer elastischen Druckspannung stehen, üben sie auf Teile des Substrats 101 in der Nähe der Gate-Elektroden 106, 206, insbesondere auf Teile des Substrats 101 unter den Gate-Elektroden 106, 206, in denen Kanalgebiete der Transistorelemente 130, 230 auszubilden sind, eine Kraft aus. Deshalb wird unter den Gate-Elektroden 130, 230 eine elastische Druckspannung erzeugt.
  • 1c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in noch einem weiteren Stadium des Herstellungsverfahrens nach dem Stand der Technik.
  • Nach dem Ausbilden der spannungserzeugenden Elemente 114, 115, 214, 215 werden die Seitenwandabstandshalterstrukturen 108, 208 entfernt. Außerdem können die Deckschichten 107, 207 entfernt werden. Danach werden in Teilen des Substrats und der spannungserzeugenden Elemente 114, 115 neben der Gate-Elektrode 106 des ersten Transistorelements 130 mit Hilfe eines den Fachleuten bekannten Ionen-Implantationsverfahrens ein erweitertes Sourcegebiet 116 und ein erweitertes Draingebiet 117 ausgebildet. Außerdem können bei dem Ionen-Implantationsprozess neben der Gate-Elektrode 206 des zweiten Transistorelements 230 ein erweitertes Sourcegebiet 216 und ein erweitertes Draingebiet 217 ausgebildet werden. Bei dem Ionen-Implantationsprozess werden in das Substrat 101 und die spannungserzeugenden Elemente 114, 115 214, 215 Ionen einer Dotiersubstanz eingebracht. Falls Feldeffekttransistoren vom n-Typ ausgebildet werden, werden Ionen eine Dotiersubstanz vom n-Typ eingebracht, während bei der Ausbildung von Transistoren vom p-Typ Ionen einer Dotiersubstanz vom p-Typ bereitgestellt werden. Wenn das erste Transistorelement 130 und das zweite Transistorelement 230 Transistoren eines unterschiedlichen Typs sind, können zwei aufeinander folgende Ionen-Implantationsprozesse durchgeführt werden, um Dopierstoffionen eines unterschiedlichen Typs in das erste Transistorelement 130 und das zweite Transistorelement 230 einzubringen.
  • Bei jedem der Ionen-Implantationsprozesse kann das erste Transistorelement 130 oder das zweite Transistorelement 230 mit einer Maske abgedeckt werden, die Ionen absorbiert und dadurch das jeweilige Transistorelement 130, 230 davor schützt, mit Ionen bestrahlt zu werden. Die Maske kann beispielsweise einen Photoresist umfassen.
  • Anschließend können neben den Gate-Elektroden 106, 206 zweite Seitenwand-Abstandshalterstrukturen 108, 208 ausgebildet werden. Danach können ein oder mehrere weitere Ionen-Implantationsprozesse durchgeführt werden, um in dem ersten Transistorelement 130 und dem zweiten Transistorelement 230 durch Einbringen von Ionen in einer Dotiersubstanz Sourcegebiete 120, 220 und Draingebiete 121, 221 auszubilden.
  • Danach kann eine Wärmebehandlung durchgeführt werden, um die beim Ausbilden der erweiterten Sourcegebiete 116, 216, der erweiterten Draingebiete 117,217, der Sourcegebiete 120, 220 und der Draingebiete 121, 221 eingebrachten Dotiersubstanzen zu aktivieren.
  • Nach der Wärmebehandlung kann über der Halbleiterstruktur 100 eine Schicht 160 aus einem dielektrischen Material ausgebildet werden. Die Schicht 160 kann beispielsweise Siliciumnitrid umfassen und mit Hilfe den Fachleuten wohlbekannter Abscheidungstechniken wie beispielsweise der chemischen Dampfabscheidung und/oder der plasmaverstärkten chemischen Dampfabscheidung ausgebildet werden. Parameter des Abscheideprozesses können derart angepasst sein, dass die Schicht 160 unter einer elastischen Druckspannung steht. In anderen Beispielen kann die Schicht 160 unter einer elastischen Zugspannung stehen. Dadurch kann die elastische Spannung, die durch die spannungserzeugenden Elemente 114, 115, 214, 215 auf Teile des Substrats unter den Gate-Elektroden 106, 206 ausgeübt wird, verändert werden. Während eine intrinsische elastische Druckspannung 160 die elastische Spannung in den Substratbereichen verstärken kann, kann eine intrensische elastische Zugspannung der Schicht 160 die elastische Spannung in den Substratbereichen verringern.
  • In modernen Halbleiterstrukturen 100, insbesondere in Halbleiterstrukturen, in denen minimale Strukturgrößen eine Ausdehnung von ungefähr 65 nm oder weniger haben, kann der Abstand zwischen dem ersten Transistorelement 130 und dem zweiten Transistorelement 230, insbesondere der Abstand zwischen den Gate-Elektroden 106, 206 relativ klein sein. Deshalb kann der Zwischenraum zwischen den Gate-Elektroden 106, 206 die Form eines relativ engen Grabens haben. Bei der Ausbildung der Vertiefungen 110, 111, 210, 211 kann die Isoliergrabenstruktur 102 in gewissem Umfang durch das verwendete Ätzmittel angegriffen werden. Dadurch kann eine Tiefe des Zwischenraums zwischen den Gate-Elektroden 106, 206 weiter vergrößert werden.
  • Beim Ausbilden der Schicht 160 aus dielektrischem Material kann die Form des Zwischenraums zwischen den Gate-Elektroden 106, 206 ein Reaktionsgas, das bei dem chemischen Dampfabscheidungsprozess oder plasmaverstärkten chemischen Dampfabscheidungsprozess verwendet wird, daran hindern, in den Zwischenraum einzudringen. Dies kann zur Ausbildung eines Hohlraums 161 in der Schicht 160 führen.
  • 1d zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens nach dem Stand der Technik.
  • Nach dem Ausbilden der Schicht 160 aus dielektrischen Material kann über der Halbleiterstruktur 100 eine Schicht 162, die ein Zwischenschichtdielektrikum enthält, abgeschieden werden. In manchen Beispielen von Herstellungsverfahren nach dem Stand der Technik kann die Schicht 162 mit Hilfe eines bekannten chemisch-mechanischen Polierverfahrens planarisiert werden, um eine im Wesentlichen flache Oberfläche der Schicht 162 zu erhalten.
  • Danach können über dem Sourcegebiet 120, der Gate-Elektrode 106 bzw. dem Draingebiet 121 des ersten Transistorelements 130 Kontaktöffnungen 162, 163, 164 ausgebildet werden. Außerdem können über dem Sourcegebiet 220, der Gate-Elektrode 206 und dem Draingebiet 215 des zweiten Transistorelements 230 Kontaktöffnungen 262, 263, 264 ausgebildet werden. Anschließend können die Kontaktöffnungen 162, 163, 164, 262, 263, 264 mit einem elektrisch leitfähigen Material gefüllt werden, beispielsweise mit einem Metall wie etwa Wolfram, um elektrische Verbindungen zu der Source, dem Drain und dem Gate des ersten Transistorelements 130 bzw. des zweiten Transistorelements 230 herzustellen. Das Ausbilden der Kontaktöffnungen 162, 163, 164, 262, 263, 264 und das Füllen der Kontaktöffnungen 162, 163, 164, 262, 263, 264 mit dem elektrisch leitfähigen Material kann mit Hilfe den Fachleuten bekannter Verfahren der Photolithographie, des Ätzens, der Abscheidung und des chemisch-mechanischen Polierens durchgeführt werden.
  • Ein Nachteil des oben beschriebenen Herstellungsverfahrens nach dem Stand der Technik ist, dass der Hohlraum 161 mit dem elektrisch leitfähigen Material gefüllt werden kann, wenn die Kontaktöffnungen 162, 163, 164, 262, 263, 264 mit dem elektrisch leitfähigen Material gefüllt werden. Das elektrisch leitfähige Material 261 kann unerwünschte elektrische Verbindungen zwischen dem ersten Transistorelement 130 und dem zweiten Transistorelement 230 oder zwischen einem von den dem ersten Transistorelement 130 und dem zweiten Transistorelement 230 und weiteren Transistorelementen (nicht gezeigt) in der Halbleiterstruktur 100 erzeugen, die die Funktionsfähigkeit der Halbleiterstruktur 130 negativ beeinträchtigen können.
  • Einen weiteren Nachteil des oben beschriebenen Herstellungsverfahrens nach dem Stand der Technik ist, dass eine Dicke der zweiten Seitenwand-Abstandshalterstrukturen 118, 218 durch veränderliche Eigenschaften von Abscheidungs- und/oder Ätzprozessen beeinflusst werden kann, die beim Ausbilden der zweite Seitenwandsabstandshalterstrukturen 118, 218 verwendet werden. Somit können Abstände zwischen den Sourcegebieten 120, 220 und den Gate-Elektroden 106, 206 und Abstände zwischen den Draingebieten 121, 221 und den Gate-Elektroden 106, 206 variieren. Dies kann zu unerwünschten Schwankungen der elektrischen Eigenschaften der Transistorelemente 130, 230 in verschiedenen Halbleiterstrukturen 100 führen.
  • Die vorliegende Erfindung richtet sich auf Verfahren zum Ausbilden einer Halbleiterstruktur sowie auf Halbleiterstrukturen, die es ermöglichen, einige oder alle der oben erwähnten Nachteile zu vermeiden oder zumindest zu verringern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Erfindungsgemäß umfasst ein Verfahren zum Ausbilden einer Halbleiterstruktur die Merkmale des Anspruchs 1.
  • Ausführungsformen der Erfindung sind in den abhängigen Patentansprüchen definiert.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser ersichtlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird. Es zeigen:
  • 1a bis 1d schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens zur Herstellung einer Halbleiterstruktur nach dem Stand der Technik; und
  • 2a bis 2d schematische Querschnittsansichten einer Halbleiterstruktur in Stadien eines Verfahrens zur Herstellung einer Halbleiterstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Ausführliche Beschreibung
  • Obwohl der vorliegende Gegenstand mit Bezug auf die in der folgenden ausführlichen Bein den Zeichnungen dargestellten Ausführungsformen beschrieben wird, sollte verstanden werden, dass die folgende ausführliche Beschreibung sowie die Zeichnungen nicht beabsichtigen, den vorliegenden Gegenstand auf die speziellen veranschaulichenden Ausführungsformen, die offenbart werden, einzuschränken, sondern dass vielmehr die beschriebenen veranschaulichenden Ausführungsformen lediglich Beispiele für die verschiedenen Aspekte des vorliegenden Gegenstands geben, dessen Umfang durch die beigefügten Patentansprüche definiert wird.
  • Gemäß einer Ausführungsform wird eine Ionen-Implantation durchgeführt, um in einer Materialschicht, die ein Strukturelement bedeckt, das auf einer Oberfläche eines Substrats ausgebildet ist, einen Ionen-implantierten Bereich zu erzeugen. Das Strukturelement kann in manchen Ausführungsformen eine Gate-Elektrode eines Transistorelements umfassen und die Materialschicht kann ein Abstandshaltermaterial wie beispielsweise Siliciumdioxid, Siliciumnitrid und/oder Siliciumoxinitrid umfassen. in manchen Ausführungsformen kann die Ionen-Implantation vor einem anisotropen Ätzprozess durchgeführt werden, der dazu verwendet wird, Teile der Materialschicht von einer Deckfläche des Strukturelements und der Oberfläche des Substrats zu entfernen. In anderen Ausführungsformen können die Ionen in eine Seitenwandabstandshalterstruktur, die die Materialschicht umfasst, implantiert werden. Die Implantation der Ionen kann eine Struktur des Materials im Ionen-implantierten Bereich verändern. Wegen dieser Veränderung kann sich eine Ätzrate des Ionen-implantierten Bereichs in einen zweiten Ätzprozess, der nach der Ionen-Implantation durchgeführt wird, von einer Ätzrate von anderen Teilen der Materialschicht unterscheiden. Bei dem zweiten Ätzprozess kann eine Form der Materialschicht verändert werden, wobei die Form, die nach dem Ätzprozess erhalten wird, von der Position des Ionen-implantierten Bereichs abhängen kann.
  • Bei dem Ionen-Implantationsprozess kann eine Einfallsrichtung der Ionen im Ionen-Implantationsprozess zu einer Oberfläche des Substrats im Wesentlichen senkrecht sein. Somit kann in Teile der Materialschicht, die im Wesentlichen horizontal sind oder nur einen relativ kleinen Winkel mit der Oberfläche des Substrats einschließen, eine relativ hohe Ionendosis implantiert werden, während in Teile der Materialschicht, die mit der Oberfläche des Substrats einen relativ großen Winkel einschließen oder zu der Oberfläche des Substrats im Wesentlichen senkrecht sind, eine kleinere Ionendosis oder im Wesentlichen überhaupt keine Ionen implantiert werden. Somit kann der Ionen-implantierte Bereich selektiv in Teilen der Materialschicht ausgebildet werden, die im Wesentlichen horizontal oder relativ schwach geneigt sind.
  • Somit kann in Ausführungsformen, in denen die Materialschicht eine Deckfläche und eine Seitenfläche bedeckt, der Ionen-implantierte Bereich in Teilen der Materialschicht über der Deckfläche ausgebildet werden. In Ausführungsformen, in denen die Materialschicht eine Seitenwandabstandshalterstruktur umfasst, die neben dem Strukturelement ausgebildet ist und die Seitenfläche des Strukturelements bedeckt, kann der Ionen-implantierte Bereich in Teilen der Seitenwandabstandshalterstruktur in der Nähe des oberen Endes der Seitenwandabstandshalterstruktur ausgebildet werden.
  • Wie bereits oben erwähnt, kann nach dem Ionen-Implantationsprozess ein Ätzprozess durchgeführt werden, bei dem sich eine Ätzrate des Ionen-implantierten Bereichs von einer Ätzrate von anderen Teilen der Materialschicht unterscheiden kann. Insbesondere kann die Ätzrate der Ionen-implantierten Bereiche größer die Ätzrate anderer Bereiche sein.
  • In Ausführungsformen, in denen die Materialschicht die Deckfläche und die Seitenfläche des Strukturelements bedeckt, kann der Ätzprozess anisotrop sein und durchgeführt werden, um aus der Materialschicht eine Seitenwandabstandshalterstruktur auszubilden. Wie die Fachleute wissen, kann beim anisotropen Ätzen eine Ätzrate von im Wesentlichen horizontalen oder schwach geneigten Teilen der Materialschicht größer als eine Ätzrate von relativ steilen Teilen der Materialschicht sein. Deshalb kann die erhöhte Ätzrate des Ionen-implantierten Bereichs, der in im Wesentlichen horizontalen oder schwach geneigten Teilen der Materialschicht bereitgestellt wird, dabei helfen, den Grad der Anisotropie des Ätzprozesses zu vergrößern. Dadurch kann eine Materialmenge, die über der Seitenfläche des Substrats entfernt wird, wenn der Ätzprozess solange durchgeführt wird, bis Teile der Materialschicht über der Deckfläche des Strukturelements und des Substrats vollständig entfernt sind, verringert werden. Dies kann dabei helfen, Schwankungen der Dicke der Seitenwandabstandshalterstruktur, die durch verändernde Eigenschaften des Ätzprozesses verursacht werden, zu verringern. Somit kann die Dicke der Seitenwandabstandshalterstruktur vorteilhafterweise genauer gesteuert werden. Außerdem kann man ein relativ steiles Profil der Seitenwandabstandshalterstruktur erhalten, was in manchen Anwendungen wünschenswert sein kann.
  • In Ausführungsformen der vorliegenden Erfindung, in denen die Materialschicht eine Seitenwandabstandshalterstruktur umfasst, können bei dem Ätzprozess relativ schwach geneigte Teile der Seitenwandabstandshalterstruktur in der Nähe des oberen Ende der Seitenwandabstandshalterstruktur mit einer größeren Ätzrate entfernt werden als relativ steile Bereich in der Nähe des unteren Endes der Seitenwandabstandshalterstruktur. Deshalb kann die Form der Seitenwandabstandshalterstruktur verändert werden, um ein schrägeres Profil der Seitenwandabstandshalterstruktur zu erhalten. In Ausführungsformen, in denen das Strukturelement eine Gate-Elektrode eines Transistorelements umfasst, und sich in dessen Nähe eine Gate-Elektrode eines anderes Transistorelements befindet, kann ein Zwischenraum zwischen den Gate-Elektroden geneigte Seitenwände aufweisen. Wenn über der Halterstruktur eine Schicht aus einem dielektrischen Material abgeschieden wird, die in manchen Ausführungsformen eine elastische Zugspannung oder eine elastische Druckspannung aufweisen kann, können die geneigten Seitenwände die Abscheidung des Materials zwischen den Gate-Elektroden verbessern. Dies kann dabei helfen, eine Entstehung von Hohlräumen und elektrischen Kurzschlüssen, die entstehen können, wenn elektrische Verbindungen zu den Transistorelementen ausgebildet werden, zu vermeiden.
  • Weitere Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die 2a bis 2d beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 300 in einem ersten Stadium eines Verfahrens zur Herstellung einer Halbleiterstruktur.
  • Die Halbleiterstruktur 300 umfasst eine Halbleitersubstrat 301, das in machen Ausführungsformen einen Siliciumwafer umfassen kann. In manchen Ausführungsformen der vorliegenden Erfindung kann das Substrat 301 ein Silicium-auf-Isolator-Substrat umfassen, das eine Siliciumschicht umfasst, die über einer Schicht aus einem isolierenden Material wie etwa Siliciumdioxid ausgebildet ist. Die Halbleiterstruktur 300 umfasst ein erstes Transistorelement 330 und ein zweites Transistorelement 430. In dem Substrat 301 wird eine Isoliergrabenstruktur 302 ausgebildet, die eine elektrische Isolierung zwischen dem ersten Transistorelement 330 und dem zweiten Transistorelement 430 bereitstellt. Das erste Transistorelement 330 umfasst ein aktives Gebiet 304, das in dem Substrat 301 ausgebildet ist. Das aktive Gebiet 304 umfasst eine Dotiersubstanz eines Typs, die dem Transistortyp des ersten Transistorelements 330 entgegengesetzt ist. Somit kann das aktive Gebiet 304 eine Dotiersubstanz vom p-Typ umfassen, wenn das erste Transistorelement 330 ein Transistor vom n-Typ ist. Wenn dagegen das erste Transistorelement 330 ein Transistor vom p-Typ ist, kann das aktive Gebiet 304 eine Dotiersubstanz vom n-Typ umfassen.
  • Über dem aktiven Gebiet 304 ist eine Gate-Elektrode 306 ausgebildet und von diesem durch eine Gate-Isolierschicht 305 getrennt. Neben der Gate-Elektrode können Vertiefungen 310, 311, die spannungserzeugende Elemente 314, 315 umfassen, ausgebildet werden. Die spannungserzeugende Elemente 314, 315 können ein Material umfassen, das eine Gitterkonstante hat, die sich von der des Substrats 301 unterscheidet. Beispielsweise können die spannungserzeugenden Elemente 310, 311 in Ausführungsformen, in denen das Substrat 301 Silicium umfasst, ein Material wie beispielsweise Siliciumgermanid enthalten, das eine Gitterkonstante hat, die größer als die des Siliciums ist, um in Teilen des aktiven Gebiets 304 unter Gate-Elektrode 306 eine elastische Druckspannung zu erzeugen, oder ein Material wie etwa Siliciumcarbid enthalten, das eine Gitterkonstante hat, die kleiner als die des Siliciums ist, um eine elastische Zugspannung zu erzeugen.
  • Ähnlich wie das erste Transistorelement 330 kann das zweite Transistorelement 430 ein aktives Gebiet 404 umfassen, über dem die Gate-Elektrode 406 und eine Gate-Isolierschicht 405 ausgebildet sind. Neben der Gate-Elektrode 405 können Vertiefungen 410, 411, die spannungserzeugende Elemente 414, 415 enthalten, ausgebildet werden.
  • Die oben beschriebenen Strukturelemente können mit Hilfe bekannter Techniken der Photolithographie, des Ätzens, der Oxidation, der Abscheidung, der Ionen-Implantation und des selektiven epitaktischen Aufwachsens, ähnlich den oben mit Bezug auf die 1a bis 1d beschriebenen, ausgebildet werden. Beim Ausbilden der Vertiefungen 310, 311, 410, 411 können in manchen Ausführungsformen Seitenwandabstandshalterstrukturen, ähnlich den oben beschriebenen Seitenwandabstandshalterstrukturen 108, 208 verwendet werden, die nach dem Ausbilden der Vertiefungen 310, 311, 410, 411 entfernt werden können. Dadurch können die Vertiefungen 310, 311 im ersten Transistorelement 330 in einen gewissen Abstand zur Gate-Elektrode 306 bereitgestellt werden, und die Vertiefungen 410, 411 können in einem gewissen Abstand zur Gate-Elektrode 406 des zweiten Transistorelements 430 bereitgestellt werden.
  • In Teilen des Substrats 301 neben der Gate-Elektrode 306 des ersten Transistorelements 330 können ein inneres erweitertes Sourcegebiet 316 und ein inneres erweitertes Draingebiet 317 ausgebildet werden. Entsprechend können neben der Gate-Elektrode 406 des zweiten Transistorelements 430 innere erweiterte Source- und Draingebiete 416, 417 ausgebildet werden. Zu diesem Zweck kann die Halbleiterstruktur 300 mit Ionen einer Dotiersubstanz bestrahlt werden. Wenn das erste Transistorelement 330 und das zweite Transistorelement 430 Transistoren vom n-Typ sind, kann die Halbleiterstruktur 300 mit Ionen einer Dopiersubstanz vom n-Typ bestrahlt werden. Wenn dagegen das erste Transistorelement 330 und das zweite Transistorelement 430 Transistoren vom p-Typ sind, kann die Halbleiterstruktur 300 mit Ionen einer Dopiersubstanz vom p-Typ bestrahlt werden. Wenn das erste Transistorelement 330 und das Transistorelement 430 Transistoren eines unterschiedlichen Typs sind, kann eines der Transistorelemente 330, 430 mit einer Maske bedeckt werden, die beispielsweise einen Photoresist umfassen kann, während Ionen in das andere Transistorelement implantiert werden. Bei dem Ionenimplantationsprozess absorbieren die Gate-Elektroden 306, 406 Ionen. Deshalb werden in Teile des Substrats 301 unter den Gate-Elektroden 306, 406, in denen Kanalgebiete der Transistorelemente 330, 430 ausgebildet werden sollen, keine Ionen implantiert.
  • Nach dem Ausbilden der inneren erweiterten Sourcegebiete 316, 416 und der inneren erweiterten Draingebiete 317, 417 können über der Halbleiterstruktur 300 eine Zwischenschicht 380 und eine Materialschicht 370 ausgebildet werden. Die Zwischenschicht 380 und die Materialschicht 370 können dielektrische Materialien umfassen, die derart ausgewählt sind, dass die Materialien der Zwischenschicht 380 und der Materialschicht 370 selektiv geätzt werden können. In einer Ausführungsform der vorliegenden Erfindung kann die Zwischenschicht 380 eines von Siliciumdioxid und Siliciumnitrid umfassen und die Materialschicht 370 kann das andere von Siliciumdioxid und Siliciumnitrid umfassen. Wie den Fachleuten wohlbekannt ist, gibt es bekannte Ätzprozesse, die dafür ausgelegt sind, Siliciumdioxid mit einer erheblichen größeren Ätzrate als Siliciumnitrid zu ätzen und es gibt auch bekannte Ätzprozesse, die dafür ausgelegt sind, Siliciumnitrid mit einer erheblich größeren Ätzrate als Siliciumdioxid zu ätzen. Deshalb kann in einem Ätzprozess, der durchgeführt wird, um die Materialschicht 380 zum Ausbilden einer Seitenwandabstandshalterstruktur 318 (2b) aus der Materialschicht 380 zu ätzen und der unten genauer beschrieben wird, die Zwischenschicht 380 als eine Ätzstoppschicht wirken, die Teile der Halbleiterstruktur 300 unter der Zwischenschicht 380 davor schützt, von einem Ätzmittel, das bei dem Ätzprozess verwendet wird, angegriffen zu werden.
  • Nach dem Ausbilden der Materialschicht 370 kann ein Ionen-Implantationsprozess durchgeführt werden. Bei dem Ionen-Implantationsprozess kann die Halbleiterstruktur mit Ionen bestrahlt werden, was in 2a schematisch durch Pfeile 390 angedeutet wird. Die Ionen können Ionen eines Edelgases umfassen. In einer Ausführungsform können die Ionen Ionen von Xenon (Xe) umfassen. Eine Einfallsrichtung der Ionen auf der Halbleiterstruktur 300 kann im Wesentlichen senkrecht zu einer Oberfläche des Substrats 301 sein.
  • Die Ionen können in die Materialschicht 370 eindringen. In der Materialschicht 370 stoßen die Ionen mit Atomen der Materialschicht 370 zusammen. Bei den Zusammenstößen kann Impuls von den Ionen auf die Atome der Materialschicht 370 übertragen werden. Dadurch können die Ionen gebremst und letztendlich gestoppt werden, während Atome der Materialschicht 370 von ihren Positionen in der Materialschicht 370, an denen sie chemisch an Nachbaratome gebunden sind, weggestoßen werden können. Dadurch kann sich die physikalische und/oder chemische Struktur der Materialschicht verändern. Die Ionen können in die Materialschicht 370 bis zu einer Tiefe eindringen, die von dem chemischen Element der Ionen und der Energie der Ionen abhängen kann. In einer Ausführungsform kann die Halbleiterstruktur 300 mit Xenon-Ionen bestrahlt werden, die eine Energie in einen Bereich von ungefähr 80 keV bis ungefähr 250 keV haben. Eine angewendete Ionendosis kann einen Wert in einem Bereich von ungefähr 1015 Ionen/cm2 bis ungefähr 5 1016 Ionen/cm2 haben.
  • Eine relativ große Ionenmenge kann auf relativ schwach geneigten Teilen der Schicht 380 wie beispielsweise Teilen über den Deckflächen der Gate-Elektroden 306, 406 und Teilen über dem Substrat 301 auftreffen. Dadurch können über den Gate-Elektroden 306, 406 Ionen-implantierte Bereiche 372, 374 ausgebildet werden und weitere Ionen-implantierte Bereiche 371, 373, 375 können über dem Substrat 301 ausgebildet werden. In den Ionen-implantierten Bereichen 371 bis 375 kann die Struktur der Materialschicht 370 durch Einwirkung der Ionen physikalisch und/oder chemisch verändert werden.
  • Auf im Wesentlichen vertikalen Teilen der Materialschicht 370 wie beispielsweise Teilen 376, 377 über den Seitenwänden der Gate-Elektrode 306 des ersten Transistorelements 330 oder Teilen 378, 379 über den Seitenwänden der Gate-Elektrode 306 des zweiten Transistorelements 430 kann jedoch eine geringere Ionenmenge auftreffen. Da die Ionen aus einer Einfallsrichtung kommen können, die zur Oberfläche des Substrats 201 im Wesentlichen senkrecht ist, und da die Ionen in die Materialschicht 370 nur bis zu einer begrenzten Tiefe eindringen können, die kleiner als eine Höhe der Gate-Elektroden 306, 406 ist, kann nur eine relativ geringe Ionenmenge die Teile 376, 377, 378, 379 über den Seitenwänden der Gate-Elektroden 306, 406, erreichen. Deshalb können die physikalischen und/oder chemischen Eigenschaften der Schicht 370 in den Teilen 376, 377, 378, 379 nur in relativ geringem Umfang beendet werden.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadium des Herstellungsprozesses.
  • Nachdem der Ionen-Implantationsprozess durchgeführt wurde, kann ein Ätzprozess durchgeführt werden, um Teile der Materialschicht 370 über den Deckflächen der Gate-Elektroden 306, 406 und Teile der Materialschicht 370 über der Oberfläche des Substrats 301 neben den Gate-Elektroden 306, 406 zu entfernen.
  • Der Ätzprozess kann ein Trockenätzprozess sein, der anisotrop sein kann. Beim anisotropen Ätzen kann eine Ätzrate von Teilen der geätzten Materialschicht, die eine im Wesentlichen horizontale Oberfläche parallel zur Oberfläche des Substrats 301 haben, größer als eine Ätzrate von Teilen der Materialschicht, die relativ zur Oberfläche des Substrats 301 geneigt sind, sein.
  • Wie die Fachleute wissen, wird die Halbleiterstruktur 300 beim Trockenätzen in eine Reaktorkammer gebracht. Der Reaktorkammer kann ein Ätzgas zugeführt werden. In dem Ätzgas kann durch Anlegen einer Wechselspannung mit Radiofrequenz zwischen einem Elektrodenpaar, das sich in dem Ätzgas befindet oder durch induktives Einkoppeln der Wechselspannung mit Radiofrequenz in das Ätzgas eine Glimmentladung erzeugt werden. Durch die Glimmentladung können aus dem Reaktionsgas chemisch reaktionsfreudige Teilchensorten wie etwa Ionen und/oder Radikale erzeugt werden. Die chemisch reaktionsfreudigen Teilchensorten können mit der Materialschicht 370 reagieren, wobei flüchtige Verbindungen entstehen, die aus dem Reaktorgefäß gepumpt werden können. Neben der Wechselspannung mit Radiofrequenz kann zwischen der Halbleiterstruktur 300 und dem Ätzgas eine Vorspannung angelegt werden. Die Vorspannung, die eine Wechselspannung niedriger Frequenz oder eine Gleichspannung sein kann, kann Ionen auf die Halbleiterstruktur 300 zu beschleunigen. Die Bewegungsrichtung der Ionen führt zu einer Richtungsabhängigkeit des Ätzprozesses, so dass man eine anisotropes Ätzen erhalten kann. Im Allgemeinen kann eine größere Vorspannung zu einer größeren Anisotropie des Ätzprozesses führen. Parameter des Ätzprozesses zum anisotropen Ätzen einer Materialschicht, die die elektrischen Materialien wie etwas Siliciumdioxid, Siliciumnitrid und/oder Siliciumoxinitrid enthält, wie beispielsweise die Frequenz und/oder Amplitude der Wechselspannung mit Radiofrequenz sowie die Temperatur, der Druck und die Zusammensetzung des Reaktionsgases sind den Fachleuten wohl bekannt und/oder können jederzeit durch Routine-Experimente bestimmt werden.
  • Die Ätzrate, die bei dem Ätzprozess erhalten wird, kann ferner durch strukturelle Eigenschaften der Materialschicht 370 beeinflusst werden. Insbesondere können physikalische und/oder chemische Veränderungen der Materialschicht 370 in den Ionen-implantierten Bereichen 371 bis 375, die durch die Ionen-Implantation verursacht wurden, zu einer erhöhten Ätzrate der Ionen-implantierten Bereiche im Vergleich zu einer Ätzrate der Materialschicht 376, die erhalten wird, wenn der Ionen-Implantationsprozess weggelassen wird, führen.
  • Da sich die Ionen-implantierten Bereiche 371 bis 375 in Teilen der Materialschicht 370 befinden können, die eine relativ schwach geneigte oder im Wesentlichen horizontale Oberfläche haben, wie etwa in Teilen der Materialschicht 370 über den Deckflächen der Gate-Elektroden 306, 406 oder Teilen der Materialschicht 370 über den spannungserzeugenden Gebieten 314, 315, 414, 415 kann die Erhöhung der Ätzrate, die durch die physikalischen und/oder chemischen Veränderungen verursacht wird, die von der Ionen-Implantation herrühren, die Wirkungen der Anisotropie des Ätzprozesses verstärken. Somit kann die Ätzrate von Teilen der Materialschicht 370, die eine im Wesentlichen horizontale oder schwach geneigte Oberfläche aufweisen, weiter vergrößert werden.
  • Der Ätzprozess kann beendet werden, sobald Teile der Materialschicht 370 mit einer im Wesentlichen horizontalen oder schwach geneigten Oberfläche wie etwa die Ionen-implantierten Bereiche 373 bis 375 entfernt sind. Da die Teile 376, 377, 378, 379 der Materialschicht 370 eine kleinere Ätzrate aufweisen können, können diese Teile zumindest teilweise auf der Oberfläche der Halbleiterstruktur 300 bleiben und eine Seitenwandabstandshalterstrukutr 318 neben der Gate-Elektrode 306 des ersten Transistorelements 330 sowie eine Seitenwandabstandshalterstruktur 418 neben der Gate-Elektrode 406 des zweiten Transistorelements 430 bilden.
  • Da die Ätzrate der Materialschicht 370 in den Ionen-implantierten Bereichen 371 bis 375 durch die physikalischen und/oder chemischen Veränderungen, die durch die Einwirkung der Ionen verursacht wurden, erhöht wurde, kann sich die Ätzzeit, die zum Entfernen der Ionen-implantierten Bereiche 371 bis 375 erforderlich ist, verringern, so dass in den Teilen 376, 377, 378, 379 der Materialschicht 370 im Vergleich zu einer Ausführungsform, in welcher der Ionen-Implantationsprozess weggelassen wird, nur eine geringere Materialmenge entfernt werden muss.
  • Eine Dicke der Seitenwandabstandshalterstrukturen 318, 418, die man nach dem Ätzprozess erhält, kann durch Abweichungen des Abscheideprozesses, der zum Ausbilden der Materialschicht 370 verwendet und durch Abweichungen des Ätzprozesses, der zum Entfernen der Ionen-implantierten Bereiche 317 bis 375 verwendet wird, beeinflusst werden. In manchen Ausführungsformen können die Abweichungen, die durch den Abscheideprozess verursacht werden, kleiner als die Abweichungen, die durch den Ätzprozess verursacht werden, sein, da bekannte Abscheidungsprozesse besser steuerbar sein können als bekannte Ätzprozesse. Da sich durch das Ausbilden der Ionen-implantierten Bereichen 371 bis 375 eine beim Ätzprozess entfernte Materialmenge verringern kann, kann die Form der Seitenwandabstandshalterstrukturen 318, 418 in geringerem Umfang durch die Abweichungen des Ätzprozesses beeinflusst werden. Deshalb können die Seitenwandabstandshalterstrukturen 318, 319 genauer ausgebildet werden als in Ausführungsformen, in denen der Ionen-Implantationsprozess weggelassen wird. Außerdem können die Seitenwandabstandshalterstrukturen 318, 418 steiler sein.
  • Nach dem Ausbilden der Seitenwandabstandshalter 318, 418 kann ein Ionen-Implantationsprozess durchgeführt werden, bei dem die Halbleiterstruktur 300 mit Ionen eine Dotiersubstanz bestrahlt wird, um neben den Gate-Elektroden 306, 307 äußere erweiterte Sourcegebiete 319, 419 und äußere erweiterte Draingebiete 320, 420 auszubilden. In Ausführungsformen, in die in das erste Transistorelement 330 und das zweite Transistorelement 430 Transistoren unterschiedlichen Typs sind, können zwei Ionen-Implantationsprozesse durchgeführt werden, bei denen die Transistorelemente 330, 430 nacheinander mit Masken abgedeckt werden können, während in das jeweils andere der Transistorelemente 330, 430 Ionen implantiert werden. Da die Seitenwandabstandshalterstrukturen 318, 418 Ionen absorbieren können, die auf den Seitenwandabstandshalterstrukturen 318, 418 auftreffen, können sich die äußeren erweiterten Sourcegebiete 319, 419 und die äußeren erweiterten Draingebiete 320, 420 in einen größeren Abstand zu den Gate-Elektroden 306, 406 befinden als die inneren erweiterten Sourcegebiete 316, 416 und die inneren erweiterten Draingebiete 317, 417. Außerdem können die äußerten erweiterten Sourcegebiete 319, 419 und die äußeren erweiterten Draingebiete 320, 420 eine andere Tiefe, beispielsweise eine größere Tiefe aufweisen, was durch Bereitstellen einer größeren Ionenenergie erreicht werden kann.
  • Anschließend können über der Halbleiterstruktur 300 eine Zwischenschicht 381 und eine Materialschicht 382 abgeschieden werden. Die Zwischenschicht 381 und die Materialschicht 382 können unterschiedliche dielektrische Materialien enthalten, die derart ausgewählt sind, dass die Materialschicht 382 und die Zwischenschicht 381 selektiv geätzt werden können. In manchen Ausführungsformen kann die Zwischenschicht 381 im Wesentlichen das gleiche Material enthalten wie die Zwischenschicht 380 und die Materialschicht 382 kann im Wesentlichen das gleiche Material enthalten wie die Materialschicht 370.
  • 2c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadiums des Herstellungsprozesses.
  • Nach dem Ausbilden der Materialschicht 382 kann ein weiterer Ätzprozess durchgeführt werden, um neben den Gate-Elektroden 306, 406 des ersten Transistorelements 330 und des zweiten Transistorelements 430 Seitenwandabstandshalterstrukturen 383, 483 auszubilden.
  • Der Ätzprozess, der beim Ausbilden der Seitenwandabstandshalterstrukturen 383, 483 verwendet wird, kann eine anisotroper Trockenätzprozess, ähnlich dem Ätzprozess, der beim Ausbilden der Seitenwandabstandshalterstrukturen 318, 418 verwendet wird, sein. Der Ätzprozess kann Teile der Materialschicht 382 über den Deckflächen der Gate-Elektroden 306, 406, den spannungserzeugenden Elementen 314, 315, 414, 415 und der Isoliergrabenstruktur 302 entfernen, während Teile der Materialschicht 382 über den Seitenflächen der Gate-Elektroden 306, 406 zumindest teilweise auf dem Substrat 301 verbleiben können, um die Seitenwandabstandshalterstrukturen 383, 483 zu bilden.
  • In manchen Ausführungsformen der vorliegenden Erfindung kann vor dem Ätzen der Materialschicht 382 ein Ionen-Implantationsprozess ähnlich dem beim Ausbilden der Seitenwandabstandshalterstrukturen 318, 418 verwendeten Ionen-Implantationsprozess durchgeführt werden. Bei dem Ionen-Implantationsprozess können Ionen eines Edelgases wie Xenon in die Halbleiterstruktur 300 implantiert werden. Dadurch können in der Materialschicht 382 Ionen-implantierte Bereiche (nicht gezeigt) ausgebildet werden. Eine Einfallsrichtung der Ionen kann zur Oberfläche des Substrats 301 im Wesentlichen senkrecht sein, so dass sich die Ionen-implantierte Bereiche über den Deckflächen der Gate-Elektroden 306, 406 und über Teilen des Substrats 301 neben den Gate-Elektroden 306, 406 befinden. Auf Teilen der Materialschicht 382 über den Seitenwänden der Gate-Elektroden 306, 406 kann jedoch eine erheblich geringere Ionenmenge auftreffen, so dass über den Seitenwänden der Gate-Elektroden 306, 406 im Wesentlichen keine Ionen-implantierten Bereiche entstehen. Wenn die Materialschicht geätzt wird, kann eine Ätzrate der Ionen-implantierten Bereiche größer als eine Ätzrate von Teilen der Materialschicht 382 über den Seitenflächen der Gate-Elektroden 306, 406 sein. Dadurch kann die Anisotropie des Ätzprozesses erhöht werden. In manchen Ausführungsformen der vorliegenden Erfindung kann dies dabei helfen, ein starker abgeschrägtes Profil der Seitenwandabstandshalterstrukturen 383, 483 zu erhalten.
  • Nach dem Ausbilden der Seitenwandabstandshalterstrukturen 383, 483 kann ein Ionen-Implantationsprozess durchgeführt werden, bei dem Ionen einer Dopiersubstanz in die Halbleiterstruktur 300 implantiert werden, um neben den Gate-Elektroden 306, 406 Sourcegebiete 321, 421 und Draingebiete 322, 422 auszubilden. Die Seitenwandabstandshalterstrukturen 383, 483 und die Seitenwandabstandshalterstrukturen 318, 418 können Ionen, die auf ihnen auftreffen, absorbieren. Deshalb können sich die Sourcegebiete 321, 322, 421, 422 in einem Abstand zu den Gate-Elektroden 306, 406 befinden, der der Dicke der Seitenwandabstandshalterstrukturen 318, 383, 418, 483 entspricht und größer als ein Abstand zwischen den Gate-Elektroden 306, 406 und den inneren erweiterten Source- und Draingebieten 316, 317, 416, 417 bzw. den äußeren erweiterten Source- und Draingebieten 319, 320, 419, 420 ist. Außerdem kann eine Energie der Ionen der Dopiersubstanz größer sein als eine Ionenenergie, die beim Ausbilden der inneren erweiterten Source- und Draingebiete 316, 317, 416, 417 und der äußeren erweiterten Source- und Draingebiete 319, 320, 419, 420 verwendet wird.
  • Nach dem Ausbilden der Sourcegebiete 321, 421 und der Draingebiete 322, 422 kann ein Ionen-Implantationsprozess durchgeführt werden, um in den Seitenwandabstandshalterstrukturen 383, 483 Ionen-implantierte Bereiche 384, 484 auszubilden. Ähnlich dem oben beschriebenen Ausbilden der Ionen-implantierten Bereiche 371 bis 379 in der Materialschicht 370 kann die Halbleiterstruktur 300 mit Ionen, beispielsweise Ionen eines Edelgases wie etwa Xenon bestrahlt werden. In 2c wird die Bestrahlung der Halbleiterstruktur 300 mit den Ionen schematisch durch Pfeile 391 angedeutet. Eine Energie der Ionen kann derart angepasst sein, dass Ionen in die Seitenwandabstandshalterstrukturen 383, 483 bis zu einer Tiefe eindringen können, die geringer als die Höhe der Gate-Elektroden 306, 406 ist. In einer Ausführungsform haben die Ionen eine Energie in einem Bereich von etwa 80 keV bis ungefähr 250 keV. Eine Ionendosis kann derart angepasst sein, dass sich die chemische Struktur des Materials der Seitenwandabstandshalterstrukturen 383, 483 in den Ionen-implantierten Bereichen 384, 484 verändert. In einer Ausführungsform kann die Ionendosis einen Wert in einem Bereich von ungefähr 1015 Ionen/cm2 bis ungefähr 5 1016 Ionen/cm2 haben.
  • Eine Einfallsrichtung der Ionen kann zur Oberfläche des Substrats 301 im Wesentlichen senkrecht sein. Deshalb kann am oberen Ende der Seitenwandabstandshalterstrukturen 383, 483 eine relativ große Ionenmenge auftreffen, während am unteren Ende der Seitenwandabstandshalterstrukturen 383, 483 eine relativ geringe Ionenmenge auftrifft. Dadurch bilden sich die Ionen-implantierten Bereiche 384, 484, in denen die physikalische und/oder chemische Struktur des Materials der Seitenwandabstandshalterstrukturen 318, 418 verändert wird, am oberen Ende der Seitenwandabstandshalterstrukturen 318, 418, während die physikalische und/oder chemische Struktur des Materials der Seitenwandabstandshalterstrukturen 383, 483 am unteren Ende der Seitenwandabstandshaltestrukturen 383, 483 im Wesentlichen unverändert bleiben kann oder in nur geringem Umfang verändert werden kann.
  • Neben den Ionen-implantierten Bereichen 384, 484, die in den Seitenwandabstandshalterstrukturen 383, 483 ausgebildet werden, können in den Zwischenschichten 380, 381 während des Ionen-Implantationsprozesses weitere Ionen-implantierte Bereiche 385, 386, 387, 388, 389 ausgebildet werden. Die Ionen-implantierten Bereiche 385, 386, 387 befinden sich über den spannungserzeugenden Bereichen 314, 315, 414, 415 und der Isoliergrabenstruktur 302. Die Ionen-implantierten Bereiche 388, 389 befinden sich über den Deckflächen der Gate-Elektroden 306, 406.
  • Nach dem Ausbilden der Ionen-implantierten Bereiche 385 bis 389, 384, 484, kann ein Ätzprozess durchgeführt werden, der dafür ausgelegt ist, die Ionen-implantierten Bereiche 384, 484 mit einer größeren Ätzrate zu entfernen als andere Teile der Seitenwandabstandshalterstrukturen 383, 483 wie beispielsweise Teile der Seitenwandabstandshalterstrukturen 383, 483 am unteren Ende der Seitenwandabstandshalterstrukturen 383, 483 und die Ionen-implantierten Bereiche 385 bis 389 in den Zwischenschichten 380, 381 mit einer größeren Ätzrate zu entfernen als die Zwischenschichten 380, 381, wenn sie nicht mit Ionen bestrahlt wurden.
  • Im manchen Ausführungsformen der vorliegenden Erfindung kann der Ätzprozess einen Nass-Ätzprozess umfassen, bei dem die Halbleiterstruktur 300 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, das Material der Zwischenschichten 380, 381 zu entfernen, und das ferner dafür ausgelegt ist, das Material der Seitenwandabstandshalterstrukturen 318, 383 anzugreifen. In manchen dieser Ausführungsformen kann das Nass-Ätzmittel Flusssäure (HF) enthalten. In anderen Ausführungsformen kann ein Trocken-Ätzprozess verwendet werden.
  • Da die physikalische und/oder chemische Struktur des Materials der Seitenwandabstandshalterstrukturen 383, 483 bei dem Ionen-Implantationsprozess verändert wurde, können die Ionen-implantierten Bereiche 384, 484 durch das Ätzmittel in größerem Ausmaß angegriffen werden als andere Teile der Seitenwandabstandshalterstrukturen 383, 483. Deshalb kann sich eine Dicke der Seitenwandabstandshalterstrukturen 383, 484 in der Nähe der Deckflächen der Gate-Elektroden 306, 406 verringern, während sich die Dicke der Seitenwandabstandshalterstrukturen 383, 483 in der Nähe des unteren Endes der Seitenwandabstandshalterstrukturen 383, 483 in einem geringeren Umfang verringern kann. Dadurch können die Seitenwandabstandshalterstrukturen 383, 384 eine abgeschrägte Form erhalten, was in 2d schematisch gezeigt ist.
  • Da die chemische Struktur der Zwischenschichten 380, 381 in den Ionen-implantierten Bereichen 385 bis 389 durch den Ionen-Implantationsprozess verändert wurde, können die Zwischenschichten 380, 381 effektiver von der Halbleiterstruktur 300 entfernt werden als in Ausführungsformen, in den der Ionen-Implantationsprozess weggelassen wird.
  • 2d zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 300 in einem späteren Stadium des Herstellungsprozesses.
  • Nach dem Ätzprozess kann über die Halbleiterstruktur 300 eine Schicht 360 aus einem dielektrischen Materials ausgebildet werden. Die Schicht 360 kann beispielsweise Siliciumnitrid enthalten und mit Hilfe den Fachleuten wohlbekannter Abscheidungstechniken wie der chemischen Dampfabscheidung und/oder der Plasma-verstärkten chemischen Dampfabscheidung ausgebildet werden. Parameter des Abscheidungsprozesses können so angepasst sein, dass die Schicht 360 unter eine elastischen Druckspannung steht. In anderen Beispielen kann die Schicht 360 unter einer elastischen Zugspannung stehen. Dadurch kann die elastische Spannung, die von den spannungserzeugenden Bereichen 314, 315, 414, 415 auf Teile des Substrats 301 unter den Gate-Elektroden 306, 406 ausgeübt wird, verändert werden. In Ausführungsformen, in denen die spannungserzeugenden Bereiche 314, 315, 414, 415 dafür ausgelegt sind, auf Teile des Substrats 301 unter den Gate-Elektroden 306, 406 eine elastische Druckspannung auszuüben, kann eine intrinsische elastische Druckspannung der Schicht 360, die elastische Spannung in den Substratbereichen vergrößern, während eine intrinsische elastische Zugspannung der Schicht 360 die elastische Spannung in den Substratbereichen verringern kann. In Ausführungsformen, in denen die spannungserzeugenden Bereiche 314, 315, 414, 415 dafür ausgelegt sind, auf die Substratbereiche eine elastische Zugspannung auszuüben, kann die elastische Zugspannung durch das Ausstatten der Schicht 360 mit einer intrinsischen elastischen Druckspannung dagegen verringert werden und durch das Ausstatten der Schicht 360 mit einer intrinsischen elastischen Zugspannung vergrößert werden.
  • In weiteren Ausführungsformen kann die Schicht 360 einen Teil umfassen, der eine von einer intrinsischen elastischen Druckspannung und einer intrinsischen elastischen Zugspannung aufweist und sich über dem ersten Transistorelement 330 befindet sowie einen Teil, der das andere von der intrinsischen elastischen Druckspannung und der intrinsischen elastischen Zugspannung aufweist und sich über dem zweiten Transistorelement 430 befindet. In solchen Ausführungsformen können die Teile der Schicht 360 nacheinander ausgebildet werden. Zuerst kann über die Halbleiterstruktur 300 eine Schicht aus dem dielektrischen Material ausgebildet werden, die unter einer elastischen Druckspannung steht. Danach kann ein Teil der Schicht, die unter der elastischen Druckspannung steht, wobei sich der Teil über einem der Transistorelemente 330, 430 befindet, mit Hilfe bekannter Verfahren der Photolithographie und des Ätzens entfernt werden. Anschließend kann über der Halbleiterstruktur 300 eine Schicht aus dem dielektrischen Material abgeschieden werden, die unter einer elastischen Zugspannung steht und ein Teil der Schicht, die unter der elastischen Zugspannung steht, wobei sich der Teil über dem anderen der Transistorelemente 330, 430 befindet, kann mit Hilfe von Photolithographie und Ätzen entfernt werden.
  • Da die Seitenwandabstandshalterstrukturen 383, 483 bei dem Ätzprozess, der nach der Erzeugung Ionen-implantierten Bereiche 384, 484 durchgeführt wurde, eine abgeschrägte Form erhalten haben, was oben genauer erläutert wurde, kann der Zwischenraum zwischen den Gate-Elektroden 306, 406 eine Form ähnlich der eines Grabens mit geneigten Wänden haben. Deshalb können bei dem Abscheidungsprozess, der bei der Ausbildung der Schicht 360 durchgeführt wird, Reaktionsgase effektiver in den Zwischenraum zwischen Gate-Elektroden 306, 406 eindringen als in dem oben mit Bezug auf die 1a bis 1d beschriebenen Verfahren nach dem Stand der Technik. Dadurch kann eine unerwünschte Entstehung von Zwischenräumen zwischen den Gate-Elektroden 306, 406 vorteilhafterweise vermieden werden.
  • Nach dem Ausbilden der Schicht 306 kann über der Halbleiterstruktur 300 eine weitere Schicht 365 aus einem dielektrischen Material abgeschieden werden und Kontaktöffnungen 362, 363, 364 können ausgebildet und mit einem elektrisch leitfähigen Material wie etwa Wolfram gefüllt werden, um elektrische Verbindungen zu dem Sourcegebiet 321, der Gate-Elektrode 306 und dem Draingebiet 322 des ersten Transistorelements 330 bereitzustellen. Entsprechend können mit elektrisch leitfähigem Material gefüllte Kontaktöffnungen 462, 463, 464 ausgebildet werden, um elektrische Verbindungen zu dem Sourcegebiet 421, der Gate-Elektrode 406 und dem Draingebiet 422 des zweiten Transistorelements 430 bereitzustellen. Dies kann mit Hilfe bekannter Verfahren der Photolithographie, des Ätzens und der Abscheidung geschehen. Außerdem kann die Schicht 365 planarisiert werden, beispielsweise mit Hilfe eines bekannten chemisch-mechanischen Polierprozesses.
  • Die vorliegende Offenbarung ist nicht auf Ausführungsformen eingeschränkt, in denen in jeder der Materialschichten 370, 382 und in den Zwischenschichten 380, 381 Ionen-implantierte Bereiche ausgebildet werden. Außerdem müssen nicht sowohl vor dem Ausbilden der Seitenwandabstandshalterstrukturen 383, 483 als auch nach dem Ausbilden des Seitenwandabstandshalterstrukturen 383, 483 in der Materialschicht 382 Ionen-implantierte Bereiche ausgebildet werden. In anderen Ausführungsformen können ein oder mehrere der oben beschriebenen Ionen-Implantationsprozesse, die durchgeführt werden, um Ionen-implantierte Bereiche in den Materialschichten 370, 382 auszubilden, weggelassen werden. Die vorliegende Offenbarung ist ferner nicht auf Ausführungsformen beschränkt, in denen neben jeder der Gate-Elektroden 306, 406 zwei Seitenwandabstandshalterstrukturen ausgebildet werden. In anderen Ausführungsformen kann neben jeder der Gate-Elektroden 306, 406 nur eine Seitenwandabstandshalterstruktur ausgebildet werden, ähnlich wie in dem Verfahren nach dem Stand der Technik, das oben mit Bezug auf die 1a bis 1d beschrieben wurde. In noch weiteren Ausführungsformen können neben jeder der Gate-Elektroden 306, 406 drei oder mehr Seitenwandabstandshalterstrukturen ausgebildet werden.

Claims (20)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Halbleitersubstrats, wobei über dem Substrat ein Strukturelement ausgebildet ist und das Strukturelement eine Seitenfläche und eine Deckfläche aufweist; Ausbilden einer ersten Materialschicht über dem Substrat, wobei die erste Materialschicht zumindest die Seitenfläche des Strukturelements bedeckt; Durchführen eines ersten Ionen-Implantationsprozesses, um in der Materialschicht einen ersten Ionen-implantierten Bereich auszubilden; und Durchführen eines ersten Ätzprozesses, der dafür ausgelegt ist, den ersten Ionen-implantierten Bereich in der ersten Materialschicht mit einer größeren Ätzrate zu entfernen als andere Bereiche der ersten Materialschicht.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Ausbilden der ersten Materialschicht umfasst: Abscheiden der ersten Materialschicht über dem Substrat; und Durchführen eines anisotropen zweiten Ätzprozesses, um Teile der ersten Materialschicht über der Deckfläche des Strukturelements zu entfernen.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 2, bei dem das Strukturelement eine Gate-Elektrode umfasst und bei dem der zweite Ätzprozess derart ausgelegt ist, dass ein Teil der ersten Materialschicht über der Seitenfläche verbleibt, um neben der Gate-Elektrode eine Seitenwandabstandshalterstruktur zu bilden.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem sich die erste Materialschicht über der Deckfläche und der Seitenfläche befindet, und bei dem der erste Ionen-implantierte Bereich über der Deckfläche ausgebildet wird.
  5. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 4, bei dem ein Teil der ersten Materialschicht über der Deckfläche durch den ersten Ätzprozess entfernt wird.
  6. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 5, bei dem das Strukturelement eine Gate-Elektrode umfasst und bei dem der erste Ätzprozess derart ausgelegt ist, dass ein Teil der ersten Materialschicht über der Seitenfläche verbleibt, um eine Seitenwandabstandshalterstruktur zu bilden.
  7. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem der erste Ätzprozess einen Nass-Ätzprozess umfasst.
  8. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem der erste Ätzprozess einen Trocken-Ätzprozess umfasst.
  9. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 8, bei dem der erste Ätzprozess anisotrop ist.
  10. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Strukturelement eine Gateelektrode umfasst, bei dem das Ausbilden der ersten Materialschicht eine Abscheidung der ersten Materialschicht über der Deckfläche und der Seitenfläche umfasst, bei dem der erste ionenimplantierte Bereich über der Deckfläche der Gateelektrode erzeugt wird und bei dem der erste Ätzprozess beendet wird sobald ein Teil der ersten Materialschicht über der Deckfläche entfernt ist, so dass Teile der ersten Materialschicht über der Seitenfläche eine Seitenwandabstandshalterstruktur neben der Gateelektrode bilden.
  11. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, das zusätzlich ein Ausbilden einer zweiten Seitenwandabstandshalterstruktur neben der ersten Seitenwandabstandshalterstruktur umfasst.
  12. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 11, bei dem das Ausbilden der zweiten Seitenwandabstandshalterstruktur umfasst: Abscheiden einer zweiten Materialschicht über der Deckfläche und der Seitenfläche; Durchführen eines zweiten Ionen-Implantationsprozesses, um in der zweiten Materialschicht über der Deckfläche einen zweiten Ionen-implantierten Bereich zu erzeugen; und Durchführen eines zweiten Ätzprozesses, der dafür ausgelegt ist, den zweiten Ionen-implantierten Bereich mit einer größeren Ätzrate zu entfernen als andere Teile der zweiten Materialschicht, wobei der zweite Ätzprozess vor einem vollständigen Entfernen der zweiten Materialschicht beendet wird.
  13. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 11, das ferner umfasst: Durchführen eines zweiten Ionen-Implantationsprozesses, um in der zweiten Seitenwandabstandshalterstruktur einen zweiten Ionen-implantierten Bereich auszubilden; und Durchführen eines zweiten Ätzprozesses, der dafür ausgelegt ist, den zweiten Ionen-implantierten Bereich mit einer größeren Ätzrate zu entfernen als andere Teile der zweiten Seitenwandabstandshalterstruktur.
  14. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, bei dem eine Einfallsrichtung der Ionen bei dem Ionen-Implantationsprozess senkrecht zur Deckfläche ist.
  15. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 10, das zusätzlich eine Abscheidung einer Schicht aus einem dielektrischen Material über dem Substrat umfasst.
  16. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 14, bei dem die Schicht aus dem dielektrischen Material eine intrinsische elastische Spannung aufweist.
  17. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Strukturelement eine Gateelektrode umfasst, bei dem die erste Materialschicht eine neben der Gateelektrode ausgebildete Seitenwandabstandshalterstruktur umfasst, und bei dem der erste Ätzprozess vor einem vollständigen Entfernen der Seitenwandabstandshalterstruktur beendet wird.
  18. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem der Ätzprozess einen Nass-Ätzprozess umfasst.
  19. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, bei dem eine Einfallsrichtung der Ionen bei dem Ionen-Implantationsprozess zu einer Deckfläche der Gate-Elektrode senkrecht ist.
  20. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 17, das zusätzlich ein Ausbilden einer Schicht aus einem dielektrischen Material über dem Substrat, die eine intrinsische elastische Spannung aufweist, umfasst.
DE102007025326A 2007-05-31 2007-05-31 Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst Expired - Fee Related DE102007025326B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007025326A DE102007025326B4 (de) 2007-05-31 2007-05-31 Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
US11/969,412 US20080299733A1 (en) 2007-05-31 2008-01-04 Method of forming a semiconductor structure comprising an implantation of ions in a material layer to be etched

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007025326A DE102007025326B4 (de) 2007-05-31 2007-05-31 Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst

Publications (2)

Publication Number Publication Date
DE102007025326A1 DE102007025326A1 (de) 2008-12-04
DE102007025326B4 true DE102007025326B4 (de) 2011-01-20

Family

ID=39917327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007025326A Expired - Fee Related DE102007025326B4 (de) 2007-05-31 2007-05-31 Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst

Country Status (2)

Country Link
US (1) US20080299733A1 (de)
DE (1) DE102007025326B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106468B2 (en) 2008-06-20 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating silicon-on-nothing MOSFETs
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR101923120B1 (ko) * 2012-03-21 2018-11-28 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
JPWO2013171956A1 (ja) * 2012-05-15 2016-01-12 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
US8524592B1 (en) * 2012-08-13 2013-09-03 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and low-k spacers and the resulting devices
US20140113425A1 (en) * 2012-10-22 2014-04-24 United Microelectronics Corp. Method of fabricating semiconductor device
US9269714B2 (en) * 2013-06-10 2016-02-23 Globalfoundries Inc. Device including a transistor having a stressed channel region and method for the formation thereof
CN112750699B (zh) * 2019-10-29 2024-10-15 长鑫存储技术有限公司 半导体结构及其制作方法
CN111524796B (zh) * 2020-03-30 2025-05-02 全球能源互联网研究院有限公司 一种碳化硅功率器件制备中碳化硅外延片及其处理方法
US20230317823A1 (en) * 2022-04-01 2023-10-05 Micron Technology, Inc. Apparatuses including low-k spacers and methods for forming same
US20240096718A1 (en) * 2022-09-15 2024-03-21 Winbond Electronics Corp. Testkey structure and method for forming the same
CN117677192B (zh) * 2024-01-31 2024-04-26 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052054A1 (de) * 2005-10-31 2007-05-10 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bereitstellung mehrerer Quellen für mechanische Spannungen in NMOS- und PMOS-Transistoren

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095564B2 (ja) * 1992-05-29 2000-10-03 株式会社東芝 半導体装置及び半導体装置の製造方法
KR950000141B1 (ko) * 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
JPH1187504A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 半導体装置の製造方法及び配線の形成方法
US6642134B2 (en) * 1999-09-22 2003-11-04 Advanced Micro Devices, Inc. Semiconductor processing employing a semiconductor spacer
US6512273B1 (en) * 2000-01-28 2003-01-28 Advanced Micro Devices, Inc. Method and structure for improving hot carrier immunity for devices with very shallow junctions
JP2002118177A (ja) * 2000-10-11 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
JP3750532B2 (ja) * 2001-01-29 2006-03-01 株式会社村田製作所 薄膜回路基板及びその製造方法
US6614079B2 (en) * 2001-07-19 2003-09-02 International Business Machines Corporation All-in-one disposable/permanent spacer elevated source/drain, self-aligned silicide CMOS
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
DE10255849B4 (de) * 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE10260613B8 (de) * 2002-12-23 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen eines Feldeffekttransistors
US7112497B2 (en) * 2004-06-25 2006-09-26 Texas Instruments Incorporated Multi-layer reducible sidewall process
DE102004031743B4 (de) * 2004-06-30 2006-10-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
US20060099763A1 (en) * 2004-10-28 2006-05-11 Yi-Cheng Liu Method of manufacturing semiconductor mos transistor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052054A1 (de) * 2005-10-31 2007-05-10 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bereitstellung mehrerer Quellen für mechanische Spannungen in NMOS- und PMOS-Transistoren

Also Published As

Publication number Publication date
US20080299733A1 (en) 2008-12-04
DE102007025326A1 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
DE102007025326B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE102004042167B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst, und entsprechende Halbleiterstruktur
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102004042156B4 (de) Transistor mit asymmetrischem Source/Drain- und Halo- Implantationsgebiet und Verfahren zum Herstellen desselben
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102010029532B4 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE102005009023A1 (de) Gateelektrodenstruktur und Transistor mit asymmetrischen Abstandselementen und Verfahren zum Herstellen derselben
DE102006009226B9 (de) Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102008011932A1 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102004057762B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit Ausbilden eines Feldeffekttransistors mit einem verspannten Kanalgebiet
DE102006035666B3 (de) Verfahren zum Ausbilden einer Halbleiterstruktur
DE102009021480B4 (de) Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102004047631B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur in Form eines Feldeffekttransistors mit einem verspannten Kanalgebiet und Halbleiterstruktur
DE102006019934B4 (de) Verfahren zur Ausbildung eines Feldeffekttransistors
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102006046380B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einem elastisch verspannten Kanalgebiet und Feldeffekttransistor
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R020 Patent grant now final

Effective date: 20110420

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202