[go: up one dir, main page]

DE10250611B4 - Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich - Google Patents

Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich Download PDF

Info

Publication number
DE10250611B4
DE10250611B4 DE10250611A DE10250611A DE10250611B4 DE 10250611 B4 DE10250611 B4 DE 10250611B4 DE 10250611 A DE10250611 A DE 10250611A DE 10250611 A DE10250611 A DE 10250611A DE 10250611 B4 DE10250611 B4 DE 10250611B4
Authority
DE
Germany
Prior art keywords
silicon
implantation
semiconductor region
region
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10250611A
Other languages
English (en)
Other versions
DE10250611A1 (de
Inventor
Thorsten Kammler
Karsten Wieczorek
Markus Lenski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10250611A priority Critical patent/DE10250611B4/de
Priority to US10/440,656 priority patent/US20040087121A1/en
Priority to PCT/US2003/033965 priority patent/WO2004042809A1/en
Priority to AU2003286699A priority patent/AU2003286699A1/en
Priority to TW092130195A priority patent/TW200411781A/zh
Publication of DE10250611A1 publication Critical patent/DE10250611A1/de
Application granted granted Critical
Publication of DE10250611B4 publication Critical patent/DE10250611B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10P30/204
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10D64/0112
    • H10D64/0131
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/015Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P30/208

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten, Silizium enthaltendenden Halbleitergebiet, wobei das Verfahren umfasst:
Amorphisieren mindestens eines Bereiches des Silizium enthaltenden Halbleitergebiets;
Dotieren, zumindest teilweise, des mindestens einen Bereiches des Silizium enthaltenden Halbleitergebiets;
Wärmebehandeln des Silizium enthaltenden Halbleitergebiets, um den amorphen Bereich zu rekristallisieren;
Abscheiden eines hochschmelzenden Metalls auf einem Teil des Silizium enthaltenden Halbleitergebiets; und
in Gang setzen der Metallsilizidbildung, wobei eine intensivierte Metalldiffusion, die durch Kristallschäden bewirkt wird, reduziert ist.

Description

  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung eines Metallsilizids, etwa eines Nickelsilizids, auf einem Silizium enthaltenden dotierten Halbleitergebiet, um dessen Schichtwiderstand zu verringern.
  • In modernen integrierten Schaltungen mit höchster Packungsdichte werden die Strukturen ständig verkleinert, um die Bauteilleistungsfähigkeit und die Funktionalität der Schaltung zu verbessern. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die durch das Verringern der Strukturgrößen gewonnenen Vorteile aufheben können. Im Allgemeinen kann das Verringern der Größe beispielsweise einer Gateelektrode eines Transistorelements, etwa eines MOS-Transistors, zu verbessertem Leistungsverhalten auf Grund einer reduzierten Kanallänge des Transistorelements führen, woraus eine höhere Stromtreiberfähigkeit und eine erhöhte Schaltgeschwindigkeit resultieren. Bei Verringerung der Kanallänge der Transistorelemente wird jedoch der elektrische Widerstand der Leitungen und Kontaktgebiete, d. h. Gebiete, die elektrischen Kontakt zur Peripherie der Transistorelemente herstellen, ein wesentliches Problem, da die Querschnittsfläche dieser Leitungen und Kontaktgebiete ebenso reduziert wird. Die Querschnittsfläche bestimmt zusammen mit den Eigenschaften des Materials, aus denen die Leitungen und Kontaktgebiete aufgebaut sind, deren effektiven elektrischen Widerstand.
  • Die Mehrheit integrierter Schaltungen basiert auf Silizium, d. h. die meisten Schaltungselemente enthalten Siliziumgebiete in kristalliner, polykristalliner und amorpher Form – dotiert und undotiert. Ein anschauliches Beispiel in diesem Zusammenhang sind die Drain- und Sourcegebiete eines MOS- Transistorelements. Die Source- und Draingebiete sind stark dotierte, im Wesentlichen kristalline Gebiete, die von einem weniger stark und invers dotierten kristallinen Gebiet umgeben sind, wobei ein sogenanntes Kanalgebiet die Drain- und Sourcegebiete in lateraler Richtung trennt. Eine Gateisolationsschicht mit einer darauf gebildeten Gateelektrode, die typischer Weise aus polykristallinem Silizium hergestellt ist, ist über dem Kanalgebiet angeordnet und liefert eine kapazitive Kopplung einer an die Gateelektrode angelegten Steuerspannung, um einen leitenden Kanal zwischen dem Source- und dem Draingebiet zu bilden. Auf Grund der kleiner werdenden Abmessungen steigt der Schichtwiderstand der Source- und Draingebiete sowie der Gateelektrode deutlich an und es sind geeignete Gegenmaßnahmen erforderlich, um den Schichtwiderstand und damit das Transistorverhalten innerhalb spezifizierter Toleranzen zu halten. In vielen Anwendungen, insbesondere in CMOS-Anwendungen, ist es daher gängige Praxis, ein Metallsilizid in und auf Silizium enthaltenden Gebieten, etwa den stark dotierten Source- und Draingebieten und der polykristallinen Gateelektrode, zu bilden.
  • Mit Bezug zu den 1a bis 1c wird nunmehr ein typischer aus dem Stand der Technik bekannter Prozessablauf zur Herstellung eines Metallsilizids auf entsprechenden Bereichen eines MOS-Transistorelements als anschauliches Beispiel zur Darstellung der Reduzierung des Schichtwiderstands von Silizium beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Transistorelements 100, etwa eines MOS-Transistors, der auf einem Substrat 101 mit einem Silizium enthaltenden aktiven Gebiet 102 gebildet ist. Das aktive Gebiet 102 wird von einer Isolationsstruktur 103 umschlossen, die in dem vorliegenden Beispiel in Form einer Flachgrabenisolation, wie sie typischer Weise für technisch fortschrittliche integrierte Schaltungen verwendet wird, vorgesehen ist. Ein stark dotiertes Source- und Draingebiet 104 mit Erweiterungsgebieten 105, die für gewöhnlich eine geringere Dotierkonzentration als die stark dotierten Gebiete 104 aufweisen, sind in dem aktiven Gebiet 102 ausgebildet. Das Source- und das Draingebiet 104 mit den Erweiterungsgebieten 105 sind in lateraler Richtung durch ein Kanalgebiet 106 getrennt. Eine Gateisolationsschicht 107 isoliert eine Gateelektrode 108 elektrisch und räumlich von dem darunter liegenden Kanalgebiet 106. Abstandselemente 109 sind an Seitenwänden der Gateelektrode 108 gebildet. Eine hochschmelzende Metallschicht 110 ist über dem Transistorelement 100 mit einer Dicke gebildet, die für die weitere Bearbeitung beim Herstellen von Metallsilizidbereichen auf der Gateelektrode 108 und dem Source- und dem Draingebiet 104 erforderlich ist.
  • Ein typischer bekannter Prozessablauf zur Herstellung des in 1a gezeigten Transistorelements 100 kann die folgenden Schritte umfassen. Nach dem Definieren des aktiven Gebiets 102 durch das Herstellen der Flachgrabenisolationen 103 mittels Photolithographie- und Ätzverfahren werden bekannte Implantationsprozesse ausgeführt, um ein gewünschtes Dotierprofil in dem aktiven Gebiet 102 und dem Kanalgebiet 106 zu erzeugen.
  • Anschließend werden die Gateisolationsschicht 107 und die Gateelektrode 108 durch bekannte Abscheide-, Photolithographie- und anisotrope Ätzverfahren gebildet, um im Wesentlichen eine Entwurfsgatelänge zu erhalten, die in 1a durch die horizontale Ausdehnung der Gateelektrode 108 dargestellt ist. Danach kann eine erste Implantationssequenz ausgeführt werden, um die Erweiterungsgebiete 105 zu schaffen, wobei abhängig von den Entwurfsertordernissen zusätzlich sogenannte Halo-Implantationen ausgeführt werden können.
  • Die Abstandselemente 109 werden gebildet, indem ein dielektrisches Material, etwa Siliziumdioxid und/oder Siliziumnitrid, abgeschieden und das dielektrische Material mittels eines anisotropen Ätzprozesses strukturiert wird. Danach kann ein weiterer Implantationsprozess ausgeführt werden, um das stark dotierte Source- und das Draingebiet 104 zu bilden. Anschließend wird die hochschmelzende Metallschicht 110 auf dem Transistorelement 100 durch beispielsweise eine chemische Dampfabscheidung (CVD) oder einen physikalischen Dampfabscheidungsprozess (PVD) abgeschieden. Vorzugsweise wird ein hochschmelzendes Metall, etwa Titan, Kobalt, Nickel und dergleichen für die Metallschicht 110 verwendet. Es zeigt sich jedoch, dass die Eigenschaften der verschiedenen hochschmelzenden Metalle während der Herstellung eines Metallsilizids und hinterher in Form eines Metallsilizids sich deutlich voneinander unterscheiden. Folglich hängt die Auswahl eines geeigneten hochschmelzenden Metalls von weiteren Entwurfsparametern des Transistorelements 100 sowie von Prozessanforderungen der nachfolgenden Prozesse ab.
  • Beispielsweise wird Titan häufig zur Herstellung eines Metallsilizids auf entsprechenden Silizium enthaltenden Bereichen verwendet, wobei jedoch die elektrischen Eigenschaften der resultierenden Titansilizidschicht deutlich von den Abmessungen des Transistorelements 100 abhängen. Titansilizid neigt dazu, an den Korngrenzen des Polysiliziums zu verklumpen und kann daher den elektrischen Gesamtwiderstand der Gateelektrode vergrößern, wobei diese Wirkung mit abnehmenden Strukturgrößen verstärkt wird, so dass die Anwendung von Titan für Transistorelemente mit einer Gatelänge von 0,5 Mikrometer und darunter möglicherweise nicht akzeptabel sein kann.
  • Für Schaltungselemente mit Strukturgrößen in dieser Größenordnung wird vorzugsweise Kobalt als hochschmelzendes Metall verwendet, da Kobalt im Wesentlichen keine Neigung zeigt, um Korngrenzen des Polysiliziums zu blockieren. Obwohl Kobalt erfolgreich für Strukturgrößen bis zu 0,2 Mikrometer verwendet werden kann, kann eine weitere Verringerung der Strukturgröße ein Metallsilizid, das einen deutlich geringeren Schichtwiderstand als Kobaltsilizid aufweist, aus den folgenden Gründen erforderlich machen. In einem typischen CMOS-Prozessablauf wird das Metallsilizid auf der Gateelektrode 108 und den Drain- und Sourcegebieten 104 gleichzeitig in einem sogenannten selbstjustierenden Prozess gebildet. In diesem Prozessablauf ist es erforderlich, dass bei reduzierten Strukturgrößen eine vertikale Ausdehnung oder Tiefe (in Bezug auf 1a) der Drain- und Sourcegebiete 104 in dem aktiven Gebiet 102 ebenfalls reduziert werden muss, um sogenannte Kurzkanaleffekte zu unterdrücken. Folglich ist eine vertikale Ausdehnung oder Tiefe eines Metallsilizidgebietes, das in und auf dem Drain- und dem Sourcegebiet 104 gebildet ist, durch die Forderung für einen flachen P-N-Übergang beschränkt.
  • Daher wird für technisch äußerst weit entwickelte Transistorelemente Nickel als ein geeigneter Ersatz für Kobalt betrachtet, da Nickelsilizid (NiSi-Monosilizid) einen deutlich geringeren Schichtwiderstand als Kobaltdisilzid aufweist. Im Folgenden wird daher angenommen, dass die hochschmelzende Metallschicht 110 im Wesentlichen Nickel aufweist.
  • Nach der Abscheidung der Nickelschicht 110 wird eine Wärmebehandlung ausgeführt, um eine chemische Reaktion zwischen den Nickelatomen und den Siliziumatomen in jenen Bereichen der Source- und Draingebiete 104 und der Gateelektrode 108 in Gang zu setzen, die mit dem Nickel in Berührung sind. Beispielsweise kann ein schneller thermischer Ausheizzyklus mit einer Temperatur im Bereich von ungefähr 400°C bis 600°C und für eine Zeitdauer von ungefähr 30 bis 90 Sekunden ausgeführt werden. Während der Wärmebehandlung diffundieren Silizium- und Nickelatome und verbinden sich, um Nickelsilizid zu bilden. Anschließend kann nicht reagiertes Nickel durch einen selektiven Nassätzprozess entfernt werden.
  • 1b zeigt das Transistorelement 100 schematisch mit entsprechend gebildeten Nickelsilizidschichten 111 in dem Source- und dem Draingebiet 104 und einer Nickelsilizidschicht 112, die in der Gateelektrode 108 gebildet ist. Entsprechende Dicken 111A und 112A der Nickelsilizidschichten 111, 112 können durch Prozessparameter, etwa die Dicke der anfänglichen hochschmelzenden Metallschicht 110 und/oder den spezifizierten Bedingungen während der Wärmebehandlung, eingestellt werden. Es sollte beachtet werden, dass obwohl die Dicken 111A und 112A sich voneinander unterscheiden können, diese dennoch korreliert sind und die Unterschiede durch ein unterschiedliches Diffusionsverhalten des stark dotierten Polysiliziums in der Gateelektrode 108 und dem stark dotierten kristallinen Silizium in dem Drain- und dem Sourcegebiet 104 verursacht sein können. Wie zuvor dargelegt ist, ist ferner ein maximaler Wert für die Dicke 111A durch die erforderliche Tiefe des P-N-Übergangs, der in den stark dotierten Source- und Draingebieten 104 und den geringer dotierten Erweiterungsgebieten 105 in dem aktiven Gebiet 102 gebildet wird, beschränkt.
  • Für das in den 1a und 1b gezeigte Transistorelement 100 kann ein entsprechender Prozessablauf auch im Zusammenhang mit einem anderen hochschmelzenden Metall als Nickel, abhängig von den Bauteilabmessungen, angewendet werden. Bei Verwendung von Nickel stellt sich heraus, dass in Verbindung mit äußerst größenreduzierten Transistoren mit einer Gatelänge von 0,2 Mikrometer und darunter eine deutliche Beeinträchtigung der Produktionsausbeute beobachtet wird.
  • 1c zeigt schematisch ein Beispiel eines Fehlers eines gemäß dem Stand der Technik hergestellten Bauteils, der zu einer deutlich verringerten Produktionsausbeute führt. In 1c umfasst das Transistorelement 100 ferner Nickelsiliziderweiterungen 115, d. h. Bereiche in denen das Nickelsilizid in den Kanalbereich vordringt, und die sich von den Metallsilizidgebieten 111 in die Erweiterungsgebiete 105 und möglicherweise in das Kanalgebiet 106 erstrecken, wodurch ein Kurzschluss des P-N-Übergangs bewirkt wird und somit eine korrekte Transistorfunktion verhindert wird oder zumindest die Transistorleistungsfähigkeit deutlich eingeschränkt wird.
  • WO 2000/36634 A1 offenbart ein Verfahren zum Verhindern des Eindringens von Silizid in den Kanalbereich von Feldeffekttransistoren. Dazu wird ein Teil der Source- und der Draingebiete eines MOSFET nach dem Dotieren der Source-/Drainbereiche vor dem Abscheiden des Metalls und dem anschließenden Silizieren in ein amorphes Material umgewandelt. Das offenbarte Verfahren weist jedoch nicht den Schritt des Wärmebehandelns des Silizium enthaltenden Halbleitergebiets, um den amorphen Bereich zu rekristallisieren, auf.
  • Da Transistorelemente, die für modernste integrierte Schaltungen und für zukünftige Bauteilgenerationen notwendig sind, das Herstellen äußerst leitfähiger Metallsilizidgebiete, etwa die Gebiete 111, erfordern, kann Nickel auf Grund des besseren Schichtwiderstands im Vergleich zu anderen hochschmelzenden Metallsiliziden mit hoher Wahrscheinlichkeit ein bevorzugter Kandidat für ein hochschmelzendes Metall sein).
  • Daher besteht Bedarf für ein verbessertes Verfahren zur Herstellung eines äußerst leitfähigen Nickelsilizids auf einem Silizium enthaltenden Halbleitergebiet, ohne die Produktionsausbeute ungebührlich zu reduzieren.
  • Die vorliegende Erfindung beruht auf der Erkenntnis der Erfinder, dass das Ausbilden von Siliziderweiterungen, die sich von den in dotierten kristallinen Halbleitergebieten, etwa den Source- und Draingebieten, gebildeten Metallsilizidgebiete in das umgebende aktive Gebiet, beispielsweise ein aktives Transistorgebiet oder ein Kanalgebiet eines Feldeffekttransistors, erstrecken, in wirksamer Weise reduziert werden kann, indem die Anzahl der kristallinen Defekte verringert wird, die während des starken Dotierens eines Silizium enthaltenden Halbleitergebiets erzeugt werden. Wie im Folgenden detaillierter erläutert wird, wird angenommen, dass die Akkumulation von kristallinen Defekten, die durch Implantation und anschließendes Ausheizen verursacht werden, zu einer verstärkten Nickeldiffusion und somit zur Bildung von Nickelsiliziderweiterungen führt.
  • Daher umfasst eine Ausführungsform der vorliegenden Erfindung ein Verfahren zur Herstellung eines Silizidgebiets in einem dotierten, Silizium enthaltenden Halbleitergebiet das Amorphisieren mindestens eines Bereiches des Silizium enthaltenden Halbleitergebiets. Der mindestens eine Bereich des Silizium enthaltenden Halbleitergebiets wird zumindest teilweise dotiert und das Silizium enthaltende Halbleitergebiet wird wärmebehandelt, um den amorphen Bereich zu rekristallisieren. Ein hochschmelzendes Metall wird auf einem Teil des Silizium enthaltenden Halbleitergebiets abgeschieden und die Metallsilizidbildung in Gang gesetzt, wobei eine intensivere Metalldiffusion, die durch Kristallschäden bewirkt wird, reduziert ist.
  • Weitere Ausführungsformen der vorliegenden. Erfindung sind in den abhängigen Patentansprüchen definiert und gehen aus der folgenden detaillierten. Beschreibung deutlicher hervor, es zeigen:
  • 1a bis 1c schematische Querschnittsansichten eines aus dem Stand der Technik bekannten Transistorelements während diverser Phasen des Herstellungsvorganges;
  • 2a bis 2c einen typischen Prozessablauf zur Herstellung eines aus dem Stand der Technik bekannten Feldeffekttransistors, der zu einer erhöhten Bauteilausfallsrate auf Grund von Nickelsilizidstacheln führen kann; und
  • 3a bis 3e schematische Querschnittsansichten eines Feldeffekttransistors, der gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung hergestellt wird. Wie zuvor erläutert ist, wird angenommen, dass Kristalldefekte, die in einem im Wesentlichen kristallinen Halbleitergebiet, beispielsweise in Source- und Draingebieten eines Feldeffekttransistors, vorliegen, der Hauptgrund für eine unerwünschte Nickeldiffusion während der Nickelsilizidbildung sind und zur Ausbildung von Siliziderweiterungen führen können. Ein aus dem Stand der Technik bekannter Prozessablauf zur Herstellung einer Nickelsilizidschicht in einem dotierten kristallinen Siliziumgebiet wird nun mit Bezug zu den 2a bis 2c erläutert, wobei ein Feldeffekttransistorelement als ein Beispiel eines Halbleiterbauteils gezeigt ist.
  • 2a zeigt schematisch einen Feldeffekttransistor 200 in einem frühen Herstellungsstadium mit einem Substrat 201 mit einem darauf gebildeten aktiven Gebiet 202, das von einer Flachgrabenisolation 203 umschlossen ist. Eine Gateisolationsschicht 207 trennt eine Gateelektrode 208 von einem Kanalgebiet 206. Leicht dotierte Drain- und Sourcegebiete oder Erweiterungsgebiete 205 sind in dem aktiven Gebiet 202 mittels eines Ionenimplantationsprozesses, der durch 220 bezeichnet ist, gebildet.
  • Ein Prozessablauf zur Herstellung des Feldeffekttransistors 200, wie er in 2a gezeigt ist, kann im Wesentlichen die gleichen Prozessschritte beinhalten, wie sie bereits mit Bezug zu 1a beschrieben sind. Es sollte jedoch beachtet werden, dass insbesondere für äußerst größenreduzierte Transistorelemente selbst die sogenannten "leicht dotierten" Gebiete eine relativ hohe Dotierkonzentration erfordern, um die erforderliche hohe Leitfähigkeit bereitzustellen, so dass eine relativ hohe Implantations-Dosis während der Implantation 220 angewendet wird, wodurch deutliche Kristallschäden in dem aktiven Gebiet 202 hervorgerufen werden. Ferner ist bekanntlich eine Wärmebehandlung nach einem Implantationszyklus erforderlich, um die Dotierstoffe zu aktivieren und die Kristallschäden auszuheilen. Erhöhte Temperaturen führen jedoch zu einer Diffusion der Dotierstoffe und anderer Verunreinigungen – gewünschte und ungewünschte -, wodurch Grenzen zwischen benachbarten Materialien und Gebieten "verschmiert" werden und möglicherweise die Bauteileigenschaften nachteilig beeinflusst werden. Daher müssen sehr strenge Anforderungen hinsichtlich der Dauer und der Temperaturen, die in Wärmebehandlungen während der Herstellung des Transistorelements 200 angewendet werden, eingehalten werden, um eine korrekte Funktion des Bauteils für eine spezifizierte Lebensdauer sicherzustellen. Diese Spezifikation hinsichtlich der Temperatur und der Zeitdauer der Wärmebehandlungen werden als sogenanntes "thermisches Budget" bezeichnet, das beispielsweise die Temperatur und die Dauer von Ausheizzyklen, die zur Aktivierung von Dotierstoffen und zur Ausheilung von Kristallschäden erforderlich sind, bestimmt. In technisch fortschrittlichen Transistorelementen sind jedoch kleine Transistorabmessungen, die gut definierte Dotierprofile erfordern, und starke Kristallschäden, die durch hohe Implantationsdosen hervorgerufen werden, gegenteilige Anforderungen und können nicht gleichzeitig in zufriedenstellender Weise erfüllt werden. Somit kann das spezifizierte thermische Budget reduzierte Ausheiztemperaturen und/oder Zyklenzeiten erfordern, wobei Kristalldefekte im Gegenzug für eine reduzierte Diffusion von Dotierstoffen zurückbleiben.
  • 2b zeigt den Feldeffekttransistor 200 schematisch in einem fortgeschrittenen Herstellungsstadium. Seitenwandabstandselemente 209 sind an Seitenwänden der Gateelektrode 208 gebildet und stark dotierte Source- und Draingebiete 204 mit den Erweiterungsgebieten 205 sind in dem aktiven Gebiet 202 ausgebildet. Die Seitenwandabstandselemente 209 können nach der Implantation 220 und vor einer zweiten Implantation zur Herstellung der stark dotierten Drain- und Sourcegebiete 204 gebildet werden, so dass das erforderliche laterale und vertikale Dotierprofil erhalten wird. Anschließend wird, wie zuvor erläutert ist, eine Wärmebehandlung, etwa ein schneller thermischer Ausheizzyklus, durchgeführt, um die Dotierstoffe zu aktivieren und die deutlichen Kristallschäden, die durch die beiden Implantationsschritte hervorgerufen wurden, auszuheilen. Beim Ausheizen des Feldeffekttransistors 200 werden die meisten Bereiche mit einer geschädigten Kristallstruktur rekristallisiert, wobei jedoch auf Grund der notwendigen hohen Dosis an Dotieratomen eine ausreichend hohe Ausheiztemperatur und/oder eine ausreichend lange Ausheizzeit gewählt werden muß, um im Wesentlichen vollständig die Source- und Draingebiete 204 und insbesondere die Erweiterungsgebiete 205 unter den Seitenwandabstandselementen 209 zu rekristallisieren. Auf Grund der äußerst reduzierten Abmessungen modernster Schaltungselemente stellt sich jedoch heraus, dass ein im Wesentlichen vollständiges Rekristallisieren nicht erreichbar ist, ohne die Diffusion der Dotierstoffe über Gebühr zu vergrößern, wodurch deutlich die Transistoreigenschaften negativ beeinflusst werden.
  • Kristalldefekte können sich beim Ausheizen des Feldeffekttransistorelements 200 entsprechend einem akzeptablen thermischen Budget akkumulieren, so dass äußerst lokalisierte und konzentrierte Punktdefekte erzeugt werden, wie dies durch die Bezugszeichen 230 und 231 angezeigt ist. Obwohl die Gründe dafür noch nicht voll verstanden sind, wird gegenwärtig angenommen, dass diese lokalisierten und konzentrierten linienbildenden Punktdefekte als ein Diffusionspfad für Nickel während der Herstellung von Nickelsilizid dienen können, wie dies mit Bezug zu 2c beschrieben wird.
  • In 2c umfasst der Feldeffekttransistor 200 eine Nickelschicht 210 mit einer Dicke, die geeignet gewählt ist, um die Herstellung eines Nickelsilizidgebiets mit einer geeigneten Dicke zu ermöglichen. Hinsichtlich der Abscheidung der Nickelschicht 210 gelten die gleichen Kriterien, wie sie mit Bezug zu den 1a bis 1c aufgeführt sind. Beim Wärmebehandeln des Feldeffekttransistors 200 diffundieren Nickel und Silizium, um Nickelsilizid zu bilden, wobei die Defekte 230, 231 die Nickelsilizidbildung fördern und zu Nickelsiliziderweiterungen führen können, wie dies beispielsweise in 1c gezeigt ist, die dann einen Kurzschluss zwischen den Erweiterungsgebieten 205 und dem Kanalgebiet 206 bilden können und/oder deutlich die Transistoreigenschaften beeinflussen können, beispielsweise durch Beeinflussung eines elektrischen Feldes, das an den Gaterändern während des Transistorbetriebs vorherrscht.
  • Beruhend auf dieser Erkenntnis werden nunmehr mit Bezug zu den 3a bis 3e anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, in denen die Ausbildung von Nickelsiliziderweiterungen im Wesentlichen vermieden oder zumindest deutlich reduziert ist.
  • In 3a umfasst ein Feldeffekttransistor 300 etwa ein P-Kanaltransistor oder ein N-Kanaltransistor, ein Substrat 301, beispielsweise ein Siliziumsubstrat oder isolierendes Substrat, wie es üblicherweise für das SOI-(Silizium auf Isolator) Verfahren verwendet wird, mit einem aktiven Gebiet 302, das von Flachgrabenisolationen 303 umschlossen ist. Eine Gateisolationsschicht 307 mit einer darauf gebildeten Gateelektrode 308, die typischer Weise aus Polysilizium hergestellt ist, wobei in anderen Ausführungsformen ein beliebiges geeignetes Gateelektrodenmaterial verwendbar ist, ergibt eine elektrische Isolation der Gateelektrode 308 zu einem darunter liegenden Kanalgebiet 306. Amorphisierte Gebiete 331 sind in einem Teil des aktiven Gebiets 302, der nicht von der Gateelektrode 308 bedeckt ist, und auf der Gateelektrode 308 gebildet. Eine Dicke oder Tiefe der amorphisierten Gebiete 331 in dem aktiven Gebiet 302 ist durch 331A bezeichnet.
  • Ein typischer Prozessablauf zur Herstellung des in 3a gezeigten Feldeffekttransistors 300 umfasst die folgenden Schritte. Das Ausbilden der Transistorstruktur 300, wie sie gezeigt ist, kann die gleichen Schritte beinhalten, wie sie bereits mit Bezug zu den 1a und 2a beschrieben sind, mit Ausnahme der Ausbildung der amorphisierten Gebiete 331. Dazu wird eine Ionenimplantation, die durch das Bezugszeichen 330 gekennzeichnet ist, so ausgeführt, dass der nicht abgeschirmte Bereich des aktiven Gebiets 302 durch einen Ionenbeschuss innerhalb einer spezifizierten Dicke oder Tiefe 331A amorphisiert wird. In einer Ausführungsform werden schwere inerte Ionen verwendet, etwa Xenon-Ionen, um deutliche Gitterschäden zu erzeugen, ohne unnötig weit in die Kristallstruktur des aktiven Gebiets 302 einzudringen. Die Kristallschäden, die durch den Ionenbeschuss hervorgerufen werden, hängen von der Masse der Ionen, deren Beschleunigungsspannung, der Implantations-Dosis, der Dauer des Beschusses und der Temperatur des Substrats 301 ab. Da eine relativ hohe Dosis erforderlich ist, um in ausreichender Weise die kristalline Struktur des aktiven Gebiets 302 zu amorphisieren, können inerte und/oder Ionen mit gleicher Wertigkeit wie Silizium, verwendet werden. Bevorzugte Kandidaten für inerte Ionen sind beispielsweise Edelgase, etwa Xenon, Argon und dergleichen und beispielsweise Materialien, die die gleiche Wertigkeit wie Silizium aufweisen, etwa die Elemente der vierten Hauptgruppe des Periodensystems. Beispielsweise kann Germanium ebenfalls als Implantationsmaterial betrachtet werden, da Germanium nicht die Art der Leitfähigkeit der umgebenden dotierten Siliziumstruktur beeinflusst, obwohl eine starke Germaniumkonzentration zu einer Änderung anderer physikalischer Eigenschaften, etwa eine Reduzierung der Bandlückenenergie, führen kann. In gewissen Fällen kann diese Eigenschaft vorteilhafter Weise ausgenutzt werden, um in geeigneter Weise die Bandlückenenergie für spezielle Anwendungen einzustellen.
  • In einer Ausführungsform werden Xenon-Ionen mit einer Dosis von ungefähr 1014 bis 1016 Atome/cm2 mit einer Energie im Bereich von ungefähr 20 bis 180 KeV (Kiloelektronenvolt) verwendet. Eine Temperatur des Substrats wird in einem Bereich von ungefähr 200°C und 500°C während dieser Implantationsprozesse gehalten. Dies führt zu einer deutlichen Amorphisierung der Gebiete 331 in dem aktiven Gebiet 302, wobei ein Wert für die Dicke 331A im Bereich von ungefähr 50 bis 200 nm liegt. Ein amorphisiertes Gebiet kann effizienter rekristallisiert werden, ohne dass eine hohe Temperatur und/oder eine entsprechend lange Ausheizzeit erforderlich ist, wie sie beispielsweise zum Ausheilen von Kristallschäden erforderlich ist, die durch konventionelle Implantationen zur Herstellung der Erweiterungsgebiete und der Source- und Draingebiete hervorgerufen werden. In einigen Ausführungsformen kann es dennoch vorteilhaft sein, die Source- und Draingebiete nicht in ihrer Gesamtheit zu amorphisieren, sondern die Dicke 331A in Bezug auf eine Tiefe eines zu bildenden Nickelsilizidsgebiets Maß zu schneidern, da die Rekristallisierung der Gebiete 331 mit verringerter Tiefe zusätzlich die Anforderungen an das thermische Budget geringer machen und den Implantationsprozess zur Amorphisierung vereinfachen kann. Somit können die Implantationsparameter so gewählt werden, dass die Dicke 331A im Wesentlichen einer Dicke der zu bildenden Nickelsilizidgebiete entspricht.
  • In anderen Ausführungsformen kann das Substrat 301 in Bezug auf eine Einfallsrichtung der Ionen 330, die in 3 als im Wesentlichen vertikale Richtung gezeigt ist, geneigt werden, um ein gewisses Maß an Amorphisierung unterhalb der Gateisolationsschicht 307 zu erreichen. Dies kann vorteilhaft sein, wenn geneigte Implantationen während der Herstellung des lateralen Dotierprofils in dem aktiven Gebiet 302 durchgeführt werden. Beispielsweise erfordern modernste Transistorelemente eine sogenannte Halo-Implantation, wobei in gewissen Fällen eine Implantation unter einem Neigungswinkel erforderlich ist. Um ein gewünschtes Profil für die amorphisierten Gebiete 331 zu erreichen, kann die Implantation 330 in mehreren Schritten mit unterschiedlichen Neigungswinkeln oder als ein einzelner Implantationsschritt mit oder ohne den Neigungswinkel graduell zu verändern, oder diesen schrittweise zu verändern, ausgeführt werden.
  • Nach Beendigung der Implantation 330 wird der Prozessablauf so fortgesetzt, wie dies beispielsweise mit Bezug zu den 2a und 2b und 1a und 1b beschrieben ist. D. h. es wird eine Implantation ausgeführt, um Erweiterungsgebiete zu bilden, gefolgt von der Herstellung der Abstandselemente und einem nachfolgenden Implantationsschritt zur Herstellung stark dotierter Source- und Draingebiete.
  • 3b zeigt schematisch den Feldeffekttransistor 300 nach Beendigung dieses Prozessablaufs. Der Transistor 300 umfasst stark dotierte Source- und Draingebiete 304 mit Erweiterungsgebieten 305 und Seitenwandabstandselementen 309.
  • Anschließend wird eine Wärmebehandlung, etwa ein schnelles thermisches Ausheizen, durchgeführt, um die Gebiete 331 zu rekristallisieren, wobei Prozessparameter, etwa Temperatur und Dauer der Wärmebehandlung, so gewählt sind, um die Anforderungen hinsichtlich des spezifizierten thermischen Budgets zu erfüllen. Beispielsweise kann für eine fortschrittliche CMOS-Technologie mit Abmessungen unter 0.13 Mikrometern eine Ausheiztemperatur im Bereich von ungefähr 600° C bis 1200° C unter einer Ausheizzeit im Bereich von ungefähr 1 Sekunde bis 90 Sekunden angewendet werden. Wie zuvor angemerkt ist, erfordert die Rekristallisierung einesvollständig amorphisierten Gebiets eine reduzierte Temperatur und/oder Dauer im Vergleich zur Rekristallisierung geschädigter kristalliner Gebiete, wie sie durch einen typischen Ionenbeschuss erzeugt werden, der zur Herstellung der Erweiterungsgebiete 305 und der Drain- und Sourcegebiete 304 angewendet wird. Somit werden im Wesentlichen keine angehäuften Punktdefekte innerhalb der im Wesentlichen amorphisierten Gebiet 331 nach dem Ausheilen zurückbleiben, anders als in dem konventionellen Prozessablauf, so dass die Erzeugung möglicher "Keimungs-" Plätze für Siliziderweiterungen, wie dies in 1c gezeigt ist, vermieden oder zumindest deutlich reduziert wird.
  • 3c zeigt den Feldeffekttransistor 300 schematisch nach der Rekristallisierung der Gebiete 331 und nach der Herstellung von Nickelsilizidgebieten 311 in den Source- und Draingebieten 304 (und in der Gateelektrode 308) mit einer Dicke 311A. Die Herstellung der Nickelsilizidgebiete 311 kann dann das Abscheiden einer Nickelschicht mit einer vordefinierten Dicke und einen anschließenden Ausheizzyklus zur Umwandlung von Nickel und Silizium in Nickelsilizid (Nickelmonosilizid) mit einer erforderlichen Dicke beinhalten. Nickelsilizid zeigt ausgezeichnete Eigenschaften hinsichtlich der elektrischen Leitfähigkeit, ist jedoch thermisch bei Temperaturen über ungefähr 400° C instabil und kann leicht mit Silizium weiterreagieren, um Nickeldisilizid (NiSi2) zu erzeugen. Da die weitere Reaktion des Nickelmonosilizids Silizium aufbraucht und damit die Dicke 311A vergrößert, kann in einigen Ausführungsformen die Dicke der amorphisierten Gebiete 331, die durch 331B angezeigt ist, so gewählt werden, um einen gewissen Sicherheitsbereich für ein weiteres Anwachsen der Dicke 311A auf Grund einer weiteren Umwandlung von Nickelmonosilizid in Nickeldisilizid während der weiteren Bearbeitung des Feldeffekttransistors 300 bereitzustellen.
  • In anderen Ausführungsformen können die amorphisierten Gebiete 331 die Drain- und Sourcegebiete 304 vollständig ausfüllen.
  • In einer weiteren Ausführungsform kann die in 3a gezeigte Implantation 330 nach dem Ausführen der Dotierstoffimplantation zum Definieren der Erweiterungsgebiete 305 durchgeführt werden, wodurch die Anwendung gut etablierter Implantationsparameter, wie in einem konventionellen Prozessablauf, möglich ist, da die Amorphisierung zum Definieren der Erweiterungsgebiete 305 nicht berücksichtigt werden muss. D. h., das Implantieren von Ionen in ein amorphisiertes Gebiet erfordert für gewöhnlich eine andere Parameterauswahl als die Implantation in ein kristallines Gebiet.
  • Mit Bezug zu den 3d und 3e wird eine weitere Ausführungsform der vorliegenden Erfindung beschrieben. Komponenten und Teile, die bereits mit Bezug zu den 3a bis 3c bezeichnet und beschrieben sind, sind mit den gleichen Bezugszeichen belegt und deren Beschreibung wird weggelassen.
  • In 3d umfasst der Feldeffekttransistor 300 Seitenwandabstandselemente 309A, die an den Seitenwänden der Gateelektrode 308 ausgebildet sind, wobei diese Seitenwandabstandselemente 309A als "Opfer-" Seitenwandabstandselemente betrachtet werden und als eine Implantationsmaske für eine Implantation 340 zum Definieren der stark dotierten Source- und Draingebiete 304 verwendet werden.
  • 3e zeigt den Feldeffekttransistor 300 schematisch nach der Entfernung der Opfer-Seitenwandabstandselemente 309A und während der Implantation 330 zur Herstellung der amorphisierten Gebiete 331. Für das Ausführen der Implantationen 330, die in 3e dargestellt sind, gelten die gleichen Kriterien, wie sie bereits mit Bezug zu 3a dargelegt sind. Da die Implantation 340 zum Definieren der stark dotierten Source- und Draingebiete 304 ausgeführt wird, indem die Opfer-Seitenwandabstandselemente 309A verwendet werden, werden keine Gitterschäden in der Nähe der Gateelektrode 308 erzeugt. Anschließend kann die weitere Bearbeitung fortgesetzt werden, indem Ionen zur Ausbildung der Erweiterungsgebiete 305 (in 3e nicht gezeigt) implantiert werden und Seitenwandabstandselemente, etwa die Abstandselemente 309, die für die anschließende selbstjustierende Nickelsilizidbildung erforderlich sind, gebildet werden. Anschließend wird der Ausheizzyklus ausgeführt, um die Dotierstoffe zu aktivieren und die Kristallschäden auszuheilen. Auf Grund der Implantation 340, die unter Anwendung der Opfer-Abstandselemente 309A als Implantationsmaske, ausgeführt wird, belässt das Rekristallisieren der Gebiete 331 das entsprechende Erweiterungsgebiet im Wesentlichen ohne lokalisierte und angehäufte Punkt- und Liniendefekte, so dass die Ausbildung von Nickelsiliziderweiterungen wirksam reduziert ist.
  • Es sollte beachtet werden, dass die Implantation zur Amorphisierung des aktiven Gebiets 302, d. h. das Bilden der Gebiete 331 nach dem Durchführen einer Implantation zum Definieren der Erwiterungsgebiete, wie dies bereits mit Bezug zu 3c beschrieben ist, ausgeführt werden kann.
  • Es gilt also: Die vorliegende Erfindung ermöglicht es, die Ausbildung der angehäuften Punktdefekte deutlich zu reduzieren oder gar vollständig zu vermeiden, indem relevante Bereiche in einem kristallinen Halbleitergebiet vor der Ausbildung eines Metallsilizids, etwa eines Nickelsilizids, amorphisiert werden. Somit kann die Ausbildung von Metallsiliziderweiterungen, die deutlich die Produktionsausbeute reduzieren, merklich verringert werden, indem die kristalline Struktur in den relevanten Halbleitergebieten wirksamer wiederhergestellt wird, wobei die restriktiven Anforderungen, hinsichtlich des thermischen Budgets, die in modernsten Schaltungselementen, etwa in P-Kanaltransistoren und/oder N-Kanaltransistoren mit kritischen Abmessungen von 0,2 Mikrometern und darunter, erforderlich sind, eingehalten werden.

Claims (19)

  1. Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten, Silizium enthaltendenden Halbleitergebiet, wobei das Verfahren umfasst: Amorphisieren mindestens eines Bereiches des Silizium enthaltenden Halbleitergebiets; Dotieren, zumindest teilweise, des mindestens einen Bereiches des Silizium enthaltenden Halbleitergebiets; Wärmebehandeln des Silizium enthaltenden Halbleitergebiets, um den amorphen Bereich zu rekristallisieren; Abscheiden eines hochschmelzenden Metalls auf einem Teil des Silizium enthaltenden Halbleitergebiets; und in Gang setzen der Metallsilizidbildung, wobei eine intensivierte Metalldiffusion, die durch Kristallschäden bewirkt wird, reduziert ist.
  2. Verfahren nach Anspruch 1, wobei das Metall Nickel aufweist.
  3. Verfahren nach Anspruch 1, wobei das Amorphisieren des Bereiches des Silizium enthaltenden Halbleitergebiets das Implantieren inerter und/oder Ionen mit gleicher Wertigkeit wie Silizium in den Bereich umfasst.
  4. Verfahren nach Anspruch 1, wobei das in Gang setzen der Metallsilizidbildung das Aufheizen eines Substrates, das das Silizium enthaltenden Halbleitergebiet aufweist, umfasst.
  5. Verfahren nach Anspruch 3, wobei das Implantieren der inerten und/oder Ionen mit gleicher Wertigkeit wie Silizium vor dem Dotieren des Bereichs des Silizium enthaltenden Halbleitergebiets durchgeführt wird.
  6. Verfahren nach Anspruch 1, wobei das zumindest teilweise Dotieren des Bereichs mit einschließt: Ausführen einer ersten Implantation von Ionen einer ersten Leitfähigkeitsart; Bilden eines Maskenelements, um einen spezifizierten Bereich des Silizium enthaltenden Halbleitergebiets zu schützen; und Ausführen einer zweiten Implantation mit Ionen der ersten Leitfähigkeitsart in unmaskierte Gebiete des Silizium enthaltenden Halbleitergebiets, wobei eine Implantationsdosis und/oder eine Energie der ersten Implantation sich von jenen der zweiten Implantation unterscheidet.
  7. Verfahren nach Anspruch 1, wobei das zumindest teilweise Dotieren des Bereichs umfasst: Bilden eines Maskenelements, um ein spezifiziertes Gebiet des Bereichs zu schützen, Ausführen einer ersten Dotierstoffimplantation mit einer ersten Dosis und einer ersten Energie; Entfernen des Maskenelements; und Ausführen einer zweiten Dotierstoffimplantation mit einer zweiten Dosis und einer zweiten Energie, wobei die erste Dosis und die erste Energie sich jeweils von der zweiten Dosis und der zweiten Energie unterscheiden.
  8. Verfahren nach Anspruch 6, wobei das Implantieren inerter und/oder Ionen mit gleicher Wertigkeit wie Silizium nach der ersten Implantation ausgeführt wird.
  9. Verfahren nach Anspruch 7, wobei das Implantieren inerter und/oder Ionen mit gleicher Wertigkeit wie Silizium nach dem Entfernen des Maskenelements ausgeführt wird.
  10. Verfahren nach Anspruch 3 und 4, wobei mindestens ein Implantationsparameter zum Implantieren der inerten und/oder Ionen mit gleicher Wertigkeit wie Silizium gesteuert wird, um eine Tiefe des amorphisierten Bereiches entsprechend einer Entwurfstiefe des zu bildenden Metallsilizids einzustellen.
  11. Verfahren nach Anspruch 10, wobei der mindestens eine Implantationsparameter eine Implantationsdosis und/oder eine Implantationsenergie und/oder eine Implantationsdauer und/oder eine Temperatur des Substrats ist.
  12. Verfahren nach Anspruch 10, wobei das dotierte Silizium enthaltende Halbleitergebiet ein Teil eines aktiven Gebiets eines Feldeffekttransistors ist.
  13. Verfahren nach Anspruch 12, wobei der mindestens eine Implantationsparameter in Übereinstimmung mit einem vordefinierten thermischen Entwurfsbudget zur Herstellung des Feldeffekttransistors gesteuert wird.
  14. Verfahren nach Anspruch 12, wobei das Verfahren ferner umfasst: Bilden einer Gateisolationsschicht auf dem Halbleitergebiet; und Bilden einer Gateelektrode auf der Gateisolationsschicht.
  15. Verfahren nach Anspruch 14, wobei mindestens ein Implantationsparameter während des Implantierens der inerten und/oder Ionen mit gleicher Wertigkeit wie Silizium gesteuert wird, um eine Tiefe des Bereichs einzustellen.
  16. Verfahren nach Anspruch 15, wobei die Tiefe des Bereichs auf der Grundlage einer Entwurfstiefe des zu bildenden Nickelsilizidgebiets gewählt wird.
  17. Verfahren nach Anspruch 16, wobei die Tiefe mit der Entwurfstiefe des Nickelsilizidgebiets übereinstimmt.
  18. Verfahren nach Anspruch 16, wobei die Tiefe größer als die Entwurfstiefe des Nickelsilizidgebiets und kleiner als eine Tiefe des Drain- und Sourcegebietes ist.
  19. Verfahren nach Anspruch 14, wobei das Amorphisieren des Bereichs umfasst: Implantieren inerter und/oder Ionen mit gleicher Wertigkeit wie Silizium mit einem Neigungswinkel in Bezug auf eine Richtung senkrecht zu einer Oberfläche des Substrats.
DE10250611A 2002-10-30 2002-10-30 Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich Expired - Lifetime DE10250611B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10250611A DE10250611B4 (de) 2002-10-30 2002-10-30 Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
US10/440,656 US20040087121A1 (en) 2002-10-30 2003-05-19 Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
PCT/US2003/033965 WO2004042809A1 (en) 2002-10-30 2003-10-27 Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
AU2003286699A AU2003286699A1 (en) 2002-10-30 2003-10-27 Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
TW092130195A TW200411781A (en) 2002-10-30 2003-10-30 Method of forming a nickel silicide region in a doped silicon-containing semiconductor area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250611A DE10250611B4 (de) 2002-10-30 2002-10-30 Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich

Publications (2)

Publication Number Publication Date
DE10250611A1 DE10250611A1 (de) 2004-05-19
DE10250611B4 true DE10250611B4 (de) 2006-01-26

Family

ID=32114974

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250611A Expired - Lifetime DE10250611B4 (de) 2002-10-30 2002-10-30 Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich

Country Status (3)

Country Link
US (1) US20040087121A1 (de)
DE (1) DE10250611B4 (de)
TW (1) TW200411781A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250888B4 (de) * 2002-10-31 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE10324657B4 (de) * 2003-05-30 2009-01-22 Advanced Micro Devices, Inc. (n.d.Ges.d. Staates Delaware), Sunnyvale Verfahren zur Herstellung eines Metallsilizids
TWI279852B (en) * 2004-03-16 2007-04-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP2006351581A (ja) * 2005-06-13 2006-12-28 Fujitsu Ltd 半導体装置の製造方法
DE102005057074B4 (de) * 2005-11-30 2009-07-23 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren von Kristalldefekten in verformten Transistoren durch eine geneigte Voramorphisierung
US7625801B2 (en) * 2006-09-19 2009-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation with a pre-amorphous implant
US7892935B2 (en) * 2006-11-30 2011-02-22 United Microelectronics Corp. Semiconductor process
US7888194B2 (en) * 2007-03-05 2011-02-15 United Microelectronics Corp. Method of fabricating semiconductor device
US7985668B1 (en) * 2010-11-17 2011-07-26 Globalfoundries Inc. Method for forming a metal silicide having a lower potential for containing material defects
US9871104B2 (en) * 2015-06-30 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Nanowire semiconductor device structure and method of manufacturing
US20200411688A1 (en) * 2019-06-27 2020-12-31 Nanya Technology Corporation Semiconductor device with anti-hot electron effect capability
CN110473781A (zh) * 2019-08-13 2019-11-19 上海华力集成电路制造有限公司 镍硅化物的制造方法
CN113223966A (zh) * 2021-04-25 2021-08-06 华虹半导体(无锡)有限公司 Mos器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036634A2 (en) * 1998-12-16 2000-06-22 Intel Corporation Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953615A (en) * 1999-01-27 1999-09-14 Advance Micro Devices Pre-amorphization process for source/drain junction
US6225176B1 (en) * 1999-02-22 2001-05-01 Advanced Micro Devices, Inc. Step drain and source junction formation
US6284630B1 (en) * 1999-10-20 2001-09-04 Advanced Micro Devices, Inc. Method for fabrication of abrupt drain and source extensions for a field effect transistor
US6287925B1 (en) * 2000-02-24 2001-09-11 Advanced Micro Devices, Inc. Formation of highly conductive junctions by rapid thermal anneal and laser thermal process
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6335253B1 (en) * 2000-07-12 2002-01-01 Chartered Semiconductor Manufacturing Ltd. Method to form MOS transistors with shallow junctions using laser annealing
US6777275B1 (en) * 2000-11-15 2004-08-17 Advanced Micro Devices, Inc. Single anneal for dopant activation and silicide formation
US6391731B1 (en) * 2001-02-15 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Activating source and drain junctions and extensions using a single laser anneal
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US6555880B2 (en) * 2001-06-07 2003-04-29 International Business Machines Corporation Self-aligned silicide process utilizing ion implants for reduced silicon consumption and control of the silicide formation temperature and structure formed thereby
US6703281B1 (en) * 2002-10-21 2004-03-09 Advanced Micro Devices, Inc. Differential laser thermal process with disposable spacers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000036634A2 (en) * 1998-12-16 2000-06-22 Intel Corporation Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor

Also Published As

Publication number Publication date
TW200411781A (en) 2004-07-01
DE10250611A1 (de) 2004-05-19
US20040087121A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102006009272B4 (de) Verfahren zur Herstellung eines verspannten Transistors durch eine späte Amorphisierung und durch zu entfernende Abstandshalter
DE102008007003B4 (de) Verfahren zum selektiven Erzeugen von Verformung in einem Transistor durch eine Verspannungsgedächtnistechnik ohne Hinzufügung weiterer Lithographieschritte
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102007015500B4 (de) Verfahren zum Erzeugen einer Zugverspannung bei einem Halbleiterbauelement durch wiederholtes Anwenden von "Verspannungsgedächtnisverfahren" und Halbleiterbauelement
DE102010029532B4 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102009047304A1 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102004031743B4 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right