[go: up one dir, main page]

DE10245607B4 - Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht - Google Patents

Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht Download PDF

Info

Publication number
DE10245607B4
DE10245607B4 DE10245607A DE10245607A DE10245607B4 DE 10245607 B4 DE10245607 B4 DE 10245607B4 DE 10245607 A DE10245607 A DE 10245607A DE 10245607 A DE10245607 A DE 10245607A DE 10245607 B4 DE10245607 B4 DE 10245607B4
Authority
DE
Germany
Prior art keywords
nickel
forming
silicon
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10245607A
Other languages
English (en)
Other versions
DE10245607A1 (de
Inventor
Karsten Wieczorek
Thorsten Kammler
Manfred Horstmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10245607A priority Critical patent/DE10245607B4/de
Priority to US10/402,585 priority patent/US6838363B2/en
Priority to PCT/US2003/029031 priority patent/WO2004032217A1/en
Priority to AU2003272444A priority patent/AU2003272444A1/en
Priority to TW092126781A priority patent/TW200414371A/zh
Publication of DE10245607A1 publication Critical patent/DE10245607A1/de
Application granted granted Critical
Publication of DE10245607B4 publication Critical patent/DE10245607B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P30/204
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D30/0213Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation providing different silicide thicknesses on gate electrodes and on source regions or drain regions
    • H10D64/0112
    • H10D64/0131
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/015Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P30/208

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Bildung eines Nickelsilizids bei der Herstellung einer MOS-Struktur, wobei das Verfahren umfasst:
Bereitstellen eines Substrats, das zumindest eine darauf gebildete, polysiliziumaufweisende Gateelektrode, die auf einer Gateisolationsschicht gebildet ist, und zumindest ein auf dem Substrat, benachbart zu der Gateelektrode, gebildetes Siliziumgebiet mit einem Oberflächenbereich zur Aufnahme des Nickelsilizids, aufweist;
Bilden von ersten Seitenwandabstandselementen an den Seitenwänden der Gateelektrode;
Einführen eines Diffusionsbarrierenmaterials zumindest in das zumindest eine Siliziumgebiet und in die Gateelektrode nach dem Bilden der ersten Seitenwandabstandselemente;
Bilden von zweiten Seitenwandabstandselementen an den Seitenwänden der Gateelektrode nach dem Einführen des Diffusionsbarrierenmaterials;
Bilden der Drain- und Sourcegebiete der MOS-Struktur in dem zumindest einen Siliziumgebiet nach dem Einführen des Diffusionsbarrierenmaterials, wobei Dotierstoffe in die Gateelektrode eingebracht werden;
Abscheiden einer Nickelschicht so, dass die Nickelschicht zumindest mit dem Oberflächenbereich und der Gateelektrode in Berührung ist; und
Umwandeln mindestens eines Teils der Nickelschicht in Nickelsilizid, um...

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft dabei die Herstellung von Metallsilizidgebieten auf Silizium enthaltenden leitenden Schaltungselementen, um deren Schichtwiderstand zu reduzieren.
  • Beschreibung des Standes der Technik
  • In modemen integrierten Schaltungen mit äußerst hoher Packungsdichte werden die Strukturelemente ständig kleiner, um die Bauteilleistungsfähigkeit und die Funktionalität der Schaltung zu verbessern. Das Reduzieren der Strukturgrößen zieht jedoch gewisse Probleme nach sich, die teilweise die durch das Reduzieren der Strukturgrößen gewonnenen Vorteile aufheben. Im Allgemeinen kann das Reduzieren der Größe beispielsweise eines Transistorelements, etwa eines MOS-Transistors zu einem verbesserten Leistungsverhalten auf Grund einer verringerten Kanallänge des Transistorelements führen, wodurch eine höhere Stromtreiberfähigkeit und eine erhöhte Schaltungsgeschwindigkeit resultieren. Bei Verringerung der Kanallänge der Transistorelemente wird jedoch der elektrische Widerstand von Leitungen und Kontaktgebieten, d. h. von Gebieten, die einen elektrischen Kontakt zur Peripherie der Transistorelemente liefern, ein dominierendes Problem, da die Querschnittsfläche dieser Leitungen und Gebiete ebenso reduziert wird. Die Querschnittsfläche bestimmt jedoch zusammen mit den Eigenschaften des Materials, das in den Leitungen und Kontaktgebieten enthalten ist, deren effektiven elektrischen Widerstand.
  • Des weiteren erfordert eine größere Anzahl an Schaltungselementen pro Einheitsfläche ferner eine erhöhte Anzahl an Verbindungen zwischen diesen Schaltungselementen, da im Allgemeinen die Anzahl der erforderlichen Verbindungen in nicht linearer Weise mit der Anzahl der Schaltungselemente anwächst, so dass der verfügbare Platz für Verbindungen noch stärker eingeschränkt wird.
  • Die überwiegende Zahl integrierter Schaltungen basiert auf Silizium, d. h. die meisten der Schaltungselemente enthaltenden Siliziumgebiete, in kristalliner, polykristalliner und amorpher Form, dotiert und nicht dotiert, die als leitende Bereiche dienen. Ein anschauliches Beispiel in diesem Zusammenhang ist eine Gateelektrode eines MOS-Transistorelements, das als eine Polysiliziumleitung betrachtet werden kann. Bei Anlegen einer geeigneten Steuerspannung an die Gateelektrode bildet sich ein leitender Kanal an der Grenzfläche einer dünnen Gateisolationsschicht und eines aktiven Gebiets des halbleitenden Substrats. Obwohl das Reduzieren der Strukturgröße eines Transistorelements die Bauteileigenschaften auf Grund der reduzierten Kanallänge verbessert, kann das Reduzieren der Gateelektrode jedoch zu deutlichen Verzögerungen bei der Signalausbreitung entlang der Gateelektrode führen, d. h. die Ausbildung des Kanals entlang der gesamten Ausdehnung der Gateelektrode ist verzögert. Das Problem der Signalausbreitungsverzögerung wird noch verschärft für Polysiliziumleitungen bzw. -linien, die einzelne Schaltungselemente oder unterschiedliche Chipgebiete verbinden. Daher ist es äußerst wichtig, den Schichtwiderstand von Polysiliziumleitungen und anderen Silizium enthaltenden Kontaktgebieten zu verbessern, um eine weitere Größenreduzierung der Bauteile zu ermöglichen, ohne die Bauteilleistungsfähigkeit zu beeinträchtigen. Aus diesem Grund ist es üblich, den Schichtwiderstand von Polysiliziumleitungen und Siliziumkontaktgebieten durch Herstellen eines Metallsilizids in und auf geeigneten Bereichen der entsprechenden Silizium enthaltenden Gebiete zu reduzieren.
  • Mit Bezug zu den 1a bis 1d wird nun ein typischer konventioneller Prozessablauf zur Herstellung eines Metallsilizids auf einem entsprechenden Bereich eines MOS-Transistorelements als ein anschauliches Beispiel zur Darstellung der Reduzierung des Schichtwiderstands von Silizium beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Transistorelements 100, etwa eines MOS-Transistors, der auf einem Substrat 101 mit einem Silizium enthaltenden aktiven Gebiet 102 gebildet ist. Das aktive Gebiet 102 wird von einer Isolationsstruktur 103 umschlossen, die in dem vorliegenden Beispiel in Form einer Flachgrabenisolation vorgesehen ist, die für gewöhnlich in technisch fortschrittlichen integrierten Schaltungen verwendet wird. Hoch dotierte Source- und Draingebiete 104 mit Erweiterungsgebieten 105, die für gewöhnlich eine geringere Dotierkonzentration als die hoch dotierten Gebiete 104 aufweisen, sind in dem aktiven Gebiet 102 gebildet. Die Source- und Draingebiete 104 einschließlich der Erweiterungsgebiete 105 sind in lateraler Richtung durch ein Kanalgebiet 106 getrennt. Eine Gateisolationsschicht 107 trennt elektrisch und physikalisch eine Gateelektrode 108 von dem darunter liegenden Kanalgebiet 106. Abstandselemente 109 sind an Seitenwänden der Gateelektrode 108 ausgebildet. Eine hochschmelzende Metallschicht 110 ist über dem Transistorelement 100 mit einer Dicke gebildet, die zur weiteren Bearbeitung bei der Herstellung von Metallsilizidbereichen erforderlich ist.
  • Ein typischer konventioneller Prozessablauf zur Herstellung des Transistorelements 100, wie es in 1a gezeigt ist, kann die folgenden Schritte aufweisen. Nach Definieren des aktiven Gebiets 102 durch Herstellen der Flachgrabenisolationen 103 mittels fortschrittlicher Photolithographie- und ätzverfahren werden etablierte und gut bekannte Implantationsschritte ausgeführt, um ein gewünschtes Dotierprofil in dem aktiven Gebiet 102 und dem Kanalgebiet 106 zu erzeugen.
  • Anschließend werden die Gateisolationsschicht 107 und Gateelektrode 108 durch fortschrittliche Abscheide-, Photolithographie- und anisotrope Ätzverfahren hergestellt, um so eine gewünschte Gatelänge zu erhalten, die die horizontale Ausdehnung der Gateelektrode 108 in 1a ist, d. h. in der Zeichenebene aus 1a liegt. Danach kann eine erste Implantationssequenz ausgeführt werden, um die Erweiterungsgebiete 105 zu bilden, wobei abhängig von den Entwurfserfordernissen zusätzlich sogenannte Halo-Implantationen ausgeführt werden können.
  • Die Abstandselemente 109 werden dann durch Abscheiden eines dielektrischen Materials, etwa Siliziumdioxid und/oder Siliziumnitrid, und durch Strukturieren des dielektrischen Materials mittels eines anisotropen Ätzprozesses gebildet. Danach kann ein weiterer Implantationsprozess ausgeführt werden, um die stark dotierten Source- und Draingebiete 104 zu bilden.
  • Anschließend wird die hoch schmelzende Metallschicht 110 auf dem Transistorelement 100 durch beispielsweise chemische Dampfabscheidung (CVD) oder physikalische Dampfabscheidung (PVD) abgeschieden. Vorzugsweise wird ein hoch schmelzendes Metall, etwa Titan, Kobalt, Nickel und dergleichen für die Metallschicht 110 verwendet. Es stellt sich jedoch heraus, dass die Eigenschaften der diversen hoch schmelzenden Bereiche während des Herstellens eines Metallsilizids und hinterher in Form eines Metallsilizids sich deutlich voneinander unterscheiden. Daher hängt das Auswählen eines geeigneten Metalls von den weiteren Entwurfsparametern des Transistorelements 100 sowie von Prozesserfordernissen in nachfolgenden Prozessen ab. Beispielsweise wird Titan oft zur Herstellung eines Metallsilizids auf den entsprechenden Silizium enthaltenden Bereichen verwendet, wobei jedoch die elektrischen Eigenschaften des resultierenden Titansilizids stark von den Abmessungen des Transistorelements 100 abhängen. Titansilizid neigt dazu, an den Korngrenzen zu verklumpen und kann daher den elektrischen Gesamtwiderstand erhöhen, wobei diese Wirkung bei abnehmender Strukturgröße noch verstärkt wird, so dass die Verwendung von Titan für Polysiliziumleitungen, etwa der Gateelektrode 108 mit einer seitlichen Abmessung, d. h. einer Gatelänge, von 0,5 Mikrometer und darunter nicht akzeptabel sein kann.
  • Für Schaltungselemente mit Strukturgrößen in dieser Größenordnung wird vorzugsweise Kobalt als hoch schmelzendes Metall verwendet, da Kobalt im Wesentlichen keine Neigung zur Blockierung von Korngrenzen des Polysiliziums zeigt. Obwohl Kobalt erfolgreich für Strukturgrößen bis zu 0,2 Mikrometer anwendbar ist, kann eine weitere Reduzierung der Strukturgröße ein Metallsilizid, das einen deutlich geringeren Schichtwiderstand als Kobaltsilizid aufweist, aus dem folgenden Grund erforderlich sein.
  • In einem typischen MOS-Prozessablauf wird das Metallsilizid auf der Gateelektrode 108 und den Drain- und Sourcegebieten 104 gleichzeitig in einem sogenannten selbstjustierenden Prozess gebildet. Dieser Prozessablauf erfordert, dass für reduzierte Strukturgrößen eine vertikale Ausdehnung oder Tiefe (mit Bezug zu 1a) der Drain- und Sourcegebiete 104 in das aktive Gebiet 102 hinein berücksichtigt werden muss und ebenso reduziert werden muss, um sogenannte Kurzkanaleffekte zu unterdrücken. Folglich ist eine vertikale Ausdehnung oder Tiefe eines Metallsilizidgebiets, das auf der Gateelektrode 108 gebildet wird, und das wünschenswerter Weise eine möglichst große vertikale Ausdehnung in Hinblick auf eine Reduzierung des Gatewiderstands aufweisen soll, durch die Anforderung für flache oder dünne Metallsilizidgebiete auf den Drain- und Sourcegebieten begrenzt.
  • Daher wird für technisch fortschrittliche Transistorelemente Nickel zunehmend als ein geeigneter Ersatz für Kobalt betrachtet, da Nickelsilizid (NiSi) einen deutlich geringeren Schichtwiderstand als Kobaltsilizid aufweist. Im Folgenden wird daher angenommen, dass die Metallschicht 110 im Wesentlichen Nickel aufweist.
  • Nach Abscheiden der Metallschicht 110 wird eine Wärmebehandlung ausgeführt, um eine chemische Reaktion zwischen den Nickelatomen und den Siliziumatomen in jenen Bereichen der Source- und Draingebiete 104 und der Gateelektrode 108 in Gang zu setzen, die mit dem Nickel in Kontakt sind. Beispielsweise kann ein schneller thermischer Ausheizzyklus mit einer Temperatur im Bereich von ungefähr 400°C bis 600°C und für eine Zeitdauer von ungefähr 30 bis 90 Sekunden ausgeführt werden. Während der Wärmebehandlung diffundieren Silizium- und Nickelatome und vereinigen sich zu Nickelmonosilizid.
  • 1b zeigt das Transistorelement 100 schematisch mit entsprechend ausgebildeten Nickelsilizidschichten 111 in den Source- und Draingebieten 104 und einer Nickelsilizidschicht 112, die in der Gateelektrode 108 gebildet ist. Eine entsprechende Dicke 111a und 112a der Nickelsilizidschichten 111, 112 kann durch Prozessparameter, etwa einer Dicke der Anfangsmetallschicht 110 und/oder den spezifizierten Bedingungen während der Wärmebehandlung eingestellt werden. Beispielsweise kann die Metallschicht 110 mit einer spezifizierten Dicke abgeschieden werden und die Temperatur und/oder die Dauer der Wärmebehandlung werden so eingestellt, dass im Wesentlichen die gesamte Nickelschicht in Nickelsilizid umgewandelt wird. Alternativ kann die Metallschicht 110 mit ausreichender Dicke abgeschieden werden und der Grad an Nickesiliziderzeugung wird durch die Temperatur und/oder die Dauer der Wärmebehandlung gesteuert. Unabhängig von der Art und Weise, die Dicke 111a, 112a zu steuern, wird das nicht reagierte Nickel anschließend selektiv durch einen beliebigen geeigneten selektiven Nassätzprozess, wie dies im Stand der Technik bekannt ist, entfernt. Es sollte beachtet werden, dass das in den Seitenwandabstandselementen 109 und den Flachgrabenisolationen 103 enthaltene Silizium im Wesentlichen nicht an der chemischen Reaktion teilnimmt, da das Silizium darin als thermisch stabiles Oxid vorliegt. Ferner können die Nickelsilizidschichten 111, 112 ebenso in einem zweistufigen thermischen Prozess, beispielsweise durch zwei schnelle thermische Ausheizzyklen gebildet werden, wobei vorzugsweise zwischen den beiden Zyklen nicht reagiertes Nickel selektiv entfernt werden kann.
  • Obwohl die Dicke 111a sich von der Dicke 112a unterscheiden kann – auf Grund eines unterschiedlichen Diffusionsverhaltens des hoch dotierten kristallinen Siliziums der Drain- und Sourcegebiete 104 und des dotieren Polysiliziums der Gateelektrode 108 – sind beide Dicken miteinander korreliert, da diese nicht unabhängig voneinander eingestellt werden können, ohne den gesamten Prozessablauf deutlich zu ändern, und daher ist eine maximale Dicke 112a des Nickelsilizids auf der Gateeletrode 108 durch die maximale zulässige Dicke 111a bestimmt, die wiederum durch die Tiefe des Drain- und Sourcegebietes 104 beschränkt ist. Trotz der Tatsache, dass Nickelsilizid einen deutlich geringeren Schichtwiderstand als beispielsweise Kobaltsilizid zeigt, stellt sich heraus, dass Nickelsilizid thermisch bei Temperaturen über ungefähr 400°C nicht stabil ist und bei höheren Temperaturen in Nickeldisilizid (NiSi2) umgewandelt wird. Die Bildung von Nickeldisilizid anstelle von Nickelsilizid ist äußerst unerwünscht, da Nickeldisilizid einen deutlich höheren Schichtwiderstand als Nickelmonosilizid aufweist. Ferner verbraucht die weiter gehende chemische Reaktion weiter Silizium und erhöht damit die Dicke der entsprechenden Nickelsilizidschichten.
  • 1c zeigt das Transistorelement 100 schematisch in einem weiter fortgeschrittenen Herstellungsstadium, nachdem das Transistorelement 100 weitere Wärmebehandlungen bei erhöhten Temperaturen, etwa Ausheizzyklen, die zur Herstellung der Metallisierungsschichten (nicht gezeigt) und dergleichen durchgeführt werden, "erfahren" hat. Auf Grund der erhöhten Temperaturen kann das Nickelsilizid in den Schichten 111, 112 in einem hohen Maße in Nickeldisilizid umgewandelt werden, wodurch eine vergrößerte Dicke 111b und 112b aufgrund des doppelten Siliziumverbrauchs von Nickeldisilizid im Vergleich zu Nickelsilizid erzeugt wird. Da die Menge an Nickeldisilizid, das durch der Silizidierung nachgeschaltete Prozesse erzeugt wird, schwer zu steuern ist, kann die Unversehrtheit des Übergangs, d. h. die Unversehrtheit der Grenzfläche zwischen den Source- und Draingebiete 104 und dem aktiven Gebiet 102 nicht sichergestellt werden, wie dies in 1c gezeigt ist. Diese Probleme können zu einer eingeschränkten Fähigkeit beitragen, die Übergangstiefe entsprechend den Bauteilerfordernissen für ein Transistorelement deutlich unterhalb eines Mikrometers zu berechnen. Ferner kann der erhöhte Schichtwiderstand des Nickeldisilizids den Vorteil, der durch das Ersetzen von Kobalt durch Nickel gewonnen wird, teilweise aufheben, abhängig von dem Verhältnis von Nickelsilizid zu Nickeldisilizid.
  • Die Patentanmeldung US 2002/0064918 A1 offenbart ein Verfahren und eine Vorrichtung zum Bilden eines Nickelsilizides, wobei nach dem Bilden von Gate- und Source/Drain-Strukturen auf einem Siliziumsubstrat und nach dem Bilden von Abstandselementen an den Gatestrukturen, Stickstoff mittels Implantation, Diffusionsdotierung oder beim Abscheiden eines Materials in einer stickstoffenthaltende Atmosphäre in das Substrat eingebracht wird. Nach einem Ausheizschritt wird Nickel abgeschieden und das Substrat anschließend getempert, um Nickelmonosilizid zu bilden.
  • Die Patentschrift US 6 008 124 A offenbart ein Halbleiterbauteil, das eine verbesserte Zuverlässigkeit der Schichtstruktur von vergrabenen Schichten, Silizidschichten und Metallschichten aufweist. Ein Silizid, z. B. ein Titan- oder ein Nickelsilizid, wird einem Stickstoffplasma ausgesetzt, um an der Silizidoberfläche eine Barrierenschicht zu bilden, die aus einer Stickstoff-Sauerstoff-Metall-Silizium-Verbindung besteht.
  • Die Patentschrift US 5 444 024 A offenbart ein Verfahren zum Implantieren von Argon bei niedrigen Energien, um eine Titansilizidbildung zu steuern.
  • Der Artikel von L. W. Cheng, et al.; Effects of nitrogen ion implantation an the formation of nickel silicide contacts an shallow junctions; In: Thin Solid Films; Vol. 355–356 (1999); pp412 offenbart ein Stickstoffimplantationsverfahren für Source- und Draingebiete, wobei der Stickstoff vor dem Bilden der Source- und Draingebiete in ein kristallines Siliziumgebiet eingebracht wird.
  • Die Patentschrift US 6 054 386 A bezieht sich auf Verfahren zum Bilden von Metalldisilizidschichten, wie z. B. von Titandisilizidschichten.
  • Angesichts der zuvor beschriebenen Sachlage ist es die Aufgabe der vorliegenden Erfindung, einige der Probleme, die bei der Verarbeitung von Nickel in äußerst fortschrittlichen integrierten Schaltungen auftreten, zu eliminieren oder zumindest zu reduzieren.
  • Überblick über die Erfindung
  • Im Allgemeinen beruht die vorliegende Erfindung auf dem Konzept, Nickelsilizid thermisch zu stabilisieren, in dem ein Material in das Nickelsilizid eingebracht wird, das die gegenseitige Diffusion von Silizium und Nickel während erhöhter Temperaturen effizient behindert, um damit die Bildung von Nickeldisilizid zu unterdrücken oder zumindest deutlich zu reduzieren. Geeignete Materialien, die im weiteren auch als Diffusionsbarrierenmaterialien bezeichnet werden, können Stickstoff und/oder Edelgase, etwa Argon, Xenon, Krypton und dergleichen mit einschließen.
  • Die Aufgabe der vorliegenden Erfindung wird durch die Verfahren gemäß den Ansprüchen 1 und 10 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird;
  • Es zeigen:
  • 1a bis 1c schematische Querschnittsansichten eines konventionellen Transistorelements während diverser Stadien des Herstellungsprozesses; und
  • 2a bis 2e schematische Querschnittsansichten Silizium enthaltender Gebiete in Form eines Transistorelements während diverser Herstellungsstadien gemäß anschaulicher Ausführformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der vorliegenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anteiligen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Es sollte beachtet werden, dass in den folgenden anschaulichen Ausführungsformen der vorliegenden Erfindung auf ein Feldeffektransistor, etwa ein CMOS-Transistorelement, Bezug genommen wird, um das Prinzip zur Verbesserung der Leitfähigkeit von Silizium enthaltenden Gebieten durch Verbessern der thermischen Stabilität eines in diesen Gebieten gebildeten Metallsilizids zu demonstrieren.
  • Die vorliegende Erfindung kann jedoch in einfacher Weise auf beliebige Silizium enthaltende Gebiete angewendet werden, die beispielsweise in Form dotierten oder undotierten kristallinen Siliziums, dotierten oder undotierten polykristallinen Siliziums und dotieren und undotierten amorphen Siliziums vorliegen können, unabhängig von der Art des betrachteten Schaltungselements. Beispielsweise sind Polysiliziumlinien oder -bereiche, die benachbarte Schaltungselemente verbinden, etwa Transistoren, Widerstände, Kondensatoren und dergleichen, oder die eine Verbindung zu unterschiedlichen Chipbereichen schaffen, sowie gewisse Silizium enthaltende Bereiche beliebiger Arten von Schaltungselementen, beispielsweise Elektroden von Kondensatoren, Kontaktbereiche von Widerständen und dergleichen, als von der vorliegenden Erfindung mit eingeschlossen zu betrachten und sollten als von dem Silizium enthaltenden leitenden Gebiet dss in dem mit Bezug zu den 2a bis 2e in den folgenden anschaulichen Ausführungsformen beschriebenen Transistorelements als repräsentiert betrachtet werden.
  • 2a zeigt schematisch eine Querschnittsansicht eines Transistorelements 200 mit einem Substrat 201, das ein Siliziumsubstrat oder ein anderes geeignetes Substrat mit einer darauf gebildeten Silizium enthaltenden kristallinen Schicht ist, um darin ein aktives Gebiet 202 zu definieren, das von einer Isolationsstruktur 203, etwa einer Flachgrabenisolation, umschlossen ist. Eine Gateelektrode 208, die aus polykristallinem Silizium hergestellt ist, ist über dem aktiven Gebiet 202 gebildet und davon durch eine Gateisolationsschicht 207 getrennt. Seitenwandabstandselemente 220 mit einer spezifizierten Dicke 221 sind an den Seitenwänden der Gateelektrode 208 gebildet. Die Seitenwandabstandselemente 220 können Siliziumdioxid, Siliziumnitrid oder ein anderes geeignetes Material aufweisen, wobei die Dicke 221 der Abstandselemente 220 entsprechend den Prozesserfordernissen gewählt ist und für typische Ausführungsformen im Bereich von ungefähr 10 bis 110 nm liegen kann.
  • Ein typischer Prozessablauf zur Herstellung des Transistorelements 200, wie es in 2a gezeigt ist, kann wie folgt sein. Nach Herstellung der Flachgrabenisolationen 203 können Implantationsschritte ausgeführt werden (nicht gezeigt), um ein erforderliches Dotierprofil in dem aktiven Gebiet 202 zu definieren. Danach wird die Gateisolationsschicht 207 gebildet, indem ein geeignetes dielektrisches Material, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxidnitrid, oder eine Kombination davon gebildet wird, oder im Falle hoch entwickelter Bauteile kann die Gateisolationsschicht 207 ein Material mit großem ε aufweisen. Anschließend wird Polysilizium abgeschieden und das Gatedielektrikum und das Polysilizium werden durch fortschrittliche Photolithographie- und anisotrope Ätzverfahren strukturiert, um die Gateisolationsschicht 207 und die Gateelektrode 208 zu bilden. Anschließend werden die Seitenwandabstandselemente 220 durch gute bekannte Abstandselementsherstellungsverfahren, beispielsweise durch Abscheiden eines geeigneten Materials, etwa Siliziumdioxid und dergleichen, und durch anisotropes Ätzen des Materials hergestellt, wobei die spezifizierte Weite 221 im Wesentlichen durch die Anfangsschichtdicke definiert ist.
  • 2b zeigt das Transistorelement 200 schematisch während eines Implantationsschrittes, der durch 223 bezeichnet ist, zum Einführen eines Diffusionsbarrierenmaterials, etwa Stickstoff, in die Silizium enthaltenden Gebiete des aktiven Gebiets 202 und der Gateelektrode 208. Der Einfachheit halber ist lediglich eine Spitzenwertkonzentration des Diffusionsbarrierenmaterials in diesen Gebieten durch eine gestrichelte Linie, die durch 222 bezeichnet ist, gezeigt. Es sollte jedoch beachtet werden, dass auf Grund der Natur des Implantationsprozesses die Konzentration typischer Weise ein Profil in vertikaler Richtung in Bezug auf 2b aufweist. Die Spitzenwertkonzentration 222 ist vorzugsweise bei einer Tiefe 222a lokalisiert, die in Übereinstimmung der erforderlichen Dicke einer Metallsilizidschicht ausgewählt ist, die in dem aktiven Gebiet 202 zu bilden ist. Die Tiefe 222a kann in Übereinstimmung mit einer erforderlichen Tiefe des zu bildenden Übergangs, wie dies zuvor mit Bezug zu den 1a bis 1c erläutert ist, gebildet werden, indem die Implantationsparameter entsprechend gewählt werden. Beispielsweise kann die Tiefe 222a im Bereich von ungefähr 10 bis 100 nm liegen. In typischen Beispielen liegt die Implantationsenergie für Stickstoff in molekularer Form als Diffusionsbarrierenmaterial in Bereich von 30 bis 60 KeV, wobei die Dosis mit ungefähr 1 bis 5 × 1015 Atome pro cm2 gewählt wird. Wenn einzelne Stickstoffionen implantiert werden, kann die Implantationsenergie mit ungefähr 10 bis 40 keV gewählt werden können, während die Dosis im wesentlichen identisch zu dem vorhergehenden Fall gewählt wird oder auf ungefähr 2 × 1015 bis 1 × 1016 Atome pro cm2 erhöht wird. Typische Werte der Spitzenwertkonzentration 222 können im Bereich von ungefähr 1 × 1019 und 5 × 1020 Atome pro cm3 liegen. Während der Implantation 223 dienen die Seitenwandabstandselemente 220 als eine Implantationsmaske, um im Wesentlichen Gitterschäden in der Nähe eines unteren Randes 224 der Gateelektrode 208 zu vermeiden. Gleichzeitig bleibt die Unversehrtheit der Gateisolationsschicht 207 von der Implantation 223 im Wesentlichen unbeeinflusst.
  • Danach werden Seitenwandabstandselemente 220 durch einen geeigneten selektiven Ätzprozess, der im Stand der Technik gut bekannt ist, entfernt. In anderen Ausführungsformen können die Seitenwandabstandselemente 220 beibehalten werden und vorteilhafter Weise als Implantationsmaske für nachfolgende Implantationsschritte verwendet werden.
  • 2c zeigt das Transistorelement 200 schematisch in einem weiter fortgeschrittenen Herstellungsstadium. Source- und Draingebiete 204 mit Erweiterungsgebieten 205 sind in dem aktiven Gebiet 202 gebildet. Seitenwandabstandselemente 209 sind an den Seitenwänden der Gateelektrode 208 gebildet, wobei abhängig von den Prozesserfordernissen die Seitenwandabstandselemente 220 sowie zusätzliche Abstandselemente, die möglicherweise während der Herstellung der Gebiete 204 und 205 verwendet werden, entfernt werden können oder in die Seitenwandabstandselemente 209 mit integriert werden können. Schließlich ist eine Metallschicht 210, die in speziellen Ausführungsformen im Wesentlichen aus Nickel aufgebaut ist, über dem Transistorelement 200 gebildet.
  • Ein typischer Prozessablauf zur Herstellung des Transistorelements 200, wie es in 2e gezeigt ist, kann wie folgt sein.
  • Die Drain- und Sourcegebiete 204 und Erweiterungsgebiete 205 werden durch geeignet gestaltete Implantationssequenzen hergestellt, wobei ein oder mehrere Arten von Dotierstoffen in das aktive Gebiet 202 implantiert werden. Wie zuvor erläutert ist, kann die Implantationssequenz äußerst komplexe Implantationsprozesse beinhalten, um das erforderliche vertikale und horizontale Dotierprofil zu erreichen. Insbesondere ist in hochentwickelten Transistorelementen die Herstellung eines sogenannten Halos erforderlich, um nachteilige Effekte während des Transistorbetriebs zu reduzieren, die bei Gateelektroden mit Abmessungen deutlich unter einem Mikrometer auftreten können. Es ist daher häufig notwendig, unterschiedliche Arten von Dotierstoffen, etwa Arsen, Phosphor, Bor und dergleichen zu implantieren, die unterschiedliche Arten von Leitfähigkeit erzeugen, wobei vorteilhafter Weise das in die Gateelektrode 208 implantierte Diffusionsbarrierenmaterial in effektiver Weise beispielsweise Boratome am Diffundieren in die Gateisolationsschicht 207 und das darunter liegende Kanalgebiet 206 hindern kann. Ferner ist auf Grund des Vorhandenseins der Seitenwandabstandselemente 220 ein Kristallschaden an dem unteren Rand 224 der Gateelektrode 208 vergleichbar zu einem konventionellen Prozessablauf, da lediglich die Herstellung des Erweiterungsgebietes 205 deutlich zu den Kristalldefekten, ähnlich wie bei einem konventionellen Prozessablauf, beiträgt. Somit ist der Prozessablauf gemäß den zuvor beschriebenen anschaulichen Ausführungsformen äußerst kompatibel mit standardmäßigen Prozessverfahren, ohne die Bauteileigenschaften zu beeinträchtigen. Die Seitenwandabstandselemente 209 und die Metallschicht 210 werden in ähnlicher Weise hergestellt, die dies bereits mit Bezug zu den 1a bis 1c beschrieben ist.
  • In anderen Ausführungsformen der vorliegenden Erfindung brauchen die Seitenwandabstandselemente 220 nicht gebildet werden und die Implantation 223 wird nach einem herkömmlichen Prozessablauf zur Herstellung des Transistorelements 200 wie es in 2c gezeigt ist, ausgeführt, wobei jedoch vor dem Abscheiden der Metallschicht 210 die Implantation 223 ausgeführt wird, um die Spitzenwertkonzentration 222 so anzuordnen, wie es für die weitere Verarbeitung erforderlich ist. In noch anderen Ausführungsformen kann die Implantation 223 in die Implantationssequenz zur Herstellung der Drain- und Sourcegebiete 204 und der Erweiterungsgebiete 205 integriert werden. Beispielsweise können ein oder mehrere Abstandselemente (nicht gezeigt) verwendet werden, um präzise das laterale Dotierprofil zu definieren, oder um die Erweiterungsgebiete 205 zu bilden. Dann wird unter Anwendung dieser Abstandselemente die Implantation 223 ausgeführt, wodurch zusätzliche Prozessschritte vermieden und ein hohes Maß an Kompatibilität mit dem standardmäßigen Prozessablauf erreicht werden.
  • Unabhängig von dem Zeitpunkt, wann die Implantation 223 ausgeführt wird, kann ein nasschemischer Reinigungsprozess vor dem Abscheiden der Metallschicht 210 durchgeführt werden, was durch ein beliebiges geeignetes Abscheideverfahren, etwa CVD oder PVD, erreicht werden kann, wobei eine Dicke der Metallschicht 210 in Übereinstimmung mit dem Prozesserfordernissen gewählt wird.
  • Anschließend wird eine Wärmebehandlung ausgeführt, um eine chemische Reaktion zwischen dem in der Metallschicht 210 enthaltenen Nickel und dem Silizium der entsprechenden Bereiche in den Drain- und Sourcegebieten 204 und der Gateelektrode 208 in Gang zu setzen. Wie zuvor mit Bezug zu den 1a bis 1c beschrieben ist, kann eine beliebige geeignete Wärmebehandlung ausgeführt werden, beispielsweise ein schnelles thermisches Ausheizen, das möglicherweise als ein Zwei-Zyklus vorgesehen wird, wobei eine Dicke der Metallschicht 210 und/oder die Temperatur und/oder die Dauer der Wärmebehandlung so gewählt ist, um die erforderliche Dicke an Nickelsilizid zu erhalten. Beispielsweise kann beim Bilden des Nickelsilizids das Verhältnis einer Siliziumdicke, die verbraucht wird, und einer Dicke von Nickel, das verbraucht wird, ungefähr 1,83 sein kann, so dass eine Dicke des endgültigen Nickelsilizids in einfacher Weise einstellbar ist, in dem ein oder mehrere der vorhergehenden Prozessparameter gesteuert werden. Während der Wärmebehandlung wird das Diffusionsbarrierenmaterial, in das Nickelsilizid mit aufgenommen, um die Diffusion von Silizium und Nickel und die Bildung von Nickeldisilizid zu begrenzen.
  • 2d zeigt das Transistorelement 200 schematisch nach Abschluss der Wärmebehandlung und der nachfolgenden selektiven Entfernung von nicht reagiertem Nickel. In den Source- und Draingebieten 204 sind Nickelsilizidschichten 211 gebildet mit einer Dicke, die durch 211a bezeichnet ist. In ähnlicher Weise ist eine Nickelsilizidschicht 212 auf der Gateelektrode 208 mit einer Dicke 212a gebildet. Die Dicken 211a und 212a werden in der zuvor beschriebenen Weise eingestellt, wobei aufgrund des inkorporierten Diffusionsbarrierenmaterials, etwa dem Stickstoff, eine weitere Diffusion von Silizium und Nickel bei erhöhten Temperaturen deutlich behindert ist und damit wird die Erzeugung von Nickeldisilizid deutlich unterdrückt. Z. B. kann für Temperaturen bis ungefähr 500 Grad C eine 50prozentige Rauhigkeitsverbesserung an der Grenzfläche zwischen den Nickelsilizidschichten 211, 212 und dem Silizium in der Gateelektrode 208 und den Source- und Draingebieten für eine maximale Stickstoffkonzentration, die der Spitzenwertkonzentration 222 entspricht, in einem Bereich von ungefähr 1 × 1019 bis 5 × 1020 Atome pro cm3 erreicht werden. Somit kann die Unversehrtheit des Übergangs und der geringe Schichtwiderstand der Nickelsilizidschichten 211, 212 selbst während erhöhten Temperaturen in weiteren Prozessschritten zur Fertigstellung der Transistorelements 200 im Wesentlichen beibehalten werden.
  • In weit entwickelten Transistorelementen 200 und ebenso in zukünftigen Schaltungsgenerationen kann die laterale Abmessung, d. h. die Gatelänge der Gateelektrode 208 (in 2 die horizontale Ausdehnung der Gateelektrode 208) auf 0.08 bis 0.05 Mikrometer und sogar darunter verringert werden. Für eine entsprechend kurze Kanallänge muss die Tiefe der entsprechenden Drain- und Sourcegebiete 204 ebenso reduziert werden, so dass die Dicke 211a der Nickelsilizidschicht 211 im Wesentlichen auf die Oberflächenbereiche der Drain- und Sourcegebiete 204 beschränkt werden muss. in diesen Fällen kann es wünschenswert sein, das Diffusionsbarrierenmaterial, etwa den Stickstoff, in verhältnismäßig lokalisierter Art und Weise bereitzustellen, so dass ein verbesserter Barrierendiffusionseffekt an den Oberflächenbereichen der Drain- und Sourcegebiete 204 erreicht wird, wohingegen tieferliegende Gebiete im Wesentlichen unbeeinflusst von dem Diffusionsbarrierenmaterial bleiben.
  • 2e zeigt das Transistorelement 200 schematisch in einem frühen Herstellungsstadium gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung. Die mit Bezug zu 2e beschriebene Herstellungssequenz kann den Prozessablauf, wie er in den 2a und 2b beschrieben ist, ersetzen.
  • In diesem Falle umfasst die Gateelektrode 208 Seitenwandabstandselemente 230, die den Abstandselementen 220 entsprechen oder die beliebige zusätzliche Abstandselemente sein können, die zum Definieren der Erweiterungsgebiete 205, die noch herzustellen sind, gebildet sind. Ferner ist das Transistorelement 200 einer Stickstoff enthaltenden Plasmaumgebung 240 ausgesetzt, die das Abscheiden von Stickstoff an Oberflächenbereichen des aktiven Gebiets 202 und der Gateelektrode 208 in präziserer Weise im Vergleich zu einem Implantationsprozess ermöglicht.
  • Die Plasmaumgebung 240 kann durch eine beliebige geeignete Prozessanlage, die das Erzeugen und Steuern eines Plasmas ermöglicht, erzeugt werden. Zum Beispiel können Abscheideanlagen für Plasma unterstütztes CVD, Plasmaätzanlagen – selbst Abscheideanlagen mit Fernplasmaquellen – verwendet werden. Prozessparameter dieser Anlagen können so gesteuert werden, um Stickstoff bei einer gewünschten Tiefe, wie dies durch 222 angedeutet ist, in dem aktiven Gebiet 202 und der Gateelektrode 208 abzuscheiden. In einer Ausführungsform können die Seitenwandabstandselemente 230 weggelassen werden und die Richtung der Plasmateilchen kann so gesteuert werden, dass diese sich im Wesentlichen in einer Richtung senkrecht zu dem Substrat 201 bewegen. Auf diese Weise kann ein Eindringen des Stickstoffs in Seitenwände der Gateelektrode 208 minimiert werden, ohne dass Seitenwandabstandselemente 230 vorzusehen sind. Um nicht die Unversehrtheit der Gateisolationsschicht 207 zu beeinträchtigen, kann es vorteilhaft sein, den Stickstoff in Anwesenheit der Seitenwandabstandselemente 230 einzuführen.
  • Während der Anwesenheit des Substrats 201 in der Plasmaumgebung 204 treffen Stickstoffionen und Stickstoffradikale die Oberfläche mit relativ geringer kinetischer Energie im Vergleich zu den mehreren keV eines Implantationsprozesses. Somit sind Schäden im Vergleich zur Ionenimplantation, wie sie beispielsweise in 2b gezeigt ist, deutlich reduziert. Beim Auftreffen auf dem Substrat 201 wird der Stickstoff in das aktive Gebiet 202 und die Gateelektrode 208 sowohl durch einen geringen Implantationseffekt ionisierten Stickstoffs als auch durch eine chemische Reaktion des Siliziums mit den Stickstoffradikalen eingeführt.
  • Mit der geringen kinetischen Energie jener Stickstoffpartikel, die durch einen Implantationseffekt eingeführt werden, ist die Eindringtiefe der Stickstoffkonzentration im Wesentlichen auf Oberflächenbereiche des aktiven Gebiets 202 und der Gateelektrode 208, wie dies durch 222 bezeichnet ist, begrenzt. Somit ist das Einführen von Stickstoff gut steuerbar und erlaubt das Anordnen einer ausreichend hohen Stickstoffkonzentration innerhalb einer präzise definierten Tiefe des aktiven Gebiets 202 und der Gateelektrode 208. Durch Anlegen einer DC-Vorspannung zwischen der Plasmaumgebung 240 und dem Substrat 201 im Bereich von ungefähr 10 bis 100 Volt kann die Eindringtiefe des Stickstoffs 222 in einem Bereich von ungefähr 2 bis 10 nm gesteuert werden. Nach Beendigung des Einführens von Stickstoff kann die weitere Bearbeitung in der Weise fortgesetzt werden, wie dies bereits mit Bezug zu den 2c und 2d beschrieben ist.
  • Als Ergebnis der vorliegenden Erfindung kann die Umwandlung von Nickelsilizid in Nickeldisilizid bei erhöhten Temperaturen, beispielsweise innerhalb eines 1 Temperaturbereichs bis zu 500°C, verhindert oder zumindest deutlich reduziert werden. Die Beeinträchtigung des Schichtwiderstands, wie sie typischer Weise in der konventionellen Bearbeitung von Nickelsilizid enthaltenden Schaltungselementen auftritt, kann deutlich reduziert werden, wobei gleichzeitig die Qualität des Übergangs verbessert wird. Während diverser Herstellungsphasen kann ein Diffusionsbarrierenmaterial, etwa Stickstoff, in die relevanten Bereiche des Schaltungselements beispielsweise durch Ionenimplantation oder Plasmaabscheidung eingebracht werden, so dass das Diffusionsbarrierenmaterial in die Metallsilizidschicht eingebaut wird und eine weitere Reaktion bei erhöhten Temperaturen während späterer Prozessschritte unterdrückt wird. Der Zeitpunkt, wann das Diffusionsbarrierenmaterial eingeführt wird, kann entsprechend den Prozesserfordernissen gewählt werden, so dass zusätzliche synergetische Wirkungen erreicht werden können, etwa das Blockieren von Boratomen, oder so dass ein hohes Maß an Kompatibilität mit standardmäßigen Prozesstechniken erreicht wird.

Claims (20)

  1. Verfahren zur Bildung eines Nickelsilizids bei der Herstellung einer MOS-Struktur, wobei das Verfahren umfasst: Bereitstellen eines Substrats, das zumindest eine darauf gebildete, polysiliziumaufweisende Gateelektrode, die auf einer Gateisolationsschicht gebildet ist, und zumindest ein auf dem Substrat, benachbart zu der Gateelektrode, gebildetes Siliziumgebiet mit einem Oberflächenbereich zur Aufnahme des Nickelsilizids, aufweist; Bilden von ersten Seitenwandabstandselementen an den Seitenwänden der Gateelektrode; Einführen eines Diffusionsbarrierenmaterials zumindest in das zumindest eine Siliziumgebiet und in die Gateelektrode nach dem Bilden der ersten Seitenwandabstandselemente; Bilden von zweiten Seitenwandabstandselementen an den Seitenwänden der Gateelektrode nach dem Einführen des Diffusionsbarrierenmaterials; Bilden der Drain- und Sourcegebiete der MOS-Struktur in dem zumindest einen Siliziumgebiet nach dem Einführen des Diffusionsbarrierenmaterials, wobei Dotierstoffe in die Gateelektrode eingebracht werden; Abscheiden einer Nickelschicht so, dass die Nickelschicht zumindest mit dem Oberflächenbereich und der Gateelektrode in Berührung ist; und Umwandeln mindestens eines Teils der Nickelschicht in Nickelsilizid, um eine Nickelsilizidschicht zu bilden, wobei ein Teil des Diffusionsbarrierenmaterials in die Nickelsilizidschicht eingebracht wird.
  2. Verfahren nach Anspruch 1, wobei Einführen des Diffusionsbarrierenmaterials das Implantieren von Stickstoffionen in den Oberflächenbereich umfasst.
  3. Verfahren nach Anspruch 1, wobei Einführen des Diffusionsbarrierenmaterials das Einbringen des Substrats in eine Plasmaumgebung mit Diffusionsbarrierenmaterial umfasst.
  4. Verfahren nach Anspruch 1, das ferner Bilden eines Maskenelements vor dem Einführen des Diffusionsbarrierenmaterials zum Schützen eines spezifizierten Teils des Siliziumsgebiets umfasst.
  5. Verfahren nach Anspruch 1, wobei Umwandeln mindestens eines Teils der Metallschicht in Silizid umfasst: Ausführung einer Wärmebehandlung, um eine chemische Reaktion zwischen dem Metall und dem Silizium in Gang zu setzen, wobei eine Behandlungszeit und/oder eine Temperatur so gesteuert wird, um eine Dicke der Metallsilizidschicht einzustellen.
  6. Verfahren nach Anspruch 1, das ferner Bilden einer Polysiliziumleitung über dem kristallinen Siliziumgebiet umfasst.
  7. Verfahren nach Anspruch 6, das ferner Bilden eines Seitenwandabstandselements benachbart zu Seitenwänden der Polysiliziumleitung vor dem Einführen des Diffusionsbarrierenmaterials umfasst.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Bilden einer Isolationsschicht vor dem Bilden der Polysiliziumleitung, wobei die Isolationsschicht die Polysiliziumleitung von dem kristallinen Gebiet trennt.
  9. Verfahren nach Anspruch 1, das ferner Bilden einer Abschirmschicht, die den Oberflächenbereich bedeckt, vor dem Einführen des Diffusionsbarrierenmaterials umfasst.
  10. Verfahren zur Herstellung einer Nickelmonosilizidschicht in einem leitenden Silizium enthaltenden Gebiet, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit dem darauf gebildeten leitenden Silizium enthaltenden Gebiet; Einführen von Stickstoff in das leitende Silizium enthaltende Gebiet durch Einbringen des Substrats in eine Stickstoff enthaltende Plasmaumgebung; Bilden einer Nickel enthaltenden Schicht über dem leitenden Silizium enthaltenden Gebiet, wobei die Nickel enthaltende Schicht teilweise in Kontakt mit dem leitenden Silizium enthaltenden Gebiet ist; und Umwandeln eines Teils der Nickel enthaltenden Schicht in eine Stickstoff enthaltende Nickelmonosilizidschicht, wobei der eingeführte Stickstoff die Bildung von Nickeldisilizid begrenzt.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden eines Maskenelements vor dem Einführen von Stickstoff, um einen spezifizierten Bereich des leitenden Silizium enthaltenden Gebiets zu schützen.
  12. Verfahren nach Anspruch 10, wobei Umwandeln mindestens eines Teils der Nickel enthaltenden Schicht in Nickelsilizid umfasst: Ausführen einer Wärmebehandlung, um eine chemische Reaktion zwischen dem Nickel und dem Silizium zu bewirken, wobei eine Behandlungszeit und/oder eine Temperatur so gesteuert werden, um eine Dicke der Stickstoff enthaltenden Nickelsilizidschicht einzustellen.
  13. Verfahren nach Anspruch 10, wobei das leitende Silizium enthaltende Gebiet ein Polysiliziumgebiet und/oder ein kristallines Gebiet einer MOS-Struktur ist.
  14. Verfahren nach Anspruch 10, das ferner Bilden einer Siliziumleitung über dem leitenden Silizium enthaltenden Gebiet umfasst.
  15. Verfahren nach Anspruch 14, das ferner Bilden eines Seitenwandabstandselements benachbart zu Seitenwänden der Polysiliziumleitung vor dem Einführen des Stickstoffs umfasst.
  16. Verfahren nach Anspruch 14, das ferner umfasst: Bilden einer Isolationsschicht vor dem Ausbilden der Polysiliziumleitung, wobei die Isolationsschicht die Polysiliziumleitung von dem leitenden Silizium enthaltenden Gebiet trennt.
  17. Verfahren nach Anspruch 16, das ferner Bilden von Drain- und Sourcegebieten in dem leitenden Silizium enthaltenden Gebiet mittels einer Implantationssequenz umfasst.
  18. Verfahren nach Anspruch 17, wobei Einführen des Stickstoffs vor dem Ausführen der Implantationssequenz durchgeführt wird.
  19. Verfahren nach Anspruch 17, wobei Einführen des Stickstoffs nach der Implantationssequenz ausgeführt wird.
  20. Verfahren nach Anspruch 17, wobei Einführen des Stickstoffs während der Implantationssequenz ausgeführt wird.
DE10245607A 2002-09-30 2002-09-30 Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht Expired - Fee Related DE10245607B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10245607A DE10245607B4 (de) 2002-09-30 2002-09-30 Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
US10/402,585 US6838363B2 (en) 2002-09-30 2003-03-28 Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
PCT/US2003/029031 WO2004032217A1 (en) 2002-09-30 2003-09-19 Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
AU2003272444A AU2003272444A1 (en) 2002-09-30 2003-09-19 Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
TW092126781A TW200414371A (en) 2002-09-30 2003-09-29 Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10245607A DE10245607B4 (de) 2002-09-30 2002-09-30 Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht

Publications (2)

Publication Number Publication Date
DE10245607A1 DE10245607A1 (de) 2004-04-15
DE10245607B4 true DE10245607B4 (de) 2009-07-16

Family

ID=32009993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10245607A Expired - Fee Related DE10245607B4 (de) 2002-09-30 2002-09-30 Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht

Country Status (3)

Country Link
US (1) US6838363B2 (de)
DE (1) DE10245607B4 (de)
TW (1) TW200414371A (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936528B2 (en) * 2002-10-17 2005-08-30 Samsung Electronics Co., Ltd. Method of forming cobalt silicide film and method of manufacturing semiconductor device having cobalt silicide film
EP1489647A3 (de) * 2003-06-20 2007-08-29 STMicroelectronics S.A. Herstellungsverfahren eines Silizids
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
KR100763898B1 (ko) * 2003-08-02 2007-10-05 삼성전자주식회사 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자
US7314812B2 (en) * 2003-08-28 2008-01-01 Micron Technology, Inc. Method for reducing the effective thickness of gate oxides by nitrogen implantation and anneal
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US20050059260A1 (en) * 2003-09-15 2005-03-17 Haowen Bu CMOS transistors and methods of forming same
US20050064629A1 (en) * 2003-09-22 2005-03-24 Chen-Hua Yu Tungsten-copper interconnect and method for fabricating the same
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
JP3879003B2 (ja) * 2004-02-26 2007-02-07 国立大学法人名古屋大学 シリサイド膜の作製方法
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US20050253205A1 (en) * 2004-05-17 2005-11-17 Fujitsu Limited Semiconductor device and method for fabricating the same
US7119031B2 (en) 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
KR100553714B1 (ko) * 2004-07-14 2006-02-24 삼성전자주식회사 자기정렬 실리사이드층을 가지는 반도체 소자 및 그제조방법
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US20060229019A1 (en) * 2005-04-12 2006-10-12 Azimuth Systems, Inc. Channel sounding method and apparatus
US7385294B2 (en) * 2005-09-08 2008-06-10 United Microelectronics Corp. Semiconductor device having nickel silicide and method of fabricating nickel silicide
US7456095B2 (en) * 2005-10-03 2008-11-25 International Business Machines Corporation Method and apparatus for forming nickel silicide with low defect density in FET devices
JP4755894B2 (ja) * 2005-12-16 2011-08-24 株式会社東芝 半導体装置およびその製造方法
JP5126930B2 (ja) * 2006-02-06 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4143096B2 (ja) * 2006-04-25 2008-09-03 株式会社東芝 Mos型半導体装置及びその製造方法
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
US7985668B1 (en) 2010-11-17 2011-07-26 Globalfoundries Inc. Method for forming a metal silicide having a lower potential for containing material defects
DE102010064287B4 (de) * 2010-12-28 2014-05-08 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
US8592308B2 (en) 2011-07-20 2013-11-26 International Business Machines Corporation Silicided device with shallow impurity regions at interface between silicide and stressed liner
US8884341B2 (en) 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US9379207B2 (en) 2014-06-12 2016-06-28 GlobalFoundries, Inc. Stable nickel silicide formation with fluorine incorporation and related IC structure
US9853148B2 (en) * 2016-02-02 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same
WO2017171873A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Dopant diffusion barrier for source/drain to curb dopant atom diffusion
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
JP7433094B2 (ja) * 2020-03-16 2024-02-19 三菱電機株式会社 半導体装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444024A (en) * 1994-06-10 1995-08-22 Advanced Micro Devices, Inc. Method for low energy implantation of argon to control titanium silicide formation
US6008124A (en) * 1996-02-22 1999-12-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same
US6054386A (en) * 1997-08-20 2000-04-25 Prabhakar; Venkatraman Process for forming silicon-on-insulator devices using a nitriding agent
US6274447B1 (en) * 1996-03-22 2001-08-14 Seiko Epson Corporation Semiconductor device comprising a MOS element and a fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098297A (ja) 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
US6306763B1 (en) * 1997-07-18 2001-10-23 Advanced Micro Devices, Inc. Enhanced salicidation technique
US6242785B1 (en) * 1999-01-26 2001-06-05 Advanced Micro Devices, Inc. Nitride based sidewall spaces for submicron MOSFETs
US20020061639A1 (en) * 2000-10-02 2002-05-23 Kazuichiroh Itonaga Semiconductor device and method for manufacturing the same
US6586333B1 (en) 2000-10-05 2003-07-01 Advanced Micro Devices, Inc. Integrated plasma treatment and nickel deposition and tool for performing same
US6383880B1 (en) 2000-10-05 2002-05-07 Advanced Micro Devices, Inc. NH3/N2-plasma treatment for reduced nickel silicide bridging
US6890854B2 (en) * 2000-11-29 2005-05-10 Chartered Semiconductor Manufacturing, Inc. Method and apparatus for performing nickel salicidation
US6689688B2 (en) 2002-06-25 2004-02-10 Advanced Micro Devices, Inc. Method and device using silicide contacts for semiconductor processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444024A (en) * 1994-06-10 1995-08-22 Advanced Micro Devices, Inc. Method for low energy implantation of argon to control titanium silicide formation
US6008124A (en) * 1996-02-22 1999-12-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device having improved lamination-structure reliability for buried layers, silicide films and metal films, and a method for forming the same
US6274447B1 (en) * 1996-03-22 2001-08-14 Seiko Epson Corporation Semiconductor device comprising a MOS element and a fabrication method thereof
US6054386A (en) * 1997-08-20 2000-04-25 Prabhakar; Venkatraman Process for forming silicon-on-insulator devices using a nitriding agent

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L.W.Cheng, et al., Effects of nitrogen ion implatation on the formation of nickel silicide contacts on shallow junctions, Thin Solid Films, vol. 355-356, pp. 412 (1999) *

Also Published As

Publication number Publication date
DE10245607A1 (de) 2004-04-15
US6838363B2 (en) 2005-01-04
TW200414371A (en) 2004-08-01
US20040061228A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE69132524T2 (de) Verfahren zum Herstellen eines hochleistungsfähigen Feldeffekttransistors mit isoliertem Gate und danach hergestellter Transistor
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102009010882B4 (de) Transistor mit einer eingebetteten Halbleiterlegierung in Drain- und Sourcegebieten, die sich unter die Gateelektrode erstreckt und Verfahren zum Herstellen des Transistors
DE102006019921B4 (de) Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE102006035666B3 (de) Verfahren zum Ausbilden einer Halbleiterstruktur
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE10240422B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403